[go: up one dir, main page]

CN109478571B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN109478571B
CN109478571B CN201780040477.4A CN201780040477A CN109478571B CN 109478571 B CN109478571 B CN 109478571B CN 201780040477 A CN201780040477 A CN 201780040477A CN 109478571 B CN109478571 B CN 109478571B
Authority
CN
China
Prior art keywords
type
layer
oxide semiconductor
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780040477.4A
Other languages
English (en)
Other versions
CN109478571A (zh
Inventor
汤田洋平
绵引达郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109478571A publication Critical patent/CN109478571A/zh
Application granted granted Critical
Publication of CN109478571B publication Critical patent/CN109478571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

即使在n型氧化物半导体中设置p型氧化物半导体作为终端结构，也防止p型氧化物半导体被n型氧化物半导体的氧所氧化。半导体装置(10)，其具备：n型氧化镓基板(1)；与n型氧化镓基板1接合的阳极电极(3)；和设置于n型氧化镓基板(1)的阴极电极(2)，使电流经由在阳极电极(3)与阴极电极(2)之间设置的n型氧化镓基板(1)在阳极电极(3)与阴极电极(2)之间流动，其特征在于，具备：与将阳极电极(3)与n型氧化镓基板(1)接合的接合部邻接地设置的p型氧化物半导体层(4a)；和在p型氧化物半导体层4a与n型氧化镓基板(1)之间所设置的氮化物层(7)。

Description

半导体装置及半导体装置的制造方法
技术领域
本申请说明书中所公开的技术例如涉及使用氧化物半导体的半导体装置及半导体装置的制造方法。
背景技术
就二极管而言，与IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等开关元件一起，是转换器、逆变器等电力变换装置中必不可少的半导体装置。就这些电力变换装置而言，不仅在产业用、家庭用的电气设备中而且在铁道车辆、汽车等输送设备、电力系统的送配电设备等中利用领域在不断扩大，对于二极管、开关元件等半导体装置，要求大电力化、低损失化。
因此，以往使用硅(Si)的半导体装置是主流，但使用碳化硅(SiC)、氮化镓(GaN)等带隙比Si大的半导体材料的半导体装置正在得到开发。近年来，作为与SiC、GaN相比带隙更大、期待进一步的大电力化和低损失化的半导体材料，正在开发使用作为氧化物半导体的氧化镓(Ga2O3)的半导体装置。
对于以往的使用氧化镓的半导体装置而言，在包含n型杂质的n型氧化镓基板的一面上设置被欧姆接合的阴极电极，在另一面上形成n型载流子浓度比n型氧化镓基板小的n型氧化镓层，在n型氧化镓层上设置被肖特基接合的阳极电极而构成使用有氧化镓的肖特基势垒二极管(例如参照专利文献1)。
但是，就肖特基势垒二极管而言，与PN二极管相比，原理上能够降低正向电压，因此在使大电流流入二极管的大电力用途中，有时使用肖特基势垒二极管来谋求电力变换装置的高效率化。另外，就肖特基势垒二极管而言，由于是单极器件，因此与PN二极管相比，可进行高速的开关，有时增加开关频率来谋求电力变换装置的小型化。特别地，在使用SiC作为半导体材料的情况下，由于带隙比Si大，因此能够使施加有反向偏压时的反向耐压增大，数kV这样的反向耐压的肖特基势垒二极管已被实用化。
对于以往的使用SiC的半导体装置而言，在与阳极电极肖特基接合的n型SiC层的肖特基接合部的周围邻接地设置p型半导体区域，设置利用该结构而形成PN结的终端结构。通过这样，构成使反向耐压提高的肖特基势垒二极管。
对于以往的使用了SiC的肖特基势垒二极管的终端结构而言，在添加有n型杂质的n型SiC层中添加p型杂质、使SiC层中的p型杂质的浓度比n型杂质的浓度大，由此形成p型半导体区域(例如参照专利文献2)。
另外，目前为止，提出使用有氧化物的PN二极管及在PN界面形成有绝缘层的PIN结构。通过在PN结界面夹持着i型半导体层的结构，具有如下优点：在反向电压施加时空乏层的扩展变大，作为器件得到高速的应答特性(例如参照专利文献3)。
现有技术文献
专利文献
专利文献1：国际公开第2013/069729号
专利文献2：日本特开2012-248736号公报
专利文献3：国际公开第2013/122084号
发明内容
发明要解决的课题
就专利文献1中所记载的使用有作为氧化物半导体的氧化镓的肖特基势垒二极管而言，由于没有在n型氧化物半导体层与阳极电极的肖特基接合部的周围邻接地设置终端结构，因此存在不能使反向耐压进一步提高的问题。
另外，为了将专利文献2中记载的使用有SiC的肖特基势垒二极管中所使用的具有PN结的终端结构应用于使用有氧化物半导体的肖特基势垒二极管，即使要在n型氧化物半导体上设置p型氧化物半导体来形成PN结，由于p型氧化物半导体被n型氧化物半导体的氧所氧化而失去p型的传导性，因此也存在着具有PN结的终端结构的效果不充分的问题。
进而，在专利文献3中所记载的使用有氧化物半导体的PIN结构中，在将用于i型半导体层的材料设想为氧化物的情况下，与上述同样地，即使要在n型氧化物半导体上设置p型氧化物半导体来形成PN结，由于p型氧化物半导体被n型氧化物半导体的氧所氧化而失去p型的传导性，因此也存在具有PN结的终端结构的效果不充分的问题。
本申请说明书中所公开的技术是为了解决上述的问题而完成的，目的在于：提供半导体装置及半导体装置的制造方法，就所述半导体装置而言，即使在n型氧化物半导体中设置p型氧化物半导体作为终端结构的情况下，也防止p型氧化物半导体被n型氧化物半导体的氧所氧化。
用于解决课题的手段
本发明涉及的半导体装置是如下的半导体装置：其具备n型氧化物半导体层、与n型氧化物半导体层的第1主面接合的第1电极、和设置于n型氧化物半导体层的上述第1主面或作为上述第1主面的背侧的面的第2主面的第2电极，使电流经由在第1电极与第2电极之间设置的n型氧化物半导体层而在第1电极与第2电极之间流动；其特征在于，具备与将第1电极与n型氧化物半导体层接合的接合部邻接地设置的p型氧化物半导体层、和在p型氧化物半导体层与n型氧化物半导体层之间所设置的氮化物层。
另外，本发明涉及的半导体装置的制造方法具备：在包含金属氧化物的n型氧化物半导体层的表面，使金属氧化物中所含的金属氮化而形成具有使n型氧化物半导体层露出的开口的氮化物层的工序；在氮化物层上形成p型氧化物半导体层的工序；和形成在开口内与n型氧化物半导体层接合的电极的工序。
发明的效果
根据本发明涉及的半导体装置，由于在p型氧化物半导体层与n型氧化物半导体层之间设置有氮化物层，因此能够提供：防止p型氧化物半导体被n型氧化物半导体的氧所氧化的半导体装置。
另外，根据本发明涉及的半导体装置的制造方法，由于使n型氧化物半导体层的表面氮化来形成氮化物层，因此能够提供：防止p型氧化物半导体被n型氧化物半导体的氧所氧化的半导体装置的制造方法。
所谓与本申请说明书中所公开的技术有关的目的、特征、方面和优点，通过以下所示的详细的说明和附图将变得更为明白。
附图说明
图1为表示本发明的实施方式1中的半导体装置的断面图及俯视图。
图2为本发明的实施方式1至5中的氮化物层7的膜厚的模拟图。
图3为表示本发明的实施方式1中的半导体装置的制造方法的图。
图4为表示本发明的实施方式1中的半导体装置的制造方法的图。
图5为表示本发明的实施方式1中的半导体装置的制造方法的图。
图6为表示本发明的实施方式1中的半导体装置的制造方法的图。
图7为表示本发明的实施方式1中的半导体装置的动作的示意断面图。
图8为表示本发明的实施方式2中的半导体装置的断面图。
图9为表示本发明的实施方式2中的其他构成的半导体装置的断面图。
图10为表示本发明的实施方式3中的半导体装置的断面图及俯视图。
图11为表示本发明的实施方式4中的半导体装置的断面图及部分俯视图。
图12为表示本发明的实施方式5中的半导体装置的断面图。
具体实施方式
实施方式1.
首先，对本发明的实施方式1中的半导体装置的构成进行说明。图1为表示本发明的实施方式1中的半导体装置的断面图及俯视图。图1(a)为表示半导体装置10的构成的断面图，图1(b)为表示半导体装置10的构成的俯视图。应予说明，图1(b)不是断面图，但为了使半导体装置10的构成要素明确，将一部分的构成要素用断面线表示。以下，在本发明中，在其他的俯视图中也同样地对一部分的构成要素用断面线表示。
另外，在本发明中，“～上”的情况下，并不妨碍在构成要素间存在中介物。例如，记载为“在A上设置的B”的情况下，包括在A与B之间设置有其他构成要素C的情况和没有设置的情况。
另外，在本实施方式中，作为半导体装置，对于第1电极为阳极电极、第2电极为阴极电极的肖特基势垒二极管进行说明，但半导体装置并不限定于肖特基势垒二极管，也可以是构成其他开关元件的半导体装置。
如图1(a)及图1(b)中所示，半导体装置10为肖特基势垒二极管，具备：与作为n型氧化物半导体层的n型氧化镓基板1欧姆接合的阴极电极2、和与n型氧化镓基板1肖特基接合的阳极电极3。
就n型氧化镓基板1而言，是具有由作为n型氧化物半导体的n型氧化镓构成的n型氧化物半导体层的基板。n型氧化镓基板1具有第1主面和在第1主面的背侧设置的第2主面，将阴极电极2欧姆接合于n型氧化镓基板1的第2主面，将阳极电极3肖特基接合于n型氧化镓基板1的第1主面。另外，在n型氧化镓基板1与阳极电极3的肖特基接合部的周围，与肖特基接合部邻接地设置有由p型氧化物半导体构成的p型氧化物半导体层4a。予以说明，本发明中，所谓邻接，不需要一定相接，是指相邻，是指处于近邻。
将p型氧化物半导体层4a设置于设置有阳极电极3的n型氧化镓基板1的第1主面上，俯视中，在n型氧化镓基板1与阳极电极3的肖特基接合部具有开口。在p型氧化物半导体层4a的更外侧，以与p型氧化物半导体层4a隔离地将p型氧化物半导体层4a包围的方式设置有由p型氧化物半导体构成、作为p型氧化物半导体层的保护环4b。p型氧化物半导体层4a及保护环4b构成作为肖特基势垒二极管的半导体装置10的终端结构，通过p型氧化物半导体层4a及保护环4b，在n型氧化镓基板1内形成空乏层。
在n型氧化镓基板1的第1主面上，除了与阳极电极3的肖特基接合部以外，设置有氮化物层7。即，在n型氧化镓基板1与由p型氧化物半导体构成的p型氧化物半导体层4a及保护环4b之间都设置有氮化物层7。即，在n型氧化物半导体层与p型氧化物半导体层的PN结的界面设置有氮化物层7。将p型氧化物半导体层4a及氮化物层7设置于作为n型氧化物半导体层的n型氧化镓基板1的表面。
在p型氧化物半导体层4a上，设置有：具有比p型氧化物半导体层4a的开口更大的开口、并且以开口包围肖特基接合部的方式所设置的由绝缘物构成的场板用绝缘层6。而且，阳极电极3的一部分也设置于p型氧化物半导体层4a及场板用绝缘层6上。就阳极电极3而言，与在场板用绝缘层6的开口内所设置的p型氧化物半导体层4a的一部分接触，将阳极电极3与p型氧化物半导体层4a欧姆接合。另外，阳极电极3的一部分位于场板用绝缘层6上，形成将场板用绝缘层6的一部分设置于p型氧化物半导体层4a与阳极电极3之间的构成。层叠有场板用绝缘层6与阳极电极3的部分构成场板结构，使作为肖特基势垒二极管的半导体装置10的反向耐压提高。
应予说明，在图1(a)及图1(b)中，场板用绝缘层6只设置于p型氧化物半导体层4a上，但也可设置到场板用绝缘层6覆盖保护环4b的区域。另外，除了图1(a)及图1(b)的构成以外，在n型氧化镓基板1的第1主面上，为了保护p型氧化物半导体层4a及保护环4b，可设置不含氧的绝缘物、例如氮化镓(GaN)等的盖层。就盖层而言，除了设置于用于将金属线连接至阳极电极3的开口以外，可设置于n型氧化镓基板1的第1主面上的全部。
n型氧化镓基板1为由Ga2O3的单晶或多晶构成的n型的氧化物半导体，更优选由β-Ga2O3的单晶构成。就氧化镓半导体而言，由于结晶中的氧欠缺而显示n型的传导性，因此可不含n型杂质，但也可包含硅(Si)、锡(Sn)等n型杂质。即，n型氧化镓基板1可以是只因氧欠缺而显示n型的传导性、只因n型杂质而显示n型的传导性或者因氧欠缺和n型杂质这两者而显示n型的传导性中的任一者。就n型氧化镓基板1的n型载流子浓度而言，为氧欠缺与n型杂质的合计的浓度，例如可以为1×1017～1×1018cm-3左右。
就阴极电极2而言，由于与n型氧化镓基板1欧姆接合，因此优选为功函数比n型氧化镓基板1小的金属材料。另外，优选为通过在n型氧化镓基板1的第2主面上形成阴极电极2后的热处理而使n型氧化镓基板1与阴极电极2的接触电阻变小的金属材料。作为这样的金属材料，例如，可以为钛(Ti)。另外，就阴极电极2而言，可将多个金属材料层叠而构成，例如，在与n型氧化镓基板1的第2主面接触的金属材料为容易氧化的金属材料的情况下，可在该金属材料上形成难以氧化的金属材料来构成层叠结构的阴极电极2。例如，可使与n型氧化镓基板1接触的第1层为Ti，在作为第1层的Ti上形成由金(Au)、银(Ag)构成的第2层来形成阴极电极2。予以说明，阴极电极2可形成于n型氧化镓基板1的第2主面的全体，也可形成于第2主面的一部分。
就阳极电极3而言，由于与n型氧化镓基板1肖特基接合，因此由功函数比n型氧化镓基板1的功函数大的金属材料构成。进而，由于与由p型氧化物半导体构成的p型氧化物半导体层4a欧姆接合，因此优选为功函数比构成p型氧化物半导体层4a的p型氧化物半导体的功函数小的金属材料。作为这样的金属材料，例如，可以为铂(Pt)、镍(Ni)、金(Au)、钯(Pd)。就阳极电极3而言，可与阴极电极2同样地为层叠结构，例如，可将适于与n型氧化镓基板1的肖特基接合的金属材料作为第1层，与n型氧化镓基板1接触地形成，在其上将容易与由p型氧化物半导体构成的p型氧化物半导体层4a欧姆接合的金属材料作为第2层，与p型氧化物半导体层4a接触地形成。或者，可将容易氧化的金属材料作为第1层，与n型氧化镓基板1和p型氧化物半导体层4a接触地形成，在其上形成难以氧化的金属材料作为第2层，构成阳极电极3。例如，可用Ni形成与n型氧化镓基板1和p型氧化物半导体层4a接触的第1层，用Au或Ag形成第2层而构成阳极电极3。
就p型氧化物半导体层4a而言，由氧化铜(Cu2O)、氧化银(Ag2O)、氧化镍(NiO)、氧化锡(SnO)等即使不添加p型杂质也显示p型的传导性的p型氧化物半导体构成。例如，对于Cu2O而言，Cu的3d轨道形成担负空穴传导的价电子带上端，由于Cu缺失而出现空穴，因此显示p型的传导性。而且，由于Cu2O因氧化而变化为CuO，因此Cu的3d轨道不再形成价电子带上端，因此使p型的传导性消失。就p型氧化物半导体层4a而言，用由具有这样的性质的金属氧化物构成的p型氧化物半导体构成，就p型氧化物半导体而言，一般是即使不添加p型杂质也显示p型的传导性。
另外，就p型氧化物半导体层4a而言，也可以为使Cu2O、Ag2O、NiO、SnO中含有氧化铟(In2O3)、氧化镓(Ga2O3)、氧化锌(ZnO)的p型氧化物半导体。应予说明，就p型氧化物半导体层4a而言，如上所述，由即使不添加p型杂质也显示p型的传导性的p型氧化物半导体所构成，可在p型氧化物半导体层4a中添加p型杂质。例如，对于Cu2O而言，能够将氮(N)作为p型杂质来使用。在添加有p型杂质的情况下，p型氧化物半导体的金属原子缺失与p型杂质的合计成为p型载流子浓度。因此，在p型氧化物半导体层4a中含有p型杂质，即使p型氧化物半导体的金属氧化物被氧化而使p型的传导性消失，有时p型氧化物半导体整体上也显示p型的传导性，但如果金属氧化物被氧化而使p型的传导性消失，则p型氧化物半导体整体的p型的传导性降低，因此不使p型氧化物半导体的金属氧化物氧化是重要的。
就保护环4b而言，为由p型氧化物半导体构成的p型氧化物半导体层，例如，用由与p型氧化物半导体层4a相同的材料所构成的p型氧化物半导体来形成。予以说明，就保护环4b而言，优选如图1(a)和图1(b)中所示设置多个，可以为2层(重)以上，也可以为1层。另外，不是必须设置保护环4b，也可以是没有保护环4b的结构的半导体装置。
就场板用绝缘层6而言，例如，由二氧化硅(SiO2)、氮化硅(SiN)、氮化镓(GaN)或氧化铝(Al2O3)等绝缘物材料构成。就场板用绝缘层6而言，优选不含氧的绝缘物，优选SiN、GaN。场板用绝缘层6的层厚可以为数百nm左右，例如可以为100nm至200nm左右。就构成场板用绝缘层6的绝缘物材料而言，优选绝缘击穿极限比构成n型氧化镓基板1的Ga2O3大的绝缘物材料。
氮化物层7中所含的氧的量为5×1018cm-3以下，希望氧含量尽可能少。就氮化物层7而言，例如，可以为氮化镓(GaN)、氮化硅(SiN)，由于在n型氧化镓基板1上形成氮化物层7，因此GaN容易制造而特别优选。就氮化物层7而言，在对作为肖特基势垒二极管的半导体装置10施加有反向偏压的情况下，由于需要形成为通过p型氧化物半导体层4a及保护环4b与n型氧化镓基板1的PN结而在n型氧化镓基板1内形成空乏层的层厚，因此500nm以下为宜，优选100nm以下。另外，在对半导体装置10施加正向偏压而使正向电流变大的情况下，不仅n型氧化镓基板1与阳极电极3的肖特基接合部，而且也使得在经由氮化物层7的n型氧化镓基板1与p型氧化物半导体层4a的PN结部也由于隧穿效应而流过电流，氮化物层7的层厚更优选5nm以下。如果使氮化物层7的层厚成为5nm以下，则由于氮化物层7的膜的不完全性而得到隧穿效应，使得足够大的隧道电流流动。
就氮化物层7而言，为了抑制p型氧化物半导体层4a的p型氧化物半导体被n型氧化镓基板1的氧所氧化而设置。因此，只要通过使氮化物层7介于其间而不使n型氧化镓基板1与p型氧化物半导体层4a接触，则氮化物层7的层厚可以薄，也可由GaN等氮化物的单层膜所构成。就氮化物层7的层厚而言，如果为0.3nm以上，则大致形成单层以上的膜，因此在以层厚为基准的情况下，可设为0.3nm以上的层厚。
进而在此，对于氮化物层7的膜厚进行记载。氮化物层7中所使用的材料一般为绝缘体。如果氮化物层7的膜厚变厚，则变得难以通电，正向电流减少，成为使半导体装置的功能特性降低的原因。但是，即使是绝缘体，在其膜厚薄的情况下，也可使电子通过。该现象被称为隧穿效应。一般地，就利用隧穿效应来使电子穿过势垒的概率而言，绝缘体的膜厚越薄，越变大。因此，就氮化物层7的膜厚而言，希望为利用隧穿效应而通电且能够抑制PN结界面处的氧化还原反应的膜厚。
在此，对氮化物层7的膜厚进行研究。就氮化物层7的膜厚而言，如上所述，需要是利用隧穿效应而通电、并且能够抑制pn界面处的氧化还原反应的膜厚。就利用隧穿效应而通过氮化物层7的电子的量而言，用概率来定义(隧穿概率)。隧穿概率由下式(1)给出。
[数1]
Figure GDA0001926202160000101
其中，α及β由以下的式(2)及式(3)给出。
[数2]
Figure GDA0001926202160000102
[数3]
Figure GDA0001926202160000103
其中，w为氮化物层7的膜厚，φ为势垒的高度，E为电子的能量。图2为计算将电子的能量假定为1eV、将势垒高度φ和氮化物层7的膜厚W作为参数时的隧穿概率所得的图。图2中，a、b、c分别为将势垒的高度设为3eV、2eV、1.0001eV而分别计算所得的结果。由图2得知：为了利用隧穿效应来穿过氮化物层7而使电流流动，希望使氮化物层7的膜厚为0.1nm以下。但是，实际上，得知：即使绝缘体薄膜的膜厚为5nm左右，电流也流动。
就上述求出隧穿概率的式子而言，最简单地由薛定谔的波动方程式求出。但是，利用实际的隧穿效应而流动的电流并非是如上述那样单纯的机理，多尚未解明。由于这些原因，氮化物层7的膜厚优选为5nm以下，更优选为0.3nm以下，进一步优选为0.1nm以下，如上所述，如果氮化物层7的层厚为0.3nm以上，则形成大致单层以上的膜，因此在以层厚为基准的情况下，可设为0.3nm以上的层厚。
如上所述构成半导体装置10。在半导体装置10中，将氮化物层7设置于n型氧化镓基板1与p型氧化物半导体层4a之间，构成p型氧化物半导体层4a的p型氧化物半导体不与n型氧化镓基板1接触，因此不会将p型氧化物半导体氧化。因此，没有使p型的传导性消失。因此，能够在n型氧化镓基板1的内部形成如设计的大小的空乏层，因此能够使作为肖特基势垒二极管的半导体装置10的耐压提高、使特性的波动变小，提高可靠性。
接着，对半导体装置10的制造方法进行说明。
图3、图4、图5及图6是表示本实施方式中的半导体装置的制造方法的图。图3(a)、图3(b)、图3(c)及图3(d)是表示直至在半导体装置10中形成氮化物层7的工序的图，图4(a)、图4(b)及图4(c)是表示形成氮化物层7后直至形成p型氧化物半导体层4的工序的图。另外，图5(a)、图5(b)及图5(c)是表示形成p型氧化物半导体层4后直至形成场板用绝缘层6的工序的图，图6(a)、图6(b)及图6(c)是表示形成场板用绝缘层6后直至半导体装置10完成的工序的图。
首先，如图3(a)中所示，在n型氧化镓基板1的第2主面形成阴极电极2。就n型氧化镓基板1而言，能够使用从采用熔体生长法所制作的β-Ga2O3的单晶块体中切出基板状的产物。在n型氧化镓基板1的第2主面，通过蒸镀法或溅射法来沉积成为阴极电极2的金属材料。例如，采用电子束蒸镀(EB蒸镀)以100nm的厚度使Ti沉积于n型氧化镓基板1的第2主面，然后，采用电子束蒸镀以300nm的厚度使Ag在Ti上沉积，形成2层结构的阴极电极2。然后，例如，在氮气氛或氧气氛中进行550℃、5分钟的热处理。其结果，在n型氧化镓基板1的第2主面形成与n型氧化镓基板1欧姆接合的阴极电极2。
接着，如图3(b)中所示，在n型氧化镓基板1的第1主面形成氮化物层7。就氮化物层7而言，例如，可使用化学气相沉积(CVD：Chemical Vapor Deposition)法使GaN、SiN在n型氧化镓基板1的第1主面上沉积而形成。
另外，作为另一形成方法，能够通过将n型氧化镓基板1的第1主面的表面氮化而形成氮化物层7。作为这样的形成方法，例如，有热氮化法、氨氮化法等。在使用热氮化法的情况下，如图3(a)中所示，对于在第2主面形成有阴极电极2的n型氧化镓基板1，在氮气氛中进行1100℃的热处理，由此能够将n型氧化镓基板1的第1主面的表面的Ga2O3分解、使其与氮(N)反应，使n型氧化镓基板1的表面的Ga氮化，在n型氧化镓基板1的第1主面的表面形成GaN。另外，即使是在氮与氢的混合气体气氛中600℃的热处理，也能够同样地在n型氧化镓基板1的第1主面的表面形成GaN。加热处理的时间可以为5分钟以下，通过控制加热处理的时间，能够调整氮化物层7的层厚。
予以说明，即使在省略图3(a)的形成阴极电极2时所进行的550℃的热处理的情况下，通过用于在n型氧化镓基板1的第1主面的表面形成GaN的热处理，也将阴极电极2热处理。因此，由于能够使阴极电极2与n型氧化镓基板1的第2主面的接触电阻变小，因此如果用GaN构成氮化物层7，则能够简化制造工艺。
接着，如图3(c)中所示，在氮化物层7上形成在成为n型氧化镓基板1与阳极电极3的肖特基接合部的区域具有开口的光致抗蚀剂9a。然后，如图3(d)中所示，通过湿蚀刻或干蚀刻，将位于光致抗蚀剂9a的开口部的氮化物层7除去、在氮化物层7中形成使n型氧化镓基板1的第1主面露出的开口。在湿蚀刻的情况下，例如，可将缓冲氢氟酸作为蚀刻剂来使用。然后，将光致抗蚀剂9a除去。
接着，如图4(a)中所示，在n型氧化镓基板1的第1主面上形成p型氧化物半导体层4、在氮化物层7上形成p型氧化物半导体层4。例如，在用Cu2O形成p型氧化物半导体层4的情况下，能够在氩(Ar)气和氮(N2)气的混合气体中、通过将Cu2O用于靶的溅射法、在n型氧化镓基板1的第1主面上沉积Cu2O而形成。通过提高混合气体的N2的分压，能够提高p型氧化物半导体层4的载流子浓度而增大p型的传导性，通过降低混合气体的N2的分压，能够降低p型氧化物半导体层4的载流子浓度而减小p型的传导性。
在形成Cu2O以外的Ag2O等其他p型氧化物半导体作为p型氧化物半导体层4的情况下，在上述的方法中，可将Ag2O等其他金属氧化物用于溅射时的靶。另外，就p型氧化物半导体层4而言，不限于上述的方法，也能够通过反应性等离子体成膜(RPD：Reactive PlasmaDeposition)法、离子镀法等其他的方法来形成。
接着，如图4(b)中所示，在n型氧化镓基板1的第1主面所形成的p型氧化物半导体层4上，形成光致抗蚀剂9b。就光致抗蚀剂9b而言，在成为n型氧化镓基板1与阳极电极3的肖特基接合部的区域具有开口。进而，光致抗蚀剂9b在规定的位置具有开口，除了成为p型氧化物半导体层4a及保护环4b的位置以外具有开口。然后，如图4(c)中所示，通过湿蚀刻或干蚀刻，将位于光致抗蚀剂9b的开口的p型氧化物半导体除去。其结果，形成：具有经由在氮化物层7所形成的开口使n型氧化镓基板1的第1主面露出的开口的p型氧化物半导体层4a、和保护环4b。
接着，如图5(a)中所示，在n型氧化镓基板1的第1主面上形成场板用绝缘层6。就场板用绝缘层6而言，例如，能够通过溅射法、CVD法或原子层沉积(ALD：Atomic LayerDeposition)法等成膜方法来形成。就场板用绝缘层6而言，例如，可用SiO2、SiN、GaN、Al2O3等材料来形成。就场板用绝缘层6的材料而言，优选绝缘击穿极限强度比作为n型氧化镓基板1的材料的氧化镓大。
接着，如图5(b)中所示，形成将形成场板用绝缘层6的区域进行掩蔽的光致抗蚀剂9c。然后，如图5(c)中所示通过湿蚀刻或干蚀刻将没有用光致抗蚀剂9c进行掩蔽的部分的场板用绝缘层6除去，使场板用绝缘层6残存于p型氧化物半导体层4a上。然后，将光致抗蚀剂9c除去。
接着，如图6(a)中所示，在n型氧化镓基板1的第1主面，形成具有开口的光致抗蚀剂9d。设置光致抗蚀剂9d以使得开口位于包括n型氧化镓基板1与阳极电极3的肖特基接合部的全部、p型氧化物半导体层4a与阳极电极3的欧姆接合部、及包围肖特基接合部的场板用绝缘层6的一部分区域的位置。
然后，如图6(b)中所示，在n型氧化镓基板1的第1主面侧通过蒸镀法、溅射法使形成阳极电极3的金属材料沉积，形成与n型氧化镓基板1肖特基接合、与p型氧化物半导体层4欧姆接合的阳极电极3。形成阳极电极3的金属材料为功函数比n型氧化镓基板1的功函数大的金属。例如，可采用电子束蒸镀以100nm的厚度沉积Ni，然后，采用电子束蒸镀以300nm的厚度在Ni上沉积Ag，形成2层结构的阳极电极3。
然后，如图6(c)中所示，通过将光致抗蚀剂9d除去，能够制造半导体装置10。
予以说明，在用Ni形成有与n型氧化镓基板1肖特基接合、与p型氧化物半导体层4a欧姆接合的阳极电极3的情况下，可不进行加热处理，形成与n型氧化镓基板1的肖特基接合和与p型氧化物半导体层4a的欧姆接合。但是，为了减小p型氧化物半导体层4a与阳极电极3的接触电阻，在光致抗蚀剂9d的除去前或除去后，可在构成p型氧化物半导体层4a的p型氧化物半导体不氧化的200℃以下的温度下进行加热处理。另外，在更高的温度下进行加热处理的情况下，通过用GaN等形成覆盖p型氧化物半导体层4a及保护环4b的盖层，能够在不使p型氧化物半导体氧化地进行加热。
接着，对本发明的半导体装置10的动作进行说明。
从在半导体装置10的外部所设置的电路在半导体装置10的阳极电极3与阴极电极2之间施加电压。将相对于阴极电极2的电位施加阳极电极3的电位高的电压的情形称为正向偏压，将相对于阴极电极2的电位施加阳极电极3的电位低的电压的情形称为反向偏压。就半导体装置10而言，由于为肖特基势垒二极管，因此在施加正向偏压的情况下，正向电流从阳极电极3流到阴极电极2，在施加反向偏压的情况下，在阳极电极3与阴极电极2之间流动的电流被阻断。
图7为表示本实施方式1中的半导体装置的动作的断面示意图。图7(a)为表示从电路80向半导体装置10施加有反向偏压时在n型氧化镓基板1内所形成的空乏层90的样子的断面示意图，图7(b)为表示从电路80向半导体装置10施加正向偏压时在n型氧化镓基板1内所形成的空乏层90的样子的断面示意图。图中，用虚线表示的线为在n型氧化镓基板1内所形成的空乏层90的端部。
就半导体装置10而言，由于n型氧化镓基板1与p型氧化物半导体层4a及保护环4b经由氮化物层7而形成有PN结，因此在n型氧化镓基板1内形成有空乏层90。予以说明，由于氮化物层7为绝缘物，因此可将n型氧化镓基板1与p型氧化物半导体层4a及保护环4b经由氮化物层7所接合的构成称为PIN结，在使用Si、SiC等一般的半导体材料所形成的半导体装置中，由于在终端结构中没有使用PIN结，而是在终端结构中使用PN结，因此在本实施方式中称为PN结。
如图7(a)中所示，如果对半导体装置10施加反向偏压，则p型氧化物半导体层4a与阳极电极3进行欧姆接合，n型氧化镓基板1与阴极电极2进行欧姆接合，因此p型氧化物半导体层4a的电位变得比n型氧化镓基板1的电位低。其结果，如图7(a)中所示，空乏层90的厚度变厚，成为夹断状态，空乏层90将n型氧化镓基板1与阳极电极3的肖特基接合部的全体覆盖。由于空乏层90为绝缘体，因此在阳极电极3与阴极电极2之间所施加的反向偏压的电压的大部分被施加于空乏层90，使对n型氧化镓基板1与阳极电极3的肖特基接合部所施加的电压与无空乏层90的情形相比大幅地减小。其结果，能够使作为肖特基势垒二极管的半导体装置10的反向耐压提高。
另一方面，如图7(b)中所示，如果对半导体装置10施加正向偏压，则p型氧化物半导体层4a与阳极电极3进行欧姆接合，n型氧化镓基板1与阴极电极2进行欧姆接合，因此p型氧化物半导体层4a的电位变得比n型氧化镓基板1的电位高。其结果，如图7(b)中所示，空乏层90的厚度变薄，在n型氧化镓基板1与阳极电极3的肖特基接合部，形成无空乏层90的区域，电子从n型氧化镓基板1移动至阳极电极3。即，电流从阳极电极3向阴极电极2流动，作为肖特基势垒二极管的半导体装置10成为导通状态。
因而，就与本实施方式有关的半导体装置10而言，即使是使用n型氧化镓基板1而构成的肖特基势垒二极管，如例如专利文献2中记载的用碳化硅半导体(SiC)所形成的肖特基势垒二极管，在肖特基接合部的周围邻接地设置PN结部，由此也能够通过由PN结部所形成的空乏层来提高肖特基势垒二极管的反向耐压。利用这样的PN结的终端结构在用SiC形成的肖特基势垒二极管中被大量使用，但在使用有SiC的肖特基势垒二极管中不是必须在PN结部的p型半导体与n型半导体之间设置绝缘层来形成PIN结，因此不是必须在p型半导体与n型半导体之间设置绝缘层。
就氧化镓半导体而言，通过添加Si、Sn等n型杂质，可以容易地控制n型载流子浓度，而与其相反，通过p型杂质的添加来控制p型载流子浓度是极其困难的，目前为止尚未报道通过p型杂质的添加而观测到明确的空穴传导。因此，不能如用SiC所形成的肖特基势垒二极管那样通过向n型氧化镓基板1内添加p型杂质来形成p型半导体而使肖特基接合部的耐压提高。
但是，就与本实施方式有关的半导体装置10而言，不是在n型氧化镓基板1的内部而是在n型氧化镓基板1上、即n型氧化镓基板1的表面包围肖特基接合部来形成p型氧化物半导体层4a，由此实现：通过n型氧化镓基板1与p型氧化物半导体层4a的PN结而在n型氧化镓基板1内形成空乏层90的构成。
而且，就与本实施方式有关的半导体装置10而言，由于在n型氧化镓基板1与p型氧化物半导体层4a之间设置有氮化物层7，因此形成不会发生如下情况的构成：p型氧化物半导体层4a的p型氧化物半导体与n型氧化镓基板1接触，被n型氧化镓基板1的氧所氧化，使p型的传导性消失。其结果，在与本实施方式有关的半导体装置10中，由于p型氧化物半导体层4a具有如设计的p型的传导性，因此能够使通过p型氧化物半导体层4a与n型氧化镓基板1的PN结所形成的空乏层90的大小成为如设计的大小，因此能够得到如设计的反向耐压的半导体装置10。
另外，即使在p型氧化物半导体层4a含有p型杂质的情况下，由于p型载流子浓度为构成p型氧化物半导体的金属氧化物的金属原子缺失与p型杂质的合计，因此通过在n型氧化镓基板1与p型氧化物半导体层4a之间设置氮化物层7，也能够防止p型氧化物半导体被氧化而由金属原子缺失引起的p型载流子浓度的降低，因此能够防止p型氧化物半导体整体的p型的传导度降低，能够得到如设计的反向耐压的半导体装置10。
也认为:即使半导体装置在n型氧化镓基板1与p型氧化物半导体层4a之间不具有氮化物层而是与本实施方式所涉及的半导体装置10不同的构成，只要p型氧化物半导体层4a被n型氧化镓基板1的氧所氧化的量少，则p型氧化物半导体层4a的p型的传导性就不会消失，有时能够在n型氧化镓基板1内形成空乏层。但是，在这样的情况下，由于p型氧化物半导体层4a被氧化的量并不能得到控制，因此由于基板内位置的波动等产生的制造条件的误差、使用中的经时变化，p型氧化物半导体层4a被氧化的量发生变化，因此反向耐压的波动变大，产生制造收率的降低、可靠性的降低的问题。
相对于上述，就与本实施方式有关的半导体装置10而言，形成为在n型氧化镓基板1与p型氧化物半导体层4a之间设置有氮化物层7的构成，因此抑制n型氧化镓基板1引起的p型氧化物半导体层4a的氧化，p型氧化物半导体层4a不会因氧化而使p型的传导性消失，因此得到稳定的反向耐压，能够提高制造收率，提高可靠性。
本实施方式1中，对于氮化物层7抑制p型氧化物半导体层4a的氧化的效果进行了说明，就氮化物层7而言，也设置于n型氧化镓基板1与保护环4b之间，因此抑制保护环4b的氧化、抑制保护环4b的p型的传导性消失。因此，能够使通过保护环4b所形成的空乏层稳定。其结果，与p型氧化物半导体层4a的情形同样，使半导体装置10的反向耐压稳定，能够提高制造收率，提高可靠性。即，通过与本实施方式有关的构成，即使在用n型氧化物半导体层所形成的半导体装置的活性区域的周围邻接地设置p型氧化物半导体层而形成有终端结构的情况下，由于在n型氧化物半导体层与p型氧化物半导体层之间设置有氮化物层7，因此能够防止p型氧化物半导体层被n型氧化物半导体层的氧所氧化。
应予说明，在本实施方式1中，对于将p型氧化物半导体层4a及氮化物层7设置于n型氧化镓基板1的表面的半导体装置进行了说明，但半导体装置的构成并不限于此。例如，可预先在n型氧化镓基板1通过蚀刻等形成凹部，然后，以将该凹部填埋的方式形成氮化物层7及p型氧化物半导体层4a，由此构成如使用有SiC的肖特基势垒二极管那样在n型氧化镓基板1内设置有p型氧化物半导体层4a及氮化物层7的半导体装置。
实施方式2.
图8为表示本发明的实施方式2中的半导体装置的断面图。在图8中，标注了与图1相同的附图标记的构成表示同一或对应的构成，省略其说明。与本发明的实施方式1不同的构成为：只在作为n型氧化物半导体层的n型氧化镓基板1与由p型氧化物半导体所构成的p型氧化物半导体层4a和保护环4b之间设置有氮化物层7a。
如图8中所示，就半导体装置20的氮化物层7a而言,只设置于设置有p型氧化物半导体层4a及保护环4b的场所。氮化物层7a是为了防止由作为n型氧化物半导体层的n型氧化镓基板1所引起的p型氧化物半导体的氧化而设置的，因此只要在n型氧化镓基板1与p型氧化物半导体层4a及保护环4b之间设置即可,也可不如实施方式1中说明的半导体装置10那样在n型氧化镓基板1的第1主面中除肖特基接合部以外的部分的全体来设置。
就图8中所示的半导体装置20而言，由于设置有氮化物层7a和p型氧化物半导体的场所相同，因此能够简化制造工艺。即，可如实施方式1的图3(b)中所示，在n型氧化镓基板1的第1主面的全体形成氮化物层后，省略图3(c)、图3(d)的工艺，如图4(a)中所示，在第1主面的全体所形成的氮化物层上形成p型氧化物半导体层4。这以后，可如图4(b)中所示在规定的区域进行掩蔽，通过蚀刻将不要的部分的氮化物层和p型氧化物半导体层除去。
如以上，即使是图8中所示的构成的半导体装置20，也得到与实施方式1中所示的半导体装置10同样的效果。进而，由于能够简化制造工艺，因此能够降低半导体装置20的制造成本。
图9为表示本实施方式2中的另一构成的半导体装置的断面图。图9中，标注了与图1相同的附图标记的构成表示同一或对应的构成，省略其说明。与本发明的实施方式1不同的构成为：将氮化物层7b只设置于n型氧化镓基板1与由p型氧化物半导体构成的p型氧化物半导体层4a之间，且用与p型氧化物半导体层4a不同的p型半导体材料形成保护环5。
如图9中所示，将半导体装置30的氮化物层7b只设置于在肖特基接合部的周围邻接地设置的p型氧化物半导体层4a与n型氧化镓基板1之间。就保护环5而言，用与p型氧化物半导体层4a不同的材料的p型半导体来形成，例如，可用添加有p型杂质的GaN来构成。在用GaN形成保护环5的情况下，可在形成氮化物层7b和p型氧化物半导体层4a后通过CVD等成膜工艺来形成。在这样用不会由于氧化而使p型的传导性消失的p型半导体来形成有保护环5的情况下，在保护环5与n型氧化镓基板1之间也可不设置氮化物层。
即使是图9中所示的构成的半导体装置30，由于氮化物层7b防止由p型氧化物半导体构成的p型氧化物半导体层4a被n型氧化镓基板1的氧所氧化，因此能够得到与实施方式1中所示的半导体装置10同样的效果。
应予说明，在图8中所示的半导体装置20及图9中所示的半导体装置30中，对于保护环4b及保护环5为2层的情况进行了表示，但如实施方式1中所说明，保护环可以为1层或3层以上，也可以是无保护环的构成的半导体装置。
实施方式3.
图10为表示本发明的实施方式3中的半导体装置的断面图及俯视图。图10(a)为表示半导体装置40的构成的断面图，图10(b)为表示半导体装置40的构成的俯视图。在图10(a)及图10(b)中，标注了与图1相同的附图标记的构成表示同一或对应的构成，省略其说明。与本发明的实施方式1不同的构成为：将阴极电极2c设置于n型氧化镓基板1的第1主面、即与阳极电极3相同的主面。
如图10(a)中所示，就半导体装置40而言，在作为n型氧化物半导体层的n型氧化镓基板1的第1主面设置有与n型氧化镓基板1肖特基接合的阳极电极3，在n型氧化镓基板1与阳极电极3的肖特基接合部的周围邻接地设置有p型氧化物半导体层4a。另外，p型氧化物半导体层4a与阳极电极3进行欧姆接合，在p型氧化物半导体层4a上设置有场板用绝缘层6。进而，在p型氧化物半导体层4a的外侧设置有保护环4b，在p型氧化物半导体层4a及保护环4b与n型氧化镓基板1之间设置有氮化物层7c。即，就半导体装置40的n型氧化镓基板1的第1主面的保护环4b的中心侧的构成而言，与实施方式1中所示的半导体装置10相同。
就图10(a)的半导体装置40而言，在保护环4b的外侧设置有阴极电极2c，在n型氧化镓基板1的第2主面没有设置阴极电极。在n型氧化镓基板1的第1主面设置的阴极电极2c与n型氧化镓基板1进行欧姆接合。就阴极电极2c而言，如实施方式1中所示，例如，可用Ti来形成第1层，用Ag来形成第2层。图10(b)中，阴极电极2c以将n型氧化镓基板1与阳极电极3的肖特基接合部的周围包围的方式构成，但阴极电极2c可以不是必须将肖特基接合部包围地来设置，只要与n型氧化镓基板1的第1主面欧姆接合地设置即可。
在本实施方式3中所说明的半导体装置40中，在由p型氧化物半导体构成的p型氧化物半导体层4a及保护环4b与n型氧化镓基板1之间设置有氮化物层7c，因此p型氧化物半导体层4a及保护环4b不会被n型氧化镓基板1的氧所氧化而使p型的传导性消失。因此，如实施方式1中所说明，通过采用p型氧化物半导体层4a及保护环4b在n型氧化镓基板1内所形成的空乏层，能够使作为肖特基势垒二极管的半导体装置40的反向耐压提高。
予以说明，在图10(a)中所示的半导体装置40中，与其他实施方式中说明的半导体装置同样地，保护环4b并不限于2层，也可以是1层或3层以上，也可以是无保护环4b的构成。另外，就氮化物层7c而言，只要至少在n型氧化镓基板1与p型氧化物半导体层4a之间设置即可。
实施方式4.
图11为表示本发明的实施方式4中的半导体装置的断面图及部分俯视图。图11(a)为表示半导体装置50的构成的断面图，图11(b)为省略了阳极电极3及场板用绝缘层6来表示半导体装置50的构成的俯视图。在图11(a)及图11(b)中，标注了与图1相同的附图标记的构成表示同一或对应的构成，省略其说明。与本发明的实施方式1不同的构成为：在相对于构成终端结构的p型氧化物半导体层4a的中心侧具有多个p型氧化物半导体层4c，将阳极电极3在多个部位与n型氧化镓基板1肖特基接合。
如图11(a)中所示，就半导体装置50而言，在作为n型氧化物半导体层的n型氧化镓基板1的第2主面，设置有与n型氧化镓基板1进行欧姆接合的阴极电极2。予以说明，就阴极电极2而言，可如实施方式3中所示的半导体装置那样设置于n型氧化镓基板1的第1主面。
在n型氧化镓基板1的第1主面，设置有与n型氧化镓基板1肖特基接合的阳极电极3，在肖特基接合部的周围邻接地设置有p型氧化物半导体层4a。在p型氧化物半导体层4a与n型氧化镓基板1之间，设置有氮化物层7d，防止p型氧化物半导体层4a因n型氧化镓基板1的氧而氧化。另外，在p型氧化物半导体层4a的一部分区域上设置有场板用绝缘层6，进而在场板用绝缘层6的一部分区域上设置有阳极电极3。另外，阳极电极3与p型氧化物半导体层4a欧姆接合。这样，就p型氧化物半导体层4a的周边结构而言，成为与实施方式1中所示的半导体装置同样的构成，p型氧化物半导体层4a构成半导体装置50的终端结构。予以说明，图11(a)的半导体装置50中，在p型氧化物半导体层4a的外侧没有设置保护环，但也可与实施方式1中所示的半导体装置同样地设置保护环。
在p型氧化物半导体层4a的内侧，设置有由与p型氧化物半导体层4a相同的p型氧化物半导体所构成的p型氧化物半导体层4c，p型氧化物半导体层4c与阳极电极3欧姆接合。如图11(a)及图11(b)中所示，p型氧化物半导体层4c设置为2层的环状，在p型氧化物半导体层4c与另一p型氧化物半导体层4c之间及p型氧化物半导体层4c与p型氧化物半导体层4a之间，设置有n型氧化镓基板1与阳极电极3的肖特基接合部。即，阳极电极3在多个部位与n型氧化镓基板1的第1主面肖特基接合，在阳极电极3与n型氧化镓基板1的多个部位的肖特基接合部之间，作为p型氧化物半导体层的p型氧化物半导体层4a或p型氧化物半导体层4c中的至少任一者邻接地设置。在p型氧化物半导体层4c与n型氧化镓基板1之间，为了防止p型氧化物半导体层4c被氧化，设置有氮化物层7d。
所谓p型氧化物半导体层4a和p型氧化物半导体层4c，由相同的p型氧化物半导体材料来形成。即，如图11(b)中所示，将在n型氧化镓基板1的第1主面上经由氮化物层所形成的p型氧化物半导体层的一部分区域与氮化物层一起在多个部位除去，形成有多个n型氧化镓基板1与阳极电极3的肖特基接合部。图11(a)及图11(b)中所示的半导体装置50中，将肖特基接合部形成为2层的同心圆状，也可形成为多个条状或由多个点构成的点图案状。就这样的结构而言，能够通过以下来形成：在n型氧化镓基板1上形成氮化物层和p型氧化物半导体层后，形成在形成肖特基接合部的位置具有开口的光致抗蚀剂，通过干蚀刻或湿蚀刻将开口部的氮化物层和p型氧化物半导体层除去。
接着，对半导体装置50的动作进行说明。
如果从外部的电路在半导体装置50的阳极电极3与阴极电极2之间施加反向偏压的电压，如实施方式1中所说明，通过p型氧化物半导体层4a及p型氧化物半导体层4c与n型氧化镓基板1在n型氧化镓基板1内所形成的空乏层变厚，成为夹断状态，n型氧化镓基板1与阳极电极3的肖特基接合部被空乏层覆盖。其结果，施加于半导体装置50的反向偏压的电压的大部分被施加于空乏层，施加于肖特基接合部的电压被大幅地减小，半导体装置50的反向耐压提高。
另一方面，如果从外部的电路在半导体装置50的阳极电极3与阴极电极2之间施加正向偏压的电压，则如实施方式1中所说明，通过p型氧化物半导体层4a及p型氧化物半导体层4c与n型氧化镓基板1在n型氧化镓基板1内所形成的空乏层变薄，在n型氧化镓基板1与阳极电极3的肖特基接合部形成无空乏层90的区域，使电流从阳极电极3向阴极电极2流动，半导体装置50成为导通状态。
而且，流入到半导体装置50的正向的电流增加，施加于半导体装置50的正向偏压的电压变大，如果超过n型氧化镓基板1与p型氧化物半导体层4c的PN结的内置电位(内蔵電位)，则空穴从p型氧化物半导体层4c经由氮化物层7d被注入到n型氧化镓基板1内，流入到半导体装置50的电流中的空穴电流的比例增加。因此，通过图11中所示的半导体装置50的构成，能够使正向电流大时的特性提高，其结果，能够增加半导体装置50的浪涌耐受量。
如上所述，就半导体装置50而言，为利用在p型氧化物半导体层4c与n型氧化镓基板1的PN结部所流动的正向电流的构成，因此优选在p型氧化物半导体层4c与n型氧化镓基板1之间所设置的氮化物层7d的层厚是薄的。如实施方式1中所说明，如果氮化物层7d的层厚为5nm以下，则隧道电流流动，因此能够通过p型氧化物半导体层4c和n型氧化镓基板1的PN结部来使大的正向电流流动，因此优选。就氮化物层7d而言，因为用于防止p型氧化物半导体层4c被n型氧化镓基板1的氧所氧化，因此氮化物层7d可为单层膜，只要有0.3nm以上的层厚就足以。即，氮化物层7d为单层膜以上的层厚，更优选5nm以下。或者，氮化物层7d更优选0.3nm以上且5nm以下。
实施方式5.
图12为表示本发明的实施方式5中的半导体装置的断面图。在图12中，标注了与图1相同的附图标记的构成表示同一或对应的构成，省略其说明。与本发明的实施方式1不同的构成为：在n型氧化镓基板1的第1主面上设置n型氧化镓外延层8，使n型氧化镓外延层8与阳极电极3进行肖特基接合。即，在实施方式1中所示的半导体装置中，用n型氧化镓基板1构成n型氧化物半导体层，但在本实施方式5的半导体装置60中，n型氧化镓基板1和在n型氧化镓基板1上所设置的n型氧化镓外延层8构成n型氧化物半导体层。予以说明，在本实施方式5中，所谓n型氧化物半导体层的第1主面，是指n型氧化镓外延层8的表面，所谓n型氧化物半导体层的第2主面，是指与n型氧化镓基板1的第2主面相同的面。
另外，在本实施方式5中，对于将实施方式1中所示的构成的半导体装置的由n型氧化镓基板1构成的n型氧化物半导体层替换为由n型氧化镓外延层8和n型氧化镓基板1构成的n型氧化物半导体层的构成的半导体装置进行说明，但也可将实施方式2至实施方式4中所示的构成的半导体装置的由n型氧化镓基板1构成的n型氧化物半导体层替换为由n型氧化镓外延层8和n型氧化镓基板1构成的n型氧化物半导体层来构成半导体装置。但是，在实施方式3中所示的阴极电极2与阳极电极3同样地形成于n型氧化镓基板1的第1主面的半导体装置的情况下，可使n型氧化镓外延层8与阴极电极2进行欧姆接合，但为了使阴极电极2与n型氧化镓基板1的欧姆接合的接触电阻变小，优选除去设置阴极电极2的部分的n型氧化镓外延层，或者使设置阴极电极2的部分的n型氧化镓外延层的n型杂质增加。
n型氧化镓外延层8是n型载流子浓度比n型氧化镓基板1低的层。其中，所谓n型载流子浓度，如实施方式1中所说明，是氧化镓的氧欠缺和添加的n型杂质的合计的浓度。就n型氧化镓外延层8而言，能够在n型氧化镓基板1的第1主面通过有机金属气相沉积(MOCVD：Metal Organic Chemical Vapor Dposition)法、分子束外延(MBE：Molecular BeamEpitaxy)法、氢化物气相生长(HVPE：Hydride Vapor Phase Epitaxy)法等方法来形成。
例如，在采用MBE法来形成n型氧化镓外延层8的情况下，使用Ga金属、SnO2粉末、臭氧(5％)和氧(95％)的混合气体作为生长原料，使生长温度为540℃至570℃，由此能够在n型氧化镓基板1的第1主面上形成添加有Sn作为n型杂质的n型氧化镓外延层8。
就半导体装置60而言，在n型氧化镓基板1的第1主面上，设置有与n型氧化镓外延层8肖特基接合的阳极电极3，在n型氧化镓外延层8与阳极电极3的肖特基接合部的周围，与肖特基接合部邻接地设置有p型氧化物半导体层4a。在p型氧化物半导体层4a与n型氧化镓外延层8之间，为了防止p型氧化物半导体层4a被n型氧化镓外延层8的氧所氧化，设置有氮化物层7。使阳极电极3与p型氧化物半导体层4a欧姆接合。在p型氧化物半导体层4a上设置有场板用绝缘层6，将阳极电极3也设置于场板用绝缘层6上，由此构成场板结构。另外，在p型氧化物半导体层4a的外侧，设置保护环4b，p型氧化物半导体层4a与保护环4b构成终端结构。在由p型氧化物半导体构成的保护环4b与n型氧化镓外延层8之间也设置有氮化物层7。
另外，在n型氧化镓基板1的第2主面，设置有与n型氧化镓基板1的第2主面欧姆接合的阴极电极2。就n型氧化镓基板1而言，由于n型载流子浓度为1×1017cm-3至1×1018cm-3左右，因此能够容易地形成与阴极电极2的欧姆接合，但就n型氧化镓外延层8而言，由于n型载流子浓度比n型氧化镓基板1低，因此有时难以与阴极电极2欧姆接合。因此，在如实施方式3中所示的半导体装置那样，在将阴极电极2与阳极电极3同样地设置于n型氧化镓基板1的第1主面的情况下，优选将设置阴极电极2的区域的n型氧化镓外延层8除去来使阴极电极2与n型氧化镓基板1欧姆接合，或者将n型杂质添加于设置阴极电极2的区域的n型氧化镓外延层8来使阴极电极2与n型氧化镓外延层8欧姆接合。
就半导体装置60而言，由于具备n型载流子浓度比n型氧化镓基板1低的n型氧化镓外延层8，因此使得在半导体装置60的阳极电极3与阴极电极2之间所施加的电压被施加于电阻率比n型氧化镓基板1大的n型氧化镓外延层8。因此，能够提高半导体装置60的耐压。
另外，n型氧化镓外延层8是在n型氧化镓基板1上同质外延生长的膜，因此能够与n型氧化镓基板1相比高精度地控制n型载流子浓度，能够抑制半导体装置60的特性波动，提高半导体装置60的可靠性。予以说明，n型氧化镓外延层8的n型载流子浓度未必比n型氧化镓基板1低，也可与n型氧化镓基板1同等或者比n型氧化镓基板1高。
予以说明，在实施方式1至实施方式5中，对于n型氧化物半导体层的材料为氧化镓的情况进行了说明，但n型氧化物半导体层的材料也可以是由氧化锌、氧化铟等其他金属氧化物构成的n型氧化物半导体。即使在n型氧化物半导体层的材料由氧化镓以外的其他金属氧化物构成的情况下，如果与n型氧化物半导体层相接地形成p型氧化物半导体层，p型氧化物半导体层的p型氧化物半导体也被n型氧化物半导体层的氧所氧化，使p型的传导性消失。但是，如本发明的实施方式中所说明，通过在n型氧化物半导体层与p型氧化物半导体层之间设置氮化物层，能够防止p型氧化物半导体层的p型氧化物半导体氧化被氧化而使p型的传导性消失，得到与各实施方式中所说明的半导体装置同样的效果。
另外，在用由氧化锌、氧化铟等氧化镓以外的金属氧化物构成的n型氧化物半导体来形成n型氧化物半导体层的情况下，可使在n型氧化物半导体层的表面所含的金属氧化物的金属氮化而形成氮化物层，能够与氧化镓同样地通过热氮化法、氨氮化法来使金属氧化物的金属氮化。
另外，在本发明的实施方式中，对于n型氧化物半导体层由n型氧化镓基板构成的情况和由n型氧化镓基板和在n型氧化镓基板上所设置的n型氧化镓外延层构成的情况进行了说明，但n型氧化物半导体层也可以是在绝缘物的基板上所形成的n型氧化物半导体层。这样在基板上形成n型氧化物半导体层的情况下，如实施方式3中所说明，可构成将阳极电极和阴极电极设置于同一主面上的结构的半导体装置。
另外，在实施方式1至实施方式5中，对于半导体装置为肖特基势垒二极管的情形进行了说明，但半导体装置也可为其他构成的二极管、晶体管等半导体装置。例如，可将各实施方式中所说明的本发明的构成用作由氧化镓等氧化物半导体所形成的MESFET(Metal-Semiconductor Field-Effect Transistor)的肖特基栅极的终端结构。另外，也可用作在由氧化物半导体所形成的MESFET、MOSFET、MISFET(Metal-Insulator-SemiconductorField-Effect Transistor)等半导体装置的漏极、源极等与n型氧化物半导体层欧姆接合的电极的周围设置的终端结构。即，在使电极与n型氧化物半导体层欧姆接合的欧姆接合部的周围设置由p型氧化物半导体构成的终端结构，在n型氧化物半导体层与p型氧化物半导体层之间设置氮化物层，可防止p型氧化物半导体层被n型氧化物半导体层的氧所氧化。
附图标记的说明
1n型氧化镓基板、2，2c阴极电极、3阳极电极、4，4a，4cp型氧化物半导体层、4b，5保护环、6场板用绝缘层、7，7a，7b，7c，7d氮化物层、8n型氧化镓外延层、9b，9c，9d光致抗蚀剂、10，20，30，40，50，60半导体装置、80电路、90空乏层、W膜厚。

Claims (15)

1.一种半导体装置，是如下的半导体装置：
其具备：
n型氧化物半导体层；
与所述n型氧化物半导体层的第1主面所接合的第1电极；和
在所述n型氧化物半导体层的所述第1主面或者作为所述第1主面的背侧的面的第2主面所设置的第2电极，
使电流经由在所述第1电极与所述第2电极之间所设置的所述n型氧化物半导体层在所述第1电极与所述第2电极之间流动，
其特征在于，
所述半导体装置具备：
与将所述第1电极与所述n型氧化物半导体层接合的接合部邻接地设置的p型氧化物半导体层；和
在所述p型氧化物半导体层与所述n型氧化物半导体层之间所设置的氮化物层。
2.根据权利要求1所述的半导体装置，其中，所述氮化物层设置于所述n型氧化物半导体层的表面，所述p型氧化物半导体层设置于所述氮化物层上。
3.根据权利要求1或权利要求2所述的半导体装置，其中，所述氮化物层的层厚为0.3nm以上且5nm以下。
4.根据权利要求1或权利要求2所述的半导体装置，其中，所述n型氧化物半导体层的材料为氧化镓。
5.根据权利要求4所述的半导体装置，其中，所述n型氧化物半导体层由n型氧化镓基板构成。
6.根据权利要求4所述的半导体装置，其中，所述n型氧化物半导体层由n型氧化镓基板和在所述n型氧化镓基板上所设置的n型氧化镓外延层构成，
所述第1电极与所述n型氧化镓外延层接合。
7.根据权利要求1或权利要求2所述的半导体装置，其中，所述第1电极与所述n型氧化物半导体层肖特基接合。
8.根据权利要求7所述的半导体装置，其中，所述第1电极进一步与所述p型氧化物半导体层欧姆接合。
9.根据权利要求8所述的半导体装置，其中，设置有多个肖特基接合部，所述肖特基接合部将所述第1电极与所述n型氧化物半导体层肖特基接合，
所述氮化物层和所述p型氧化物半导体层设置于多个所述肖特基接合部之间。
10.根据权利要求8或9所述的半导体装置，其还具备场板用绝缘层，所述场板用绝缘层部分地设置于所述p型氧化物半导体层上，
将所述第1电极覆盖所述p型氧化物半导体层和所述场板用绝缘层地来设置。
11.根据权利要求1或权利要求2所述的半导体装置，其中，将所述第1电极设置于所述第1主面，将所述第2电极设置于所述第2主面。
12.根据权利要求3所述的半导体装置，其中，所述氮化物层的材料为GaN。
13.根据权利要求1或权利要求2所述的半导体装置，其中，所述p型氧化物半导体层的材料包含Cu2O、Ag2O、NiO、SnO中的任一者。
14.一种半导体装置的制造方法，其具备：
在包含金属氧化物的n型氧化物半导体层的表面，使所述金属氧化物中所含的金属氮化而形成氮化物层的工序，所述氮化物层具有使所述n型氧化物半导体层露出的开口；
在所述氮化物层上形成p型氧化物半导体层的工序；和
形成电极的工序，所述电极在所述开口内与所述n型氧化物半导体层接合。
15.根据权利要求14所述的半导体装置的制造方法，其中，所述金属氧化物的所述金属为Ga。
CN201780040477.4A 2016-07-26 2017-06-08 半导体装置及半导体装置的制造方法 Active CN109478571B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-145985 2016-07-26
JP2016145985 2016-07-26
PCT/JP2017/021316 WO2018020849A1 (ja) 2016-07-26 2017-06-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN109478571A CN109478571A (zh) 2019-03-15
CN109478571B true CN109478571B (zh) 2022-02-25

Family

ID=61015931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780040477.4A Active CN109478571B (zh) 2016-07-26 2017-06-08 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10483110B2 (zh)
JP (1) JP6580267B2 (zh)
CN (1) CN109478571B (zh)
DE (1) DE112017003754B4 (zh)
WO (1) WO2018020849A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
TWI743136B (zh) * 2016-06-14 2021-10-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
JPWO2020013242A1 (ja) * 2018-07-12 2021-08-05 株式会社Flosfia 半導体装置
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法
CN109037374B (zh) * 2018-08-31 2020-05-22 西安理工大学 基于NiO/Ga2O3的紫外光电二极管及其制备方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP6966739B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP7086270B2 (ja) * 2019-03-13 2022-06-17 三菱電機株式会社 半導体装置
CN110783413B (zh) * 2019-11-08 2023-05-09 中国电子科技集团公司第十三研究所 横向结构氧化镓的制备方法及横向结构氧化镓
CN111415977B (zh) * 2020-02-28 2022-02-15 深圳第三代半导体研究院 一种氮化水平异质p-n结结构器件及其制备方法
CN111415979A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种垂直异质p-n结结构器件及其制备方法
CN112701155A (zh) * 2020-12-29 2021-04-23 中国科学院微电子所苏州产业技术研究院 氧化镓sbd器件及其制备方法
KR102745528B1 (ko) * 2021-12-16 2024-12-24 파워큐브세미 (주) 산화니켈-산화갈륨 이종접합 다이오드 제조 방법
US20250151297A1 (en) * 2021-12-16 2025-05-08 Power Cubesemi Inc. Method of forming pn heterojunction between nickel oxide and gallium oxide and schottky diode manufactured by the method
WO2023113536A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈의 캐리어 농도 조절 방법 및 그 방법으로 제조된 쇼트키 다이오드
JPWO2023136309A1 (zh) * 2022-01-14 2023-07-20
CN115036380B (zh) * 2022-04-25 2023-12-08 西安电子科技大学 一种pin结构的日盲型紫外探测器及其制备方法
CN115394758B (zh) * 2022-07-19 2024-03-19 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法
CN115411095B (zh) * 2022-11-02 2023-03-24 天津赛米卡尔科技有限公司 具有介电调控混合场板终端的sbd结构及其制备方法
CN116344625A (zh) * 2023-04-28 2023-06-27 中国科学技术大学 氧化镓整流器和制作工艺、氧化镓整流器结构和制作工艺
WO2025120840A1 (ja) * 2023-12-08 2025-06-12 三菱電機株式会社 半導体装置およびその製造方法と電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
CN102157568A (zh) * 2011-02-01 2011-08-17 英属维京群岛商节能元件股份有限公司 金属氧化物半导体p-n 结面二极管结构及其制作方法
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691736B2 (ja) * 2000-07-31 2005-09-07 新電元工業株式会社 半導体装置
JP4568197B2 (ja) 2005-09-15 2010-10-27 三洋電機株式会社 酸化物半導体素子
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2012248736A (ja) 2011-05-30 2012-12-13 Sanken Electric Co Ltd 半導体装置
WO2013069729A1 (ja) 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP2013191824A (ja) 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
TWI452676B (zh) * 2012-03-16 2014-09-11 Univ Nat Central A semiconductor element with a high breakdown voltage
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
JP2013165284A (ja) 2013-04-09 2013-08-22 Panasonic Corp 半導体装置の製造方法
JP6513339B2 (ja) 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
WO2016075927A1 (ja) 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
CN102157568A (zh) * 2011-02-01 2011-08-17 英属维京群岛商节能元件股份有限公司 金属氧化物半导体p-n 结面二极管结构及其制作方法
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード

Also Published As

Publication number Publication date
DE112017003754B4 (de) 2022-10-13
US20190267237A1 (en) 2019-08-29
CN109478571A (zh) 2019-03-15
JP6580267B2 (ja) 2019-09-25
US10483110B2 (en) 2019-11-19
DE112017003754T5 (de) 2019-04-18
JPWO2018020849A1 (ja) 2018-11-01
WO2018020849A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
CN109478571B (zh) 半导体装置及半导体装置的制造方法
CN110249432B (zh) 电力用半导体装置
CN110809826B (zh) 氧化物半导体装置以及氧化物半导体装置的制造方法
EP1659622B1 (en) Field effect transistor and method of manufacturing the same
CN113508470B (zh) 半导体装置
JP2008193123A (ja) 半導体装置
CN106549045B (zh) 半导体装置及半导体装置的制造方法
US9997603B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008112949A (ja) 電界効果トランジスタ及びその製造方法
JP4379305B2 (ja) 半導体装置
US20210184054A1 (en) Semiconductor device and its manufacturing method
JP2017152732A (ja) 半導体装置および半導体装置の製造方法
CN116169157A (zh) 一种氧化镓器件及制备方法
US8802552B2 (en) Method for manufacturing semiconductor device
JP5757746B2 (ja) 窒化物半導体装置
WO2012098636A1 (ja) 半導体装置及びその製造方法
US20060267128A1 (en) Schottky barrier diode and method of producing the same
JP5113375B2 (ja) 窒化物半導体装置
JP4327114B2 (ja) 窒化物半導体装置
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP4925596B2 (ja) 窒化物半導体装置
JP6350760B2 (ja) 半導体装置および半導体装置の製造方法
JP2020129623A (ja) 半導体装置および半導体装置の製造方法
JP2010171287A (ja) 窒化物半導体装置
CN112635633A (zh) 发光二极管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant