[go: up one dir, main page]

CN108573079B - 接触插塞布局的制作方法 - Google Patents

接触插塞布局的制作方法 Download PDF

Info

Publication number
CN108573079B
CN108573079B CN201710137695.1A CN201710137695A CN108573079B CN 108573079 B CN108573079 B CN 108573079B CN 201710137695 A CN201710137695 A CN 201710137695A CN 108573079 B CN108573079 B CN 108573079B
Authority
CN
China
Prior art keywords
pair
pattern
contact plunger
patterns
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710137695.1A
Other languages
English (en)
Other versions
CN108573079A (zh
Inventor
王嫈乔
童宇诚
何建廷
冯立伟
黄书涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710137695.1A priority Critical patent/CN108573079B/zh
Priority to US15/479,271 priority patent/US10169521B2/en
Publication of CN108573079A publication Critical patent/CN108573079A/zh
Application granted granted Critical
Publication of CN108573079B publication Critical patent/CN108573079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种接触插塞布局的制作方法，该制作方法包含有以下步骤：(a)接收多个主动区域图案与多个彼此平行的埋藏式栅极图案，该多个主动区域图案分别与二该埋藏式栅极图案重叠以于各该主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域；以及(b)分别于该多个接触插塞区域上形成一接触插塞图案，该接触插塞图案包含一平行四边形形状，该平行四边形形状的内角不等于90度，且该多个接触插塞图案分别与各该主动区域内的二该埋藏式栅极图案部分重叠，其中该步骤(a)至该步骤(b)是于一电脑装置内进行。

Description

接触插塞布局的制作方法
技术领域
本发明涉及一种接触插塞布局的制作方法，尤其是涉及一种半导体存储器元件的位线接触插塞布局的制作方法。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为DRAM)是一种主要的挥发性(volatile)存储器，且是很多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元则由一金属氧化半导体(metal oxide semiconductor，以下简称为MOS)晶体管与一电容(capacitor)串联组成。
电容是通过存储电极(storage node)与形成于电极接触洞(node contact)中的导电结构电连接，并与MOS晶体管的漏极形成一位存取的通路，用于达到存储或输出数据的目的。随着DRAM集成度的提升，必须要减低DRAM存储单元中被电容所占据的面积，而为了使电容的电容量维持一个可以接受的数值，现有技术是采用堆叠电容的技术(stackedcapacitor)。堆叠电容的使用除了可以提供高电容量之外，也可降低每一个DRAM存储单元之间的相互干扰，更可对此种基本堆叠电容作多种形式的变化以提高表面积。一般而言，堆叠电容可以由其制造程序区分为字符线上电容(capacitor over bit line，以下简称为COB)与字符线下电容(capacitor under bit line，CUB)。
请参阅图1，图1为一现有DRAM结构的剖面示意图。如图1所示，在DRAM结构中，通过存储电极接触插塞(storage node contact plug)SC提供MOS晶体管与电容之间的电连接，并通过位线接触插塞(bit line contact plug)BC提供MOS晶体管与位线(bit line)BL之间的电连接。然而，随着DRAM存储单元的集成度提高，COB中的存储电极接触插塞SC与位线接触插塞BC之间可能通过主动区域AA电连接，而造成短路，如图1中的圆圈所示。而存储电极接触插塞-位线接触插塞短路(SC-BC short)将造成严重的制作工艺良率与产品问题。因此，在持续提升DRAM存储单元的集成度的前提下，仍维持DRAM性能的制作工艺方法一直是DRAM技术开发所努力的方向。
发明内容
是以，本发明的一目的在于提供一种避免SC-BC短路的接触插塞布局的制作方法。
本发明提供一种接触插塞布局的制作方法，该制作方法包含有以下步骤：(a)接收多个主动区域图案与多个彼此平行的埋藏式栅极(buried gate)图案，且该等主动区域图案分别与二该埋藏式栅极图案重叠以于各该主动区域图案形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域；以及(b)分别于该等接触插塞区域上形成一接触插塞图案，该接触插塞图案包含一平行四边形形状，该平行四边形形状的夹角不等于90度，且该等接触插塞图案分别与各该主动区域内的二该埋藏式栅极图案部分重叠，其中该步骤(a)至该步骤(b)是进行于一电脑装置内。
本发明另提供一种接触插塞布局的制作方法，该制作方法包含有以下步骤：(a)接收多个主动区域图案与多个埋藏式栅极图案，该等埋藏式栅极图案沿一第一方向延伸，并沿一第二方向排列，且该第一方向与该第二方向彼此垂直，该等主动区域图案分别与二该埋藏式栅极图案重叠以于各该主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域；(b)在该等接触插塞区域上分别形成一第一矩形图案，该等第一第一矩形图案分别包含一对第一边与一对第二边，且该等第一边与该等第二边彼此垂直；(c)延长该等第一矩形图案的该等第一边或第二边，以使该等第一矩形图案形成一第二矩形图案；以及(d)重塑该等第二矩形图案以形成多个接触插塞图案，该等接触插塞图案分别包含一平行四边形形状，且该平行四边形形状的内角不等于90°，该等接触插塞图案分别包含一对第三边与一对第四边，该等第三边与该第一方向平行，且该等第四边与该等主动区域图案平行，其中该步骤(a)至该步骤(d)是进行于一电脑装置内。
本发明另提供一种接触插塞布局的制作方法，该制作方法包含有以下步骤：(a)接收多个主动区域图案与多个埋藏式栅极图案，该等埋藏式栅极图案沿一第一方向延伸，并沿一第二方向排列，且该第一方向与该第二方向彼此垂直，该等主动区域图案分别与二该埋藏式栅极图案重叠以于各该主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域；(b)在该等接触插塞区域上分别形成一矩形图案，该等矩形图案分别包含一对第一边与一对第二边，且该等第一边与该等第二边彼此垂直；(c)重塑该等矩形图案以形成多个菱形图案，该等菱形图案的内角不等于90°，该等菱形图案分别包含一对第三边与一对第四边，该等第三边与该第一方向平行，且该等第四边与该等主动区域图案平行；以及(d)延长该等菱形图案的该等第四边，以使该等菱形图案分别形成一平行四边形图案，其中该步骤(a)至该步骤(d)是进行于一电脑装置内。
根据本发明所提供的接触插塞布局的制作方法，可针对接触插塞区域形成形状相同但面积较大的接触插塞图案。是以，在后续进行接触插塞开口图案的制作时，可确保接触插塞开口大于其下方的主动区域，并使得用以电性隔离主动区域的隔离结构暴露于接触插塞开口的底部。因此，在接触插塞开口内形成位线接触插塞之后，以及后续形成存储电极接触插塞之后，可确保这两种必须电性隔离的插塞结构不会经由位线接触插塞下方的主动区域而电连接。换句话说，本发明所提供的接触插塞布局的制作方法，可有效地达到提升制作工艺良率的目的。
附图说明
图1为一现有DRAM结构的剖面示意图；
图2为本发明所提供的接触插塞布局的制作方法的一第一优选实施例的流程图；
图3至图6为本发明所提供的接触插塞布局的制作方法的第一优选实施例的流程图；
图7为本发明所提供的光掩模形成的一DRAM元件的局部剖面示意图；
图8为本发明所提供的接触插塞布局的制作方法的第二优选实施例的流程图；
图3至图4与图9至图10为本发明所提供的接触插塞布局的制作方法的第二优选实施例的流程图。
主要元件符号说明
AA 主动区域
BC 位线接触插塞
BL 位线
SC 存储电极接触插塞
200 主动区域图案
200L 第一长边
200S 第一短边
210 埋藏式栅极图案
210OL 重叠区域
212 接触插塞区域
220 正方形图案
222a 第一边
222b 第二边
230 长方形图案
230L 长边
230S 短边
240 接触插塞图案
240L 长边
240S 短边
250 菱形图案
252a 第三边
252b 第四边
260 接触插塞图案
260L 长边
260S 短边
S1 二重叠区域的间距
S2 接触插塞图案短边的间距
α1、α2 夹角
β 内角
300 基底
302 隔离结构
304 主动区域
306 栅极介电层
308 绝缘覆盖层
310 埋藏式栅极
312 图案化绝缘层
320 接触插塞开口
330 位线接触插塞
332 位线
334 位线接触插塞与位线间隙壁
340 存储电极接触插塞
具体实施方式
熟悉该项技术的人士应可理解的是，以下提供多个不同的实施例，用以公开本发明的不同特征，但不以此为限。另外，以下公开的附图被简化以更清楚表达本发明的特征，故以下公开的附图并未绘示出一指定元件(或装置)的所有元件。此外，以下公开的附图是根据本发明理想化的示意图，故由这些示意图变异的型态，例如因制造技术和/或容许误差造成的差异是为可预期的。也因此本发明的公开不应指限定于所附的附图公开的特定形状，且应包括如因制作工艺技术造成的形状的偏差。
此外，熟悉该项技术的人士应可理解以下说明中，当某一组成元件，例如一区域、一层、一部分等类似组成元件，被称为在另一组成元件「上」，是指该组成元件直接设置于该另一组成元件上，也可指涉或有其他组成元件介于两者之间。然而，当某一组成元件被称为直接形成在另一组成元件上，则是指这两个组成元件之间并未再有其他组成元件存在。另外，本发明所公开的当某一组成元件「形成」在另一组成元件上时，该组成元件是可以生长(growth)、沉积(deposition)、蚀刻(etch)、连结(attach)、连接(connect)、耦接(couple)等方法，或其他方式制备或制造于该组成元件上。
另外，本发明中所使用的用语如「底部」、「下方」、「上方」、「顶部」等，是用以描述附图中不同组成元件的相对位置。然而，当将附图翻转使其上下颠倒时，前述的「上方」即成为「下方」。由此可知，本发明中所使用的相对性描述用语可依据该元件或设备的方位而定。
请参阅图2至图6，图2为本发明所提供的接触插塞布局的制作方法的一第一优选实施例的流程图，而图3至图6为本发明所提供的接触插塞布局的制作方法的第一优选实施例的示意图。如图2所示，本优选实施例所提供的接触插塞布局的制作方法10包含：
步骤12：接收多个主动区域图案与多个埋藏式栅极图案，该等主动区域图案分别与二该埋藏式栅极图案重叠以于各该主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域。
请同时参阅图3。如图3所示，本优选实施例首先接收多个主动区域图案200与多个彼此平行的埋藏式栅极图案210。在本优选实施例中，主动区域图案200可以是DRAM元件中各存储单元所需的主动区域的图案。如图3所示，主动区域图案200分别包含一岛状图案，且该等岛状主动区域图案200实体上(physically)彼此分离。举例来说，主动区域图案200可通过图案化制作工艺转移至一基底上，而于基底内形成多个由隔离结构分离的主动区域。另一方面，本优选实施例所提供的埋藏式栅极图案210可以是DRAM元件中各存储单元的组成元件，即MOS晶体管的栅极图案。熟悉该项技术的人士应知，埋藏式栅极图案210可以通过图案化制作工艺转移至一基底上，而于基底内，形成多个凹槽，随后于该等凹槽内依序形成栅极介电层与栅极导电层，最后以一绝缘覆盖层填满该等凹槽，即可获得多个DRAM存储单元所需的埋藏式栅极。
请继续参阅图3。在本优选实施例中，各岛状的主动区域图案200分别包含有一对长边200L与一对短边200S。如图3所示，主动区域图案200的短边200S与一第一方向D1平行，即与埋藏式栅极图案210平行。主动区域图案200的长边200L与第一方向D1具有一夹角α1，即与埋藏式栅极图案210具有夹角α1，且夹角α1不等于90度(°)。此外，主动区域图案200的一内角也等于夹角α1。由此可知，本优选实施例所提供的主动区域图案200包含一平行四边形图案，且此平行四边形图案的内角不等于90°。另一方面，埋藏式栅极图案210沿第一方向D1延伸，且沿一第二方向D2排列，如图3所示。值得注意的是，第一方向D1与第二方向D2彼此垂直。
请仍然参阅图3。在本优选实施例中，主动区域图案200分别与二个相邻的埋藏式栅极图案210重叠。因此如图3所示，在各主动区域图案200中，此二个埋藏式栅极图案210与主动区域图案200重叠之处形成二个重叠区域210OL。更重要的是，这二个重叠区域210OL之间的一区域，即定义为一接触插塞设置区域212。由此可知，任一接触插塞区域212与二个由主动区域图案200与埋藏式栅极图案210形成的重叠区域210OL相邻。
请参阅图2。接下来，本优选实施例所提供的本发明所提供的接触插塞布局的制作方法10包含：
步骤14：分别于该等接触插塞区域上形成一接触插塞图案。
值得注意的是，在本优选实施例中，步骤14可还包含以下步骤：
步骤142：分别于该等接触插塞区域上形成一第一矩形图案，该等第一矩形图案分别包含一对第一边与一对第二边，且该等第一边与该等第二边彼此垂直。
请同时参阅图4。根据本优选实施例的步骤142，在各接触插塞区域212上分别形成一原始(original)接触插塞图案，此原始接触插塞图案分别包含第一矩形图案220，例如一正方形图案，但不限于此。如图4所示，第一矩形图案220包含有彼此垂直的一对第一边222a与一对第二边222b，且第一边222a与第二边222b等长。第一边222a与第一方向D1平行，而第二边222b与第二方向D2平行。换句话说，第一矩形图案220的第一边222a与埋藏式栅极图案210平行，而第二边222b与埋藏式栅极图案212垂直。值得注意的是，第一矩形图案220与主动区域图案210的接触插塞区域212重叠，且第一矩形图案220的第一边222a的长度大于主动区域图案200一第一短边200S的长度。第一矩形图案220的第二边222b的长度等于接触插塞区域212的宽度，即等于各主动区域图案200内的二个重叠区域210OL之间的间距S1。由此可知，各主动区域图案200之内的接触插塞区域212完全被第一矩形图案220覆盖，如图4所示。
请参阅图2与图5。本优选实施例的步骤14还包含：
步骤144：延长该等第一矩形图案的该等第一边或第二边，以使该等第一矩形图案形成一第二矩形图案。
如图5所示，根据本优选实施例的步骤144，延长第一矩形图案220的第二边222b，以使第一矩形图案220形成一第二矩形图案230。第二矩形图案230分别包含一对长边230L与一对短边230S，且长边230L以及短边230S的夹角等于90°。第二矩形图案230的长边230L与第二方向D2平行，而短边230S与第一方向D1平行。换句话说，第二矩形图案230的短边230S与埋藏式栅极图案210平行，而长边230L与埋藏式栅极图案212垂直。值得注意的是，第二矩形图案230不仅与主动区域图案210的接触插塞区域212重叠，且第二矩形图案230的长边230L的长度大于接触插塞区域212的宽度，即大于各主动区域图案200内的二个重叠区域210OL之间的间距S1。由此可知，单一主动区域图案200内的二个埋藏式栅极图案210更是分别部分被第二矩形图案230覆盖，如图5所示。
请参阅图2与图6。本优选实施例的步骤14还包含：
步骤146：重塑该等第二矩形图案以形成多个接触插塞图案，该等接触插塞图案分别包含一平行四边形形状，且该平行四边形形状的夹角不等于90°。
如图6所示，根据本优选实施例的步骤146，是重塑(reshape)第二矩形图案230，以形成多个接触插塞图案240。详细地说，本优选实施例扭曲第二矩形图案230，使得第二矩形图案230分别重塑成一平行四边形形状，且平行四边形形状的内角β不等于90°。换句话说，本优选实施例是根据原始接触插塞图案的延长与重塑获得多个接触插塞图案240，且接触插塞图案240分别包含平行四边形形状。如图6所示，具有平行四边形形状的接触插塞图案240分别包含一对长边240L与一对短边240S。此外，重塑第二矩形图案230以获得接触插塞图案240的步骤中，也可依需要旋转接触插塞图案240使得接触插塞图案240的短边240S与第一方向D1平行，即使得接触插塞图案240的短边240S与埋藏式栅极图案210平行。除此之外，接触插塞图案240的短边240S的长度大于主动区域图案200的短边200S的长度。另外，接触插塞图案240的长边240L与第一方向D1具有一夹角α2，且夹角α2与主动区域图案200的长边200L与第一方向D1的夹角α1相同或互补。由此可知，接触插塞图案240的长边240L与主动区域图案200的长边200L平行。值得注意的是，在重塑第二矩形图案230获得具有平行四边形形状的接触插塞图案240之后，接触插塞图案240不仅与主动区域图案210的接触插塞区域212重叠，且接触插塞图案240的短边240S的间距S2更大于接触插塞区域212的宽度，即大于各主动区域图案200内的二个重叠区域210OL之间的间距S1。由此可知，单一主动区域图案200内的二个埋藏式栅极图案210更是分别部分被接触插塞图案240覆盖，如图6所示。除此之外，本优选实施例更可在步骤146之后，选择性地进行一延长接触插塞图案240的短边240S的步骤，以更确保接触插塞图案240的短边240S的长度大于主动区域图案200的短边200S的长度。由此可知，各主动区域图案200之内的接触插塞区域212完全被具有相同形状但尺寸更大的接触插塞图案240覆盖，如图6所示。
另外须注意的是，上述步骤12至步骤14皆可进行于一电脑装置内。而在步骤14之后，本发明还进行：
步骤16：输出接触插塞图案至一光掩模上。
根据步骤16，本优选实施例可将上述接触插塞图案输出至一光掩模上，以获得一包含接触插塞布局的光掩模。更重要的是，此光掩模用于DRAM元件的制作。请参阅图7，图7为根据本发明所提供的光掩模形成的DRAM元件的局部剖面示意图。举例来说，在本发明的一些实施例中，可提供一基底300，基底300上至少定义有一存储单元区域与一周边区域。接下来，利用包含前述主动区域图案200的一光掩模于存储单元区域与周边区域内形成多个隔离结构302，用以定义出多个用以容置晶体管元件的主动区域304，并且用以提供主动区域304之间的电性隔离。接下来，利用包含前述埋藏式栅极图案210的一光掩模于存储单元区域中形成多个凹槽(图未示)，并且于各凹槽内形成覆盖其侧壁与底部的栅极介电层306。之后于凹槽内分别形成一埋藏式栅极(buried gate)310，并且在形成埋藏式栅极310之后，在各凹槽内形成密封凹槽的绝缘覆盖层308。之后，在埋藏式栅极310两侧的主动区域304内形成源极/漏极区域(图未示)。值得注意的是，埋藏式栅极310沿一第一方向D1延伸，并沿一第二方向D2排列。然而，熟悉该项技术的人士应知，上述组成元件可通过任何合适的制作工艺与步骤形成，故不限于此。熟悉该项技术的人士应知，为了缩短制作工艺时间与简化制作工艺，可在制作存储单元时结合周边电路的制作。
请继续参阅图7。接下来，可于基底300上形成一绝缘层。而在形成绝缘层之后，将根据步骤18所得的光掩模上的接触插塞布局转移至该绝缘层，以形成一暴露部分主动区域304的图案化绝缘层312。接下来，通过图案化绝缘层312进行蚀刻制作工艺。请同时参阅图6与图7，由于本优选实施例所提供的接触插塞图案240的短边240S的长度大于主动区域图案200的短边200S的长度，且其短边240S的间距S2大于主动区域300内两个埋藏式栅极310的间距S1，故在进行蚀刻制作工艺时，可确保这两个埋藏式栅极310之间的主动区域304会被蚀刻。因此，当接触插塞图案240由光掩模转移至主动区域304，而形成多个接触插塞开口320时，接触插塞开口320的底部周围皆接触隔离结构302。是以如图7所示，在后续形成位线接触插塞330、位线332、位线与位线接触插塞的间隙壁334，以及形成存储电极接触插塞340时，可确保位线接触插塞330与存储电极接触插塞340通过隔离结构302与间隙壁334提供有效的电性隔离，而不会被主动区域304电连接。也就是说，可避免SC-BC短路问题。
请参阅图3至图4与图8至图10，图8为本发明所提供的接触插塞布局的制作方法的一第二优选实施例的流程图，而图3至图4与图9至图10为本发明所提供的接触插塞布局的制作方法的第二优选实施例的示意图。另外须注意的是，在第二优选实施例中，与第一优选实施例相同的元件包含相同的符号说明。如图8所示，本优选实施例所提供的接触插塞布局的制作方法20包含：
步骤22：接收多个主动区域图案与多个埋藏式栅极图案，该等主动区域图案分别与二该埋藏式栅极图案重叠以于各该主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域。
请同时参阅图3。如图3所示，本优选实施例首先接收多个主动区域图案200与多个彼此平行的埋藏式栅极图案210，且如前所述，主动区域图案200可分别包含一岛状图案。如前所述，各岛状的主动区域图案200分别包含有一对长边200L与一对短边200S。如图3所示，主动区域图案200的短边200S与一第一方向D1平行，即与埋藏式栅极图案210平行。主动区域图案200的长边200L与第一方向D1具有一夹角α1，即与埋藏式栅极图案210具有夹角α1，且夹角α1不等于90°。此外，主动区域图案200的一内角也等于夹角α1。由此可知，本优选实施例所提供的主动区域图案200包含一平行四边形图案，且此平行四边形图案的内角不等于90°。另一方面，埋藏式栅极图案210沿第一方向D1延伸，且沿一第二方向D2排列，如图3所示。值得注意的是，第一方向D1与第二方向D2彼此垂直。
请仍然参阅图3。在本优选实施例中，主动区域图案200分别与二个相邻的埋藏式栅极图案210重叠。因此如图3所示，在各主动区域图案200中，此二个埋藏式栅极图案210与主动区域图案200重叠之处形成二个重叠区域210OL。更重要的是，这二个重叠区域210OL之间的一区域，即定义为一接触插塞设置区域212。由此可知，任一接触插塞区域212与二个由主动区域图案200与埋藏式栅极图案210形成的重叠区域210OL相邻。
请参阅图8。接下来，本优选实施例所提供的本发明所提供的接触插塞布局的制作方法20包含：
步骤24：分别于该等接触插塞区域上形成一接触插塞图案。
值得注意的是，在本优选实施例中，步骤24可还包含以下步骤：
步骤242：分别于该等接触插塞区域上形成一矩形图案，该等矩形图案分别包含一对第一边与一对第二边，且该等第一边与该等第二边彼此垂直。
请同时参阅图4。根据本优选实施例的步骤242，在各接触插塞区域212上分别形成一矩形图案220，例如一正方形图案。如图4所示，矩形图案220包含有一对第一边222a与一对第二边222b，且第一边222a与第二边222b等长。第一边222a与第一方向D1平行，而第二边222b与第二方向D2平行。换句话说，矩形图案220的第一边222a与埋藏式栅极图案210平行，而第二边222b与埋藏式栅极图案212垂直。值得注意的是，矩形图案220与主动区域图案210的接触插塞区域212重叠，且矩形图案220的第一边222a的长度大于主动区域图案200一第一短边200S的长度。矩形图案220的第二边222b的长度等于接触插塞区域212的宽度，即等于各主动区域图案200内的二个重叠区域210OL之间的间距S1。由此可知，各主动区域图案200之内的接触插塞区域212完全被矩形图案220覆盖，如图4所示。
请参阅图8与图9。本优选实施例的步骤24还包含：
步骤244：重塑该等矩形图案以形成多个菱形图案，该等菱形图案的内角不等于90°，该等菱形图案分别包含一对第三边与一对第四边，该等第三边与该第一方向平行，且该等第四边与该等主动区域图案平行。
如图9所示，根据本优选实施例的步骤244，是重塑矩形图案220，以使矩形图案220形成一菱形图案250。菱形图案250分别包含一对第三边252a与一对第四边252b，且第三边252a以及第四边252b的夹角不等于90°。值得注意的是，此外，本重塑矩形图案220以获得菱形图案250的步骤中，也可依需要旋转菱形图案250，使得菱形图案250的第三边252a与第二方向D2平行，而第四边252b则与主动区域200的长边200L平行。此外，菱形图案250的第三边252a与第四边252b的长度相等，且等于正方形图案220的第一边222a与第二边222b。另外如图9所示，菱形图案250完全覆盖接触插塞区域212。
请参阅图8与图10。本优选实施例的步骤24还包含：
步骤246：延长该等菱形图案的第四边以形成多个接触插塞图案，该等接触插塞图案分别包含一平行四边形形状，且该平行四边形形状的内角不等于90°。
如图10所示，根据本优选实施例的步骤246，是延长菱形图案250的第四边252b，以形成多个接触插塞图案260，该等接触插塞图案分别包含一平行四边形形状，且该平行四边形形状的内角β不等于90°。平行四边形形状分别包含一对长边260L与一对短边260S，接触插塞图案260的短边260S与第一方向D1平行，换句话说，接触插塞图案260的短边260S与埋藏式栅极图案210平行。如图10所示，除此之外，接触插塞图案260的短边260S的长度大于主动区域图案200的短边200S的长度。另外，接触插塞图案260的长边260L与第一方向D1具有一夹角α2，且夹角α2与主动区域图案200的长边200L与第一方向D1的夹角α1相同或互补。由此可知，接触插塞图案260的长边260L与主动区域图案200的长边200L平行。值得注意的是，在延长菱形图案250的第四边252b以获得具有平行四边形形状的接触插塞图案260之后，接触插塞图案260不仅与主动区域图案210的接触插塞区域212重叠，且接触插塞图案260的短边260S的间距S2更大于接触插塞区域212的宽度，即大于各主动区域图案200内的二个重叠区域210OL之间的间距S1。由此可知，单一主动区域图案200内的二个埋藏式栅极图案210更是分别部分被接触插塞图案260覆盖，如图10所示。除此之外，本优选实施例还可在步骤266之后，选择性地进行一延长接触插塞图案260的短边260S的步骤，以更确保接触插塞图案260的短边260S的长度大于主动区域图案200的短边200S的长度。由此可知，各主动区域图案200之内的接触插塞区域212完全被具有相同形状但尺寸更大的接触插塞图案260覆盖，如图10所示。
另外须注意的是，上述步骤22至步骤24皆可进行于一电脑装置内。而在步骤24之后，本发明更进行：
步骤26：输出接触插塞图案至一光掩模上。
根据步骤26，本优选实施例可获得一包含接触插塞布局的光掩模。更重要的是，此光掩模用于DRAM元件的制作。且据本发明所提供的光掩模形成的DRAM元件的局部剖面示意图如图7所示，故该等细节于此不再予以赘述。
综上所述，根据本发明所提供的接触插塞布局的制作方法，可针对接触插塞区域形成形状相同但面积较大的接触插塞图案。是以，在后续进行接触插塞开口图案的制作时，可确保接触插塞开口大于其下方的主动区域，并使得用以电性隔离主动区域的隔离结构暴露于接触插塞开口的底部周围。因此，在接触插塞开口内形成位线接触插塞之后，以及后续形成存储电极接触插塞之后，可确保这两种必须电性隔离的插塞结构不会经由位线接触插塞下方的主动区域而电连接。换句话说，本发明所提供的接触插塞布局的制作方法，可有效地达到提升制作工艺良率的目的。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种接触插塞布局的制作方法，包含有：
(a)接收多个主动区域图案与彼此平行的多个埋藏式栅极(buried gate)图案，该多个埋藏式栅极图案沿一第一方向延伸，并沿一第二方向排列，且该第一方向与该第二方向彼此垂直，该多个主动区域图案沿不同于第一方向和第二方向的方向延伸，分别与二埋藏式栅极图案重叠以于各主动区域图案内形成二个重叠区域以及该二个重叠区域之间的接触插塞区域；以及
(b)根据多个接触插塞区域形成多个接触插塞图案，各接触插塞图案包含一平行四边形形状，该平行四边形形状的内角不等于90度，且各个接触插塞图案完全重叠一接触插塞区域并且部分重叠该接触插塞区域两侧的二埋藏式栅极图案；以及
(c)输出接触插塞图案至一光掩膜上，该光掩膜是用来形成一动态随机存取存储器。
2.如权利要求1所述的接触插塞布局的制作方法，其中该多个主动区域图案分别包含一对第一短边与一对第一长边，该一对第一短边与该多个埋藏式栅极图案平行，而该一对第一长边与该多个埋藏式栅极图案包含有一夹角。
3.如权利要求2所述的接触插塞布局的制作方法，其中该夹角不等于90度。
4.如权利要求2所述的接触插塞布局的制作方法，其中该多个接触插塞图案分别包含一对第二短边与一对第二长边，该一对第二短边与该多个埋藏式栅极图案平行，且该一对第二长边与该多个主动区域图案的该一对第一长边平行。
5.如权利要求4所述的接触插塞布局的制作方法，其中该多个接触插塞图案的该一对第二短边之间的间距大于各主动区域图案的该二个重叠区域之间的间距。
6.如权利要求4所述的接触插塞布局的制作方法，其中分别于该多个主动区域内形成多个接触插塞图案的步骤还包含：
分别于该多个接触插塞区域上形成一第一矩形图案，该矩形图案分别包含一对第一边与一对第二边，且该一对第一边与该一对第二边彼此垂直；
延长多个第一矩形图案的该一对第一边或该一对第二边，以使该多个第一矩形图案形成一第二矩形图案；以及
重塑(reshaping)多个第二矩形图案以形成多个接触插塞图案，且该多个接触插塞图案包含平行四边形形状。
7.如权利要求6所述的接触插塞布局的制作方法，还包含一延长该多个接触插塞图案的该一对第二短边的步骤，进行于重塑多个第二矩形图案之后。
8.如权利要求1所述的接触插塞布局的制作方法，其中分别于该接触插塞区域上形成多个接触插塞图案的步骤还包含：
分别于该多个接触插塞区域上形成一矩形图案，且该矩形图案分别包含一对第一边与一对第二边，且该一对第一边与该一对第二边彼此垂直；
重塑(reshaping)多个矩形图案以形成多个菱形图案，该多个菱形图案分别包含一对第三边与一对第四边，且该一对第三边与二埋藏式栅极图案平行；以及
延长该多个菱形图案的多个第四边，以形成多个接触插塞图案，该多个接触插塞图案分别包含一平行四边形形状，且该平行四边形的内角不等于90°。
9.如权利要求1所述的接触插塞布局的制作方法，还包含：
将该光掩膜的接触插塞图案由该光掩膜转移至一材料层上，以形成多个接触插塞开口。
10.一种接触插塞布局的制作方法，包含有：
(a)接收多个主动区域图案与多个埋藏式栅极图案，该多个埋藏式栅极图案沿一第一方向延伸，并沿一第二方向排列，且该第一方向与该第二方向彼此垂直，该多个主动区域图案分别与二个埋藏式栅极图案重叠以于各主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域；
(b)根据多个接触插塞区域形成多个第一矩形图案，各第一矩形图案分别包含一对第一边与一对第二边，且该一对第一边与该一对第二边彼此垂直，各该第一矩形图案完全重叠一接触插塞区域；
(c)延长该多个第一矩形图案的该一对第一边或第二边，以使该多个第一矩形图案形成一第二矩形图案；
(d)重塑多个第二矩形图案以形成多个接触插塞图案，该多个接触插塞图案完全重叠所述接触插塞区域并且部分重叠该接触插塞区域两侧的二个埋藏式栅极图案，该多个接触插塞图案分别包含一平行四边形形状，且该平行四边形形状的内角不等于90°，该多个接触插塞图案分别包含一对第三边与一对第四边，该一对第三边与该第一方向平行，且该一对第四边与该多个主动区域图案平行；以及
(e)输出接触插塞图案至一光掩膜上，该光掩膜是用来形成一动态随机存取存储器。
11.如权利要求10所述的接触插塞布局的制作方法，其中该多个第一矩形图案的该一对第二边平行该第二方向，且该一对第二边的长度等于各主动区域图案内的二个重叠区域之间的间距。
12.如权利要求10所述的接触插塞布局的制作方法，其中该多个接触插塞图案的该多个第三边之间的间距大于各主动区域内的二个重叠区域之间的间距。
13.如权利要求10所述的接触插塞布局的制作方法，其中该多个主动区域图案分别包含一对第五边与一对第六边，该一对第五边与该第一方向平行，而该一对第六边与该第一方向包含有一夹角。
14.如权利要求13所述的接触插塞布局的制作方法，其中该夹角不等于90°。
15.如权利要求13所述的接触插塞布局的制作方法，其中该多个第一矩形图案的该一对第一边的长度大于该多个主动区域图案的该一对第五边的长度。
16.如权利要求13所述的接触插塞布局的制作方法，其中该多个接触插塞图案的该一对第三边的长度大于该多个主动区域图案的该一对第五边的长度。
17.如权利要求13所述的接触插塞布局的制作方法，其中该多个接触插塞图案的该一对第四边与该多个主动区域该一对第六边平行。
18.如权利要求10所述的接触插塞布局的制作方法，还包含一延长该多个接触插塞图案的该一对第三边的步骤，进行于形成该多个接触插塞图案之后。
19.如权利要求10所述的接触插塞布局的制作方法，还包含：
将该光掩膜的接触插塞图案由该光掩膜 转移至一材料层上，以形成多个接触插塞开口。
20.一种接触插塞布局的制作方法，包含有：
(a)接收多个主动区域图案与多个埋藏式栅极图案，该多个埋藏式栅极图案沿一第一方向延伸，并沿一第二方向排列，且该第一方向与该第二方向彼此垂直，该多个主动区域图案分别与二个埋藏式栅极图案重叠以于各主动区域图案内形成二个重叠区域以及该二个重叠区域之间的一接触插塞区域；
(b)根据多个接触插塞图案形成多个矩形图案，各矩形图案分别包含一对第一边与一对第二边，且该一对第一边与该一对第二边彼此垂直，各该矩形图案完全重叠一接触插塞区域；
(c)重塑该矩形图案以形成多个菱形图案，该多个菱形图案的内角不等于90°，该多个菱形图案分别包含一对第三边与一对第四边，该一对第三边与该第一方向平行，且该一对第四边与该多个主动区域图案平行；
(d)延长该多个菱形图案的该一对第四边，以形成多个接触插塞图案，该多个接触插塞图案完全重叠所述接触插塞区域并且部分重叠该接触插塞区域两侧的二个埋藏式栅极图案，该多个接触插塞图案分别包含一平行四边形形状，且该四边形形状的内角不等于90°；以及
(e)输出该些接触插塞图案至一光掩膜上，该光掩膜是用来形成一动态随机存取存储器。
CN201710137695.1A 2017-03-09 2017-03-09 接触插塞布局的制作方法 Active CN108573079B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710137695.1A CN108573079B (zh) 2017-03-09 2017-03-09 接触插塞布局的制作方法
US15/479,271 US10169521B2 (en) 2017-03-09 2017-04-04 Method for forming contact plug layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710137695.1A CN108573079B (zh) 2017-03-09 2017-03-09 接触插塞布局的制作方法

Publications (2)

Publication Number Publication Date
CN108573079A CN108573079A (zh) 2018-09-25
CN108573079B true CN108573079B (zh) 2019-11-19

Family

ID=63446550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710137695.1A Active CN108573079B (zh) 2017-03-09 2017-03-09 接触插塞布局的制作方法

Country Status (2)

Country Link
US (1) US10169521B2 (zh)
CN (1) CN108573079B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027742A (ko) * 2019-09-03 2021-03-11 삼성전자주식회사 반도체 장치 및 레이아웃 설계 방법
CN111653563B (zh) * 2020-05-28 2022-03-04 福建省晋华集成电路有限公司 动态随机存取存储器之版图结构及光掩模的制作方法
CN116133374A (zh) 2021-08-20 2023-05-16 长鑫存储技术有限公司 半导体结构及掩膜板结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206567A (zh) * 2015-01-16 2016-12-07 台湾积体电路制造股份有限公司 半导体器件布局、存储器件布局和制造半导体器件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618819B1 (ko) * 2004-02-06 2006-08-31 삼성전자주식회사 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
JP2007184531A (ja) * 2005-12-08 2007-07-19 Elpida Memory Inc 半導体装置及びその製造方法
KR100782488B1 (ko) * 2006-08-24 2007-12-05 삼성전자주식회사 매립 배선들을 갖는 반도체소자 및 그 제조방법
US7745876B2 (en) * 2007-02-21 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same
KR101520380B1 (ko) * 2008-12-09 2015-05-14 삼성전자주식회사 비트라인 솔더 어택이 없는 매립형 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법
KR101077302B1 (ko) * 2009-04-10 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20110102738A (ko) * 2010-03-11 2011-09-19 삼성전자주식회사 수직 채널 트랜지스터 및 그의 제조방법
KR20110117988A (ko) * 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP5731858B2 (ja) * 2011-03-09 2015-06-10 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
JP2013038095A (ja) * 2011-08-03 2013-02-21 Elpida Memory Inc 半導体装置の製造方法
JP2013058676A (ja) * 2011-09-09 2013-03-28 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
KR101928310B1 (ko) 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102230194B1 (ko) 2014-04-14 2021-03-19 삼성전자주식회사 반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206567A (zh) * 2015-01-16 2016-12-07 台湾积体电路制造股份有限公司 半导体器件布局、存储器件布局和制造半导体器件的方法

Also Published As

Publication number Publication date
CN108573079A (zh) 2018-09-25
US20180260510A1 (en) 2018-09-13
US10169521B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN108511440B (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN110707085B (zh) 半导体装置及其形成方法
JP5588123B2 (ja) 半導体装置及びその製造方法
US10593677B2 (en) Semiconductor structure with capacitor landing pad and method of make the same
CN108231769B (zh) 半导体元件及其制作方法
US9613967B1 (en) Memory device and method of fabricating the same
US7745864B2 (en) Semiconductor device with contact stabilization between contact plugs and bit lines and method for manufacturing the same
US20210242214A1 (en) Contacts and method of manufacturing the same
US8247304B2 (en) Method of manufacturing semiconductor device having capacitor under bit line structure
TWI549228B (zh) 動態隨機存取記憶體單元及其製作方法
TWI462275B (zh) 記憶體結構
CN109494192B (zh) 半导体元件以及其制作方法
CN108573971B (zh) 半导体存储器结构
KR101110543B1 (ko) 고집적 반도체 장치
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
CN109979939A (zh) 半导体存储器件结构及其制作方法
CN110289258A (zh) 半导体结构
CN108281424B (zh) 半导体元件以及其制作方法
CN108573079B (zh) 接触插塞布局的制作方法
CN108615732B (zh) 半导体元件及其制作方法
TW201322255A (zh) 動態隨機存取記憶體結構及其製作方法
US20090258488A1 (en) Methods of fabricating semiconductor devices including storage node landing pads separated from bit line contact plugs
CN108962907A (zh) 半导体存储装置及其的形成方法
CN111025845B (zh) 掩膜板和电容器阵列、半导体器件及其制备方法
TW201349360A (zh) 半導體裝置及其製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant