[go: up one dir, main page]

CN1079990C - 制造垂直双极型晶体管的方法 - Google Patents

制造垂直双极型晶体管的方法 Download PDF

Info

Publication number
CN1079990C
CN1079990C CN96105764A CN96105764A CN1079990C CN 1079990 C CN1079990 C CN 1079990C CN 96105764 A CN96105764 A CN 96105764A CN 96105764 A CN96105764 A CN 96105764A CN 1079990 C CN1079990 C CN 1079990C
Authority
CN
China
Prior art keywords
impurity
conductivity type
region
buried layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96105764A
Other languages
English (en)
Other versions
CN1139295A (zh
Inventor
孙大宪
赵敬和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photoelectron Co., Ltd.
Original Assignee
PHOTOELECTRON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PHOTOELECTRON CO Ltd filed Critical PHOTOELECTRON CO Ltd
Publication of CN1139295A publication Critical patent/CN1139295A/zh
Application granted granted Critical
Publication of CN1079990C publication Critical patent/CN1079990C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/039—Displace P-N junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

重复制造垂直双极型晶体管薄基区的方法：注入N-型杂质到第一埋层上周围部分和激活注入的N-型杂质，生长外延层并外扩散激活杂质，形成第一埋层，第二坦层隔离晶体管各元件。第一埋层和第二埋层限定外延层的一部分，形成作为收集区的有源区。有源区中第一埋层上，形成亚收集区，有源区的第一上部分形成基区，叠层亚收集区。注入N-型杂质和在氮气中退火注入的N-型杂质，可重复地形成薄基区宽度的基区，形成的第二埋层，保证隔离晶体管的各元件。

Description

制造垂直双极型晶体管的方法
本发明涉及一种制造垂直双极型晶体管的方法，特别涉及一种重复制造垂直双极型晶体管薄基区的方法，以便使垂直双极型晶体管达到高传输速度，增加电流驱动能力和绝缘效果。
通常，有两种类型双极型晶体管。即，众所周知的横向双极型晶体管和垂直双极型晶体管。在横向双极型晶体管中，因为电流沿横向双极型晶体管的表面流动，所以，高频信号处理性能降低，电流驱动能力减弱。因此，当需要大电流驱动能力的时候或者使用的电流频率提高的时候，最好利用垂直晶体管。在垂直晶体管中，因为电流在双极型晶体管半导体衬底的垂直方向流动，所以，电流驱动能力非常好。并且，通过控制基区宽度，可以获得薄基区宽度，于是，可以处理高频信号。
在美国专利No.5302534(issued to David J.Monk et al)公开了关于垂直双极型晶体管的一个例子。垂直双极型晶体管是一种PNP型的晶体管，并且含有一个薄的外延层，于是，与薄处延层成比例地可形成薄基区。
图1是表示垂直PNP晶体管的剖视图。参看图1，垂直PNP晶体管有一P-型半导体衬底11。在P-型衬底11的顶部形成N-型埋层13。在包含N-型埋层13的P-型衬底表面上生长作为收集区的P-型外延层15。在外延层15中形成从外延层15表面到N-型埋层13的N-型沟16，这样使N-型沟16叠层(或接触)在N-型埋层13上面，以便在水平方向隔离外延层15中P-型阱17限定的垂直晶体管各元件。具有开孔21的基区掩模19，在外延层15的表面露出P-型阱17的一部分。穿过基区掩模19的孔21进行离子注入掺杂，在N-型掩埋层13的上方形成P-型集电极增强部分23。穿过基区掩模19的孔21进行离子注入掺杂，在收集区增强部分上方，形成N-型基区25。在基区25的部分表面上形成多晶硅的发射极接触区27。通过扩散由发射极接触区27来的掺杂剂，在发射极接触区27下面和基区25上面形成P-型发射区29。在基区25上部另一区域形成N-型基区接触区31，在除了形成基区25的部分以外的P-型阱表面部分，形成多个集电极接触区33和34。
下面将描述制造上述垂直PNP晶体管的一种方法。
在利用常规方法在P-型半导体衬底11上部形成N-型掺杂区以后，用P-型外延层15覆盖N-型掺杂区和衬底11，以便形成N-型埋层13。然后，从外延层15的表面垂直离子注入N-型杂质，从外延层15表面到N-型埋层13形成N-型沟16，以便接触N-型埋层13。因此，由P-型埋层13和N-型沟16限定一部分外延层15，以便形成P-型阱17。在用有孔21的基区掩模19覆盖外延层15后，为了露出P-型阱17的一部分，穿过基区掩模19的孔21进行离子注入掺杂剂，在N-型埋层13上方的P-型阱17的第一部分(有第一深度)形成P-型集电极增强区23。然后，穿过基区掩模19的孔21，注入N-型杂质，在P-型阱17中位于P-型收集增强区23(有第二深度，它比N-型集电极增强区23的第一深度浅)上方的第二部分形成N-型基区25。接着，在基区25的第一表面部分上形成多晶硅发射极接触区27，使离子从多晶硅发射极接触区27进行扩散，因此形成p-型发射区29。在基区25与发射区29相邻的第二上部形成基区接触区31，最后，在P-型阱17的上表面，  除去形成基区25的部分外形成多个集电极接触区33和34。
但是，对于上述常规垂直PNP晶体管，由于在生长外延层后，通过从外延层表面注入磷杂质形成沟，所以从外延层表面到N-型掩埋层产生浓度梯度。于是，在沟和N-型掩埋层之间的接触区，不能保证对晶体管元件的隔离。因此，需要大量地注入N-型杂质，以便保证隔离晶体管元件。并且，因为在生长外延层后，由于扩散注入杂质形成沟，由于因沟的横向扩散使有源区延伸产生寄生电容。结果可能降低晶体管的特性。因为常规垂直PNP晶体管有一个薄的外延层，由于接着形成基区和集电极增强区的后续工艺的影响，所以使基区和集电极增强区的各种杂质扩散。即使穿过掩模孔注入杂质，而形成基区和集电极增强区，也会发生上述情况。所以难于控制基区和集电极增强区的精确位置。
考虑到上述的问题，本发明的第一个目的是提供一种制造垂直双极型晶体管的方法，它能精确地控制薄基区的宽度和基区的位置。
本发明的第二个目的是提供一种制造垂直晶体管的方法，它能明确地隔离垂直双极型晶体管的各元件和使垂直晶体管有源区尺寸减到最小，以便提供一种改善特性的垂直双极型晶体管。
为实现上述目的，按照本发明制造垂直双极型晶体管的方法包括下列步骤：
(i)把第二导电类型的第一种杂质注入到第一导电类型的半导体衬底的表面部分，然后退火已注入的第二导电类型的第一种杂质，形成第一埋层；
(ii)把第二导电类型的第二种杂质注入到第一埋层上部周围部分，然后激活已注入的第二导电类型的第二种杂质；
(iii)通过在包含第一掩埋层的半导体衬底上生长第一导电类型的外延层、限定有源区，同时外扩散第一埋层上面周围部分激活了的第二种杂质形成第二导电类型的第二埋层，其具有的杂质浓度比第一埋层的杂质浓度较高，第一埋层和第二埋层限定外延层的部分作为有源区；
(iv)在第一埋层上的有源区的部分，形成第一导电类型的亚收集区；
(v)在有源区的一部分和除有源区外的外延层上形成隔离氧化膜，
(vi)通过把第二导电类型的第三种杂质注入到有源区的第一上部和退火第二导电类型的第三种杂质，形成第二导电类型的基区；
(vii)在基区的第一上部形成第一导电类型的发射区，同时，在有源区的第二上部形成第一导电类型集电极接触区，集电极接触区的杂质浓度比外延层的杂质浓度高。
(viii)在基区的第二上部形成第一导电类型的基区接触区，该基区接触区的杂质浓度比基区的杂质浓度高。
(ix)在基区接触区表面上形成基区电极，在发射区表面形成发射区电极，在收集区接触区表面形成收集区电极。
以下述条件注入第二导电类型的第一种杂质，可以形成第一埋层，即能量大约为20KeV到60KeV，剂量大约为1×1015原子/cm2到1×1016原子/cm2，在氧气氛中温度为1150℃到1250℃把已注入的第二导电类型的第一种杂质退火200到300分钟。
作为第二导电类型的第二种杂质，使用磷。通过注入磷可以形成第二埋层，注入条件是能量约为20KeV到50KeV，剂量约为5×1015原子/cm2到5×1016原子/cm2，在氧气氛中在1000℃到1150℃把已注入的磷退火30到60分，使其活化。
通过注入第一导电类型的杂质，可以形成亚收集区，注入条件是能量约为0.5MeV到1.5MeV，剂量约为5×1012原子/cm2到5×1013原子/cm2，然后在氮气氛中温度为900℃到1000℃把第一导电类型的注入杂质退火60到100分钟。
通过注入第二导电类型的第三种杂质，可以形成基区，注入条件是能量约为20KeV到30KeV，剂量约为5×1013原子/cm2到1×1014原子/cm2，然后在氮气氛中温度为900℃到1000℃把注入的第二导电类型的第三种杂质退火30到60分钟。
按照本发明的制造垂直双极型晶体管的方法，在生长外延层的同时，通过注入杂质并激活该注入杂质形成第二埋层，所以，第二埋层可以明确地隔离晶体管的元件。利用后续形成的亚收集区，可以调整亚收集区和绝缘区(在第一埋层和第二埋层之间形成的)之间的距离，因为把杂质注入第一埋层的合适的上面周围部分形成第二埋层。于是，可以使亚收集区和绝缘区之间产生的寄生收集电容达到最小。并且，通过注入杂质和接着使注入的杂质退火，可能重复地形成具有薄基区宽度的基区。
通过参看下列附图详细地叙述本发明的优选实施例，本发明的上述目的和其它优点将显而易见。
图1是表示常规垂直双极型晶体管的剖视图；
图2是表示按照本发明一个实施例制备垂直双极型晶体管的剖视图；
图3到图7是说明按照本发明一个实施例制造垂直双极型晶体管各步骤的剖视图。
参照附图详细叙述按照本发明制造垂直双极型晶体管的一种方法。
图2是表示按照本发明垂直双极型晶体管的剖视图。参看图2，垂直晶体管包括半导体衬底41，第一埋层43，第二埋层45，外延层47，亚收集区49，基区53，发射区55，集电极接触区57，基区接触区59，绝缘氧化膜51，绝缘氧化膜61，发射极63，基极64，集电极65。
半导体衬底41是P-型硅衬底，掺杂象硼那样的杂质，其浓度大约为1×1015原子/cm3。在半导体衬底41上生长P-型外延层47。N+-型第一埋层43和N+型第二埋层45限定外延层47的一部分，以便形成晶体管的有源区48，这样使该有源区成为收集区，并且在N+-型第一埋层43上面和晶体管有源区48的下面形成P+-型亚收集区49。在亚收集区49上面的有源区48的上部形成N-型基区53，在有源区48的另一上部形成P+-型集电极接触区57。因此，在亚收集区49上面，形成基区53和集电极接触区57。在基区53的上部形成P+-型发射区55，在基区53的另一上部形成N+-型基区接触区59。
用象硼那样的杂质掺杂外延层47，其杂质浓度大约为1×1015原子/cm3到1×1017原子/cm3，厚度大约为1.0μm到2.0μm。
通过大量地注入象砷或锑那样的N-型第一种杂质，形成第一埋层43，其注入的高剂量大约是1×1015原子/cm2到1×1016原子/cm2，以便在垂直方向隔离垂直双极型晶体管的各元件。通过把象磷那样的N-型第二种杂质大量地注入到第一埋层43的上部周围部分，形成第二埋层45，其高注入剂量大约是1×1015原子/cm2到1×1016原子/cm2，在生长外延层47的同时，激活注入的N-型第二杂质，并且外扩散激活的N-型第二种杂质，这样使第二埋层45在水平方向隔离垂直双极型晶体管的各元件。用此种方法形成的第二埋层45具有钟形的浓度剖面，下部的宽度大于上部的宽度。
为了形成第二埋层45，把N-型第二种杂质注入到第一埋层43的适当的上部周围区域。结果，第二埋层45到亚收集区49有一预定距离，使寄生电容减到最小，该电容是在亚收集区49和隔离区(即第一埋层43和第二埋层45形成的区域)之间产生的电容。叠层第一埋层43和第二埋层45，以包围岛状的源区48，使有源区48与相邻垂直双极型晶体管的元件相互分离。由第一埋层43和作为收集区的第二埋层45限定有源区48。因此，电流在与半导体衬底41相垂直的方向流动。
以剂量大约为5×1012原子/cm2到5×1013原子/cm2注入象硼那样的p-型杂质，形成亚收集区49。亚收集区49不仅减少集电极的串联电阻以增加电流驱动能力，而且也作为放电路径以改善晶体管开关工作的频率特性。而且，亚收集区49增加了收集区的杂质浓度，以便防止闭锁现象发生，闭锁现象是由基区53、外延层47、第一埋层43或者第二埋层45组成的寄生NPN晶体管产生的现象。
在有源区48的上部，以大约5×1013原子/cm2到1×1014原子/cm2的剂量注入象磷或砷那样的N-型第三种杂质，形成基区53。另外，以大约1×1015原子/cm2到1×1016原子/cm2的剂量，把象砷那样的N-型第四种杂质，大量地注入到基区53的上部形成基区接触区59.以大约5×1014原子/cm2到1×1015原子/cm2的剂量，把象硼那样的P-型杂质注入到基区53的另一上部，形成发射区55，靠近基极接触区59。同时，以大约5×1014原子/cm2到1×1015原子/cm2的剂量，把象硼那样的P-型杂质注入到有源区48的另一上部，  形成集电极接触57，以便由绝缘氧化膜51与基区53相互隔离。由于发射区55和集电极接触区57同时形成，所以，可以使第一埋层43、第二埋层45、亚收集区49和基区53中注入的杂质扩散减到最小。接着，通过设置绝缘氧化膜61，形成发射极63，基极64，集电极65，以便分别和发射区55，基区接触区59及集电极接触区57相互接触。
图3到图7是说明按照本发明一个实施例制造垂直双极型晶体管各步骤的剖视图。
图3是说明在P-型半导体衬底41上形成N-型第一埋层43以后，把N-型第二种杂质注入到N-型第一埋层43的上面周围部分的工艺步骤的剖视图。参照图3，用常规方法，在P-型半导体衬底41上面覆盖热氧化膜(未画出)和第一光致抗蚀剂层(未画出)，然后除掉第一光致抗蚀剂层和热氧化膜的各部分，以露出半导体衬底41的预定表面部分。然后，在半导体衬底41的上部注入象砷或锑那样的N-型第一种杂质，注入条件是能量为大约20KeV到60KeV，剂量为大约1×1015原子/cm2到1×1016原子/cm2。通过退火注入的N-型第一杂质，形成N+-型第一埋层43，退火温度是1150℃到1250℃，时间为200到300分钟，气氛为氧化气氛，以便扩散注入的N-型第一杂质。第一埋层43在垂直方向隔离垂直双极型晶体管各元件。在半导体衬底41和第一埋层43上覆盖第二光致抗蚀剂层(未画出)，然后部分地除去第二光致抗蚀剂层，以露出第一埋层43上面周围部分。接着，大量地注入象磷那样的N-型第二种杂质，磷具有比砷或锑较快的扩散速率，注入条件是能量为大约20KeV到50KeV，剂量为大约5×1015原子/cm2到5×1016原子/cm2，退火大量注入的N-型第二种杂质，退火温度为1000℃到1150℃，时间为30分到60分钟，以便激活大量注入的N-型第二杂质。
图4是说明形成第二埋层45的工艺步骤的剖视图，该层是在生长外延层47的同时，通过外扩散已激活的N-型第二杂质而形成的，以便由第一埋层43和第二埋层45限定作为有源区48的外延层47的一部分。
当形成第二埋层45时，可以把N-型第二杂质注入到距亚收集区49规定距离的第一埋层43的适当区域。
利用液相外延(LPE)方法在半导体衬底41上面生长P-型外延层47，衬底41具有在其表面部分形成的第一埋层43。用象硼那样的P-型杂质掺杂P-型外延层47，掺杂温度为1000℃到1200℃，杂质浓度大约为1×1015原子/cm2到1×1017原子/cm2，厚度大约为1.0μm到2.0μm。这时，存在于第一埋层43上面周围部分中的被激活的象磷那样的N-型第二杂质，具有比第一埋层43中的象砷或锑那样的杂质较快的扩散速度，象磷那样的已激活的N-型第二杂质，沿箭头(如图4所示)指示的向上方向外扩散。在生长外延层47的同时形成该N+-型第二埋层45，这样使第一埋层43和第二埋层45限定有源区48。有源层48作为收集区。当按照上述步骤形成第二埋层45时，不必以高能量和高剂量从外延层47表面部大量地注入N-型第二杂质来形成第二埋层45，以便叠层第一埋层43。此外，在第一埋层43和第二埋层45之间的接触区，肯定隔离垂直双极型晶体管各元件，而且，通过设置其后形成的亚收集区49，可以调整亚收集区49和绝缘区之间的距离，因为，把N-型第二杂质注入到第一埋层43适当的上面周围部分，所以，可以使寄生集电极电容和有源区尺寸减到最小。
图5是表示形成亚收集区49，基区53，绝缘氧化膜51各步骤的剖视图。参看图5，在由第一埋层43和第二埋层45限定的有源区48中，形成P+-型收集区49。在用第三光致抗蚀剂层(未画出)覆盖外延层47以后，通过除掉第三光致抗蚀剂的一部分，露出外延层47的有源区48的部分。接着，把象硼那样的P-型杂质注入到有源区48的露出部分，注入条件是高能量为大约0.5MeV到1.5MeV，剂量大约为5×1012原子/cm2到5×1013原子/cm2，利用第三光致抗蚀剂层作为掩模。在除掉第三光致抗蚀剂层以后，通过退火P-型杂质形成亚收集区49，退火温度为900℃到1000℃，时间为60分到100分钟。通过减少集电极的串联电阻，亚收集区49增加了电流驱动能力，并且作为开关工作时放电路径，不仅改善了晶体管的频率特性而且也防止了由于寄生NPN晶体管产生的闭锁现象。
在有源区48的一部分和在除了有源区48以外的外延层47上形成隔离氧化膜51，采用局部氧化硅方法(LOCOS)，形成厚度大约为4000A到6000A。利用第四光致抗蚀层(未示.出)在有源区48的上部形成N-型基区53。通过注入象磷或砷那样的N-型第三杂质，形成基区53，注入能量大约为20KeV到30KeV，剂量为5×1013原子/cm2到1×1014原子/cm2，在除去第四光致抗蚀剂层以后，在900℃到1000℃温度，退火N-型第三杂质30到60分钟。
图6是表示形成发射区55，集电极接触区57和基极接触区59的工艺步骤的剖视图。参看图6，在有源区48的另一上部形成P-型集电极接触区57，同时，在基区53上部形成P-型发射区55。通过注入象硼那样的P-型杂质形成发射区55和集电极接触区57，注入能量为大约20KeV到40KeV，剂量大约为5×1015原子/cm2到1×1015原子/cm2，然后用快速热退火(RTA)方法，迅速退火p-型注入的杂质，退火温度为1000℃到1150℃，时间为大约1分到2分钟，气氛为氮气氛。由于按照上述步骤同时形成发射区55和集电极接触区57，可以在后面的工艺步骤使已形成区中的杂质扩散减到最小，通过把象磷或砷那样的N-型第四种杂质注入到基区53的另一上部中，形成N+-型接触区59，注入的高能量为大约20MeV到40MeV，剂量大约为1×1015原子/cm2到1×1016原子/cm2，然后在氮气氛中，利用快速热退火的方法对注入的N-型第四种杂质进行快速退火，退火温度是1000℃到1150℃，时间是大约1分到2分钟。
图7是说明形成绝缘氧化膜61，发射电极63，基极64和集电极65的工艺步骤的剖视图。参看图7，利用化学汽相淀积(CVD)的方法，在具有上述结构的垂直双极型晶体管的表面上，覆盖厚度大约为5000A到8000A的绝缘氧化膜61。利用光刻方法，通过接触孔露出基区接触区59的上部，发射区55的上部，收集区接触区57的上部。接着，通过溅射或真空蒸发工艺，在露出的部分，淀积导电金属，例如，铅或银后，采用常规光刻方法，在基区接触区59上部，发射区55上部，集电极接触区57上部，分别形成基极64，发射极63，集电极65。
如上所述，按照本发明一实施例制造垂直双极型晶体管的方法，把N-型第二种杂质注入到第一埋层上面周围部分后，激活注入的N-型第二杂质，然后在生长外延层的同时，通过外扩散已激活的N-型第二种杂质，形成第二埋层。第一埋层和第二埋层，限定外延层的一部分，以便形成作为收集区的有源区。在有源区中第一埋层的上方形成收集区，在亚收集区上方，在有源区第一上部形成基区。因此，按照本发明，在生长外延层的同时，注入N-型第二杂质和激活该注入的N-型第二杂质，形成第二埋层，这样使第二埋层明确地隔离晶体管各元件。并且，通过在氮气气氛中注入N-型第三种杂质和退火该N-型注入的第三种杂质，可以重复地形成具有薄宽度的基区。
在用本发明的特别实施例，特别表示和叙述本发明的同时，本领域技术人员还应了解，可以在形式和细节上进行各种变化。但均不脱离权利要求限定本发明的精神实质和范围。

Claims (11)

1、一种制造垂直双极型晶体管的方法，其包括下列步骤：
(i)把第二导电类型的第一种杂质注入到第一导电类型半导体衬底表面的一部分中，退火注入的第二导电类型的第一种杂质，以便形成第一埋层；
(ii)把第二导电类型的第二种杂质注入到所述第一埋层上面周围部分，激活注入的第二导电类型的第二种杂质；
(iii)通过在具有所述第一埋层的所述半导体衬底上及埋层表面上，生长第一导电类型的外延层，限定有源区，外扩散所述第一埋层上面周围部分的已激活的第二种杂质，形成第二导电类型的第二埋层，所述第二埋层含有比所述第一埋层较高的杂质浓度，所述第一埋层和所述第二埋层限定所述外延层的一部分作为有源区；
(iv)通过注入第二导电类型的第三种杂质到所述有源区的第一上部和退火注入的第三种杂质，形成第二导电类型的基区；
(v)通过在所述有源区上部，形成发射区，基极接触区和集电极接触区，制成垂直双极型晶体管。
2、按照权利要求1的制造垂直双极型晶体管的方法，步骤(V)包括下列子步骤：
(a)在有源区一部分以及在除所述有源区以外的所述外延层的上部，形成绝缘氧化膜；
(b)在所述基区第一上部形成第一导电类型的发射区，同时，在所述有源区第二上部形成第一导电类型的集电极接触区，所述集电极接触区具有比所述外延层较高的杂质浓度；
(c)在所述基区第二上部形成第二导电类型的基极接触区，所述基极接触区具有比所述基区较高的杂质浓度；
(d)在所述基区表面形成基极电极，在所述发射区表面形成发射极电极，在所述集电极接触区表面形成集电极电极。
3、按照权利要求2的制造垂直双级型晶体管的方法，其中，同时形成发射区和所述集电极接触区。
4、按照权利要求1的制造垂直双极型晶体管的方法，进一步包括下列步骤：
在步骤(iii)后，在所述第一埋层上面在所述有源区中，形成第一导电类型的亚收集区。
5、按照权利要求4的制造垂直双极型晶体管的方法，其中，通过注入第一导电类型的杂质形成所述的亚收集区，注入能量为0.5MeV到1.5MeV，剂量为5×1012原子/cm2到5×1013原子/cm2，然后在氮气中在900℃到1000℃温度退火注入的第一导电类型的第一杂质，时间为60分到100分钟。
6、按照权利要求1的制造垂直双极型晶体管的方法，其中，第一导电类型是P型，第二导电类型是N型。
7、按照权利要求1的制造垂直双极型晶体管的方法，其中，通过注入第二导类型的第一种杂质形成所述的第一埋层，注入能量为20KeV到60KeV，剂量为1×1015原子/cm2到1×1016原子/cm2，然后，在氧气中在1150℃到1250℃温度退火第二导电类型的第一种杂质，时间为200到300分钟。
8、按照权利要求1的制造垂直双极型晶体管的方法，其中，第二导电类型的第二杂质是磷，通过注入磷形成第二埋层，注入能量为20KeV到50KeV，剂量为5×1015原子/cm2到5×1016原子/cm2。
9、按照权利要求8的制造垂直双极型晶体管的方法，其中，通过退火注入的被激活的磷，形成所述的第二埋层，退火温度为1000℃到1150℃，时间为30分到60分钟。
10、按照权利要求9的制造垂直双极型晶体管的方法，其中，在所述第一埋层及所述半导体衬底上生长第一导电类型的所述外延层的同时，外扩散激活的磷，则形成所述的第二埋层。
11、按照权利要求1的制造垂直双极型晶体管的方法，其中，通过注入第二导电类型的第三种杂质，形成所述基区，注入能量为20KeV到30KeV，剂量为大约5×1013原子/cm2到1×1014原子/cm2，然后在900℃到1000℃的温度退火第二导电类型的第三种杂质，时间为30到60分钟。
CN96105764A 1995-04-21 1996-04-21 制造垂直双极型晶体管的方法 Expired - Fee Related CN1079990C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950009388A KR0171128B1 (ko) 1995-04-21 1995-04-21 수직형 바이폴라 트랜지스터
KR9388/95 1995-04-21

Publications (2)

Publication Number Publication Date
CN1139295A CN1139295A (zh) 1997-01-01
CN1079990C true CN1079990C (zh) 2002-02-27

Family

ID=19412623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105764A Expired - Fee Related CN1079990C (zh) 1995-04-21 1996-04-21 制造垂直双极型晶体管的方法

Country Status (5)

Country Link
US (1) US5677209A (zh)
JP (1) JPH08321511A (zh)
KR (1) KR0171128B1 (zh)
CN (1) CN1079990C (zh)
DE (1) DE19615324A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326990B2 (ja) * 1994-09-26 2002-09-24 ソニー株式会社 バイポーラトランジスタ及びその製造方法
JP3393544B2 (ja) * 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
US6057184A (en) * 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
KR100239402B1 (ko) * 1997-04-02 2000-02-01 김영환 반도체 소자의 웰과 그 형성방법
US6359317B1 (en) 1998-12-28 2002-03-19 Agere Systems Guardian Corp. Vertical PNP bipolar transistor and its method of fabrication
KR100275962B1 (ko) 1998-12-30 2001-02-01 김영환 반도체장치 및 그의 제조방법_
TW472394B (en) * 2000-05-03 2002-01-11 Ind Tech Res Inst A bipolar transistor process with epitaxial base
US6600199B2 (en) * 2000-12-29 2003-07-29 International Business Machines Corporation Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity
US20030134479A1 (en) * 2002-01-16 2003-07-17 Salling Craig T. Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
EP1408549B1 (en) * 2002-10-08 2007-03-07 STMicroelectronics S.r.l. Process for manufacturing an array of cells including selection bipolar junction transistors and associated array of cells
US6815801B2 (en) * 2003-02-28 2004-11-09 Texas Instrument Incorporated Vertical bipolar transistor and a method of manufacture therefor including two epitaxial layers and a buried layer
US7666750B2 (en) * 2006-09-13 2010-02-23 Agere Systems Inc. Bipolar device having improved capacitance
CN102123503B (zh) 2010-01-07 2016-02-10 中兴通讯股份有限公司 一种中继链路的物理下行共享信道的资源分配方法及装置
CN102468209B (zh) * 2010-11-19 2013-07-24 上海华虹Nec电子有限公司 锗硅hbt的埋层形成方法
CN102820332B (zh) * 2011-06-08 2016-04-27 无锡华润上华半导体有限公司 与mos管集成的垂直型双极结型晶体管及其制备方法
CN106033723A (zh) * 2015-03-18 2016-10-19 北大方正集团有限公司 双极型晶体管的基区形成方法
CN107516658B (zh) * 2016-06-16 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993512A (en) * 1971-11-22 1976-11-23 U.S. Philips Corporation Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy
US5302534A (en) * 1992-03-02 1994-04-12 Motorola, Inc. Forming a vertical PNP transistor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3293087A (en) * 1963-03-05 1966-12-20 Fairchild Camera Instr Co Method of making isolated epitaxial field-effect device
NL6700755A (zh) * 1967-01-18 1968-07-19
FR1559607A (zh) * 1967-06-30 1969-03-14
GB1226899A (zh) * 1968-07-17 1971-03-31
US3547716A (en) * 1968-09-05 1970-12-15 Ibm Isolation in epitaxially grown monolithic devices
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3961340A (en) * 1971-11-22 1976-06-01 U.S. Philips Corporation Integrated circuit having bipolar transistors and method of manufacturing said circuit
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure
GB1361303A (en) * 1972-02-11 1974-07-24 Ferranti Ltd Manufacture of semiconductor devices
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4106049A (en) * 1976-02-23 1978-08-08 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
US4939099A (en) * 1988-06-21 1990-07-03 Texas Instruments Incorporated Process for fabricating isolated vertical bipolar and JFET transistors
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
CA1320050C (en) * 1989-04-25 1993-07-13 Mark D. Scripnick Venturi line operated soap brush
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
GB2234111B (en) * 1989-07-01 1992-12-02 Plessey Co Plc A method for fabrication of a collector-diffused isolation semiconductor device
US5200347A (en) * 1991-02-14 1993-04-06 Linear Technology Corporation Method for improving the radiation hardness of an integrated circuit bipolar transistor
US5268312A (en) * 1992-10-22 1993-12-07 Motorola, Inc. Method of forming isolated wells in the fabrication of BiCMOS devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993512A (en) * 1971-11-22 1976-11-23 U.S. Philips Corporation Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy
US5302534A (en) * 1992-03-02 1994-04-12 Motorola, Inc. Forming a vertical PNP transistor

Also Published As

Publication number Publication date
CN1139295A (zh) 1997-01-01
JPH08321511A (ja) 1996-12-03
KR960039422A (ko) 1996-11-25
DE19615324A1 (de) 1996-10-24
US5677209A (en) 1997-10-14
KR0171128B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
CN1079990C (zh) 制造垂直双极型晶体管的方法
US6168981B1 (en) Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices
JPH0136258B2 (zh)
JP3727827B2 (ja) 半導体装置
EP0526374A1 (en) Lateral bipolar transistor and method of making the same
US4682409A (en) Fast bipolar transistor for integrated circuit structure and method for forming same
KR900005123B1 (ko) 바이폴라 트랜지스터의 제조방법
EP0051534B1 (en) A method of fabricating a self-aligned integrated circuit structure using differential oxide growth
KR970011641B1 (ko) 반도체 장치 및 제조방법
US5411898A (en) Method of manufacturing a complementary bipolar transistor
EP0233202A4 (en) Fabricating a semiconductor device with buried oxide.
KR960019776A (ko) 반도체장치 및 그 제조방법
KR970030898A (ko) 바이시모스 트랜지스터 및 그 제조 방법
CN87100294A (zh) 一种多晶硅自对准双极器件及其制造工艺
JPS5947468B2 (ja) バイポ−ラ・トランジスタの製造方法
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
CN1113416C (zh) 具有纵向型和横向型双极晶体管的半导体器件
US7164186B2 (en) Structure of semiconductor device with sinker contact region
JP2524035B2 (ja) 半導体装置及びその製造方法
JPS63287061A (ja) 近接したデバイス領域を有するバイポーラトランジスタの形成方法
JPH0330305B2 (zh)
JP3216287B2 (ja) 半導体装置
JP3041886B2 (ja) 半導体装置の製造方法
JPH0621077A (ja) 半導体装置およびその製造方法
JPH05109748A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: DAEWOO ELECTRONICS CO., LTD.

Effective date: 20011229

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20011229

Address after: Jeonbuk, South Korea

Patentee after: Photoelectron Co., Ltd.

Address before: Seoul

Patentee before: Daewoo Electronics Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee