[go: up one dir, main page]

KR960019776A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960019776A
KR960019776A KR1019940031900A KR19940031900A KR960019776A KR 960019776 A KR960019776 A KR 960019776A KR 1019940031900 A KR1019940031900 A KR 1019940031900A KR 19940031900 A KR19940031900 A KR 19940031900A KR 960019776 A KR960019776 A KR 960019776A
Authority
KR
South Korea
Prior art keywords
epitaxial layer
conductivity type
impurity
high concentration
semiconductor substrate
Prior art date
Application number
KR1019940031900A
Other languages
English (en)
Other versions
KR0163875B1 (ko
Inventor
김호현
박재홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940031900A priority Critical patent/KR0163875B1/ko
Priority to JP7279200A priority patent/JPH08228001A/ja
Priority to DE19544725A priority patent/DE19544725A1/de
Publication of KR960019776A publication Critical patent/KR960019776A/ko
Priority to US08/840,904 priority patent/US5838027A/en
Application granted granted Critical
Publication of KR0163875B1 publication Critical patent/KR0163875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체기판의 에피텍셜층 구조를 개선한 IGB(Insulated Gate Bipolar Transistor)에 관한 것으로, P+실리콘기판과, 상기 실리콘기판 위에 형성되고 제1도전형의 고농도 불순물로 구성된 제1에피층과, 상기 제1에피층 상에 형성되고 제1도전형의 저농도 불순물로 구성된 제2에피층으로 이루어진 반도체기판과, 상기 제2에피층의 상부표면부위에 형성된 P-웰, 상기 P-웰에 포함되어 형성된 활성영역, 상기 P-웰의 엣지 일부에 중첩되고 절연산화막을 개재시켜 상기 반도체기판 위에 형성된 게이트전극을 구비하는 IGBT에 있어서, 상기 P-웰의 아래부분에 대응하는 상기 제1에피층은 제1도전형의 저농도 불순물층으로 구성되고, 절연산화막을 개재한 게이트전극의 아래부분에 대응하는 상기 제1에피층은 제1도전형의 고농도 불순물층으로 구성되어 상기 제1에피층의 구조가 수평방향으로 N+및 N-불순물층이 교대로 형성된 구조를 갖는 것을 특징으로 하며, 상술한 본 발명에 의하면, IGBT 소자를 형성하기 위한 반도체기판의 에피층을 개선하여 정상동작시 래치-업을 줄여주므로써 안전동작영역 및 단락내량을 증가시켜 반도체장치의 신뢰성을 크게 향상시키는 잇점이 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 방법에 따른 1GBT용 반도체기판의 제조공정 순서 단면도.

Claims (16)

  1. 실리콘기판 상에 제1도전형의 저농도 불순물로 구성된 제1에피층을 성장시키는 단계; 상기 제1에피층 전면에 제1도전형의 고농도 불순물을 도입시키는 단계; 제1도전형의 저농도 불순물로 구성된 제2에피층을 성장시키는 단계; 및 상기 제1에피층에 도입된 제1도전형의 고농도 불순물농도의 기울기 조절을 위한 열처리공정을 구비하여 이루어진 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  2. 제1항에 있어서, 상기 제1도전형의 불순물은 N형 불순물인 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  3. 제1항에 있어서, 고농도의 N형 불순물을 이온주입하는 방식으로 상기 제1에피층의 전면에 IE13∼5E16/cm2정도의 고농도 불순몰이 도입되는 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  4. 제1항에 있어서, 고농도의 N형 불순물로 이루어진 층간막을 제1에피층 상에 증착하고 900∼1150℃ 정도의 고온에서 열확산하여 상기 제1에피층의 전면에 고농도 불순물을 침적시키는 다음, 상기 층간막을 제거하는 공정을 포함하여 제1에피층의 표면에 고농도의 불순물을 도입하는 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  5. 제1항에 있어서, 상기 열처리공정에 의해 제1도전형의 고농도 불순물을 제1에피층의 하부로 적어도 5㎛ 확산시키는 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  6. p+실리콘기판 위에 제1도전형의 저농도 불순물로 구성된 제1에피층을 형성시키는 단계; 상기 제1에피층 상에 열산화막을 형성시키는 단계; 감광막패턴을 형성하여 절연게이트전극이 형성될 영역에 대응하는 상기 열산화막을 제거하는 단계; 제1도전형의 고농도 불순물을 상기 결과물 전면에 도입하는 단계; 상기 잔류 열산화막을 제거하는 단계; 제1도전형의 저농도 불순물로 구성된 제2에피층을 형성하는 단계; 및 고온 열처리공정을 구비하여 이루어진 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  7. 제6항에 있어서, 상기 제1도전형의 불순물은 N형 불순물인 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판이 제조방법.
  8. 제6항에 있어서, 고농도의 N형 불순물을 이온주입하는 방식으로 상기 절연게이트전극이 형성될 영역에 대응하는 열산화막이 제거된 열산화막패턴 전면에 1E13∼-5E16/cm2정도의 고농도 불순물이 도입되는 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  9. 제6항에 있어서, 고농도의 N형 불순물로 이루어진 층간막을 상기 절연게이트전극이 형성될 영역에 대응하는 열산화막이 제거된 열산화막패턴 전면에 증착하고 900∼1150℃ 정도의 고온에서 열확산하여 상기 열산화막에 노출된 제1에피층영역에 고농도 불순물을 침적시킨 다음, 상기 층간막을 제거하는 공정을 포함하여 제1에피층의 소정영역에 고농도의 불순물을 도입하는 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  10. 제6항에 있어서, 상기 열처리공정에 의해 제1도전형의 고농도 불순물을 소정영역의 제1에피층 하부로 적어도 5㎛ 확산시키는 것을 특징으로 하는 IGBT를 형성하기 위한 반도체기판의 제조방법.
  11. p+실리콘기판과, 상기 실리콘기판 상에 형성되고 제1도전형의 고농도 불순물이 완만한 경사기울기로 구성된 제1에피층과, 상기 제1에피층 상에 위치하고 제1도전형의 저농도 불순물로 형성된 제2에피층으로 이루어진 반도체기판과, 상기 제2에피층의 상부 표면부위에 형성된 P-웰, 상기 P-웰에 포함되어 형성된 활성영역, 상기 P-웰의 엣지일부에 중첩되고 절연산화막을 개재시켜 상기 반도체기판 위해 형성된 게이트전극을 구비하여 이루어진 것을 특징으로 하는 IGBT.
  12. 제11항에 있어서, 상기 제1도전형의 불순물은 N형 불순물인 것을 특징으로 하는 IGBT.
  13. 제11항에 있어서, 상기 제1에피층에 도입된 제1도전형의 불순물 확산깊이는 상기 제1에피층의 상단으 부터 적어도 5㎛인 것을 특징으로 하는 IGBT.
  14. p+실리콘기판과, 상기 실리콘기판 위에 형성되고 제1도전형의 고농도 불순물로 구성된 제1에피층과, 상기 제1에피층 상에 형성되고 제1도전형의 저농도 불순물로 구성된 제2에피층으로 이루어진 반도체기판과, 상기 제2에피층의 상부표면부위에 형성된 P-웰, 상기 P-웰에 포함되어 형성된 활성영역, 상기 P-웰의 엣지 일부에 중첩되고 절연산화막을 개재시켜 상기 반도체기판 위에 형성된 게이트전극을 구비하는 IGBT에 있어서, 상기 P-웰의 아래부분에 대응하는 상기 제1에피층을 제1도전형의 저농도 불수물층으로 구성되고, 절연산화막을 개재한 게이트전극의 아래부분에 대응하는 상기 제1에피층은 제1도전형의 고농도 불순물층으로 구성되어 상기 제1에피층의 구조가 수평방향으로 N+및 N-불순물층이 교대로 형성된 구조를 갖는 것을 특징으로 하는 IGBT.
  15. 제14항에 있어서, 상기 제1도전형의 불순물은 N형 불순물인 것을 특징으로 하는 IGBT.
  16. 제14항에 있어서, 상기 제1에피층에 도입된 제1도전형의 불순물 확산깊이는 상기 제1에피층의 상단으로 부터 적어도 5㎛인 것을 특징으로 하는 IGBT.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031900A 1994-11-30 1994-11-30 반도체장치 및 그 제조방법 KR0163875B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940031900A KR0163875B1 (ko) 1994-11-30 1994-11-30 반도체장치 및 그 제조방법
JP7279200A JPH08228001A (ja) 1994-11-30 1995-10-26 半導体装置及びその製造方法
DE19544725A DE19544725A1 (de) 1994-11-30 1995-11-30 Halbleiterbauelement und Verfahren zu dessen Herstellung
US08/840,904 US5838027A (en) 1994-11-30 1997-04-17 Semiconductor device and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031900A KR0163875B1 (ko) 1994-11-30 1994-11-30 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960019776A true KR960019776A (ko) 1996-06-17
KR0163875B1 KR0163875B1 (ko) 1998-12-01

Family

ID=19399587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031900A KR0163875B1 (ko) 1994-11-30 1994-11-30 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5838027A (ko)
JP (1) JPH08228001A (ko)
KR (1) KR0163875B1 (ko)
DE (1) DE19544725A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055025A (ko) * 1996-12-27 1998-09-25 김광호 반도체 소자의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
DE10237462B4 (de) * 2002-08-16 2004-07-29 Robert Bosch Gmbh Verfahren und Vorrichtung zur Bestimmung von Schräglaufwinkeln mittels einer aktiven Lenkung und mittels einer die Radkraft messenden Sensorik
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
KR100906555B1 (ko) 2007-08-30 2009-07-07 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법
KR100934797B1 (ko) * 2007-12-27 2009-12-31 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
WO2014154858A1 (en) * 2013-03-28 2014-10-02 Abb Technology Ag Method for manufacturing an insulated gate bipolar transistor
CN103400764B (zh) * 2013-07-24 2016-12-28 上海华虹宏力半导体制造有限公司 双极型晶体管的形成方法
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
KR102757194B1 (ko) * 2022-05-27 2025-01-21 국립부경대학교 산학협력단 스냅백 현상을 억제하기 위한 구조를 갖는 rc igbt

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445173A (en) * 1987-08-13 1989-02-17 Fuji Electric Co Ltd Conductive modulation type mosfet
JP2526653B2 (ja) * 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
EP0405200A1 (de) * 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP2918399B2 (ja) * 1992-08-05 1999-07-12 三菱電機株式会社 半導体装置およびその製造方法
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055025A (ko) * 1996-12-27 1998-09-25 김광호 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR0163875B1 (ko) 1998-12-01
JPH08228001A (ja) 1996-09-03
DE19544725A1 (de) 1996-06-05
US5838027A (en) 1998-11-17

Similar Documents

Publication Publication Date Title
KR100270796B1 (ko) 자기정렬셀을 가진 mos게이트소자의 제조방법
US4507171A (en) Method for contacting a narrow width PN junction region
US4176368A (en) Junction field effect transistor for use in integrated circuits
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
US4236294A (en) High performance bipolar device and method for making same
KR950002274B1 (ko) 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법
JPH09232567A (ja) Ｍｏｓゲートパワーデバイス及びその製造方法
KR960019776A (ko) 반도체장치 및 그 제조방법
JP3727827B2 (ja) 半導体装置
JPS622708B2 (ko)
KR0171128B1 (ko) 수직형 바이폴라 트랜지스터
KR900005123B1 (ko) 바이폴라 트랜지스터의 제조방법
KR970011641B1 (ko) 반도체 장치 및 제조방법
JP3372176B2 (ja) 半導体装置とその製造方法
JP3228609B2 (ja) 半導体装置及びその製造方法
JPH03124065A (ja) 集積回路素子
US4451844A (en) Polysilicon emitter and base contacts separated by lightly doped poly separator
JP3551251B2 (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
CN115458604B (zh) Mosfet器件及其制造方法
KR950001146B1 (ko) 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법
KR100300892B1 (ko) 반도체장치제조방법
JPH0547913A (ja) 半導体装置の製造方法
KR920009751B1 (ko) 필드플레이트를 갖춘 반도체 장치 및 그 제조방법
CN100536166C (zh) 半导体装置及其制造方法
JPS63166271A (ja) Ｍｉｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941130

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941130

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980909

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980909

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010821

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020814

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030813

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040811

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050809

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100901

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110823

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120816

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140809