[go: up one dir, main page]

CN107799515B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107799515B
CN107799515B CN201710722942.4A CN201710722942A CN107799515B CN 107799515 B CN107799515 B CN 107799515B CN 201710722942 A CN201710722942 A CN 201710722942A CN 107799515 B CN107799515 B CN 107799515B
Authority
CN
China
Prior art keywords
conductive portion
island
conductive
conductivity type
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710722942.4A
Other languages
English (en)
Other versions
CN107799515A (zh
Inventor
东真砂彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107799515A publication Critical patent/CN107799515A/zh
Application granted granted Critical
Publication of CN107799515B publication Critical patent/CN107799515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够抑制面积的增大并使针对ESD的放电能力比以往更强的半导体装置。半导体装置包括第一导电部以及第二导电部，上述第一导电部具有多个部分，上述多个部分分别具有第一导电型且在第一方向上延伸，上述多个部分在与上述第一方向交叉的第二方向上彼此分离地并列设置，上述第二导电部具有岛部，上述岛部设置于上述第一导电部的上述多个部分彼此之间，上述岛部具有与上述第一导电型不同的第二导电型且在上述第一方向上延伸。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体设备因静电放电(ESD:Electro-Static Discharge)而受到损伤或者产生误动作等影响。作为对保护对象电路进行防止ESD的保护的保护元件使用二极管。
作为二极管的构造的一个例子，在例如专利文献1中记载有将空穴型阱区域的外周围成空穴型接触区域，并进一步将空穴型接触区域围成电子型接触区域的肖特基势垒二极管。
专利文献1：日本特表2013-535823号公报
近年来，随着半导体集成电路的高密度化，对保护元件的面积的缩小提出了要求。另一方面，也要求通过提高针对ESD的保护元件的放电能力来提高由保护元件进行的保护功能。然而，在保护元件中，面积的缩小与放电能力的提高处于此消彼长的关系而难以兼得。
发明内容
本发明是鉴于上述的点完成的，其目的在于提供一种能够抑制面积的增大并使针对ESD的放电能力比以往更强的半导体装置。
本发明所涉及的半导体装置包括：第一导电部，具有多个部分，上述多个部分分别具有第一导电型且在第一方向上延伸，上述多个部分在与上述第一方向交叉的第二方向上彼此分离地并列设置；以及第二导电部，具有岛部，上述岛部设置于上述第一导电部的上述多个部分彼此之间，上述岛部具有与上述第一导电型不同的第二导电型且在上述第一方向上延伸。
本发明所涉及的其它半导体装置包括：第一保护元件，具备第一导电部以及第二导电部，上述第一导电部具有多个部分，上述多个部分分别具有第一导电型且在第一方向上延伸，上述多个部分在与上述第一方向交叉的第二方向上彼此分离地并列设置，上述第二导电部具有岛部，上述岛部设置于上述第一导电部的在上述第一方向上延伸的多个部分彼此之间，上述岛部具有与上述第一导电型不同的第二导电型且在上述第一方向上延伸；和第二保护元件，具备第三导电部以及第四导电部，上述第三导电部具有多个部分，上述多个部分分别具有上述第二导电型且在第一方向上延伸，上述多个部分在上述第二方向上彼此分离地并列设置，上述第四导电部具有岛部，上述岛部设置于上述第三导电部的在上述第一方向上延伸的多个部分彼此之间，上述岛部具有上述第一导电型且在上述第一方向上延伸。
根据本发明所涉及的半导体装置，能够抑制面积的增大并使针对ESD的放电能力比以往更强。
附图说明
图1A是表示本发明的实施方式所涉及的保护元件的使用方式的一个例子的图，是表示包括保护元件1在内的集成电路的局部结构的一个例子的电路图。
图1B是表示收容有本发明的实施方式所涉及的集成电路的半导体晶圆的结构的一个例子的俯视图。
图2A是表示本发明的实施方式所涉及的保护元件的结构的俯视图。
图2B是沿着图2A中的2B-2B线切割的剖视图。
图3A是表示本发明的实施方式所涉及的保护元件的静电放电时的放电电流的路径的俯视图。
图3B是沿着图3A中的3B-3B线切割的剖视图。
图4A是表示第一比较例所涉及的保护元件的结构的俯视图。
图4B是沿着图4A中的4B-4B线切割的剖视图。
图5是表示通过TLP测定法所取得的本发明的实施方式所涉及的保护元件以及第一比较例所涉及的保护元件各自的电流/电压特性的图表。
图6A是表示第二比较例所涉及的保护元件的结构的俯视图。
图6B是沿着图6A中的6B-6B线切割的剖视图。
图7A是表示本发明的实施方式所涉及的保护元件对的布局的一个例子的俯视图。
图7B是沿着图7A中的7B-7B线切割的剖视图。
图8是表示本发明的其它实施方式所涉及的保护元件的结构的俯视图。
图9是表示本发明的其它实施方式所涉及的保护元件的结构的俯视图。
图10是表示本发明的其它实施方式所涉及的保护元件的结构的俯视图。
图11是表示本发明的其它实施方式所涉及的保护元件的结构的俯视图。
附图标记说明：
1、1A、1B、1C…半导体装置；10…硅衬底；11…N阱；20…第一导电部；21…第一部分；22…第二部分；23…第三部分；24…第四部分；25…第五部分；26…第六部分；30…第二导电部；31…第一岛部；32…第二岛部；33…第三岛部；34…第四岛部；39…环状部；40、41…绝缘体。
具体实施方式
以下，参照附图并对本发明的实施方式的一个例子进行说明。此外，在各附图中对相同或者等效的构成要素以及部分标注相同的参照附图标记，并省略重复的说明。
[第一实施方式]
图1A是表示作为本发明的实施方式所涉及的半导体装置的保护元件1以及2的使用方式的一个例子的图，是表示包括保护元件1以及2在内的集成电路100的局部结构的一个例子的电路图。集成电路100构成为包括保护元件1以及2、作为由保护元件1以及2保护的保护对象电路的一个例子的输出电路110、以及电极焊盘111、112、113。电极焊盘111是用于向包括输出电路110在内的集成电路100内的各电路供给电源电压VDD的电源端子，并经由电源线114与包括输出电路110在内的集成电路100内的各电路连接。电极焊盘112是用于向包括输出电路110在内的集成电路100内的各电路供给接地电压VSS的接地端子，并经由接地线115与包括输出电路110在内的集成电路100内的各电路连接。电极焊盘113是用于将从输出电路110输出的输出信号引出至集成电路100的外部的信号输出端子，并经由信号线116与输出电路110的输出端连接。
集成电路100例如可以是构成LCD(liquid crystal display)驱动器的电路，在该情况下，在集成电路100中，多个输出电路110以及电极焊盘113与LCD的多个像素对应地设置。图1B是表示集成电路100构成LCD驱动器的情况下的收容有集成电路100的半导体晶圆100A的结构的一个例子的俯视图。半导体晶圆100A的外形例如呈长方形，并且沿着半导体晶圆100A的各边配置有电极焊盘。分别与多个输出电路110连接的多个电极焊盘113例如沿着半导体晶圆100A的一边排列，保护元件1以及2配置于多个电极焊盘113各自的正下方。
为了对应LCD的像素数量的增加而需要增加搭载于集成电路100的输出电路110的数量。并且，随着输出电路110的数量的增加而需要增加保护元件1、2的数量。在增加输出电路110以及保护元件1、2的数量时不允许放大半导体晶圆100A的面积的情况下，需要缩小电极焊盘113之间的间距，伴随于此，需要减小保护元件1以及2的面积。然而，通常若减小保护元件的面积，则保护元件的放电能力降低，从而其保护功能降低。
本实施方式所涉及的保护元件1以及2能够抑制面积的增大并使放电能力比以往更强。换言之，能够维持放电能力并缩小其面积。以下，主要对保护元件1进行说明。此外，虽然示例出了作为被保护元件1以及2所保护的保护对象电路的一个例子的输出电路110，但保护对象电路也可以是任意的电路。另外，保护元件1以及2也可以搭载于用于除了LCD驱动器之外的用途的集成电路。
图2A是表示作为本发明的实施方式所涉及的半导体装置的保护元件1的结构的俯视图，图2B是沿着图2A中的2B-2B线切割的剖视图。保护元件1具有设置于P型导电型的硅衬底10的表层部的N型导电型的N阱11。保护元件1具备第一导电部20以及第二导电部30，上述第一导电部20具有形成于N阱11内的作为阳极发挥功能的P型导电型，上述第二导电部30具有作为阴极发挥功能的N型导电型。此外，保护元件1也可以构成为在N型硅衬底的表层部设置第一导电部20以及第二导电部30的结构。
第一导电部20在图2A中具有分别在Y方向上延伸的第一部分21、第二部分22以及第三部分23。第一部分21、第二部分22以及第三部分23在图2A中在X方向上彼此分离地并列设置。
第一导电部20在图2A中还具有分别在X方向上延伸的第四部分24以及第五部分。第四部分24与第一部分21、第二部分22以及第三部分23各自的一端连接，第五部分25与第一部分21、第二部分22以及第三部分23各自的另一端连接。这样，第一导电部20具有将两个矩形环连结而成的“日”字形的图案。
第一导电部20的第一部分21～第五部分25分别由杂质浓度相对较高的P型半导体构成，并经由杂质浓度相对较低的P型低浓度区域28与N阱11连接。这样，通过在杂质浓度相对较高的第一导电部20的第一部分21～第五部分25与N阱11之间夹着杂质浓度相对较低的低浓度区域28，从而能够在保护元件1中确保规定的耐压。另外，第一导电部20的第一部分21～第五部分25分别经由多个触点29与设置于布线层(未图示)的共用的信号线116(参照图1A)连接。
第二导电部30在图2A中具有分别在Y方向上延伸的第一岛部31以及第二岛部32。第一岛部31设置于第一导电部20的第一部分21与第二部分22之间。即，第一岛部31夹在第一导电部20的第一部分21与第二部分22之间，并与它们双方对置。第一岛部31通过包围第一岛部31的外周的绝缘体40而与第一导电部20绝缘分离。
第二导电部30的第二岛部32设置于第一导电部20的第二部分22与第三部分23之间。即，第二岛部32夹在第一导电部20的第二部分22与第三部分23之间，并且与它们双方对置。第二岛部32通过包围第二岛部32的外周的绝缘体40而与第一导电部20绝缘分离。
第二导电部30还包括环状部38，该环状部38具有包围第一导电部20的外周的环状图案。环状部38具有矩形环状图案，该矩形环状图案在图2A中具有在Y方向上延伸的部分、以及在X的方向上延伸的部分。环状部38的在Y方向上延伸的部分与第一导电部20的第一部分21以及第三部分23对置，环状部38的在X方向上延伸部分与第一导电部20的第四部分24以及第五部分25对置。环状部38通过包围第一导电部20的外周的绝缘体41而与第一导电部20绝缘分离。另外，环状部38通过包围环状部38的外周的绝缘体42而与设置于保护元件1的周围的其它元件(未图示)绝缘分离。绝缘体40、41以及42例如使用公知的STI(ShallowTrench Isolation：浅沟槽隔离)技术来形成。
第二导电部30的第一岛部31、第二岛部32以及环状部38分别由杂质浓度相对较高的N型半导体构成，并与杂质浓度相对较低的N阱11连接。另外，第二导电部30的第一岛部31、第二岛部32以及环状部38分别经由多个触点39与设置于布线层(未图示)的共用的电源线114(参照图1A)连接。
如以上所述，对于保护元件1而言，作为阴极发挥功能的第二导电部30具有由彼此分离配置的第一岛部31以及第二岛部32构成的双岛构造，作为阳极发挥功能的第一导电部20具有形成分别包围第二导电部30的第一岛部31以及第二岛部32的两个环的第一部分21～第五部分25。第二导电部30还包括包围第一导电部20的外周的环状部38。
图3A是表示作为阴极发挥功能的第二导电部30相对于作为阳极发挥功能的第一导电部20处于低电位的静电放电时的放电电流的路径的俯视图，图3B是沿着图3A中的3B-3B线切割的剖视图。若产生第二导电部30相对于第一导电部20处于低电位的静电放电，则向在图3A以及图3B中箭头所示方向，即从第一导电部20朝向第二导电部30流过放电电流。放电电流入图3B所示沿着设置于第一导电部20的各部分与第二导电部30的各部分之间的绝缘体40以及41的外缘流动。
在本实施方式所涉及的保护元件1中，如上述那样，在Y方向上延伸的第一导电部20的第一部分21与第二部分22之间设置有在Y方向上延伸的第二导电部30的第一岛部31，在Y方向上延伸的第一导电部20的第二部分22与第三部分23之间设置有在Y方向上延伸的第二导电部30的第二岛部32。这样，通过交互配置在彼此相同的方向上延伸的P型半导体与N型半导体，从而能够提高静电放电时的放电电流的电流路径的面积效率，从而能够提高保护元件1的放电能力。另外，在本实施方式所涉及的保护元件1中，第一导电部20还包括在X方向上延伸的第四部分24以及第五部分25，第二导电部30还包括包围第一导电部20的外周的矩形环状的环状部38。由此，能够进一步提高静电放电时的放电电流的电流路径的面积效率。
即，根据本实施方式所涉及的保护元件1，从第一导电部20的第一部分21朝向第二导电部30的第一岛部31以及环状部38的电流路径沿Y方向形成。另外，从第一导电部20的第二部分22朝向第二导电部30的第一岛部31以及第二岛部32的电流路径沿Y方向形成。另外，从第一导电部20的第三部分23朝向第二导电部30的第二岛部32以及环状部38的电流路径沿Y方向形成。另外，从第一导电部20的第四部分24以及第五部分25朝向第二导电部30的环状部38的电流路径沿X方向形成。
这样，根据本实施方式所涉及的保护元件1，由于能够提高静电放电时的放电电流的电流路径的面积效率，从而能够抑制保护元件1的面积的增大并使放电能力比以往更强。换言之，能够维持放电能力并缩小保护元件1的面积。
图4A是表示第一比较例所涉及的保护元件1X的结构的俯视图，图4B是沿着图4A中的4B-4B线切割的剖视图。在图4A以及4B中用箭头表示作为阴极发挥功能的第二导电部30X相对于作为阳极发挥功能的第一导电部20X处于低电位的静电放电时的放电电流的路径。
在第一比较例所涉及的保护元件1X中，作为阳极发挥功能的第一导电部20X具有长方形的图案，作为阴极发挥功能的第二导电部30X具有包围第一导电部20X的外周的矩形环状图案。第二导电部30X通过包围第一导电部20X的外周的绝缘体而与第一导电部20X绝缘分离。第一导电部20X由杂质浓度相对较高的P型半导体构成，并经由杂质浓度相对较低的P型低浓度区域28X与N阱11连接。第二导电部30X由杂质浓度相对较高的N型半导体构成，并与杂质浓度相对较低的N阱11连接。在第一导电部20X的表面以遍布第一导电部20整个表面且大致均匀的方式设置有多个触点29X。在第二导电部30X的表面设置有多个触点39X。根据第一比较例所涉及的保护元件1X，如图4A所示，在静电放电时沿着第一导电部20X的四个边形成电流路径。
图5是表示通过TLP(Transmission Line Pulse)测定法所取得的本发明的实施方式所涉及的保护元件1以及第一比较例所涉及的保护元件1X各自的电流/电压特性的图表。此外，保护元件1以及1X的面积彼此相同。TLP测定法是利用通过释放储存于同轴电缆的电荷从而得到的矩形波来调查保护元件的特性的方法。在图5中，横轴表示保护元件的阳极-阴极之间的电压，纵轴表示流过保护元件的电流。确认得出：在以相同的电压进行比较的情况下，流过本发明的实施方式所涉及的保护元件1的电流与流过第一比较例所涉及的保护元件1X的电流相比显著变大。这表示，本发明的实施方式所涉及的保护元件1与第一比较例所涉及的保护元件1X相比放电能力高，从而保护保护对象电路防止ESD的保护功能优异。
图6A是表示第二比较例所涉及的保护元件1Y的结构的俯视图，图6B是沿着图6A中的6B-6B线切割的剖视图。对于第二比较例所涉及的保护元件1Y而言，在第一导电部20Y具有在第一比较例所涉及的保护元件1X中的第一导电部20X的中央部配置有绝缘体40X的构造的点上与第一比较例所涉及的保护元件1X不同。即，在第二比较例所涉及的保护元件1Y中，第一导电部20Y具有矩形环状图案，第一导电部20Y的面积比第一比较例所涉及的保护元件1X中的第一导电部20X的面积小。
对于第二实施方式所涉及的保护元件1Y而言，也在取得由TLP测定法进行的电流/电压特性时，得到了与第一比较例所涉及的保护元件1X大致同等的特性。从该结果本发明者得到如下见解，即在第一比较例所涉及的保护元件1X中，第一导电部20X的中央部几乎未有助于放电，而仅外周部有助于放电。本发明者根据上述的见解考虑到通过高效地配置构成保护元件的阳极的P型半导体以及构成阴极的N型半导体彼此对置的构造部分，从而能够抑制面积的增大并提高放电能力，从而提出了本发明的实施方式所涉及的保护元件1的结构。
以上，虽然对设置于信号线116与电源线114之间的保护元件1的结构进行了说明，但是设置于接地线115与信号线116之间的保护元件2(参照图1)也能够设为与保护元件1相同的构造。
图7A是表示由保护元件1以及2构成的保护元件对的布局的一个例子的俯视图。图7B是沿着图7A中的7B-7B线切割的剖视图，表示保护元件2的剖面构造。如图7A所示，可以将保护元件1以及2相互邻接地配置。另外，如图7B所示，作为保护元件2的结构可以是颠倒保护元件1中的P型半导体的区域与N型半导体的区域的结构。
即，保护元件2具有形成于硅衬底10的表层部的P型导电型的P阱11A。保护元件2具备第一导电部20A以及第二导电部30A，上述第一导电部20A具有形成于上述P阱11A内的作为阴极发挥功能的N型导电型，上述第二导电部30A具有作为阳极发挥功能的P型导电型。保护元件2中的第一导电部20A具有与保护元件1中的第一导电部20相同的图案，保护元件2中的第二导电部30A具有与保护元件1中的第二导电部30相同的图案。即，对于保护元件2而言，作为阳极发挥功能的第二导电部30A具有由彼此分离配置的两个岛部构成的双岛构造，作为阴极发挥功能的第一导电部20A以构成分别包围第二导电部30A的分离配置的两个部分的两个环的方式配置。第二导电部30A还包括包围第一导电部20A的外周的环状部。即使在具有上述的结构的保护元件2中，也能够与保护元件1同样地得到能够抑制面积的增大并使针对ESD的放电能力比以往更强的效果。
[第二实施方式]
图8是表示作为本发明的第二实施方式所涉及的半导体装置的保护元件1A的结构的俯视图。保护元件1A的第一导电部20以及第二导电部30的图案与第一实施方式所涉及的保护元件1不同。具体而言，对于保护元件1A而言，在第一导电部20还包括第六部分26，且第二导电部30还包括第三岛部33的点上与第一实施方式所涉及的保护元件1不同。
即，在保护元件1A中，第一导电部20在图8中具有分别在Y方向上延伸的第一部分21、第二部分22、第三部分23以及第六部分26。第一部分21、第二部分22、第三部分23以及第六部分26在图8中在X方向上彼此分离地并列设置。在图8中在X方向上延伸的第一导电部20的第四部分24与第一部分21、第二部分22、第三部分23以及第六部分26各自的一端连接。在图8中在X方向上延伸的第一导电部20的第五部分25与第一部分21、第二部分22、第三部分23以及第六部分26各自的另一端连接。这样，在保护元件1A中，第一导电部20具有将三个矩形环连结而成的“目”字形的图案。
第二导电部30的第三岛部33设置于第一导电部20的第三部分23与第六部分26之间。即，第二导电部30的第三岛部33夹在第一导电部20的第三部分23与第六部分26之间，并与它们双方对置。第二导电部30的第三岛部33通过包围第三岛部33的外周的绝缘体40而与第一导电部20绝缘分离。第二导电部30还包括环状部38，该环状部38具有包围第一导电部20的外周的环状的图案。
这样，对于保护元件1A而言，作为阴极发挥功能的第二导电部30具有由彼此分离配置的第一岛部31、第二岛部32、第三岛部33构成的三岛构造，作为阳极发挥功能的第一导电部20具有形成分别包围第二导电部30的第一岛部31、第二岛部32以及第三岛部33的三个环的第一部分21～第六部分26。第二导电部30还包括包围第一导电部20的外周的环状部38。
即使在具有上述的结构的保护元件1A中，也能够与保护元件1同样地得到能够抑制面积的增大并使针对ESD的放电能力比以往更强的效果。
[第三实施方式]
图9是表示作为本发明的第三实施方式所涉及的半导体装置的保护元件1B的结构的俯视图。保护元件1B的第一导电部20以及第二导电部30的图案与第一实施方式所涉及的保护元件1不同。
在保护元件1B中，第一导电部20具有由在Y方向上延伸的第一部分21、第二部分22以及第三部分23、以及与它们交叉的在X方向上延伸的第四部分24、第五部分25以及第七部分27构成的格子状图案。换言之，在保护元件1B中，第一导电部20具有“田”字形的图案。
第二导电部30具有设置于第一导电部20的格子状图案中的各格子的内侧的第一岛部31、第二岛部32、第三岛部33以及第四岛部34。第二导电部30的第一岛部31～第四岛部34分别通过包围它们的外周的绝缘体40而与第一导电部20绝缘分离。第二导电部30还包括环状部38，该环状部38具有包围第一导电部20的外周的矩形环状图案。
即使在具有上述的结构的保护元件1B中，也能够与保护元件1同样地得到能够抑制面积的增大并使针对ESD的放电能力比以往更强的效果。
[第四实施方式]
图10是表示作为本发明的第四实施方式所涉及的半导体装置的保护元件1C的结构的俯视图。保护元件1C的第一导电部20以及第二导电部30的图案与第一实施方式所涉及的保护元件1不同。具体而言，对于保护元件1C而言，第一导电部20不包括在X方向上延伸的部分，构成第二导电部30的第一岛部31以及第二岛部32具有与第一导电部20的第一部分21～第三部分23相同的长度。
即，在保护元件1C中，第一导电部20具有分别在Y方向上延伸的第一部分21、第二部分22、第三部分23。第一部分21、第二部分22、第三部分23在X方向上彼此分离地并列设置。在保护元件1C中，第二导电部30具有在Y方向上延伸的第一岛部31以及第二岛部32。第一岛部31设置于第一导电部20的第一部分21与第二部分22之间。第二岛部32设置于第一导电部20的第二部分22与第三部分23之间。第二导电部30还包括环状部38，该环状部38具有包围第一导电部20的外周的环状图案。环状部38具有矩形环状图案，该矩形环状图案具有在图2A中在Y方向上延伸的部分、以及在X的方向上延伸的部分。
即使在具有上述的结构的保护元件1C中，也能够与保护元件1同样地得到能够抑制面积的增大并使针对ESD的放电能力比以往更强的效果。
[第五实施方式]
图11是表示作为本发明的第五实施方式所涉及的半导体装置的保护元件1D的结构的俯视图。保护元件1D的第一导电部20以及第二导电部30的图案与第一实施方式所涉及的保护元件1不同。
在保护元件1D中，第一导电部20具有在图11中分别在Y方向上延伸的第一部分21、第二部分22。第一部分21以及第二部分22在图11中在X方向上彼此分离地并列设置。在图11中在X方向上延伸的第一导电部20的第四部分24与第一部分21以及第二部分22各自的一端连接。在图11中在X方向上延伸的第一导电部20的第五部分25与第一部分21以及第二部分22各自的另一端连接。这样，在保护元件1D中，第一导电部20具有简单的矩形环状图案。
第二导电部30在图11中具有在Y方向上延伸的第一岛部31。第一岛部31设置于第一导电部20的第一部分21与第二部分22之间。即，第一岛部31夹在第一导电部20的第一部分21与第二部分22之间，并与它们双方对置。第一岛部31通过包围第一岛部31的外周的绝缘体40而与第一导电部20绝缘分离。第二导电部30还包括环状部38，该环状部38具有包围第一导电部20的外周的环状的图案。
即使在具有上述的结构的保护元件1D中，也能够与保护元件1同样地得到能够抑制面积的增大并使针对ESD的放电能力比以往更强的效果。
以上，虽然对本发明的实施方式所涉及的半导体装置的结构进行了示例，但本发明并不限定于上述的各实施方式所涉及的半导体装置的结构。即，本发明所涉及的半导体装置只要包括第一导电部以及第二导电部即可，上述第一导电部具有分别具有第一导电型且在第一方向上延伸，并且在与第一方向交叉的第二方向上彼此分离地并列设置的多个部分，上述第二导电部具有分别具有与第一导电型不同的第二导电型且在第一方向上延伸，并且设置于第一导电部的在第二方向上彼此分离地并列设置的多个部分之间的至少一个岛部，也能够对上述的第一～第五实施方式所涉及的半导体装置的结构添加适当的改变。

Claims (7)

1.一种半导体装置，其特征在于，包括：
第一导电部，具有多个部分，所述多个部分分别具有第一导电型且在第一方向上延伸，所述多个部分在与所述第一方向交叉的第二方向上彼此分离地并列设置；以及
第二导电部，具有岛部，所述岛部设置于所述第一导电部的所述多个部分彼此之间，所述岛部具有与所述第一导电型不同的第二导电型且在所述第一方向上延伸，
所述第一导电部和所述第二导电部设置于具有所述第二导电型的阱内，
所述第一导电部经由杂质浓度比所述第一导电部低的所述第一导电型的低浓度区域与所述阱连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一导电部的所述多个部分是分别具有所述第一导电型且在所述第一方向上延伸且在所述第二方向上彼此分离地并列设置的至少三个部分，
所述第二导电部具有多个岛部，所述多个岛部分别设置于所述第一导电部的所述至少三个部分彼此之间，所述多个岛部具有所述第二导电型且在所述第一方向上延伸。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第二导电部还包括环状部，该环状部具有所述第二导电型且具有包围所述第一导电部的环状图案。
4.根据权利要求3所述的半导体装置，其特征在于，
所述环状部具有矩形环状图案，该矩形环状图案具有在所述第一方向上延伸的部分以及在所述第二方向上延伸的部分。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一导电部还包括：具有所述第一导电型且在所述环状部的内侧与所述环状部的在所述第二方向上延伸的部分对置的在所述第二方向上延伸的部分。
6.根据权利要求1所述的半导体装置，其特征在于，
所述第一导电部具有格子状图案，该格子状图案由分别具有所述第一导电型并在所述第一方向上延伸且在所述第二方向上彼此分离地并列设置的至少三个部分、以及分别与所述至少三个部分交叉的多个部分构成，
所述第二导电部具有多个岛部，所述多个岛部分别设置于所述第一导电部的所述格子状图案中的各格子的内侧，所述多个岛部具有所述第二导电型且在所述第一方向上延伸。
7.一种半导体装置，其特征在于，包括：
第一保护元件，具备第一导电部以及第二导电部，所述第一导电部具有多个部分，所述多个部分分别具有第一导电型且在第一方向上延伸，所述多个部分在与所述第一方向交叉的第二方向上彼此分离地并列设置，所述第二导电部具有岛部，所述岛部设置于所述第一导电部的在所述第一方向上延伸的多个部分彼此之间，所述岛部具有与所述第一导电型不同的第二导电型且在所述第一方向上延伸；和
第二保护元件，具备第三导电部以及第四导电部，所述第三导电部具有多个部分，所述多个部分分别具有所述第二导电型且在第一方向上延伸，所述多个部分在所述第二方向上彼此分离地并列设置，所述第四导电部具有岛部，所述岛部设置于所述第三导电部的在所述第一方向上延伸的多个部分彼此之间，所述岛部具有所述第一导电型且在所述第一方向上延伸，
所述第一导电部和所述第二导电部设置于具有所述第二导电型的第一阱内，
所述第一导电部经由杂质浓度比所述第一导电部低的所述第一导电型的低浓度区域与所述第一阱连接，
所述第三导电部和所述第四导电部设置于具有所述第一导电型的第二阱内，
所述第三导电部经由杂质浓度比所述第三导电部低的所述第二导电型的低浓度区域与所述第二阱连接。
CN201710722942.4A 2016-08-31 2017-08-22 半导体装置 Active CN107799515B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016169911A JP6824667B2 (ja) 2016-08-31 2016-08-31 半導体装置
JP2016-169911 2016-08-31

Publications (2)

Publication Number Publication Date
CN107799515A CN107799515A (zh) 2018-03-13
CN107799515B true CN107799515B (zh) 2022-02-18

Family

ID=61243455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710722942.4A Active CN107799515B (zh) 2016-08-31 2017-08-22 半导体装置

Country Status (3)

Country Link
US (1) US10157903B2 (zh)
JP (1) JP6824667B2 (zh)
CN (1) CN107799515B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930747B2 (en) 2019-06-04 2021-02-23 Nxp B.V. Semiconductor device with an encircled electrode
CN118841454B (zh) * 2024-09-24 2024-12-10 西安交通大学 一种高压大电流金刚石横向肖特基二极管及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
US6097066A (en) * 1997-10-06 2000-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge protection structure for semiconductor devices
JP3237110B2 (ja) * 1998-03-24 2001-12-10 日本電気株式会社 半導体装置
US6750517B1 (en) * 2000-11-06 2004-06-15 Taiwan Semiconductor Manufacturing Company Device layout to improve ESD robustness in deep submicron CMOS technology
US7179691B1 (en) * 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US7582938B2 (en) * 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
JP4209432B2 (ja) * 2006-06-12 2009-01-14 Ｎｅｃエレクトロニクス株式会社 静電破壊保護装置
US8537514B2 (en) * 2007-08-08 2013-09-17 Sofics Bvba Diode chain with guard-band
US8164869B2 (en) * 2007-08-08 2012-04-24 Sofics Bvba Diode chain with a guard-band
US8390024B2 (en) * 2010-04-09 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuit
US8421181B2 (en) 2010-07-21 2013-04-16 International Business Machines Corporation Schottky barrier diode with perimeter capacitance well junction
KR101712629B1 (ko) * 2010-08-19 2017-03-06 삼성전자 주식회사 Ｅｓｄ 보호 소자와 그 제조 방법 및 그 보호 소자를 포함하는 전기전자장치
US8362564B2 (en) * 2010-08-20 2013-01-29 Intersil Americas Inc. Isolated epitaxial modulation device
JP2012049444A (ja) * 2010-08-30 2012-03-08 Elpida Memory Inc 保護回路および半導体装置
US8906751B2 (en) * 2011-01-06 2014-12-09 International Business Machines Corporation Silicon controlled rectifiers (SCR), methods of manufacture and design structures
US8476736B2 (en) * 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes
US8525300B2 (en) * 2011-09-29 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Tunable ESD protection device
US9324701B2 (en) * 2014-02-11 2016-04-26 Silicon Laboratories Inc. Diode circuit layout topology with reduced lateral parasitic bipolar action
JP2016035952A (ja) * 2014-08-01 2016-03-17 ラピスセミコンダクタ株式会社 半導体素子および半導体装置
TWI704670B (zh) * 2016-05-09 2020-09-11 聯華電子股份有限公司 具有靜電放電防護功能的半導體元件

Also Published As

Publication number Publication date
JP2018037536A (ja) 2018-03-08
US10157903B2 (en) 2018-12-18
CN107799515A (zh) 2018-03-13
US20180061821A1 (en) 2018-03-01
JP6824667B2 (ja) 2021-02-03

Similar Documents

Publication Publication Date Title
JP4209432B2 (ja) 静電破壊保護装置
TWI430432B (zh) 具有防靜電結構之功率半導體元件及其製作方法
US9548296B2 (en) Semiconductor electrostatic protection circuit device
JP2005354014A (ja) 静電気放電保護素子
US20110073914A1 (en) Semiconductor integrated circuit device
EP3021359B1 (en) Electrostatic discharge (esd) protection device
JP2008078361A (ja) 半導体集積回路装置
JP2008091687A (ja) 半導体集積回路装置
CN107799515B (zh) 半导体装置
KR101712629B1 (ko) Ｅｓｄ 보호 소자와 그 제조 방법 및 그 보호 소자를 포함하는 전기전자장치
WO2013038616A1 (ja) 半導体集積回路装置
US8232600B2 (en) Semiconductor integrated circuit
US7042028B1 (en) Electrostatic discharge device
US8866228B2 (en) Diode and electrostatic discharge protection circuit including the same
TWI835243B (zh) 半導體靜電保護器件
JP7048160B2 (ja) 半導体装置
JP6838504B2 (ja) 半導体装置および半導体回路装置
JP5297495B2 (ja) 静電気放電保護素子
WO2023167083A1 (ja) 半導体集積回路装置
US7285837B2 (en) Electrostatic discharge device integrated with pad
JP5310100B2 (ja) 静電気保護回路および半導体装置
JP2007019413A (ja) 保護回路用半導体装置
JP2012028380A (ja) 半導体装置
CN101154657B (zh) 静电放电防护电路的布局结构及其制造方法
KR100638887B1 (ko) 본딩패드용 정전기 방지소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant