[go: up one dir, main page]

CN106158926B - 半导体装置及其制作方法 - Google Patents

半导体装置及其制作方法 Download PDF

Info

Publication number
CN106158926B
CN106158926B CN201610313279.8A CN201610313279A CN106158926B CN 106158926 B CN106158926 B CN 106158926B CN 201610313279 A CN201610313279 A CN 201610313279A CN 106158926 B CN106158926 B CN 106158926B
Authority
CN
China
Prior art keywords
layer
semiconductor device
thickness
gate
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610313279.8A
Other languages
English (en)
Other versions
CN106158926A (zh
Inventor
杨竣杰
綦振瀛
李庚谚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Central University
Delta Electronics Inc
Original Assignee
National Central University
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Central University, Delta Electronics Inc filed Critical National Central University
Publication of CN106158926A publication Critical patent/CN106158926A/zh
Application granted granted Critical
Publication of CN106158926B publication Critical patent/CN106158926B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露的一实施方式提供一种半导体装置。该半导体装置，包含：一通道层、一AlxIn1‑xN层在该通道层之上且有一厚度t1、一反极化层在该AlxIn1‑xN层之上且有一厚度t2。该厚度需介于0.5×t1≦t2≦3×t1。本揭露的另一实施方式提供一种制造半导体装置的方法。该方法包括形成一通道层于一基板之上；形成一AlxIn1‑xN层在该通道层之上且有一厚度t1；形成一反极化层在该AlxIn1‑xN层之上且有一厚度t2。该厚度需介于0.5×t1≦t2≦3×t1。

Description

半导体装置及其制作方法
技术领域
本发明系关于一种半导体装置及其制作方法，特别系关于一种氮化物高电子迁移率电晶体(HEMT)及其制作方法。
背景技术
HEMT是用于高功率及/或高频率的装置。这些装置运用两半导体材料异质接触面之间不同能带所引发的自发性极化及压电极化效应来形成二维电子气(2DEG)。
氮化铝镓(AlGaN)和氮化镓(GaN)常被用在传统的HEMT装置。2DEG会随着AlGaN中铝含量的增加而增加。然而，因为AlGaN和GaN存在极大的晶格不匹配，Al含量的增加会导致在介面形成裂痕。另一HEMT装置实施方式使用氮化铝铟(AlInN)取代AlGaN，因为和AlGaN比较起来AlInN有许多优点：AlInN与GaN晶格匹配，因此裂痕或其他会降低HEMT装置效能的情形将不会发生；AlInN有较高的自发性极化及较高的不连续性导带能量，因此会增加在交界处产生的2DEG。
然而，以AlInN基的HEMT装置其电子移动率及崩溃电压仍次于AlGaN基的HEMT装置。因为氮化铝(AlN)与氮化铟(InN)其磊晶温度差异极大，使得制作出高品质AlInN层有困难。其所造成的合金散射和表面粗糙散射会降低电子移动率。除此之外，在AlInN层中的高自发性极化会增加穿隧电流并导致高漏电流及低崩溃电压。因此，急需一解决此AlInN基的HEMT装置问题的方法。
发明内容
本揭露提供一种半导体装置。该半导体装置包含一通道层，一AlxIn1-xN层在该通道层之上且有厚度t1，一反极化层在该AlxIn1-xN层之上且有厚度t2。该厚度需界于0.5×t1≦t2≦3×t1，且0＜x＜1。
根据本揭露的一些实施例，此半导体装置更包含：一栅极，其位于该反极化层之上；一源极和一漏极，其分别位于该栅极两端并位于该AlxIn1-xN层之上；一源极接触，其位于该源极之上；以及一漏极接触，其位于该漏极之上。
本揭露提供一种制造半版导体装置的方法。该方法包括形成一通道层于一基板之上；形成一AlxIn1-xN层在该通道层之上且有厚度t1；形成一反极化层在该AlxIn1-xN层之上且有厚度t2。该厚度需界于0.5×t1≦t2≦3×t1，且0＜x＜1。
根据本揭露的一些实施例，制作此半导体装置的方法更包含：形成一栅极于该反极化层之上；形成一源极及一漏极于该栅极两侧并且在AlxIn1-xN层之上；形成一源极接触于该源极之上；以及形成一漏极接触于该漏极之上。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1-4绘示根据一些实施例，半导体装置的剖面示意图；
图5绘示根据一实施例，一种制作半导体装置的方法的流程图。
其中，附图标记说明如下：
100：半导体装置
101：基板
102：缓冲层
103：通道层
104：间隙层
105：AlxIn1-xN层
106：反极化层
107：源极
108：漏极
109：栅极
110：源极接触
111：漏极接触
200：半导体装置
201：基板
202：缓冲层
203：通道层
204：间隙层
205：AlxIn1-xN层
206：反极化层
207：源极
208：漏极
209：栅极
210：源极接触
211：漏极接触
212：栅极场板
213：凹陷
300：半导体装置
301：基板
302：缓冲层
303：通道层
304：间隙层
305：AlxIn1-xN层
306：反极化层
307：源极
308：漏极
309：栅极
310：源极接触
311：漏极接触
312：源极场板
313：栅极场板
314a：第一部分绝缘层
314b：第二部份绝缘层
314：绝缘层
315：凹陷
400：半导体装置
401：基板
402：缓冲层
403：通道层
404：间隙层
405：AlxIn1-xN层
406：反极化层
407：源极
408：漏极
409：栅极
410：源极接触
411：漏极接触
412：源极场板
413：栅极场板
414a：第一部分绝缘层
414b：第二部分绝缘层
414：绝缘层
415：凹陷
具体实施方式
本揭露的特定实施例会伴随其示意图在此作更进一步的描述。本揭露可以不同形式实行之，并不限定于在此描述的实施例；反之，这些实施例是用来使本领域技术人员能对本揭露有更完整的了解。据此，本揭露并不限定于示意图中的相对大小、空间及排列。对于本领域技术人员而言，在此所提到的当一层形成在一基板或一其他层之＂上＂时，可能意指其直接形成在该基板或该其他层之上，也可能意指其形成在一间接层之上，而该间接层位于该基板或该其他层之上。
图1为一半导体装置100，其为一根据本发明的实施例。该半导体装置100包含一基板101、一缓冲层102、一通道层103、一间隙层104、一AlxIn1-xN层105及一反极化层106。在部份实施例中，该基板101可由不同材料所组成，例如：锗(Ge)、锗化硅(SiGe)、碳化硅(SiC)、硅(Si)、蓝宝石(sapphire)，或其组合。
该缓冲层102可被选择性的沉积在该基板之上。在部份实施例中，该缓冲层可由氮化镓(GaN)、氮化铝(AlN)、氮化镓铝(AlGaN)，或其组合。
该通道层103可被沉积在该缓冲层102之上。在部份实施例中，该通道层包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)、氮化铝镓(AlGaN)，或其组合。
在部份实施例中，一由氮化铝(AlN)所组成的间隙层104，其可被选择性沉积在该通道层103之上。该间隙层可减少合金散射效应并增加2DEG。在部份实施例中，该间隙层的厚度介于0.5纳米到2.5纳米之间。
一AlxIn1-xN层105沉积在间隙层104之上，其中0<x<1。
一反极化层106沉积在AlxIn1-xN层105之上。若无反极化层106，正电荷会在通道层103与AlxIn1-xN层105之间的介面形成，其在截止情况(off-state)时不会被其他的正电荷所平衡，只能被在栅极边缘的自由电荷所平衡，因此在栅氧化层(gate oxide)产生一个很强的表面电场。因此，半导体装置在低电压时就崩溃了。借着加上反极化层106，其产生的负电荷平衡了截止情况时的正电荷，因此降低表面电场，并提升崩溃电压[Zhongda Li andT.Paul Chow2013Jpn.J.Appl.Phys.52 08JN11]。
在部分实施例中，该反极化层106包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟(AlyIn1-yN)、氮化铝铟镓(AlInGaN)，或其组合，其中x>y。换句话说，当反极化层106是由AlyIn1-yN所组成时，其反极化层106中铝的含量低于AlxIn1-xN层105中铝的含量。该反极化层106所产生的极化场比该AlxIn1-xN层105所产生的极化场小且该反极化层106与该AlxIn1-xN层105的厚度比介于0.5到3之间。在部分实施例中，该反极化层106与该AlxIn1-xN层105的厚度比介于1到2之间。在部分实施例中，该反极化层106与该AlxIn1-xN层105的厚度比介于1.1到1.5之间。
该半导体装置100更进一步包含一源极107，一漏极108及一栅极109。一源极接触110形成在该源极107上方且一漏极接触111形成在该漏极108上方。在一些实施例中，源极107和漏极108可通过在一半导体层中掺杂N型杂质或P型杂质，例如硅(Si)、锗(Ge)或锗化硅(SiGe)，的方式而形成。在一些实施例中，该栅极109，该源极接触110以及该漏极接触111系分别包含镍(Ni)、铝(Al)、钛(Ti)、金(Au)、钨(W)、氮化钛(TiN)，或其组合。值得注意的是，2DEG会形成在AlxIn1-xN层105与通道103之间。
图2为一半导体装置200，其为一根据本发明的实施例。半导体装置200与半导体装置100的差别在于半导体装置200更包含一凹陷213于该反极化层206之间，且一栅极209位于该凹陷之中。在部份实施例中，该基板201可由不同材料所组成，例如：锗(Ge)、锗化硅(SiGe)，碳化硅(SiC)、硅(Si)、蓝宝石(sapphire)，或其组合。一缓冲层202可被选择性的沉积在该基板201之上。在部份实施例中，该缓冲层202包含氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)，或其组合。一通道层203可被沉积在该缓冲层202之上。在部份实施例中，该通道层203可由氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)、氮化铝镓(AlGaN)，或其组合。在部份实施例中，一由氮化铝(AlN)所组成之间隙层204，其可被选择性沉积在该通道层203之上。该间隙层204可减少合金散射效应并增加2DEG。在部份实施例中，该间隙层204的厚度介于0.5纳米到2.5纳米之间。一AlxIn1-xN层205沉积在该间隙层204之上，其中0<x<1。一反极化层206沉积在该AlxIn1-xN层205之上。在一些实施例中，该反极化层206包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟(AlyIn1-yN)、氮化铝铟镓(AlInGaN)，或其组合，其中x>y。换句话说，当反极化层206是由AlyIn1-yN所组成时，其反极化层206中铝的含量低于AlxIn1-xN层205中铝的含量。该反极化层206所产生的极化场比该AlxIn1-xN层205所产生的极化场小且该反极化层206与该AlxIn1-xN层205的厚度比介于0.5到3之间。在部分实施例中，该反极化层206与该AlxIn1-xN层205的厚度比介于1到2之间。在部分实施例中，该反极化层206与该AlxIn1-xN层205的厚度比介于1.1到1.5之间。
在该反极化层206中更包含一凹陷213。一栅极209形成于该AlxIn1-xN层205之上。在该栅极209两侧分别形成一源极207及一漏极208，其皆位于AlxIn1-xN层105之上。一源极接触210形成在该源极207上方且一漏极接触211形成在该漏极208上方。在一些实施例中，源极207和漏极208可通过在一半导体层中掺杂N型杂质或P型杂质，例如硅(Si)、锗(Ge)或锗化硅(SiGe)，的方式而形成。在一些实施例中，该栅极209、该源极接触210以及该漏极接触211可分别包含镍(Ni)、铝(Al)、钛(Ti)、金(Au)、钨(W)、氮化钛(TiN)，或其组合。形成一栅极场板212，其连接至该栅极209的侧壁。
图3为一半导体装置300，其为一根据本发明的实施例。该半导体装置300与该半导体装置100的差别在于该半导体装置300更包含一源极场板312、一栅极场板313和包覆住一栅极309及一栅极场板的一绝缘层314。在部份实施例中，一基板301可由不同材料所组成，例如：锗(Ge)、锗化硅(SiGe)、碳化硅(SiC)、硅(Si)、蓝宝石(sapphire)，或其组合。一缓冲层302可被选择性的沉积在该基板301之上。在部份实施例中，该缓冲层302包含氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)，或其组合。一通道层303可被沉积在该缓冲层302之上。在部份实施例中，该通道层303可由氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)、氮化铝镓(AlGaN)，或其组合。在部份实施例中，一由氮化铝(AlN)所组成之间隙层304，其可被选择性沉积在该通道层303之上。该间隙层304可减少合金散射效应并增加2DEG。在部份实施例中，该间隙层304的厚度介于0.5纳米到2.5纳米之间。一AlxIn1-xN层305沉积在该间隙层304之上，其中0<x<1。一反极化层306沉积在AlxIn1-xN层305之上。在一些实施例中，该反极化层306包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟(AlyIn1-yN)、氮化铝铟镓(AlInGaN)，或其组合，其中x>y。换言之，当该反极化层306是由氮化铝铟(AlyIn1-yN)所组成时，其中反极化层306中铝的含量比AlxIn1-xN层305中铝的含量还低。该反极化层306所产生的极化场比该AlxIn1-xN层305所产生的极化场小且该反极化层306与该AlxIn1-xN层305的厚度比介于0.5到3之间。在部分实施例中，该反极化层306与该AlxIn1-xN层305的厚度比介于1到2之间。在部分实施例中，该反极化层306与该AlxIn1-xN层305的厚度比介于1.1到1.5之间。
半导体装置300更进一步包含一源极307、一漏极308、一栅极309、一源极接触310、一漏极接触311、一源极场板312、一栅极场板313和一绝缘层314。该绝缘层314包含一第一部份绝缘层314a及一第二部份绝缘层314b。该第一部份绝缘层314a形成于该反极化层306之上且包含一凹陷315，且该栅极309位于该凹陷315之中。该栅极场板313形成于该反极化层306之上且与该栅极309的侧壁相连接。该第二部份绝缘层314b覆盖住该栅极309及该栅极场板313。
该源极307及该漏极308形成在该栅极309的两侧，并且位于AlxIn1-xN层305之上。一源极接触310形成在该源极307上方且一漏极接触311形成在该漏极308上方。一源极场板312形成在该栅极309之上且和该源极接触310有物理性接触。在一些实施例中，源极307和漏极308可通过在一半导体层中掺杂N型杂质或P型杂质，例如硅(Si)、锗(Ge)或锗化硅(SiGe)，的方式而形成。在一些实施例中，该栅极309，该源极接触310以及该漏极接触311可分别包含镍(Ni)、铝(Al)、钛(Ti)、金(Au)、钨(W)、氮化钛(TiN)，或其组合。该绝缘层314可由二氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化钛(TiO2)，或其组合。
图4为一半导体装置400，其为一根据本发明的实施例。该半导体装置400与该半导体装置300的差别在于该半导体装400更包含一凹陷415于一反极化层406之中。一栅极409位于该凹陷415之中，且一部分第一部份绝缘层414a填入该凹陷415的侧边与底部。该半导体装置400更包含一基板401，其可由不同材料所组成，例如：锗(Ge)、锗化硅(SiGe)、碳化硅(SiC)、硅(Si)、蓝宝石(sapphire)，或其组合。一缓冲层402可被选择性的沉积在该基板401之上。在部份实施例中，该缓冲层402可由氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)，或其组合。一通道层403可被沉积在该缓冲层402之上。在部份实施例中，该通道层403包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)、氮化铝镓(AlGaN)，或其组合。在部份实施例中，一由氮化铝(AlN)所组成的间隙层404，其可被选择性沉积在该通道层403之上。该间隙层404可减少合金散射效应并增加2DEG。在部份实施例中，该间隙层404的厚度介于0.5纳米到2.5纳米之间。一AlxIn1-xN层405沉积在该间隙层404之上，其中0<x<1。一反极化层406沉积在AlxIn1-xN层405之上。在一些实施例中，该反极化层406包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟(AlyIn1-yN)、氮化铝铟镓(AlInGaN)，或其组合，其中x>y。换言之，当该反极化层406是由氮化铝铟(AlyIn1-yN)所组成时，其中反极化层406中铝的含量比AlxIn1- xN层305中铝的含量还低。该反极化层406所产生的极化场比该AlxIn1-xN层405所产生的极化场小且该反极化层406与该AlxIn1-xN层405的厚度比介于0.5到3之间。在部分实施例中，该反极化层406与该AlxIn1-xN层405的厚度比介于1到2之间。在部分实施例中，该反极化层406与该AlxIn1-xN层405的厚度比介于1.1到1.5之间。
该半导体装置400更包含一源极407、一漏极408、一栅极409、一源极接触410、一漏极接触411、一源极场板412、一栅极场板413和一绝缘层414。该绝缘层414包含一第一部份绝缘层414a及一第二部份绝缘层414b。该反极化层406包含一凹陷415。一栅极409位于该凹陷415之中且一部分的该第一部份绝缘层414a填入该凹陷415的侧壁与底部。形成该栅极场板413于该反极化层406之上，且其与该栅极409的侧壁相连接。该第二部份绝缘层414b覆盖住该栅极409及该栅极场板413。该源极407及该漏极408分别形成在该栅极409两侧及该AlxIn1-xN层405之上。一源极接触410形成在该源极407上方且一漏极接触311形成在该漏极408上方。除此之外，一源极场板412形成在该栅极409之上且和该源极接触410有物理性接触。在一些实施例中，源极407和漏极408可通过在一半导体层中掺杂N型杂质或P型杂质，例如硅(Si)、锗(Ge)或锗化硅(SiGe)，的方式而形成。在一些实施例中，该栅极409，该源极接触410以及该漏极接触411可分别包含镍(Ni)、铝(Al)、钛(Ti)、金(Au)、钨(W)、氮化钛(TiN)，或其组合。该绝缘层414包含二氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化钛(TiO2)，或其组合。
在一特定实施例中，其结果是量测自半导体装置100，其包含一基板101；一缓冲层102，其由AlN/AlGaN复合层所组成且厚度约为1.25微米；一通道层103，其由GaN层所组成且厚度约为2.5微米；一间隙层104，其由AlN层所组成且厚度约为1纳米；一AlxIn1-xN层105，其由一Al0.89In0.11N层所组成且厚度约为10纳米；一反极化层106，其由一GaN层所组成且厚度为0、5、13、26纳米。值得注意的是在本发明中该反极化层106的厚度厚于典型AlInN基的HEMT的反极化层的厚度(2到3纳米)。
借着增加反极化层106的厚度，该半导体装置会降低表面电场，提升AlxIn1-xN层105的导带(conduction band)并且有效的防止电子被困在AlxIn1-xN层105之中。这些特征不仅使得该半导体装置增加了电子移动率及崩溃电压并且降低漏电流和动态导通电阻比值(dynamic Ron ratio)。
该半导体装置若无反极化层106，其AlxIn1-xN层的能带最大值为2eV，然而该能带会随着反极化层106厚度的增加而提升。当反极化层106的厚度为5、13、26纳米时，AlxIn1-xN层的能带最大值会被提升到4eV。
该半导体装置的传输特性透过范德堡霍尔(van der Pauw Hall)测量取得。在AlxIn1-xN层105之上的反极化层106会形成反极化电场，因此当反极化层106的厚度增加时，导带会提升并且2DEG浓度会降低(表1)。当反极化层106厚度为0、5、13和26纳米时，半导体装置的2DEG浓度分别是2.76×1013、2.32×1013、1.74×1013和1.59×1013cm-2。当反极化层106厚度为0、5、13和26纳米且在室温时，半导体装置的电子移动率分别是780、974、1330和1320cm2/Vs，其随着反极化层厚度的增加而增加，而且在厚度为13纳米时达到饱合(表1)。当反极化层106厚度为0、5、13和26纳米时，半导体装置的片电阻值(Rsh)分别是290、276、271和299Ω/sq，其值皆相对低于以AlGaN基的HEMT(表1)。
表1
当反极化层106厚度为0、5、13、26纳米时，半导体装置的崩溃电压分别为72、89、116和172V。关闭状态漏电流(off-state leakage current)，其主要被栅极漏电流所主导，会随着反极化层厚度的增加而减少。
HEMT装置的动态导通电阻比值(Dynamic Ron ratio)会随着反极化层厚度增加而减少。该半导体装置在关闭状态且通以漏极电压10毫秒下，处于受压状态。接着对此装置施加偏压使之处于导通状态的线性区下4毫秒，以观察其导通电阻值的变化。动态导通电阻比值定义为在导通偏压状态下100微秒时的导通电阻值与静态导通电阻值的比值。动态导通电阻值为一重要开关性能指标，其反映了电荷被元件缺陷捕捉的行为，其被捕捉的行为可能发生在表面、AlxIn1-xN层、反极化层、交界面或者缓冲层。较高的受压电压会导致较高的动态导通电阻比值，较厚的反极化层会导致栅极附近较低的电场及较小的动态导通电阻比值。该半导体装置在无反极化层且经过一40V受压后，其动态导通电阻比值为20，然而当反极化层厚度为5、13、26纳米时，其动态导通电阻比值分别显著下降到2.3、2.1和1.7(表1)。
图5为一制造该半导体装置100的流程图。制造该半导体装置100的方法开始于步骤501并且结束于步骤507。在步骤501，一缓冲层102形成于一基板101之上。在步骤502，一通道层103形成于该缓冲层102之上。在步骤503，一间隙层104选择性形成于该通道层103之上。在步骤504，一AlxIn1-xN层105形成于该选择性形成的间隙层104之上。在步骤505，一反极化层106形成于该AlxIn1-xN之上。前述半导体层(包括缓冲层102、通道层103、间隙层104、AlxIn1-xN层105、反极化层106)是通过有机金属化学气相沉积法(MOCVD)所沉积制程的。在步骤506，一源极107及一漏极108形成在该AlxIn1-xN层之上且一源极接触110及一漏极接触111分别形成在该源极107及该漏极108之上。该源极107及该漏极108可通过磊晶(epitaxy)和离子布植(ion implantation)形成。最后，在步骤507，一栅极109形成在该反极化层106之上并且使的该源极107及该漏极108位于该栅极109的两侧。该栅极109可以任何沉积方式形成。
形成此结构的材料已在前面提及，因此为了简化，不在此赘述。
制作该半导体装置200的方法和制作该半导体装置100的方法相似，其在步骤506之后开始有差异。在步骤506之后，在该反极化层206中形成一凹陷213，并且使的该源极207及该漏极208位于该凹陷213的两侧。之后，一栅极209形成在该凹陷213之中，且形成一栅极场板212，其连接该栅极209的侧壁。该凹陷213可由光微影与蚀刻技术形成。
制作半导体装置300的方法和制作半导体装置100的方法相似，其在步骤506之后开始有差异。在步骤506之后，一第一部份绝缘层314a沉积在该反极化层306之上且包含一凹陷315。使该源极307及该漏极308位于该凹陷315的两侧且一栅极309插入该凹陷315之中。一栅极场板313位于该反极化层306之上且与该栅极309的侧壁相连接。一第二部份绝缘层314b更包围住该栅极309及该栅极场板313。最后，一源极场板312形成在该栅极309之上与并且与该源极接触310有物理性接触。
制作半导体装置400的方法和制作该半导体装置300的方法相似，其在步骤506之后开始有差异。在步骤506之后，该反极化层406包含一凹陷415。一栅极409位于该凹陷415中且部分该第一部份绝缘层414a填入该凹陷415的侧壁及底部。该凹陷415可由光微影与蚀刻技术形成。形成一栅极场板413于该反极化层406之上且其与该栅极409的侧壁相连接。一第二部份绝缘层414b包围住于该栅极409及该栅极场板413。最后，形成一源极场板412于该栅极409之上且其与该源极接触410有物理性接触。
本揭露有很多优点胜过已经存在的半导体装置。当该反极化层及该AlxIn1-xN层有此厚度比时，该半导体装置会降低表面电场、提升AlxIn1-xN层的导带，并且有效地防止电子被困住在AlxIn1-xN层。这些特性不仅增加了该半导体的电子移动率及崩溃电压，也降低了该半导体的漏电流及动态导通电阻比值。
虽然本揭露用相当详细的特定实施例为例，但仍有存在其他实施例的可能性。因此，请求项的范围并不限定于所描述的实施例。
对于本领域技术人员，不同的修正及变化皆可运用在本揭露中而不脱离本发明的范围或精神。鉴于上述的情况，本揭露所保护的内容包含本揭露所提供的实施例及其修正或变化，当其落入权利要求的范围之内时。

Claims (20)

1.一种半导体装置，其包含：
一通道层；
一AlxIn1-xN层，其位于该通道层之上且具有一厚度t1，以及
一反极化层，其位于该AlxIn1-xN层之上且具有一厚度t2，其中，0.5×t1≦t2≦3×t1且0＜x＜1。
2.根据权利要求1所述的半导体装置，其中该通道层包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)、氮化铝镓(AlGaN)，或其组合。
3.根据权利要求1所述的半导体装置，其中该反极化层包含氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝铟(AlyIn1-yN)、氮化铝铟镓(AlInGaN)，或其组合。
4.根据权利要求3所述的半导体装置，其中x>y。
5.根据权利要求1所述的半导体装置，其中该反极化层的极化场小于该AlxIn1-xN层的极化场。
6.根据权利要求1所述的半导体装置，还包含一由AlN组成的间隙层，其介于该通道层与该AlxIn1-xN层之间并且具有一厚度t3，其中t3介于0.5纳米与2.5纳米之间。
7.根据权利要求1所述的半导体装置，还包含：
一栅极，其位于该反极化层之上；
一源极和一漏极，其分别位于该栅极两端并位于该AlxIn1-xN层之上；
一源极接触，其位于该源极之上；以及
一漏极接触，其位于该漏极之上。
8.根据权利要求7所述的半导体装置，其中该栅极包含镍、铝、钛、金、钨、氮化钛，或其组合。
9.根据权利要求7所述的半导体装置，其中该源极接触及该漏极接触系分别包含镍、铝、钛、金、钨、氮化钛，或其组合。
10.根据权利要求7所述的半导体装置，还包含一凹陷于该反极化层之中，且该栅极位于该凹陷之中。
11.根据权利要求7所述的半导体装置，还包含一栅极场板于该反极化层之上且与该栅极的侧壁相连接。
12.根据权利要求7所述的半导体装置，还包含一源极场板于该栅极之上且与该源极接触有物理性接触。
13.根据权利要求11所述的半导体装置，还包含一绝缘层包围该栅极及该栅极场板且其包含二氧化硅、氮化硅、氧化铝、二氧化铪、二氧化钛，或其组合。
14.根据权利要求13所述的半导体装置，还包含一凹陷于该反极化层之中，其中该栅极与部分该绝缘层填入该凹陷之中。
15.根据权利要求1所述的半导体装置，其中
一缓冲层由一氮化铝/氮化镓铝(AlN/AlGaN)复合层组成并且厚度为1.25微米；
该通道层由一氮化镓(GaN)层组成并且厚度为2.5微米；
一间隙层由一氮化铝(AlN)层组成并且厚度为1纳米；
该AlxIn1-xN层由一Al0.89In0.11N层组成并且厚度为10纳米；以及
该反极化层由一GaN层组成并且厚度为5到26纳米。
16.一种制造一半导体装置的方法，其包含：
形成一通道层于一基板之上；
形成一AlxIn1-xN层于该通道层之上，且该AlxIn1-xN层厚度为t1；以及
形成一反极化层于该AlxIn1-xN层之上，且该反极化层厚度为t2，其中0.5×t1≦t2≦3×t1且0＜x＜1。
17.根据权利要求16所述的方法，还包含：
形成一栅极于该反极化层之上；
形成一源极及一漏极于该栅极两侧并且在AlxIn1-xN层之上；
形成一源极接触于该源极之上；以及
形成一漏极接触于该漏极之上。
18.根据权利要求17所述的方法，还包含形成一凹陷于该反极化层之中，且该栅极位于该凹陷之中。
19.根据权利要求17所述的方法，还包含形成一源极场板于该栅极之上并且与该源极接触有物理性接触。
20.根据权利要求17所述的方法，还包含形成一栅极场板于该反极化层之上且其和该栅极的侧壁相连接。
CN201610313279.8A 2015-05-12 2016-05-12 半导体装置及其制作方法 Expired - Fee Related CN106158926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562160142P 2015-05-12 2015-05-12
US62/160,142 2015-05-12

Publications (2)

Publication Number Publication Date
CN106158926A CN106158926A (zh) 2016-11-23
CN106158926B true CN106158926B (zh) 2019-05-07

Family

ID=57277834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610313279.8A Expired - Fee Related CN106158926B (zh) 2015-05-12 2016-05-12 半导体装置及其制作方法

Country Status (3)

Country Link
US (1) US10283631B2 (zh)
CN (1) CN106158926B (zh)
TW (1) TWI621265B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
CN107293576B (zh) * 2017-06-23 2020-06-30 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
WO2019066871A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GALLIUM NITRIDE TRANSISTORS WITH MULTIPLE THRESHOLD VOLTAGES AND METHODS OF MAKING SAME
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
TWI701836B (zh) * 2019-07-26 2020-08-11 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其製造方法
US11398546B2 (en) * 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
US20250159960A1 (en) * 2023-11-13 2025-05-15 Finwave Semiconductor, Inc. Iii-nitride transistor with high n doping in access region

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663759A (zh) * 2007-03-30 2010-03-03 皮科吉加国际公司 具有改进的欧姆接触的电子器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US20120315742A1 (en) 2011-06-08 2012-12-13 Sumitomo Electric Industries, Ltd. Method for forming nitride semiconductor device
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP6318474B2 (ja) 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663759A (zh) * 2007-03-30 2010-03-03 皮科吉加国际公司 具有改进的欧姆接触的电子器件

Also Published As

Publication number Publication date
US10283631B2 (en) 2019-05-07
TWI621265B (zh) 2018-04-11
CN106158926A (zh) 2016-11-23
US20160336436A1 (en) 2016-11-17
TW201709513A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN106158926B (zh) 半导体装置及其制作方法
JP6498865B2 (ja) ヘテロ構造パワートランジスタおよびヘテロ構造半導体装置を作製する方法
CN103972284B (zh) 半导体器件
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
CN104269434B (zh) 一种高电子迁移率晶体管
CN102683394B (zh) 一种增强型器件及其制造方法
TWI512993B (zh) 電晶體與其形成方法與半導體元件
JP5203725B2 (ja) Ｉｉｉ族窒化物パワー半導体デバイス
CN101002332A (zh) 半导体器件
CN110061053A (zh) 一种增强型半导体晶体管及其制备方法
CN104051523A (zh) 一种低欧姆接触电阻的半导体器件及其制作方法
CN104377240A (zh) 半导体器件和制造半导体器件的方法
CN106463526B (zh) 具有钝化的三价氮化物层的半导体结构及其制造方法
TW201838186A (zh) 高電子遷移率電晶體
CN116325093A (zh) 具有增强型氮化镓晶体管的电子器件及其制作方法
CN107431021A (zh) 氮化物半导体场效应晶体管
CN111834439A (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
CN106158952A (zh) 一种高电子迁移率晶体管及制备方法
CN111584628A (zh) 增强型GaN HEMT器件及其制备方法
TWI670851B (zh) 半導體功率元件
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
CN106449748A (zh) 一种氮化镓基高电子迁移率晶体管外延结构
CN110875379B (zh) 一种半导体器件及其制造方法
CN110875381B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190507

CF01 Termination of patent right due to non-payment of annual fee