[go: up one dir, main page]

CN102683394B - 一种增强型器件及其制造方法 - Google Patents

一种增强型器件及其制造方法 Download PDF

Info

Publication number
CN102683394B
CN102683394B CN201210112988.1A CN201210112988A CN102683394B CN 102683394 B CN102683394 B CN 102683394B CN 201210112988 A CN201210112988 A CN 201210112988A CN 102683394 B CN102683394 B CN 102683394B
Authority
CN
China
Prior art keywords
layer
gallium nitride
nitride
manufacturing
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210112988.1A
Other languages
English (en)
Other versions
CN102683394A (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jingzhan Semiconductor Co., Ltd.
Original Assignee
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd filed Critical SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority to CN201210112988.1A priority Critical patent/CN102683394B/zh
Publication of CN102683394A publication Critical patent/CN102683394A/zh
Priority to PCT/CN2013/073434 priority patent/WO2013155930A1/zh
Priority to US14/394,649 priority patent/US9269800B2/en
Application granted granted Critical
Publication of CN102683394B publication Critical patent/CN102683394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343Gate regions of field-effect devices having PN junction gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型器件及其制造方法。根据本发明的一个方面的增强型器件,通过将势垒层设计成三明治结构,三明治结构的中间层作为栅极区选择性刻蚀的停止层,并通过在栅极区域选择性生长p型氮化物,耗尽栅极下异质结处的二维电子气,从而实现增强型的氮化镓器件。同时本发明还提出了上述增强型器件的制造方法。

Description

一种增强型器件及其制造方法
技术领域
本发明属于微电子技术领域,涉及一种增强型器件,以及该器件的制造方法,尤其是是通过选择性生长p型氮化物的方法来实现增强型器件。
背景技术
半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点,已经成为目前的研究热点。在电子器件方面,氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件,因此氮化镓基电子器件具有很好的应用前景。
由于AlGaN/GaN异质结构中存在较强的二维电子气,通常采用AlGaN/GaN异质结形成的高电子迁移率晶体管(High Electron MobilityTransistor;HEMT)为耗尽型器件,对于增强型器件则不易实现。而在许多地方耗尽型器件的应用又具有一定的局限性,比如在功率开关器件的应用中,需要增强型(常关型)开关器件。增强型氮化镓开关器件主要用于高频器件、功率开关器件和数字电路等,它的研究具有十分重要的意义。
实现增强型氮化镓开关器件,需要找到合适的方法来降低零栅压时栅极下方的沟道载流子浓度。一种方法是在栅极处采用刻蚀结构,局部减薄栅极下面的铝镓氮层的厚度,达到控制或降低栅极下二维电子气浓度的目的,如图1所示,缓冲层1、氮化镓层2、铝镓氮层3分别位于衬底10上,栅极4、源极5以及漏极6分别位于铝镓氮层3上,其中在栅极4下方铝镓氮层被局部刻蚀,从而减薄了栅极区的铝镓氮层厚度。第二种方法是在栅极下面选择性保留p型氮化物,通过p型氮化物(Al)GaN来提拉铝镓氮/氮化镓异质结处得费米能级,形成耗尽区,从而实现增强型器件,如图2所示,在栅极4’下方通过选择性保留了局部p型氮化物7。
但是,这两种方法都有一定的不足之处。在第一种方法中,阈值电压一般在0V-1V左右,未达到应用的阈值电压3V-5V,为了达到较高的阈值电压,还需要增加额外的介质层,如原子层沉积的三氧化二铝,但是,这个介质层与铝镓氮表面的界面态如何控制,是一个悬而未决的大问题。在第二种方法中,需要选择性刻蚀掉除了栅极下面以外的所有区域,如何实现刻蚀厚度的精确控制,也是非常具有挑战性的,另外,由于刻蚀中带来的缺陷,以及p型铝镓氮中残余的镁原子,会引起严重的电流崩塌效应。还有就是由于空穴密度的不足(一般而言,p型氮化镓中空穴的浓度不会超过1E18/cm3),铝镓氮/氮化镓异质结中的二维电子气的密度会受到很大的限制。如果二维电子气中电子的密度过高,就无法实现增强型的器件了,所以增强型器件的铝镓氮/氮化镓异质结中,铝的含量通常低于20%,如15%左右。
发明内容
有鉴于此,本发明的目的在于提供一种采用氮化镓半导体材料形成异质结的增强型器件及其制造方法,该增强型器件可以避免在上述第二种方法中,,因刻蚀p型氮化物工艺带来的缺陷问题会引起电流崩塌效应。同时,此发明可以实现对增强型器件的阈值电压的精确控制。
根据本发明的一个目的提出的一种增强型器件,该增强型器件包括
衬底;
在衬底上形成的外延多层结构,所述外延多层结构从衬底方向依次包括成核层、缓冲层、异质结结构层、第二氮化镓层、氮化物过渡层和介质层,其中所述异质结结构层包括氮化镓沟道层和具有三明治结构的势垒层,所述三明治结构的中间层为第一氮化镓层;所述栅极包括栅极金属层和位于该栅极金属层下方的p型氮化物层,其中所述p型氮化物层嵌置于所述外延多层结构中,该p型氮化物的底部触及所述三明治结构的第一氮化镓层,顶部不超过所述氮化物过渡层。
以及在外延多层结构上形成的栅极区。
优选的,在所述势垒层和氮化镓沟道层之间,还设有氮化铝层。
优选的,所述三明治结构靠近氮化镓沟道层的第一外夹层为铝镓氮层或铝铟镓氮层中的一种,远离氮化镓沟道层的第二外夹层为铝镓氮层或铝铟镓氮层中的一种。
优选的,所述第一外夹层中的铝含量小于30%,厚度小于10nm。
优选的,所述第一外夹层层中的铝含量小于20%,厚度小于15nm。
优选的,所述第二氮化镓层的厚度大于10nm。
优选的、所述第二氮化镓层可以是非掺杂、n型掺杂或n型局部掺杂。
优选的,所述栅极金属层为T型。
优选的,所述p型氮化物为铝铟镓氮、铟镓氮或氮化镓。
优选的,所述衬底为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种。
优选的,所述介质层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种,或者是其任意组合。
根据本发明的另一目的提出的上述增强型器件的制造方法,包括步骤:
1)在衬底材料上先后形成成核层、缓冲层、氮化镓沟道层、第一外夹层层、第一氮化镓层、第二外夹层、第二氮化镓层、氮化物过渡层以及介质层,形成外延多层结构;
2)以上所述第一氮化镓层为刻蚀停止层,对所述外延多层结构进行局部刻蚀,露出该第一氮化镓层,形成栅极区;
3)在所述栅极区中,以上所述介质层为掩模层,通过选择性生长,形成一层p型氮化物层,所述p型氮化物层的底部触及所述第一氮化镓层,顶部不超过所述氮化物过渡层;
4)在所述栅极区上沉积栅极金属层,形成栅极。
优选的,在所述势垒层和氮化镓沟道层之间,还设有氮化铝层。
优选的,所述三明治结构靠近氮化镓沟道层的第一外夹层为铝镓氮层或铝铟镓氮层中的一种,远离氮化镓沟道层的第二外夹层为铝镓氮层或铝铟镓氮层中的一种。
在本发明中,通过在栅极区的选择性刻蚀和选择性生长,实现了对阈值电压的严格控制。另外,由于使用选择性生长的方法,而没有采用等离子处理的方法,所以大大减少了刻蚀和注入对材料造成的损伤,工艺重复性好,器件的稳定性和可靠性更高。
附图说明
图1为现有技术中在栅极处局部减薄铝镓氮层厚度的增强型器件结构示意图。
图2为现有技术中在栅极下面选择性保留p型氮化物的增强型器件结构示意图。
图3为本发明的第一实施方式的增强型器件的结构示意图。
图4为本发明的第二实施方式的增强型器件的结构示意图。
图5A-5D为本发明的第一实施方式的增强型器件的制造方法步骤状态图。
图6A-6D为本发明的第二实施方式的增强型器件的制造方法步骤状态图。
图7为随铝镓氮层厚度变换的能带图。
图8为铝含量达30%的铝镓氮层的厚度对能带图的影响情况。
图9对表面氮化镓层厚度的影响进行计算时假设的外延层结构图。
图10为有氮化铝插入层的表面氮化镓层厚度的影响计算结果。
具体实施方式
正如背景技术中所言,氮化镓材料在运用到增强型器件中的时候,需要控制零栅压时沟道中的载流子浓度。然而现有的工艺中,减薄栅极下方的铝镓氮层的厚度,会引起阈值电压的降低,而在栅极下方保留一层p型氮化物,会因为刻蚀源漏区域的p型氮化物引入缺陷问题,引起电流崩塌。
因此,本发明为了解决上述两个问题导致的在增强型器件中阈值电压难以控制的问题,提出了一种通过在栅极下方选择性生长一层p型氮化物,取代原先的局部刻蚀工艺,从而避免在局部刻蚀工艺中容易引入的缺陷问题,达到精确控制阈值电压的目的。
下面,将通过具体实施方式,对本发明的技术方案做详细介绍。
请参见图3,图3是本发明第一实施方式下增强型器件的结构示意图。如图所示,本发明的增强型器件该增强型器件包括衬底10、在衬底上形成的外延多层结构20,以及在外延多层结构上形成的栅极区。
所述衬底10可以为为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种。
所述外延多层结构20从衬底10方向依次包括:
成核层21:该成核层21影响上方异质结材料的晶体质量、表面形貌以及电学性质等参数。该成核层21随着不同的衬底材料20而变化,主要起到匹配衬底材料和异质结结构中的半导体材料层的作用。
缓冲层22:即起到粘合接下来需要生长的半导体材料层的作用,又可以保护衬底材料20不被一些金属离子侵入。在本发明中,该缓冲层22为铝含量可控的氮化镓层(Al)GaN。
氮化镓沟道层23:该氮化镓沟道层23和位于上方的具有三明治结构的势垒层一起形成异质结结构,该氮化镓沟道层23提供二维电子气运动的沟道,该三明治结构则起到势垒的作用。在该三明治结构中,夹在第一外夹层24和第二外夹层26之间的中间层为第一氮化镓层25,所述第一氮化镓层25是本发明的一个创新之处,该第一氮化镓层25可以在后续的局部刻蚀工艺中,起到停止层的作用,从而保护位于氮化镓沟道层23上方的第一外夹层24不被刻蚀工艺损坏。
所述第一外夹层24靠近氮化镓沟道层23,该第一外夹层24可以为铝镓氮层或铝铟镓氮层(铝、铟、镓的含量可从0到1范围内变化)。
所述第二外夹层26相对远离氮化镓沟道层23,该第二外夹层26可以为铝镓氮层或铝铟镓氮层(铝、铟、镓的含量可从0到1范围内变化)。
第二氮化镓层27:通常该层氮化镓层的厚度应大于10nm,大于30nm,甚至超过120nm。该第二氮化镓层27可以是非掺杂、n型掺杂或n型局部掺杂。该第二氮化镓层27既可以使外延膜异质结稳定,也可免除介质层29中的硅原子向p型氮化镓的扩散。通过生长厚度的控制,最后我们还可以实现T型的栅极结构。
氮化物过渡层28:该氮化物过渡层可以是氮化镓或铝镓氮或铝铟氮或铝铟镓氮层。该氮化物过渡层28起到匹配后续表面材料层的作用。
介质层29:该介质层29起钝化层的作用,同时该介质层29在后续生长p型氮化物的过程中,还起到掩模的作用,使得p型氮化物的选择性生长得以实现。该介质层29可以为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种,或者是其组合。该层介质层29可以在MOCVD腔内进行原位生长,也可以通过LPCVD、ALD或者PECVD生长。
所述栅极区包括栅极金属层31和位于该栅极金属层31下方的p型氮化物层30,其中所述栅极金属层31为T型,所述p型氮化物层30嵌置于所述外延多层结构中,该p型氮化物的底部触及所述三明治结构的第一氮化镓层,顶部不超过所述氮化物过渡层。所述p型氮化物层30为铝铟镓氮、铟镓氮或氮化镓中的一种。
请参见图4,图4是本发明的增强型器件第二实施方式的结构示意图。如图所示,在该实施方式中,在所述势垒层和氮化镓沟道层之间,增加了一层氮化铝层45,该氮化铝层45的作用在于通过调节导带能带,来进一步控制沟道中多数载流子的浓度,从而实现零栅压下的耗尽层。其余同实施方式一相同,在此不再赘述。
下面,再通过具体实施方式对本发明实现上述增强型器件的制造方法做详细说明。
请参见图5A至5D,图5A至5D为本发明第一实施方式下的增强型器件制造方法所对应的状态示意图。如图所示,该制造方法包括如下步骤:
S11:首先,如图5A所示,在衬底材料10上先后形成成核层21、缓冲层22、氮化镓沟道层23、第一铝镓氮层24、第一氮化镓层25、第二铝镓氮层26、第二氮化镓层27、氮化物过渡层28以及介质层29,从而形成外延多层结构。
在该步骤中,衬底材料10可以为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种。
成核层21影响上方由氮化镓/铝镓氮构成的异质结的晶体质量、表面形貌以及电学性质等参数。该成核层21随着不同的衬底材料10而变化,主要起到匹配衬底材料和氮化镓层的作用。
缓冲层22即起到粘合氮化镓沟道层23的作用,又可以保护衬底材料20不被一些金属离子侵入。在本发明中,该缓冲层22为铝含量可控的氮化镓层(Al)GaN。
氮化镓沟道层23和具有三明治结构的势垒层一起形成异质结,该三明治结构的第一外夹层、中间层、第二外夹层分别为第一铝镓氮层24、第一氮化镓层25和第二铝镓氮层26,其中该氮化镓沟道层23提供二维电子气运动的沟道,该三明治结构则起到势垒的作用。
在该三明治结构中,夹在两层铝镓氮层之间的第一氮化镓层25是本发明的一个创新之处,该第一氮化镓层25可以在后续的局部刻蚀工艺中,起到停止层的作用,从而保护位于氮化镓沟道层23上方的第一铝镓氮层24不被刻蚀工艺损坏。
第二氮化镓层27为厚氮化镓层,通常该层氮化镓层的厚度应大于10nm,大于30nm,甚至超过120nm。该第二氮化镓层27既可以使外延膜异质结稳定,也可免除硅原子对p型氮化镓的扩散。通过生长厚度的控制,最后我们还可以实现T型的栅极结构。
氮化物过渡层28:该氮化物过渡层可以是氮化镓或铝镓氮或铝铟氮或铝铟镓氮层。该氮化物过渡层28起到匹配后续表面材料层的作用。
介质层29起钝化层的作用,同时该层介质层29在后续生长p型氮化物的过程中,还起到掩模的作用,使得p型氮化物的选择性生长得以实现。该层介质层29可以在MOCVD腔内进行原位生长,也可以通过LPCVD、ALD或者PECVD生长。该介质层可以是氮化硅层。
S12:如图5B所示,以所述第一氮化镓层为停止层,对所述外延多层结构进行局部刻蚀,露出该第一氮化镓层,形成栅极区。
在该步骤中,刻蚀工艺可采用湿法刻蚀或者干法刻蚀,刻蚀深度以刻穿第二铝镓氮层26,并刻蚀至第一氮化镓层25为止。由于氮化镓对二维电子气没有贡献,所以对于第一氮化镓层25的刻蚀程度对阈值电压没有影响,或影响很小。如此一来,可以大大降低产品品质对刻蚀工艺的精确度要求,比如该第一氮化镓层25具有10nm的厚度,则对刻蚀速率来说,就可以有10nm的自由度控制,只要不刻穿该层第一氮化镓层25即可。同时,如上文所说,第一氮化镓层25也起到在选择性生长p型氮化镓时保护下面第一铝镓氮层24的作用,避免第一铝镓氮层24在高温下应力的释放,减少缺陷的产生。
S13:如图5C所示,在所述栅极区中,以所述介质层29为掩模层,通过选择性生长,形成一层p型氮化物层30,所述p型氮化物层30的顶部不超过该氮化物过渡层28的顶部。
在该步骤中,介质层29的掩膜作用,可以使得p型氮化物只在没有介质层29覆盖的地方进行生长,从而实现可选择性生长。另一方面,由于选择性生长的过程中会引入不同的杂质,使得掺杂浓度的控制变得极为困难。比如说,介质层中的硅原子就会通过扩散作用,掺入GaN:Mg中。而硅原子是氮化镓中的浅施主,使得外延层变成n型半导体。为了避免这种扩散作用,我们故意生长超过10nm、或者超过30nm、或者甚至超过120nm的第二氮化镓层27,既可以使外延膜异质结稳定,也可免除硅原子对p型氮化镓的扩散。通过生长厚度的控制,最后我们还可以实现T型的栅极结构。
p型氮化物30在本实施方式中选择铝铟镓氮或氮化镓,p型化合物采用化学气相沉积的方法进行第一氮化镓25能够保护下面的第一铝镓氮层24不被高温产生的应力释放破坏。
S14:如图5D所示,最后在所述栅极区上沉积栅极金属层,形成栅极31。该栅极金属层在介质层29和第二氮化镓层27的厚度控制下,可以实现T型栅极。
值得注意的是,在本实施方式中,第一铝镓氮层24和第二铝镓氮层26形成了三明治结构势垒层中的第一外夹层和第二外夹层,但是在其它实施方式中,该第一外夹层的材质也可以为铝铟镓氮层,该第二外夹层的材质也可以为铝铟镓氮层,可以视具体的应用场合进行组合。
请参见图6A-6D,图6A-6D是本发明第二实施方式下,增强型器件各个制造工艺的状态示意图。在该实施方式中,在氮化镓沟道层23和第一铝镓氮层24之间进一步插入氮化铝层45,其它与第一实施方式相同,在此就不在赘述。
在设计增强型器件结构的时候,有几个主要参数需要精心考虑,包括p型氮化物的厚度、空穴的浓度、组分,第一铝镓氮层和第二铝镓氮层的厚度和组分。下面我们通过分析来具体确定各个参数。
为了实现增强型器件,需要保证栅极下方的二维电子气被耗尽。为了实现这一要求,第一铝镓氮层的组分和厚度都受到限制。比如,以第一实施方式为例,我们先假定第一铝镓氮层24中,铝的组分为20%,改变其厚度,从5纳米到20个纳米。假定选择性生长的p型氮化物为氮化镓。经计算得出的能带分布如图7所示,在铝镓氮层的厚度超过20纳米后,即使假定上层p型氮化镓中空穴的浓度超过1E18/cm3,二维电子气也无法被耗尽。另外,同样以实施方式一为例(如图8所示),如果铝镓氮层中铝的含量达到30%,则它的厚度不能超过10纳米,否则就无法实现增强型器件,即使其中空穴的浓度被假设为1E18/cm3。因此,铝镓氮层的厚度需要控制在15纳米甚至10纳米以内。
在栅区选择性生长的p型氮化物也需要超过一定厚度,比如说超过10nm、超过30nm、超过60nm、甚至超过120nm,以保证栅区下的二维电子气会被耗尽。假设外延多层结构如图9所示(该外延多层结构省去了诸如过渡层和钝化层等对此计算影响不大的材质层),在20%的铝镓氮/氮化镓上生长50纳米的p型氮化镓,设其空穴浓度为5E17/cm3,在氮化镓沟道层与10纳米的Al0.2Ga0.8N势垒层之间,插入了0.5纳米的氮化铝,计算结果显示p型氮化镓下的二维电子气将被完全耗尽,计算结果参见图10。
通过上面的计算可以看到,实现增强型器件最关键的参数是铝镓氮层的厚度和铝元素的含量。为了保证二维电子气被耗尽,需要保证铝镓氮层尽量薄和铝的含量尽量低。例如:在铝镓氮层中铝含量20%时,铝镓氮层的厚度不能超过15纳米;而当铝的含量升至30%时,铝镓氮层的厚度就不能超过10纳米。而上面p型氮化镓中空穴浓度则影响不大。
综上所述,本发明提出了一种增强型器件及其制造方法,与现有技术相比,本发明具有的优势在于:
1、通过将原先的铝镓氮/氮化镓异质结结构中的铝镓氮势垒层设计成三明治结构,在两层铝镓氮层之间设计一层氮化镓层,让该氮化镓层作为选择性刻蚀的停止层,从而保护了下层铝镓氮层在刻蚀工艺中不被破坏,另外该氮化镓层又在后续的选择性生长工艺中,起到保护层的作用,让p型氮化物生长在该氮化镓层上,既可以避免生长过程中高温对下层铝镓氮层的应力释放破坏,又可以阻挡生长过程中产生缺陷对下层铝镓氮层的影响。
2、通过在异质结上方增加一层厚的氮化镓层,既可以使外延膜异质结稳定,也可免除硅原子向p型氮化镓的扩散。通过生长厚度的控制,还可以实现T型的栅极结构。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (22)

1.一种增强型器件,该增强型器件包括衬底、在衬底上形成的外延多层结构,以及在外延多层结构上形成的栅极区,其特征在于:
所述外延多层结构从衬底方向依次包括成核层、缓冲层、异质结结构层、第二氮化镓层、氮化物过渡层和介质层,其中所述异质结结构层包括氮化镓沟道层和具有三明治结构的势垒层,所述三明治结构的中间层为第一氮化镓层;
所述栅极区包括栅极金属层和位于该栅极金属层下方的p型氮化物层,其中所述p型氮化物层嵌置于所述外延多层结构中,该p型氮化物的底部触及所述三明治结构的第一氮化镓层,顶部不超过所述氮化物过渡层,制作该p型氮化物层时,以所述介质层为掩模层,通过选择性生长获得。
2.如权利要求1所述的增强型器件,其特征在于:在所述势垒层和氮化镓沟道层之间,设有氮化铝层。
3.如权利要求1或2所述的增强型器件,其特征在于:所述三明治结构靠近氮化镓沟道层的第一外夹层为铝镓氮层或铝铟镓氮层中的一种,远离氮化镓沟道层的第二外夹层为铝镓氮层或铝铟镓氮层中的一种。
4.如权利要求3所述的增强型器件,其特征在于:所述第一外夹层中的铝含量小于30%,厚度小于10nm。
5.如权利要求3所述的增强型器件,其特征在于:所述第一外夹层中的铝含量小于20%,厚度小于15nm。
6.如权利要求1或2所述的增强型器件,其特征在于:所述第二氮化镓层的厚度大于10nm。
7.如权利要求1或2所述的增强型器件,其特征在于:所述栅极金属层为T型。
8.如权利要求1或2所述的增强型器件,其特征在于:所述p型氮化物为铝铟镓氮、铟镓氮或氮化镓。
9.如权利要求1或2所述的增强型器件,其特征在于:所述衬底为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种。
10.如权利要求1或2所述的增强型器件,其特征在于:所述介质层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种,或者是其组合。
11.如权利要求1或2所述的增强型器件,其特征在于:第二氮化镓层可以是非掺杂、n型掺杂或n型局部掺杂。
12.一种增强型器件的制造方法,该增强型器件具有如权利要求1所述的结构,其特征在于:所述制造方法包括步骤:
1)在衬底材料上先后形成成核层、缓冲层、氮化镓沟道层、第一外夹层、第一氮化镓层、第二外夹层、第二氮化镓层、氮化物过渡层以及介质层,形成外延多层结构;
2)以上所述第一氮化镓层为刻蚀停止层,对所述外延多层结构进行局部刻蚀,露出该第一氮化镓层,形成栅极区;
3)在所述栅极区中,以上所述介质层为掩模层,通过选择性生长,形成一层p型氮化物层,所述p型氮化物层的底部触及所述第一氮化镓层,顶部不超过所述氮化物过渡层;
4)在所述栅极区上沉积栅极金属层,形成栅极。
13.如权利要求12所述的增强型器件的制造方法,其特征在于:在所述第一外夹层和氮化镓沟道层之间,设有氮化铝层。
14.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述第一外夹层为铝镓氮层或铝铟镓氮层中的一种,所述第二外夹层为铝镓氮层或铝铟镓氮层中的一种。
15.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述第一外夹层中的铝含量小于30%,厚度小于10nm。
16.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述第一外夹层层中的铝含量小于20%,厚度小于15nm。
17.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述第二氮化镓层的厚度大于10nm。
18.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述栅极金属层为T型。
19.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述p型氮化物为铝铟镓氮、铟镓氮或氮化镓。
20.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述衬底为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种。
21.如权利要求12或13所述的增强型器件的制造方法,其特征在于:所述介质层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种,或者是其组合。
22.如权利要求12或13所述的增强型器件的制造方法,其特征在于:第二氮化镓层可以是非掺杂、n型掺杂或n型局部掺杂。
CN201210112988.1A 2012-04-17 2012-04-17 一种增强型器件及其制造方法 Active CN102683394B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210112988.1A CN102683394B (zh) 2012-04-17 2012-04-17 一种增强型器件及其制造方法
PCT/CN2013/073434 WO2013155930A1 (zh) 2012-04-17 2013-03-29 一种增强型器件及其制造方法
US14/394,649 US9269800B2 (en) 2012-04-17 2013-03-29 Enhanced device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210112988.1A CN102683394B (zh) 2012-04-17 2012-04-17 一种增强型器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102683394A CN102683394A (zh) 2012-09-19
CN102683394B true CN102683394B (zh) 2014-12-10

Family

ID=46815062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210112988.1A Active CN102683394B (zh) 2012-04-17 2012-04-17 一种增强型器件及其制造方法

Country Status (3)

Country Link
US (1) US9269800B2 (zh)
CN (1) CN102683394B (zh)
WO (1) WO2013155930A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683394B (zh) 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN106298904A (zh) * 2015-05-26 2017-01-04 北京大学 带氮化镓插入层的氮化镓基增强型器件及其制备方法
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
CN110100313B (zh) * 2017-06-09 2020-11-17 苏州晶湛半导体有限公司 一种增强型开关器件及其制造方法
CN111033752B (zh) 2017-08-25 2024-02-09 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
CN108258035B (zh) * 2018-01-15 2020-09-29 中国科学院微电子研究所 一种GaN基增强型场效应器件及其制作方法
US10797153B2 (en) 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
CN112740417B (zh) * 2018-09-30 2023-10-10 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
WO2020062222A1 (zh) * 2018-09-30 2020-04-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN109860289B (zh) * 2018-12-04 2022-05-03 北京大学深圳研究生院 一种晶体管及其制作方法
CN112310210A (zh) 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2021134479A1 (zh) 2019-12-31 2021-07-08 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN113053749B (zh) * 2021-03-12 2022-06-21 浙江大学 GaN器件及制备方法
US12148613B2 (en) * 2021-04-15 2024-11-19 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
US20230215939A1 (en) * 2021-12-31 2023-07-06 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN116013957A (zh) * 2021-12-31 2023-04-25 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN115588616B (zh) * 2022-12-12 2023-03-28 江苏长晶科技股份有限公司 一种增强型氮化镓高电子迁移率晶体管制造方法及器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057565A (en) * 1996-09-26 2000-05-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a non-stoichiometric compound layer and manufacturing method thereof
CN101416290A (zh) * 2006-03-29 2009-04-22 日本电气株式会社 场效应晶体管
CN102239551A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管以及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098455A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
CN101740384B (zh) 2008-11-12 2011-08-31 中国科学院半导体研究所 制备增强型铝镓氮/氮化镓高电子迁移率晶体管的方法
CN102280494A (zh) 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
CN102683394B (zh) * 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057565A (en) * 1996-09-26 2000-05-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a non-stoichiometric compound layer and manufacturing method thereof
CN101416290A (zh) * 2006-03-29 2009-04-22 日本电气株式会社 场效应晶体管
CN102239551A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管以及其制造方法

Also Published As

Publication number Publication date
US9269800B2 (en) 2016-02-23
US20150097194A1 (en) 2015-04-09
WO2013155930A1 (zh) 2013-10-24
CN102683394A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN102683394B (zh) 一种增强型器件及其制造方法
US8101972B2 (en) Nitride semiconductor device and method for fabricating the same
CN104269434B (zh) 一种高电子迁移率晶体管
TWI512993B (zh) 電晶體與其形成方法與半導體元件
CN109819678A (zh) 掺杂的栅极电介质材料
WO2009149626A1 (zh) Hemt器件及其制造方法
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
US11335797B2 (en) Semiconductor devices and methods for fabricating the same
KR20190112526A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TW201427003A (zh) 場效電晶體
CN106158926A (zh) 半导体装置及其制作方法
CN102856355A (zh) 增强型半导体器件
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
JP2009038175A (ja) 窒化物半導体トランジスタとその製造方法
CN106257686A (zh) 半导体器件及其制造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
WO2024183700A1 (zh) 一种增强型hemt器件及其制备方法
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN111446296B (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
CN110875381B (zh) 一种半导体器件及其制造方法
KR20140111425A (ko) 이종접합 트랜지스터 및 그 제조방법
CN110875379B (zh) 一种半导体器件及其制造方法
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器
CN112310215A (zh) 增强型高电子迁移率晶体管元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU JINGZHAN SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: CHENG KAI

Effective date: 20130409

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130409

Address after: 215124 No. 99 benevolence Road, Suzhou Industrial Park, Jiangsu, Suzhou

Applicant after: Suzhou Jingzhan Semiconductor Co., Ltd.

Address before: 215124 No. 99 benevolence Road, Suzhou Industrial Park, Jiangsu, Suzhou

Applicant before: Cheng Kai

C14 Grant of patent or utility model
GR01 Patent grant