[go: up one dir, main page]

JP5203725B2 - Ｉｉｉ族窒化物パワー半導体デバイス - Google Patents

Ｉｉｉ族窒化物パワー半導体デバイス Download PDF

Info

Publication number
JP5203725B2
JP5203725B2 JP2008011038A JP2008011038A JP5203725B2 JP 5203725 B2 JP5203725 B2 JP 5203725B2 JP 2008011038 A JP2008011038 A JP 2008011038A JP 2008011038 A JP2008011038 A JP 2008011038A JP 5203725 B2 JP5203725 B2 JP 5203725B2
Authority
JP
Japan
Prior art keywords
heterojunction
semiconductor layer
power
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008011038A
Other languages
English (en)
Other versions
JP2008187173A (ja
Inventor
エム キンザー ダニエル
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2008187173A publication Critical patent/JP2008187173A/ja
Application granted granted Critical
Publication of JP5203725B2 publication Critical patent/JP5203725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はＩＩＩ族窒化物パワー半導体デバイスに関する。
ＩＩＩ族窒化物パワー半導体デバイスは、その高いバンドギャップと高通電容量のために商業化が望まれている。
従来のＩＩＩ族窒化物パワー半導体デバイス、例えばＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）は、２つのパワー電極間の電流伝導チャネルとして働くＩＩＩ族窒化物へテロ接合部を備えている。特に、従来のＨＥＭＴは、例えばアンドープGaNからなるＩＩＩ族窒化物の第１半導体層、及び第１半導体層に積層され、例えばＮ型AlGaNからなるＩＩＩ族窒化物の第２半導体層を備えている。第１半導体層は、基板上に形成される、例えばAlNからなる遷移体層上に形成されている。
周知のように、第１へテロ接合体と第２ヘテロ接合体よりなるヘテロ接合部は、２次元電子ガス即ち２ＤＥＧと呼ばれるキャリア高伝導域を形成する。第１へテロ接合体にオーミック接触された第１オーミック接触部と、第２へテロ接合体にオーミック接触された第２オーミック接触部との間に、２ＤＥＧを介して、電流が流れる。
従来のＨＥＭＴはノーマリーオンデバイスである。多くの用途において、デバイスをオフ状態にすること即ちノーマリーオフデバイスが必要とされている。従って、ゲート電極が、第１オーミック接触部と第２オーミック接触部との間に設けられているとよい。ゲート電極への特定の電圧印加は、２ＤＥＧの分断を引き起こし、それによってデバイスはオフ状態となる。従って、ノーマリーオフデバイスとして従来のＨＥＭＴを動作させるには、ゲート電極へ電圧を印加し続けることが必要とされる。これは、ノーマリーオフデバイスと比較して、より多くのエネルギーが消費され、より複雑なドライバ回路を必要とするので望ましくない。
本発明の目的は、エンハンスメント型（ノーマリーオフ型）ＩＩＩ族窒化物パワー半導体デバイスを提供することにある。
本発明におけるＩＩＩ族窒化物は、アンドープまたはドープされたInAlGaN半導体合金、例えばAlN、AlGaN、GaN、InAlGaN、InGaN、若しくはそれらの組み合わせである。
本発明では、例えば、第１ヘテロ接合体が、GaNよりなり、第２へテロ接合体がAlGaNよりなる。
本発明と同一の出願人による米国特許出願第１１／２３２，６４６号明細書には、ノーマリーオフ型ＩＩＩ族窒化物パワー半導体デバイスが開示され、このデバイスは、ＩＩＩ族窒化物の第１半導体層と、この第１半導体層に積層され、ヘテロ接合部を形成するＩＩＩ族窒化物の第２半導体層とを備え、ヘテロ接合部は、第１部分と、第２部分と、第1部分と第２部分との間で傾斜する第３部分とを含有し、傾斜した第３部分により、ヘテロ接合部により形成された２ＤＥＧは分断される。また、本発明によるパワー半導体デバイスは、ヘテロ接合部の第１部分に電気接続される第１パワー接触部と、ヘテロ接合部の第２部分に電気接続される第２パワー接触部と、ヘテロ接合部の第３部分に接続されるゲート構造とを備えている。
本発明によれば、ＩＩＩ族窒化物よりなるＮ型の第１半導体層と、この第１半導体層の上に形成され、ＩＩＩ族窒化物よりなるＰ型の第２半導体層と、この第２半導体層を貫通し、第１半導体層で終わる凹部と、この凹部の側壁に沿って、少なくとも第１半導体層から延び第２半導体層まで延びるＩＩＩ族窒化物活性ヘテロ接合部と、第１のバンドギャップを有するＩＩＩ族窒化物の第１へテロ接合体、及びこの第１物質の上に形成され、第２のバンドギャップを有するＩＩＩ族窒化物の第２へテロ接合体を備えるヘテロ接合部と、へテロ接合部に電気的に接続され、第２半導体層上に少なくとも部分的に配置された第１パワー電極と、ヘテロ接合部に電気的に接続され、第１半導体層上に配置された第２パワー電極と、第１パワー電極と第２パワー電極の間において、ヘテロ接合部に接続された制御電極とが提供される。
本発明によれば、ヘテロ接合部の第２ヘテロ接合体は、Ｐ型から例えばエピタキシー法によって成長する。Ｐ型ドーパントのヘテロ接合体層とは異なる第２半導体層を成長させると、Ｎ型になるという、Ｎ型ドーピングに起因する欠陥が起こりやすく、エンハンスメント型デバイスにすることを困難にする。
本発明の他の特徴および利点については、添付の図面に基づき以下に説明する。
図１に示す、本発明の好適実施例におけるパワー半導体デバイスは、基板１０と、基板１０に積層される遷移層１２と、遷移層１２に積層されるＮ型のＩＩＩ族窒化物バッファ層１４と、このバッファ層即ち第１半導体層１４に積層される、Ｐ型のＩＩＩ族窒化物の第２半導体層１６とを備えている。第２半導体層１６上部から延び第２半導体層１６を貫通して第１半導体層１４内部に到達する凹部１８には、第２半導体層１６の第１表面から、凹部１８の側壁と底部に沿って第２半導体層１６の第２表面まで延びるＩＩＩ族窒化物のヘテロ接合部２０が設けられている。ヘテロ接合部２０は、第1バンドギャップを有するＩＩＩ族窒化物の第１へテロ接合体２２と、第１バンドギャップとは異なる第２バンドギャップを有するＩＩＩ族窒化物の第２へテロ接合体２４とを備えている。第１ヘテロ接合体２２と第２へテロ接合体２４とのバンドギャップの差は、一般に水平方向に配置される第１へテロ接合体２２と第２へテロ接合体２４のヘテロ接合部２０において２ＤＥＧを生成するべく選択される。特に、ヘテロ接合部２０は、第２半導体層１６と、凹部１８の底部にある第１半導体層１４の部分に沿って２ＤＥＧを含んでいる。凹部１８の傾斜側壁上のヘテロ接合部２０には、２ＤＥＧを含んでいない。
本発明によれば、ゲート構造２６は、凹部１８の各側壁上のヘテロ接合部２０に少なくとも配置されている。適当な電圧が印加された時に、凹部１８の傾斜側壁に沿ってヘテロ接合部２０に電子を引き付けて２ＤＥＧを回復する。それにより、連続した伝導チャネルがヘテロ接合部２０内に形成され、電流が流れる。電流は、凹部１８の底部上のヘテロ接合部２０の部分にオーミック接触するパワー電極２８即ちドレイン電極から、凹部１８の上部にある第２半導体層１６上のヘテロ接合部２０の部分にオーミック接触するパワー電極即ちソース電極に向かって流れるとよい。本発明によれば、各ソース電極３０は、第２半導体層１６にもオーミック接触している。
本発明の好適実施例では、ゲート構造２６は、ゲート絶縁層３２とゲート電極３４とを備えている。ゲート電極３４は、凹部１８の側壁と底部上の第２半導体層１６の上面に配置されたヘテロ接合部２０の頂部より、ヘテロ接合部２０の他の頂部まで延びている。図１に示すように、各ゲート電極３４は、ヘテロ接合部２０の頂部上の第1部分と、凹部１８の底部にあるヘテロ接合部２０に配置された第２部分を備えていることが好ましい。ゲート絶縁体３６が、各ゲート電極３４を被覆している。図１に示すように、ソース電極３０とドレイン電極２８の１部分は、ゲート絶縁体３６の一部と重なっているとよい。ゲート電極３４は、ゲート絶縁層３２の代わりにヘテロ接合部２０とショットキー接触する伝導体層で形成されていてもよい。
図２と図３において、本発明によるデバイスは、基板１０、遷移層１２、ＩＩＩ族窒化物バッファ層即ち第１半導体層１４、ＩＩＩ族窒化物の第２半導体層１６を形成することにより製造される。本発明によれば、Ｐ型のような第２半導体層１６は、例えばエピタキシー法で成長され、ドーピングによって起こる欠陥は回避できる。
本発明の好適実施例では、基板１０はケイ素で形成されている。遷移層１２は高品質即ち均質なAlNで、第１半導体層１４はＮ型GaNで、第２半導体層１６はＰ型GaNで形成されているとよい。ケイ素の代わりに、基板１０は、例えばSiCまたはサファイア、またはGaNのようなＩＩＩ族窒化物で形成されているとよい。GaNで形成された基板１０が使われる場合、遷移層１２を省くことが可能である。
図３において、凹部１８は第２半導体層１６を貫通し、ＩＩＩ族窒化物バッファ層即ち第１半導体層１４に入り込んで形成される。ヘテロ接合部２０は、このようにして得られた構造体上に形成され、このヘテロ接合部２０上に、ゲート絶縁層３２が形成される。次に、ゲート電極３４がゲート絶縁層３２上に形成される。続いて、ゲート電極３４が、ゲート絶縁体３６で被覆される。ドレイン電極２８とソース電極３０が形成され、本発明によるデバイスが得られる。ソース電極３０が第２半導体層１６とオーミック接触するべく、ゲート絶縁層３２とヘテロ接合部２０の一部を取り除かなくてはならない。
ゲート絶縁層３２及びゲート絶縁体３６は、SiO2、Si3N4、ダイヤモンド若しくは他の適当なゲート絶縁物より形成され、ドレイン電極２８、ソース電極３０、ゲート電極３４は、Ti/Al、Ni/Au、Hf、Si若しくは他のSi合金のような材料より形成されているとよい。
本発明は、実施例に基づき説明してきたが、特許請求の範囲を逸脱しない限り、当業者により、他の変形例も可能である。本発明は、明細書における実施例に限定されるものではない。
本発明によるＩＩＩ族窒化物パワー半導体デバイスの１実施例の横断面図である。 本発明によるＩＩＩ族窒化物パワー半導体デバイスを製造する過程を示す選択図である。 本発明によるＩＩＩ族窒化物パワー半導体デバイスを製造する過程を示す選択図である。
符号の説明
１０ 基板
１２ 遷移層
１４ 第１半導体層
１６ 第２半導体層
１８ 凹部
２０ ヘテロ接合部
２２ 第１ヘテロ接合体
２４ 第２ヘテロ接合体
２６ ゲート構造
２８ ドレイン電極
３０ ソース電極
３２ ゲート絶縁層
３４ ゲート電極
３６ ゲート絶縁体

Claims (11)

  1. ＩＩＩ族窒化物よりなるＮ型の第１半導体層、この第１半導体層の上に形成され、ＩＩＩ族窒化物よりなるＰ型の第２半導体層、及びこの第２半導体層を貫通し、前記第１半導体層で終わる凹部を備える半導体本体と、
    前記凹部の側壁に沿って、少なくとも前記第２半導体層から前記第１半導体層まで延び、第１のバンドギャップを有するＩＩＩ族窒化物の第１へテロ接合体、及びこの第１物質の上に形成され、第２のバンドギャップを有するＩＩＩ族窒化物の第２へテロ接合体を備え、前記側壁に沿って分断される２次元電子ガス（２ＤＥＧ）を形成する、ＩＩＩ族窒化物活性ヘテロ接合部と、
    前記ＩＩＩ族窒化物活性ヘテロ接合部に電気的に接続され、前記第２半導体層上に少なくとも部分的に配置された第１パワー電極と、
    前記ＩＩＩ族窒化物活性ヘテロ接合部に電気的に接続され、前記凹部内の前記第１半導体層上に配置された第２パワー電極と、
    前記第１パワー電極と前記第２パワー電極の間において、前記ヘテロ接合部に接続された制御電極とを備え、
    前記制御電極は、２次元電子ガス（２ＤＥＧ）を前記側壁に沿って回復させて、当該２次元電子ガス（２ＤＥＧ）を前記第１パワー電極から前記第２パワー電極までほぼ連続的に延在させるように動作可能である、パワー半導体デバイス。
  2. 制御電極が、絶縁体を介してヘテロ接合部に容量結合されている請求項１記載のパワー半導体デバイス。
  3. 制御電極が、少なくとも凹部の側壁に沿って配置されている請求項１記載のパワー半導体デバイス。
  4. 第１パワー電極が、第２半導体層とオーミック接触している請求項１記載のパワー半導体デバイス。
  5. 半導体本体が、基板上に積層されるＩＩＩ族窒化物の遷移層上に形成されている請求項１記載のパワー半導体デバイス。
  6. 遷移層がAlNよりなり、第１半導体層がＮ型GaNよりなり、第２半導体層がＰ型GaNよりなっている請求項５記載のパワー半導体デバイス。
  7. 基板がケイ素よりなっている請求項６記載のパワー半導体デバイス。
  8. 基板がGaNよりなっている請求項６記載のパワー半導体デバイス。
  9. 基板がSiCよりなっている請求項６記載のパワー半導体デバイス。
  10. 基板がサファイアよりなっている請求項６記載のパワー半導体デバイス。
  11. 第１ヘテロ接合体が、GaNよりなり、第２へテロ接合体がAlGaNよりなっている請求項１記載のパワー半導体デバイス。
JP2008011038A 2007-01-26 2008-01-22 Ｉｉｉ族窒化物パワー半導体デバイス Expired - Fee Related JP5203725B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/698,371 2007-01-26
US11/698,371 US7821032B2 (en) 2007-01-26 2007-01-26 III-nitride power semiconductor device

Publications (2)

Publication Number Publication Date
JP2008187173A JP2008187173A (ja) 2008-08-14
JP5203725B2 true JP5203725B2 (ja) 2013-06-05

Family

ID=39666956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008011038A Expired - Fee Related JP5203725B2 (ja) 2007-01-26 2008-01-22 Ｉｉｉ族窒化物パワー半導体デバイス

Country Status (3)

Country Link
US (1) US7821032B2 (ja)
JP (1) JP5203725B2 (ja)
CN (1) CN101232046B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
CN103620751B (zh) * 2011-07-12 2017-08-01 松下知识产权经营株式会社 氮化物半导体装置及其制造方法
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
CN102299176B (zh) * 2011-08-30 2013-04-03 电子科技大学 一种铁电薄膜栅增强型GaN异质结场效应晶体管
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US20150079738A1 (en) * 2013-06-18 2015-03-19 Stephen P. Barlow Method for producing trench high electron mobility devices
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
US9728630B2 (en) * 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US11699704B2 (en) * 2017-09-28 2023-07-11 Intel Corporation Monolithic integration of a thin film transistor over a complimentary transistor
WO2019097813A1 (ja) * 2017-11-16 2019-05-23 パナソニック株式会社 窒化物半導体装置
CN112397586B (zh) * 2020-11-23 2022-06-21 江苏大学 一种常开型硅衬底高电子迁移率晶体管及其制造方法
JP7534269B2 (ja) 2021-07-26 2024-08-14 株式会社東芝 半導体装置
CN114503282B (zh) * 2021-12-31 2024-01-02 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778447B2 (ja) 1994-02-18 1998-07-23 日本電気株式会社 トンネルトランジスタおよびその製造方法
JP4541489B2 (ja) * 2000-04-06 2010-09-08 三菱電機株式会社 半導体装置及びその製造方法
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
DE102004058431B4 (de) * 2003-12-05 2021-02-18 Infineon Technologies Americas Corp. III-Nitrid Halbleitervorrichtung mit Grabenstruktur
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
JP2006278857A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
US7521732B2 (en) * 2005-11-18 2009-04-21 General Electric Company Vertical heterostructure field effect transistor and associated method
US7821034B2 (en) * 2006-01-09 2010-10-26 International Rectifier Corporation Integrated III-nitride devices

Also Published As

Publication number Publication date
US20080179631A1 (en) 2008-07-31
CN101232046B (zh) 2011-11-16
JP2008187173A (ja) 2008-08-14
US7821032B2 (en) 2010-10-26
CN101232046A (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
JP5203725B2 (ja) Ｉｉｉ族窒化物パワー半導体デバイス
US7759699B2 (en) III-nitride enhancement mode devices
JP4579116B2 (ja) パワー半導体デバイス
JP4916671B2 (ja) 半導体装置
US7728355B2 (en) Nitrogen polar III-nitride heterojunction JFET
JP6161910B2 (ja) 半導体装置
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
JP5051980B2 (ja) 半導体装置
US8405125B2 (en) Semiconductor device and method for producing the same
US20130240951A1 (en) Gallium nitride superjunction devices
JP5025108B2 (ja) 窒化物半導体素子
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
JP2010103425A (ja) 窒化物半導体装置
JP2014078710A (ja) 高電子移動度トランジスタ及びその駆動方法
JP2008153330A (ja) 窒化物半導体高電子移動度トランジスタ
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
CN104347696A (zh) 半导体装置以及其制造方法
JP4474292B2 (ja) 半導体装置
JP2009278028A (ja) 半導体装置
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2009060065A (ja) 窒化物半導体装置
CN103887325A (zh) 一种提高器件耐压能力的半导体装置及其制备方法
KR20140014778A (ko) 노멀리-오프 질화물계 트랜지스터 및 그 제조 방법
JP2007088186A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120405

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120730

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5203725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees