[go: up one dir, main page]

CN105849910B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105849910B
CN105849910B CN201480071339.9A CN201480071339A CN105849910B CN 105849910 B CN105849910 B CN 105849910B CN 201480071339 A CN201480071339 A CN 201480071339A CN 105849910 B CN105849910 B CN 105849910B
Authority
CN
China
Prior art keywords
region
groove
area
semiconductor substrate
downside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480071339.9A
Other languages
English (en)
Other versions
CN105849910A (zh
Inventor
斋藤顺
藤原広和
池田知治
渡边行彦
山本敏雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105849910A publication Critical patent/CN105849910A/zh
Application granted granted Critical
Publication of CN105849910B publication Critical patent/CN105849910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种通过使耗尽层在外周区内更高速地伸展，从而能够实现更高的耐压的技术。半导体装置具有形成有绝缘栅型开关元件的元件区和外周区。在外周区内的半导体基板的表面上，形成有第一沟槽和以与第一沟槽隔开间隔的方式配置的第二沟槽。在第一沟槽和第二沟槽内形成有绝缘膜。形成有以从第一沟槽的底面跨及第二沟槽的底面的方式延伸的第二导电型的第四区域。在第四区域的下侧形成有从第三区域连续的第一导电型的第五区域。

Description

半导体装置
技术领域
(关联申请的相互参照)
本申请为2013年12月26日提出的日本专利申请特愿2013-269268的关联申请，本申请要求基于该日本专利申请的优先权，并援引该日本专利申请所记载的全部内容来作为构成本说明书的内容。
本说明书所公开的技术涉及一种半导体装置。
背景技术
在日本专利公开2008-135522号公报(以下称作专利文献1)中公开了形成有MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)结构的单元区；具有该区域的周围的外周区的半导体装置。在外周区内，以围绕单元区的方式而形成有多个沟槽，在各个沟槽内填充有绝缘层。在外周区的各沟槽的下端处形成有p型的底面围绕区。当关断MOSFET(Metal-Oxide-Semicond uctor Field-Effect，金属氧化物半导体场效应晶体管)时，耗尽层从单元区向外周区延伸。此时，各底面围绕区促进耗尽层的延伸。因此，根据该结构能够实现较高的耐压。
发明内容
发明要解决的课题
在专利文献1的半导体装置中，当从单元区扩展的耗尽层到达外周区内的起始的底面围绕区(最接近单元区的底面围绕区)时，耗尽层从起始的底面围绕区朝向第二个底面围绕区(从单元区起第二个底面围绕区)延伸。当耗尽层到达第二个底面围绕区内时，耗尽层从第二个底面围绕区朝向第三个底面围绕区延伸。如此，由于耗尽层经由各个底面围绕区而依次扩展，因此耗尽层的扩展速度并不那么快。因而，在本说明书中，提供一种通过使耗尽层在外周区内迅速地扩展，从而能够实现更高的耐压的技术。
用于解决课题的手段
本说明书所公开的半导体装置具有：半导体基板；表面电极，其被形成在所述半导体基板的表面上；背面电极，其被形成在所述半导体基板的背面上。所述半导体基板具有元件区和外周区，所述元件区形成有对所述表面电极与所述背面电极之间进行开关的绝缘栅型开关元件，所述外周区与所述元件区邻接。所述绝缘栅型开关元件具有：第一导电型的第一区域，其与所述表面电极连接；第二导电型的第二区域，其与所述表面电极连接，且与所述第一区域相接；第一导电型的第三区域，其被形成在所述第二区域的下侧，并通过所述第二区域而与所述第一区域分离；栅绝缘膜，其与所述第二区域相接；栅电极，其隔着所述栅绝缘膜而与所述第二区域对置。在所述外周区内的所述半导体基板的所述表面上，形成有第一沟槽和以与所述第一沟槽隔开间隔的方式配置的第二沟槽。在所述第一沟槽和所述第二沟槽内形成有绝缘膜。形成有以从所述第一沟槽的底面跨及所述第二沟槽的底面的方式延伸的第二导电型的第四区域。在所述第四区域的下侧形成有从所述第三区域连续的第一导电型的第五区域。
在该半导体装置中，在外周区内形成有第一沟槽和第二沟槽，第四区域以从第一沟槽的底面跨及第二沟槽的底面的方式形成。在关断绝缘栅型开关元件时，耗尽层从元件区向外周区内延伸。当耗尽层到达第四区域时，耗尽层从第四区域的整体向第五区域内延伸。即，多个沟槽的下侧的区域被一次耗尽化。因此，能够使耗尽层在外周区内迅速地伸展。因此，该半导体装置的耐压较高。
上述的半导体装置也可以采用如下方式，即，在所述第四区域内的、所述第一沟槽与所述第二沟槽之间的区域内，形成有与所述第四区域内的、所述第一沟槽的下侧的区域和所述第二沟槽的下侧的区域相比，从所述半导体基板的厚度方向观察到的第二导电型杂质的面密度较低的低面密度区，通过所述低面密度区而使所述第一沟槽的下侧的所述区域与所述第二沟槽的下侧的所述区域分离。
另外，上述的“第一沟槽与第二沟槽之间的区域”是指，在厚度方向上俯视观察半导体基板时位于第一沟槽与第二沟槽之间的第四区域。
根据这样的结构，在绝缘栅型开关元件关断时，能够使低面密度区耗尽化。当低面密度区被耗尽化时，通过耗尽层而使第一沟槽侧的第四区域与第二沟槽侧的第四区域分离。因此，能够在第四区域内产生电位差，能够使电位更均等地分布在外周区。因此，上述的半导体装置的耐压更高。
上述的半导体装置也可以采用如下方式，即，所述半导体基板由SiC构成，所述低面密度区的所述面密度小于3.2×1013cm-2。
此外，上述的半导体装置也可以采用如下方式，即，所述半导体基板由Si构成，所述低面密度区的所述面密度小于2.0×1012cm-2。
根据这样的结构，能够使低面密度区耗尽化。
此外，上述的半导体装置也可以采用如下方式，即，所述半导体基板由SiC构成，所述第一沟槽的下侧的所述区域以及所述第二沟槽的下侧的所述区域的所述面密度为，1.5×1013cm-2以上。
此外，上述的半导体装置也可以采用如下方式，即，所述半导体基板由Si构成，所述第一沟槽的下侧的所述区域以及所述第二沟槽的下侧的所述区域的所述面密度为，1.9×1019cm-2以上。
根据这样的结构，能够抑制第一沟槽以及第二沟槽的下侧的区域耗尽化的情况。由此，在关断绝缘栅型开关元件时，能够抑制在各个沟槽的下端附近产生较高的电场的情况。
上述的半导体装置也可以采用如下方式，即，所述第四区域含有B和Al，在位于所述第一沟槽的下侧的所述第四区域内，B相对于Al的浓度比例随着远离所述第一沟槽的底面而上升，在位于所述第二沟槽的下侧的所述第四区域内，B相对于Al的浓度比例随着远离所述第二沟槽的底面而上升。
根据这样的结构，能够提高第一沟槽以及第二沟槽的下侧的第四区域的第二导电型杂质浓度，并且，能够降低第一沟槽与第二沟槽之间的第四区域的第二导电型杂质浓度。
上述的半导体装置也可以采用如下方式，即，在所述元件区内的所述半导体基板的所述表面上形成有栅沟槽，所述栅绝缘膜和所述栅电极被配置在所述栅沟槽内，在所述半导体基板内的包含所述栅沟槽的底面在内的范围内，形成有含有Al的第二导电型的第六区域。
根据这样的结构，能够在包含栅沟槽的底面的范围内形成第二导电型杂质浓度较高的第六区域。由此，能够抑制在栅沟槽的下端附近产生较高的电场的情况。
附图说明
图1为半导体装置10的俯视图(省略了表面的电极、绝缘膜的图示的图)。
图2为沿图1的II-II线的半导体装置10的纵剖视图。
图3为p型区56的放大图。
图4为表示面密度与漏电流之间的关系的曲线图。
图5为实施例2的p型区56的放大图。
具体实施方式
实施例1
图1所示的半导体装置10具有由SiC形成的半导体基板12。半导体基板12具有单元区20和外周区50。在单元区20内形成有MOSFET。外周区50为，单元区20与半导体基板12的端面12a之间的区域。
如图2所示，在半导体基板12的表面上，形成有表面电极14和绝缘膜16。绝缘膜16对外周区50内的半导体基板12的表面进行覆盖。表面电极14在单元区20内与半导体基板12相接。换言之，表面电极14与半导体基板12相接的接触区的下侧的区域为单元区20，与接触区相比靠外周侧(端面12a侧)的区域为外周区50。在半导体基板12的背面形成有背面电极18。背面电极18对半导体基板12的背面的大致整体进行覆盖。
在单元区20内形成有源极区22、体接触区24、体区26、漂移区28、漏极区30、p型浮动区32、栅沟槽34。
源极区22为含有高浓度的n型杂质的n型区。源极区22被形成于在半导体基板12的上表面上露出的范围内。源极区22与表面电极14欧姆连接。
体接触区24为含有高浓度的p型杂质的p型区。体接触区24在未形成有源极区22的位置处以在半导体基板12的上表面上露出的方式形成。体接触区24与表面电极14欧姆连接。
体区26为含有低浓度的p型杂质的p型区。体区26的p型杂质浓度与体接触区24的p型杂质浓度相比而较低。体区26被形成在源极区22以及体接触区24的下侧，并与这两个区域相接。
漂移区28为含有低浓度的n型杂质的n型区。漂移区28的n型杂质浓度与源极区22的n型杂质浓度相比而较低。漂移区28被形成在体区26的下侧。漂移区28与体区26相接并通过体区26而与源极区22分离。
漏极区30为含有高浓度的n型杂质的n型区。漏极区30的n型杂质浓度与漂移区28的n型杂质浓度相比较高。漏极区30被形成在漂移区28的下侧。漏极区30与漂移区28相接并通过漂移区28而与体区26分离。漏极区30被形成于在半导体基板12的下表面上露出的范围内。漏极区30与背面电极18欧姆连接。
如图1、图2所示，在单元区20内的半导体基板12的上表面上形成有多个栅沟槽34。各个栅沟槽34在半导体基板12的表面上互相平行且呈直线状延伸。各个栅沟槽34以贯穿源极区22和体区26而到达漂移区28的方式形成。在各个栅沟槽34内形成有底部绝缘层34a、栅绝缘膜34b、栅电极34c。底部绝缘层34a为被形成在栅沟槽34的底部的较厚的绝缘层。底部绝缘层34a的上侧的栅沟槽34的侧面被栅绝缘膜34b覆盖。在底部绝缘层34a的上侧的栅沟槽34内形成有栅电极34c。栅电极34c隔着栅绝缘膜34b而与源极区22、体区26以及漂移区28对置。栅电极34c通过栅绝缘膜34b以及底部绝缘层34a而与半导体基板12绝缘。栅电极34c的上表面被绝缘层34d覆盖。栅电极34c通过绝缘层34d而与表面电极14绝缘。
p型浮动区32被形成在半导体基板12内且被形成在与各个栅沟槽34的底面相接的范围内。p型浮动区32的周围被漂移区28包围。各个p型浮动区32通过漂移区28而互相分离。
上述的体区26、漂移区28以及漏极区30扩展至外周区50。漂移区28和漏极区30扩展至半导体基板12的端面12a。体区26终结于外周区50内。在体区26与半导体基板12的端面12a之间形成有漂移区28。
在外周区50内的半导体基板12的上表面上，形成有多个外周沟槽54。各个外周沟槽54以贯穿体区26而到达漂移区28的方式形成。在各个外周沟槽54内形成有绝缘层53。如图1所示，在从上侧观察半导体基板12时，各个外周沟槽54被形成为绕单元区20的周围一圈的环状。因而，外周区50内的体区26与单元区20内的体区26分离。各个外周沟槽54以互相隔开距离的方式形成。
在半导体基板12内且在与各外周沟槽54的底面相接的范围内形成有p型区56。p型区56以覆盖外周沟槽54的底面整体的方式沿着外周沟槽54而形成。各个p型区56与相邻的其他的p型区56相连。
图3为表示图2的各个p型区56的放大图。p型区56中的位于两个外周沟槽54之间的区域56b，与p型区56中的各外周沟槽54的下侧的区域56a相比，p型杂质的厚度方向上的面密度较高。另外，区域56a的所述面密度为，沿着半导体基板12的厚度方向对区域56a内的p型杂质浓度进行积分而得到的值(即，沿着图3的A-A线对p型杂质浓度进行积分而得到的值)，区域56b的所述面密度为，沿着半导体基板12的厚度方向对区域56b内的p型杂质浓度进行积分而得到的值(即，沿着图3的B-B线对p型杂质浓度进行积分而得到的值)。以下，将区域56b称作低面密度区，将区域56a称作高面密度区。
接下来，对半导体装置10的动作进行说明。在使半导体装置10进行动作时，在背面电极18与表面电极14之间施加有使背面电极18成为正极的电压。而且，通过对栅电极34c施加栅极导通电压，从而使单元区20内的MOSFET导通。即，在与栅电极34c对置的位置的体区26内形成有沟道，从而电子从表面电极14经由源极区22、沟道、漂移区28、漏极区30而朝向背面电极18流通。
当停止对栅电极34c的栅极导通电压的施加时，沟道消失，MOSFET断开。当MOSFET断开时，耗尽层从体区26与漂移区28之间的边界部的pn结向漂移区28内扩展。当耗尽层到达单元区20内的p型浮动区32时，耗尽层也从p型浮动区32向漂移区28内扩展。由此，两个p型浮动区32之间的漂移区28被有效地耗尽化。由此，能够实现单元区20内的较高的耐压。
此外，从上述的pn结延伸的耗尽层最远到达位于单元区20侧的外周沟槽54的下侧的p型区56。于是，由于全部的p型区56相连，因此耗尽层从全部的p型区56向漂移区28内扩展。如此，在本实施例的半导体装置10中，由于耗尽层大致同时从各个外周沟槽54的下侧的p型区56向漂移区28内扩展，因此外周区50内的耗尽层的扩展极快。
此外，耗尽层还向p型区56内扩展。此时，在各个低面密度区56b内其厚度方向整体被耗尽化，而在各高面密度区56a内耗尽层并未扩展至图3的虚线所示的区域56c(对外周沟槽54的底面进行覆盖的区域56c)。这是因为，在高面密度区56a内所述面密度较高。由于如此使外周沟槽54的下端的p型区56c被耗尽化，因此能够对电场集中在外周沟槽54的下端附近的情况进行抑制。此外，当低面密度区56b被耗尽化时，各外周沟槽54的下侧的p型区56c通过耗尽层而被互相分离。因此，在各外周沟槽54之间产生电位差。因此，能够使电位均等地分布在外周区50内。
如以上所说明那样，在该半导体装置10中，由于在外周区50内耗尽层从p型区56的整体扩展，因此能够使耗尽层在外周区50内迅速地扩展。此外，由于在被耗尽化时各个外周沟槽54的下侧的p型区56互相分离，因此能够在各个外周沟槽54之间对电位进行分担。此外，由于在耗尽层扩展到外周区50内时，在外周沟槽54的下侧也会残留有p型区56c，因此能够对外周沟槽54的下端处的电场集中进行抑制。因此，该半导体装置10具有较高的耐压。
另外，在使低面密度区56b完全耗尽化的情况下，低面密度区56b的上述面密度优选为小于3.2×1013cm-2。由于在面密度高于该值的区域内，为了进行耗尽化所需的电压会超过雪崩耐压，因此无法进行耗尽化。如果面密度低于该值，则通过对电压进行调节，从而能够使低面密度区56b在其厚度方向整个区域内耗尽化，进而能够得到上述的效果。另外，在半导体基板12为Si的情况下，通过将上述面密度设为小于2.0×1012cm-2，从而能够使低面密度区56b完全耗尽化。
此外，在未使高面密度区56a耗尽化的情况下，高面密度区56a的上述面密度优选为1.5×1013cm-2以上。图4为表示高面密度区56a的面密度与外周沟槽54附近流通的漏电流之间的关系的曲线图。在实际应用水平的施加电压下，如图所示，在上述面密度为预定的阈值以上的情况下，能够使漏电流最小化。在半导体基板12为SiC的情况下，该阈值为1.5×1013cm-2。因而，高面密度区56a的上述面密度优选为1.5×1013cm-2。但是，也可以在为了进一步可靠地阻止高面密度区56a的耗尽化的情况下，将高面密度区56a的上述面密度设为3.2×1013cm-2以上。此外，在半导体基板12由Si形成的情况下，上述阈值为1.9×1019cm-2。因而，高面密度区56a的上述面密度优选为1.9×1019cm-2以上。但是，也可以在为了进一步可靠地阻止高面密度区56a的耗尽化的情况下，将高面密度区56a的上述面密度设为2.0×1012cm-2以上。
另外，上述的p型区56能够以如下方式形成。首先，在外周区50形成外周沟槽54。接下来，向各个外周沟槽54的底面注入p型杂质(例如B(硼))，然后，使硼扩散。当如此形成p型区56时，硼的浓度在沟槽的下端附近较高，且在越远离沟槽的下端的位置处硼的浓度越低。因而，能够如上述那样使低面密度区56b和高面密度区56a分布。另外，也可以在p型杂质的扩散工序之后，再次向沟槽的底面注入p型杂质。根据该方法，能够进一步提高沟槽的下端附近的p型杂质浓度。
实施例2
在实施例2的半导体装置200中，p型区56含有作为p型杂质的Al(铝)和B。Al所分布的范围主要在外周沟槽54的下端附近。B从外周沟槽54的下端起向其周围广泛地分布。因此，在p型区56内，Al的浓度比例在外周沟槽54的下端附近较高，并且B相对于Al的浓度比例随着远离外周沟槽54的下端而上升。另外，在实施例2中，低面密度区56b的上述面密度也低于高面密度区56a的上述面密度。此外，在实施例2的半导体装置200中，单元区20内的浮动区32含有作为p型杂质的Al。
实施例2的半导体装置200的p型区56以及浮动区32以如下方式形成。首先，在半导体基板12的表面上形成栅沟槽34和外周沟槽54。它们既可以同时形成，也可以单独形成。接下来，向栅沟槽34的底面和外周沟槽54的底面注入Al。接下来，向外周沟槽54的底面注入B。该B的注入以不向栅沟槽34的底面注入B的方式来实施。然后，对半导体基板12进行加热，从而使注入的Al和B扩散。由于Al在SiC中的扩散系数较小，因此在扩散工序之后，Al会分布在栅沟槽34的底面附近以及外周沟槽54的底面附近。因此，各个浮动区32以与其他的浮动区32分离的状态形成。此外，p型区56中的、较多地含有Al的Al分布区域56d以与其他的Al分布区域56d分离的状态形成。此外，由于Al不易扩散，因此浮动区32以及Al分布区域56d内的Al的浓度较高。与此相对，由于B在SiC中的扩散系数较大，因此在扩散工序之后，B广泛地分布在外周沟槽54的底面的周围。因此，通过广泛地分布的B，从而使各外周沟槽54的下侧的p型区56与相邻的其他的p型区56相连。因而，如图5所示那样形成p型区56。
实施例2的半导体装置200也以与实施例1的半导体装置10大致同样的方式进行动作。即，在MOSFET断开时，耗尽层从p型区56整体向漂移区28扩展。此时，p型区56中的低面密度区56b在厚度方向整个区域内被耗尽化。由此，各个高面密度区56a(即，Al分布区域56d)互相分离，从而外周区50的电位分布被均匀化。此外，由于高面密度区56a中的外周沟槽54的下端附近的区域未被耗尽化，因此能够对电场集中在外周沟槽54的下端的情况进行抑制。如此，实施例2的半导体装置200也耐压较高。
另外，虽然在上述的实施例1、实施例2中，外周沟槽54被形成为绕单元区20的周围一圈的环状，但是外周沟槽54未必需要是这样的环状。例如，外周沟槽54也可以仅局部地形成在耐压成为问题的部位的外周区50内。
此外，虽然在上述的实施例1、实施例2中，外周沟槽54被形成在单元区20与半导体基板12的端面12a之间，但是外周沟槽54也可以形成在其他的位置。例如，也可以在两个单元区20之间形成外周沟槽54。
此外，虽然在上述的实施例中，在单元区20内形成有MOSFET，但是也可以形成有IGBT。
此外，虽然在上述的实施例中，体区26扩展至外周区50内，但是也可以不在外周区50内形成体区26。
此外，虽然在上述的实施例中，在栅沟槽34的下端形成有p型浮动区32，但是也可以替代p型浮动区32而形成有与预定的电位相连接的p型区。
以上，虽然对本发明的具体例详细地进行了说明，但是这些只不过是例示，并不对发明要求保护的范围进行限定。在发明要求保护的范围所记载的技术中，包括对以上所例示的具体例进行了各种各样变形、变更的技术。
本说明书或附图所说明的技术要素为，通过单独或者各种组合来发挥技术的有用性的要素，并不限定于申请时权利要求记载的组合。此外，本说明书或附图所例示的技术为同时达到多个目的的技术，达到其中一个目的本身便具有技术有用性。
符号说明
10：半导体装置；
12：半导体基板；
14：表面电极；
18：背面电极；
20：单元区；
22：源极区；
24：体接触区；
26：体区；
28：漂移区；
30：漏极区；
32：浮动区；
34：栅沟槽；
50：外周区；
54：外周沟槽；
56：p型区；
56a：高面密度区；
56b：低面密度区。

Claims (8)

1.一种半导体装置，具有：
半导体基板；
表面电极，其被形成在所述半导体基板的表面上；
背面电极，其被形成在所述半导体基板的背面上，
所述半导体基板具有元件区和外周区，所述元件区形成有对所述表面电极与所述背面电极之间进行开关的绝缘栅型开关元件，所述外周区与所述元件区邻接，
所述绝缘栅型开关元件具有：
第一导电型的第一区域，其与所述表面电极连接；
第二导电型的第二区域，其与所述表面电极连接，且与所述第一区域相接；
第一导电型的第三区域，其被形成在所述第二区域的下侧，并通过所述第二区域而与所述第一区域分离；
栅沟槽，其形成在所述元件区内的所述半导体基板的所述表面上；
栅绝缘膜，其形成在所述栅沟槽内，并与所述第二区域相接；
栅电极，其形成在所述栅沟槽内，并隔着所述栅绝缘膜而与所述第二区域对置；
第二导电型的第六区域，其形成在所述半导体基板内的包含所述栅沟槽的底面在内的范围内，
在所述外周区内的所述半导体基板的所述表面上，形成有第一沟槽和以与所述第一沟槽隔开间隔的方式配置的第二沟槽，
在所述第一沟槽和所述第二沟槽内形成有绝缘膜，
形成有以从所述第一沟槽的底面跨及所述第二沟槽的底面的方式延伸的第二导电型的第四区域，
在所述第四区域的下侧形成有从所述第三区域连续的第一导电型的第五区域，
在所述第四区域内的、所述第一沟槽与所述第二沟槽之间的区域内，形成有与所述第四区域内的、所述第一沟槽的下侧的区域和所述第二沟槽的下侧的区域相比，从所述半导体基板的厚度方向观察到的第二导电型杂质的面密度较低的低面密度区，
在向处于断开状态的所述绝缘栅型开关元件施加额定电压时，所述低面密度区耗尽化，所述第一沟槽的下侧的所述区域的至少一部分以及所述第二沟槽的下侧的所述区域的至少一部分未耗尽化，所述第一沟槽的下侧的所述区域的未耗尽化的部分和所述第二沟槽的下侧的所述区域的未耗尽化的部分通过所述低面密度区内的耗尽层而被分离。
2.如权利要求1所述的半导体装置，其中，
所述半导体基板由SiC构成，
所述低面密度区的所述面密度小于3.2×1013cm-2。
3.如权利要求1所述的半导体装置，其中，
所述半导体基板由Si构成，
所述低面密度区的所述面密度小于2.0×1012cm-2。
4.如权利要求1或2所述的半导体装置，其中，
所述半导体基板由SiC构成，
所述第一沟槽的下侧的所述区域以及所述第二沟槽的下侧的所述区域的所述面密度为1.5×1013cm-2以上。
5.如权利要求1或3所述的半导体装置，其中，
所述半导体基板由Si构成，
所述第一沟槽的下侧的所述区域以及所述第二沟槽的下侧的所述区域的所述面密度为，1.9×1019cm-2以上。
6.如权利要求1至权利要求3中任意一项所述的半导体装置，其中，
所述第四区域含有B和Al，
在位于所述第一沟槽的下侧的所述第四区域内，B相对于Al的浓度比例随着远离所述第一沟槽的底面而上升，
在位于所述第二沟槽的下侧的所述第四区域内，B相对于Al的浓度比例随着远离所述第二沟槽的底面而上升。
7.如权利要求1所述的半导体装置，其中，
所述第六区域含有Al。
8.一种半导体装置，具有：
半导体基板；
表面电极，其被形成在所述半导体基板的表面上；
背面电极，其被形成在所述半导体基板的背面上，
所述半导体基板具有元件区和外周区，所述元件区形成有对所述表面电极与所述背面电极之间进行开关的绝缘栅型开关元件，所述外周区与所述元件区邻接，
所述绝缘栅型开关元件具有：
第一导电型的第一区域，其与所述表面电极连接；
第二导电型的第二区域，其与所述表面电极连接，且与所述第一区域相接；
第一导电型的第三区域，其被形成在所述第二区域的下侧，并通过所述第二区域而与所述第一区域分离；
栅沟槽，其形成在所述元件区内的所述半导体基板的所述表面上；
栅绝缘膜，其形成在所述栅沟槽内，并与所述第二区域相接；
栅电极，其形成在所述栅沟槽内，并隔着所述栅绝缘膜而与所述第二区域对置；
第二导电型的第六区域，其形成在所述半导体基板内的包含所述栅沟槽的底面在内的范围内，
在所述外周区内的所述半导体基板的所述表面上，形成有第一沟槽和以与所述第一沟槽隔开间隔的方式配置的第二沟槽，
在所述第一沟槽和所述第二沟槽内形成有绝缘膜，
形成有以从所述第一沟槽的底面跨及所述第二沟槽的底面的方式延伸的第二导电型的第四区域，
在所述第四区域的下侧形成有从所述第三区域连续的第一导电型的第五区域，
所述第四区域含有B和Al，
在位于所述第一沟槽的下侧的所述第四区域内，B相对于Al的浓度比例随着远离所述第一沟槽的底面而上升，
在位于所述第二沟槽的下侧的所述第四区域内，B相对于Al的浓度比例随着远离所述第二沟槽的底面而上升。
CN201480071339.9A 2013-12-26 2014-08-04 半导体装置 Active CN105849910B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-269268 2013-12-26
JP2013269268A JP6208579B2 (ja) 2013-12-26 2013-12-26 半導体装置
PCT/JP2014/070522 WO2015098169A1 (ja) 2013-12-26 2014-08-04 半導体装置

Publications (2)

Publication Number Publication Date
CN105849910A CN105849910A (zh) 2016-08-10
CN105849910B true CN105849910B (zh) 2019-03-01

Family

ID=53478059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071339.9A Active CN105849910B (zh) 2013-12-26 2014-08-04 半导体装置

Country Status (6)

Country Link
US (1) US9853141B2 (zh)
JP (1) JP6208579B2 (zh)
KR (1) KR101840961B1 (zh)
CN (1) CN105849910B (zh)
DE (1) DE112014006011B4 (zh)
WO (1) WO2015098169A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6573107B2 (ja) * 2015-08-12 2019-09-11 サンケン電気株式会社 半導体装置
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6946824B2 (ja) * 2017-07-28 2021-10-06 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109346467A (zh) 2018-08-17 2019-02-15 矽力杰半导体技术(杭州)有限公司 半导体结构、驱动芯片和半导体结构的制造方法
CN115769382A (zh) * 2021-01-25 2023-03-07 富士电机株式会社 半导体装置
CN112928156B (zh) * 2021-04-07 2022-04-12 四川大学 一种浮空p柱的逆导型槽栅超结IGBT
KR102407121B1 (ko) * 2022-03-30 2022-06-10 (주) 트리노테크놀로지 감소된 손실을 가지는 전력 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864270A (zh) * 2003-10-08 2006-11-15 丰田自动车株式会社 绝缘栅型半导体器件及其制造方法
CN101048874A (zh) * 2004-10-29 2007-10-03 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN102318045A (zh) * 2008-02-14 2012-01-11 马克斯半导体股份有限公司 改良式击穿电压的边缘端点

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187698A (ja) * 1997-09-02 1999-03-30 Kansai Electric Power Co Inc:The 高耐圧半導体装置及びこの装置を用いた電力変換器
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
US7470953B2 (en) * 2003-10-08 2008-12-30 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
KR100545866B1 (ko) * 2004-04-27 2006-01-24 삼성전자주식회사 커패시터 및 그 제조 방법
JP4488935B2 (ja) 2005-03-11 2010-06-23 関西電力株式会社 高耐圧半導体装置
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP5233158B2 (ja) * 2007-04-25 2013-07-10 富士電機株式会社 炭化珪素半導体装置
JP5206248B2 (ja) * 2008-09-04 2013-06-12 トヨタ自動車株式会社 半導体装置
JP5353190B2 (ja) 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864270A (zh) * 2003-10-08 2006-11-15 丰田自动车株式会社 绝缘栅型半导体器件及其制造方法
CN101048874A (zh) * 2004-10-29 2007-10-03 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN102318045A (zh) * 2008-02-14 2012-01-11 马克斯半导体股份有限公司 改良式击穿电压的边缘端点

Also Published As

Publication number Publication date
KR101840961B1 (ko) 2018-03-21
JP2015126087A (ja) 2015-07-06
DE112014006011T5 (de) 2016-09-15
CN105849910A (zh) 2016-08-10
WO2015098169A1 (ja) 2015-07-02
KR20160102063A (ko) 2016-08-26
US20170040446A1 (en) 2017-02-09
US9853141B2 (en) 2017-12-26
JP6208579B2 (ja) 2017-10-04
DE112014006011B4 (de) 2018-03-08

Similar Documents

Publication Publication Date Title
CN105849910B (zh) 半导体装置
JP5641131B2 (ja) 半導体装置およびその製造方法
JP6130857B2 (ja) 半導体装置
CN104064600B (zh) 一种上拉双扩散金属氧化物半导体及其制作方法
US9543451B2 (en) High voltage junction field effect transistor
KR20170118129A (ko) 고전압 반도체 디바이스 및 상기 디바이스의 제조방법
WO2007098317A3 (en) Lateral power devices with self-biasing electrodes
CN106463523B (zh) 绝缘栅型半导体装置、以及绝缘栅型半导体装置的制造方法
US9029918B2 (en) Semiconductor device
TW201145513A (en) Semiconductor device
CN103915497B (zh) 半导体器件及其制造方法
US20180102361A1 (en) Switching device
CN101127365A (zh) 绝缘栅型双极晶体管
TWI606590B (zh) 橫向雙擴散金氧半導體電晶體元件及其佈局圖案
CN107978632B (zh) 多沟道的横向高压器件
JP2017152613A (ja) スイッチング素子
US20110156093A1 (en) High-voltage power transistor using soi technology
KR102114501B1 (ko) 반도체 소자
US20140159105A1 (en) Power semiconductor device
US20180358455A1 (en) Power transistor device
CN105322023B (zh) 结场效晶体管
JP2017152616A (ja) スイッチング素子
JP2017034154A (ja) 半導体装置
TWI546961B (zh) 高壓金氧半導體電晶體元件
TWI577020B (zh) 高壓金氧半導體電晶體元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant