JPH1187698A - 高耐圧半導体装置及びこの装置を用いた電力変換器 - Google Patents
高耐圧半導体装置及びこの装置を用いた電力変換器Info
- Publication number
- JPH1187698A JPH1187698A JP9237511A JP23751197A JPH1187698A JP H1187698 A JPH1187698 A JP H1187698A JP 9237511 A JP9237511 A JP 9237511A JP 23751197 A JP23751197 A JP 23751197A JP H1187698 A JPH1187698 A JP H1187698A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 284
- 230000015556 catabolic process Effects 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 16
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 29
- 238000005468 ion implantation Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 高耐圧半導体装置におけるターミネーション
部の専有面積を減らし高耐圧化を実現する。 【解決手段】 半導体装置の主接合部１の周囲を取り囲
むように複数のトレンチ９を形成し、各トレンチ９の底
部とトレンチ９の間にそれぞれｐ+層あるいはショット
キーコンタクトを設け、トレンチ底部ｐ+層２とトレン
チ間ｐ+層３の間に空乏層が拡がるようにトレンチ間ｎ-
層４を設けてターミネーション部を構成する。
部の専有面積を減らし高耐圧化を実現する。 【解決手段】 半導体装置の主接合部１の周囲を取り囲
むように複数のトレンチ９を形成し、各トレンチ９の底
部とトレンチ９の間にそれぞれｐ+層あるいはショット
キーコンタクトを設け、トレンチ底部ｐ+層２とトレン
チ間ｐ+層３の間に空乏層が拡がるようにトレンチ間ｎ-
層４を設けてターミネーション部を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧半導体装置
及びこれを用いた電力変換器に関する。
及びこれを用いた電力変換器に関する。
【０００２】
【従来の技術】大容量の電力変換を行うための高耐圧半
導体装置としては、シリコンを素子材料として用いた高
耐圧・大電流のための構造が採用されてきたが、高耐圧
半導体装置のさらなる小型化および低ロス化のために
は、シリコンの物性限界を越える新たな材料による半導
体装置の開発が望まれていた。シリコンの物性限界をは
るかに越える材料として、シリコンカーバイド（以下Ｓ
ｉＣと表記する）やダイヤモンドなどがあり、これら材
料の臨界電界は、シリコンのものの１０倍以上であり非
常に大きい。このため、半導体装置のドリフト層の厚み
を約１０分の１以下にすることができるとともに、キャ
リア濃度を１０倍以上にできる。その結果として電気抵
抗を約１００分の１以下にできるので、これらの材料を
用いた半導体装置は大幅な低ロス化が実現できるものと
して期待されている。しかし、ＳｉＣ等の高臨界電界材
料で形成した半導体装置では、オフ状態の半導体装置の
内部において、シリコンの半導体装置の１０倍以上の高
い電界が生じるため、電界集中による破壊が起きやす
い。そこで電界を効果的に緩和するために設けるターミ
ネーション部の構造が重要となる。「ターミネーション
部」とは、半導体装置の主接合部近傍の電界集中を緩和
するために主接合部の周囲に設けた種々の半導体層をい
う。
導体装置としては、シリコンを素子材料として用いた高
耐圧・大電流のための構造が採用されてきたが、高耐圧
半導体装置のさらなる小型化および低ロス化のために
は、シリコンの物性限界を越える新たな材料による半導
体装置の開発が望まれていた。シリコンの物性限界をは
るかに越える材料として、シリコンカーバイド（以下Ｓ
ｉＣと表記する）やダイヤモンドなどがあり、これら材
料の臨界電界は、シリコンのものの１０倍以上であり非
常に大きい。このため、半導体装置のドリフト層の厚み
を約１０分の１以下にすることができるとともに、キャ
リア濃度を１０倍以上にできる。その結果として電気抵
抗を約１００分の１以下にできるので、これらの材料を
用いた半導体装置は大幅な低ロス化が実現できるものと
して期待されている。しかし、ＳｉＣ等の高臨界電界材
料で形成した半導体装置では、オフ状態の半導体装置の
内部において、シリコンの半導体装置の１０倍以上の高
い電界が生じるため、電界集中による破壊が起きやす
い。そこで電界を効果的に緩和するために設けるターミ
ネーション部の構造が重要となる。「ターミネーション
部」とは、半導体装置の主接合部近傍の電界集中を緩和
するために主接合部の周囲に設けた種々の半導体層をい
う。
【０００３】一般にシリコンの半導体装置では、高耐圧
を得るために、ＪＴＥ（Junction Termination Extenti
on）、ＦＬＲ（Field Limitting Ring）やＦＭＲ（Floa
tingMetal Rings）等のターミネーション部を設けるタ
ーミネーション技術を用いている。これらのターミネー
ション部は半導体チップの周辺部に、主接合部を取り囲
むように形成されており、主接合端部の電界を緩和す
る。
を得るために、ＪＴＥ（Junction Termination Extenti
on）、ＦＬＲ（Field Limitting Ring）やＦＭＲ（Floa
tingMetal Rings）等のターミネーション部を設けるタ
ーミネーション技術を用いている。これらのターミネー
ション部は半導体チップの周辺部に、主接合部を取り囲
むように形成されており、主接合端部の電界を緩和す
る。
【０００４】
【発明が解決しようとする課題】ＳｉＣ等の高臨界電界
材料で高耐圧半導体装置を製作する場合、主接合端部の
電界を緩和する前記従来のターミネーション技術は適し
ていない。その理由は、上記のターミネーション技術で
はドリフト層に広がる空乏層の幅が小さく、十分に電界
を緩和できないためである。
材料で高耐圧半導体装置を製作する場合、主接合端部の
電界を緩和する前記従来のターミネーション技術は適し
ていない。その理由は、上記のターミネーション技術で
はドリフト層に広がる空乏層の幅が小さく、十分に電界
を緩和できないためである。
【０００５】図１３はＪＴＥによるターミネーション部
を有する半導体装置の断面図である。この半導体装置の
場合、主接合部５の端部周辺にＪＴＥ領域１８を形成
し、高電圧印加時にはＪＴＥ領域１８内の全体に空乏層
１９を拡げることにより、主接合部５の外周方向におい
てもｎ-ドリフト層６の深さ方向に空乏層１９を拡げ、
主接合部５の端部の電界を緩和する。ＪＴＥ領域１８を
高濃度にすると、空乏層１９はｎ-ドリフト層６内に拡
がるがＪＴＥ領域の端部の空乏層１９の幅は小さくな
る。また、ＪＴＥ領域１８を低濃度にしすぎると、空乏
層１９は拡がらず、主接合部５の端部の電界が高くな
り、耐圧が低下する。このため、空乏層１９の幅をＪＴ
Ｅ領域１８一杯に拡げて高耐圧を達成しようとすると、
ＪＴＥ領域１８の濃度依存特性が急峻となり、高耐圧を
達成できる最適許容濃度の幅がきわめて狭く、イオン打
ち込み等の高精度な濃度制御技術を用いても製作できな
い。
を有する半導体装置の断面図である。この半導体装置の
場合、主接合部５の端部周辺にＪＴＥ領域１８を形成
し、高電圧印加時にはＪＴＥ領域１８内の全体に空乏層
１９を拡げることにより、主接合部５の外周方向におい
てもｎ-ドリフト層６の深さ方向に空乏層１９を拡げ、
主接合部５の端部の電界を緩和する。ＪＴＥ領域１８を
高濃度にすると、空乏層１９はｎ-ドリフト層６内に拡
がるがＪＴＥ領域の端部の空乏層１９の幅は小さくな
る。また、ＪＴＥ領域１８を低濃度にしすぎると、空乏
層１９は拡がらず、主接合部５の端部の電界が高くな
り、耐圧が低下する。このため、空乏層１９の幅をＪＴ
Ｅ領域１８一杯に拡げて高耐圧を達成しようとすると、
ＪＴＥ領域１８の濃度依存特性が急峻となり、高耐圧を
達成できる最適許容濃度の幅がきわめて狭く、イオン打
ち込み等の高精度な濃度制御技術を用いても製作できな
い。
【０００６】図１４はＦＬＲによるターミネーション部
を有する半導体装置の断面図である。この半導体装置で
はターミネーション部として複数のＦＬＲ層２０を用い
て空乏層２１をＦＬＲ層２０間のドリフト層６内に拡げ
ている。空乏層２１をＦＬＲ層２０内一杯には拡げなく
てすむので、ＦＬＲ層２０を一定濃度以上の高濃度にす
ればよく、実現しやすい。しかし、複数のターミネーシ
ョン用ＦＬＲ層２０を並列配置して用いるので、専有面
積が大きくなってしまう。すなわち複数のＦＬＲ層２０
を活性領域５の外周を取り囲むように形成するので、そ
の幅は狭くても大きな面積を占有する。そのため、半導
体装置の限られた面積において、ＦＬＲ層２０の面積に
相当する分だけ活性領域５の面積を減らさざるを得ず電
流容量の減少やオン抵抗の増大を招くという点で問題が
ある。
を有する半導体装置の断面図である。この半導体装置で
はターミネーション部として複数のＦＬＲ層２０を用い
て空乏層２１をＦＬＲ層２０間のドリフト層６内に拡げ
ている。空乏層２１をＦＬＲ層２０内一杯には拡げなく
てすむので、ＦＬＲ層２０を一定濃度以上の高濃度にす
ればよく、実現しやすい。しかし、複数のターミネーシ
ョン用ＦＬＲ層２０を並列配置して用いるので、専有面
積が大きくなってしまう。すなわち複数のＦＬＲ層２０
を活性領域５の外周を取り囲むように形成するので、そ
の幅は狭くても大きな面積を占有する。そのため、半導
体装置の限られた面積において、ＦＬＲ層２０の面積に
相当する分だけ活性領域５の面積を減らさざるを得ず電
流容量の減少やオン抵抗の増大を招くという点で問題が
ある。
【０００７】上記のように高耐圧半導体装置を実現する
ためには、効果的に電界を緩和するターミネーション構
造が必要であるが、ＳｉＣなどの高臨界電界材料の半導
体装置では、ターミネーション部を形成するために超高
精度の濃度制御技術が必要であった。また、ターミネー
ション部のために大きな専有面積が必要である。
ためには、効果的に電界を緩和するターミネーション構
造が必要であるが、ＳｉＣなどの高臨界電界材料の半導
体装置では、ターミネーション部を形成するために超高
精度の濃度制御技術が必要であった。また、ターミネー
ション部のために大きな専有面積が必要である。
【０００８】本発明は超高精度の濃度制御技術を必要と
せず、かつ占有面積の少ないターミネーション構造を有
する高耐圧半導体装置を提供することを目的とする。
せず、かつ占有面積の少ないターミネーション構造を有
する高耐圧半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１モードの高耐圧半導体装置では、主接
合部の周囲を取り囲むように複数の溝（以下トレンチと
称する）を形成し、各トレンチ底部のドリフト層内に前
記ドリフト層の導電型と異なる導電型の半導体層を有す
るターミネーション部を形成している。これによってト
レンチ底部の半導体層とトレンチ間の半導体層の間に空
乏層が拡がって電界を緩和するため主接合部近傍の電界
集中が避けられ半導体装置の耐圧が向上する。
に、本発明の第１モードの高耐圧半導体装置では、主接
合部の周囲を取り囲むように複数の溝（以下トレンチと
称する）を形成し、各トレンチ底部のドリフト層内に前
記ドリフト層の導電型と異なる導電型の半導体層を有す
るターミネーション部を形成している。これによってト
レンチ底部の半導体層とトレンチ間の半導体層の間に空
乏層が拡がって電界を緩和するため主接合部近傍の電界
集中が避けられ半導体装置の耐圧が向上する。
【００１０】本発明の第２モードの高耐圧半導体装置で
は、主接合部の周囲を取り囲むように複数のトレンチを
ドリフト層内に形成し、各トレンチの底部にショットキ
ー接合（以下ショットキーコンタクトと称する）を形成
させるための導電層を設けている。この導電層の電界効
果によってドリフト層内に空乏層が拡がり、電界を緩和
するので、主接合部近傍の電界集中が避けられ半導体装
置の耐圧が向上する。
は、主接合部の周囲を取り囲むように複数のトレンチを
ドリフト層内に形成し、各トレンチの底部にショットキ
ー接合（以下ショットキーコンタクトと称する）を形成
させるための導電層を設けている。この導電層の電界効
果によってドリフト層内に空乏層が拡がり、電界を緩和
するので、主接合部近傍の電界集中が避けられ半導体装
置の耐圧が向上する。
【００１１】本発明の上記第１及び第２モードの半導体
装置では、オフ時に高電圧が印加された場合に、主にト
レンチ底部とトレンチ間のドリフト層に空乏層を拡げて
電界を緩和する。空乏層をトレンチ底部とトレンチ間の
ターミネーション用半導体層内にはほとんど拡げなくて
すむので、一定濃度以上の高濃度にしさえすればよく、
濃度制御に特別の高精度が必要でなく製造が容易であ
る。
装置では、オフ時に高電圧が印加された場合に、主にト
レンチ底部とトレンチ間のドリフト層に空乏層を拡げて
電界を緩和する。空乏層をトレンチ底部とトレンチ間の
ターミネーション用半導体層内にはほとんど拡げなくて
すむので、一定濃度以上の高濃度にしさえすればよく、
濃度制御に特別の高精度が必要でなく製造が容易であ
る。
【００１２】また、トレンチ間のドリフト層はトレンチ
壁に沿って半導体装置の深さ方向に形成されるので、半
導体装置の表面部分を占有することはなく、ターミネー
ション部による占有面積を最小限に抑えることができ
る。その結果半導体装置のオン時に負荷電流が流れる活
性領域の面積を大きくすることができ、電流容量の増大
とオン抵抗の低減を達成できる。
壁に沿って半導体装置の深さ方向に形成されるので、半
導体装置の表面部分を占有することはなく、ターミネー
ション部による占有面積を最小限に抑えることができ
る。その結果半導体装置のオン時に負荷電流が流れる活
性領域の面積を大きくすることができ、電流容量の増大
とオン抵抗の低減を達成できる。
【００１３】本発明の電力変換器は、スイッチング素子
として前記第１モード又は第２モードの高耐圧半導体装
置を用いた電力変換装置である。本発明の高耐圧半導体
装置の特徴の高い耐電圧、大きな電流容量、低いオン抵
抗により、高耐圧、大電流かつ低損失の電力変換器が実
現できる。
として前記第１モード又は第２モードの高耐圧半導体装
置を用いた電力変換装置である。本発明の高耐圧半導体
装置の特徴の高い耐電圧、大きな電流容量、低いオン抵
抗により、高耐圧、大電流かつ低損失の電力変換器が実
現できる。
【００１４】
【発明の実施の形態】以下、本発明の半導体装置の実施
例を図１ないし図１０を参照しながら詳細に説明する。 《第１実施例》本発明の第１実施例を図１ないし図３を
参照して説明する。図１は、本発明の第１の実施例の、
等間隔のトレンチ型ターミネーション部を設けたトレン
チ型ＭＯＳＦＥＴの平面図であり、図２は図１のII−II
断面図である。図１及び図２において、トレンチ型ター
ミネーション部３９は、主接合部１を取り囲むように環
状に形成されている。この半導体装置の具体例における
各部の寸法は以下のとおりである。ｎ-ドリフト層６の
厚さは５０μｍ、ｎ+ドレイン層７の厚さは３００μｍ
である。ｐ+ボディ層５の厚さは２．５μｍであり、ｐ+
ボディ層５に設けられているｎ+ソース層の接合深さは
０．５μｍである。各トレンチ９の深さおよび幅は４μ
ｍである。ゲート絶縁物層３５の厚さはトレンチ底部で
１μｍ、トレンチ側面で０．１μｍである。
例を図１ないし図１０を参照しながら詳細に説明する。 《第１実施例》本発明の第１実施例を図１ないし図３を
参照して説明する。図１は、本発明の第１の実施例の、
等間隔のトレンチ型ターミネーション部を設けたトレン
チ型ＭＯＳＦＥＴの平面図であり、図２は図１のII−II
断面図である。図１及び図２において、トレンチ型ター
ミネーション部３９は、主接合部１を取り囲むように環
状に形成されている。この半導体装置の具体例における
各部の寸法は以下のとおりである。ｎ-ドリフト層６の
厚さは５０μｍ、ｎ+ドレイン層７の厚さは３００μｍ
である。ｐ+ボディ層５の厚さは２．５μｍであり、ｐ+
ボディ層５に設けられているｎ+ソース層の接合深さは
０．５μｍである。各トレンチ９の深さおよび幅は４μ
ｍである。ゲート絶縁物層３５の厚さはトレンチ底部で
１μｍ、トレンチ側面で０．１μｍである。
【００１５】ターミネーション部３９のトレンチ９の底
面および側面の絶縁物層３６の厚さは１μｍである。タ
ーミネーション部３９の隣り合うトレンチ９の間隔は４
μｍである。なお、トレンチゲート１０の底面および側
面の絶縁物層３５の厚さは、ともに０．４μｍ程度の厚
さでも良い。また、主接合部１の面とトレンチ９の底面
の距離は、４μｍ以下であればよいが、望ましくは１．
５μｍ以下がよい。本実施例では、ゲート電極１３はス
トライプ状であるが、その形状は例えば円形や四角形等
であってもかまわない。またゲート電極１３は、例えば
１０個以上のストライプ状のものでもかまわない。
面および側面の絶縁物層３６の厚さは１μｍである。タ
ーミネーション部３９の隣り合うトレンチ９の間隔は４
μｍである。なお、トレンチゲート１０の底面および側
面の絶縁物層３５の厚さは、ともに０．４μｍ程度の厚
さでも良い。また、主接合部１の面とトレンチ９の底面
の距離は、４μｍ以下であればよいが、望ましくは１．
５μｍ以下がよい。本実施例では、ゲート電極１３はス
トライプ状であるが、その形状は例えば円形や四角形等
であってもかまわない。またゲート電極１３は、例えば
１０個以上のストライプ状のものでもかまわない。
【００１６】本実施例の半導体装置の製作工程は、次の
とおりである。最初にドレイン層７として機能する１０
18から１０20atm/cm3の不純物濃度のｎ+形ＳｉＣ（炭化
珪素）基板を用意し、この一方の表面に１０14から１０
16atm/cm3の不純物濃度のＳｉＣのｎ-ドリフト層６を気
相成長法等により形成する。次にｎ-ドリフト層６の上
に１０16から１０18atm/cm3程度の不純物濃度のＳｉＣ
のｐ+層を気相成長法等により形成する。そして、１０
18atm/cm3程度の不純物濃度のｎ+領域を窒素、りん等の
イオン打ち込み法等により所望の領域に選択的に形成す
る。次に、上記の工程を経た基板を異方性エッチングし
て、ｐ+層を貫通し底部がｎ-ドリフト層６内に所定距離
進入するトレンチゲート１０及びターミネーション部３
９用のトレンチ（溝）９を形成する。次にトレンチ９の
底から深さ０．５μmの範囲に、１０16から１０18atm/c
m3程度の不純物濃度のｐ+層２をホウ素、アルミニウム
等のイオン打ち込み等により形成する。続いて、トレン
チゲート１０の内壁およびターミネーション部３９用ト
レンチ９の内壁にＳｉＯ2の絶縁物層３５、３６を形成
する。トレンチゲート１０の内壁の絶縁物層３５は、厚
さ０．１μｍ程度であるが、ターミネーション部３９用
トレンチ９の内壁の絶縁物層の厚さは、０．５から１μ
ｍと厚くてもよい。その後トレンチ部９及びトレンチゲ
ート１０内には、りんを高濃度に含んだポリシリコンを
堆積して埋め込む。次に、トレンチゲート１０内のポリ
シリコンを残し、他の部分のポリシリコンを除去し、ゲ
ート電極１３を形成する。最後に、アルミニウム、ニッ
ケル等でｐ+層５の表面にソース電極１２を形成する。
また基板のドレイン層７の表面にドレイン電極１１を形
成して完成する。なお、ｐ+層３及び５はエピタキシャ
ル法で形成したが、イオン打ち込み法を用いても形成で
きる。
とおりである。最初にドレイン層７として機能する１０
18から１０20atm/cm3の不純物濃度のｎ+形ＳｉＣ（炭化
珪素）基板を用意し、この一方の表面に１０14から１０
16atm/cm3の不純物濃度のＳｉＣのｎ-ドリフト層６を気
相成長法等により形成する。次にｎ-ドリフト層６の上
に１０16から１０18atm/cm3程度の不純物濃度のＳｉＣ
のｐ+層を気相成長法等により形成する。そして、１０
18atm/cm3程度の不純物濃度のｎ+領域を窒素、りん等の
イオン打ち込み法等により所望の領域に選択的に形成す
る。次に、上記の工程を経た基板を異方性エッチングし
て、ｐ+層を貫通し底部がｎ-ドリフト層６内に所定距離
進入するトレンチゲート１０及びターミネーション部３
９用のトレンチ（溝）９を形成する。次にトレンチ９の
底から深さ０．５μmの範囲に、１０16から１０18atm/c
m3程度の不純物濃度のｐ+層２をホウ素、アルミニウム
等のイオン打ち込み等により形成する。続いて、トレン
チゲート１０の内壁およびターミネーション部３９用ト
レンチ９の内壁にＳｉＯ2の絶縁物層３５、３６を形成
する。トレンチゲート１０の内壁の絶縁物層３５は、厚
さ０．１μｍ程度であるが、ターミネーション部３９用
トレンチ９の内壁の絶縁物層の厚さは、０．５から１μ
ｍと厚くてもよい。その後トレンチ部９及びトレンチゲ
ート１０内には、りんを高濃度に含んだポリシリコンを
堆積して埋め込む。次に、トレンチゲート１０内のポリ
シリコンを残し、他の部分のポリシリコンを除去し、ゲ
ート電極１３を形成する。最後に、アルミニウム、ニッ
ケル等でｐ+層５の表面にソース電極１２を形成する。
また基板のドレイン層７の表面にドレイン電極１１を形
成して完成する。なお、ｐ+層３及び５はエピタキシャ
ル法で形成したが、イオン打ち込み法を用いても形成で
きる。
【００１７】本発明の特徴の構造と動作原理について以
下に詳細に述べる。構造の特徴の第一として、ＦＬＲと
して用いているｐ+層２がトレンチ９の底部にあり、か
つｐ+層３が隣接するトレンチ９の間にある。第二にト
レンチ９の底部のｐ+層２と隣接するトレンチ９の間の
ｐ+層３の間には一定の間隔があり、その間にトレンチ
間ｎ-層４がある。
下に詳細に述べる。構造の特徴の第一として、ＦＬＲと
して用いているｐ+層２がトレンチ９の底部にあり、か
つｐ+層３が隣接するトレンチ９の間にある。第二にト
レンチ９の底部のｐ+層２と隣接するトレンチ９の間の
ｐ+層３の間には一定の間隔があり、その間にトレンチ
間ｎ-層４がある。
【００１８】上記の構造を有する半導体装置のドレイン
電極１１に、ソース電極１２より高い電圧を印加する
と、点線で示す空乏層３０は、ｐ+ボディ層５とｎ-ドリ
フト層６の間の主接合部１からドレイン電極１１および
ソース電極１２の方向に広がり電圧を阻止する。活性領
域１Ａの周辺では、空乏層３０が主にトレンチ底部ｐ+
層２とトレンチ間ｐ+層３間のトレンチ間ｎ-層４に拡が
り、活性領域１Ａの端部の主接合部１の電界を緩和す
る。この時、空乏層３０をトレンチ底部ｐ+層２とトレ
ンチ間ｐ+層３内にはほとんど拡げなくてすむので、ト
レンチ底部ｐ+層２とトレンチ間ｐ+層３の不純物濃度を
１０16atm/cm3以上の高濃度にしさえすればよく、濃度
を精密に制御する必要はない。このように濃度制御技術
の精度が低くてよいので製造が容易であり実現しやす
い。また、トレンチ間ｎ-層４はトレンチ９の壁面に沿
ってドリフト層６の深さ方向（半導体装置の表面に垂直
な方向）の、トレンチ間ｐ+層３とトレンチ底部ｐ+層２
との間に形成されるので、表面積の増加に影響を与える
ことはない。従って半導体装置の限られた表面積におい
て、トレンチ間ｎ-層４の深さ方向の寸法に相当する分
だけ活性領域１Ａの面積を大きくでき、電流容量の増大
やオン抵抗の低減を達成できる。さらに、ＭＯＳＦＥＴ
の活性領域１Ａにトレンチゲート１０を形成する時、同
時にターミネーション部３９用のトレンチ９を形成でき
るので、プロセスを簡略化できる。さらに、トレンチ９
及びトレンチゲート１０の内部をポリシリコンやＳｉＯ
2等で埋めることにより、半導体装置の表面の汚染を防
止することができ高い信頼性を実現できる。
電極１１に、ソース電極１２より高い電圧を印加する
と、点線で示す空乏層３０は、ｐ+ボディ層５とｎ-ドリ
フト層６の間の主接合部１からドレイン電極１１および
ソース電極１２の方向に広がり電圧を阻止する。活性領
域１Ａの周辺では、空乏層３０が主にトレンチ底部ｐ+
層２とトレンチ間ｐ+層３間のトレンチ間ｎ-層４に拡が
り、活性領域１Ａの端部の主接合部１の電界を緩和す
る。この時、空乏層３０をトレンチ底部ｐ+層２とトレ
ンチ間ｐ+層３内にはほとんど拡げなくてすむので、ト
レンチ底部ｐ+層２とトレンチ間ｐ+層３の不純物濃度を
１０16atm/cm3以上の高濃度にしさえすればよく、濃度
を精密に制御する必要はない。このように濃度制御技術
の精度が低くてよいので製造が容易であり実現しやす
い。また、トレンチ間ｎ-層４はトレンチ９の壁面に沿
ってドリフト層６の深さ方向（半導体装置の表面に垂直
な方向）の、トレンチ間ｐ+層３とトレンチ底部ｐ+層２
との間に形成されるので、表面積の増加に影響を与える
ことはない。従って半導体装置の限られた表面積におい
て、トレンチ間ｎ-層４の深さ方向の寸法に相当する分
だけ活性領域１Ａの面積を大きくでき、電流容量の増大
やオン抵抗の低減を達成できる。さらに、ＭＯＳＦＥＴ
の活性領域１Ａにトレンチゲート１０を形成する時、同
時にターミネーション部３９用のトレンチ９を形成でき
るので、プロセスを簡略化できる。さらに、トレンチ９
及びトレンチゲート１０の内部をポリシリコンやＳｉＯ
2等で埋めることにより、半導体装置の表面の汚染を防
止することができ高い信頼性を実現できる。
【００１９】本実施例のトレンチ型ターミネーション部
３９の各部の寸法の一例を図３の（ａ）に示す。また、
この半導体装置と同程度の耐圧を持つ従来の半導体装置
のＦＬＲ付ＭＯＳＦＥＴのターミネーション部の寸法を
図３の（ｂ）に示す。図３の（ａ）においてトレンチ底
部ｐ+層２とトレンチ間ｐ+層３の水平方向の寸法はそれ
ぞれ２μｍであり、合計寸法は４μｍである。これに対
して図３の（ｂ）においては、２個のｐ+層２Ａ、２Ｂ
の水平方向の寸法はそれぞれ２μｍであり合計寸法は４
μｍである。２個のｐ+層２Ａと２Ｂの間のｎ-層４Ｂの
距離は１μｍであり、ｐ+層２Ａとｐ+ボディ層５との間
のｎ-層４Ａの距離は１μｍである。従って合計寸法は
６μｍである。本実施例のターミネーション部３９で
は、図３の（ｂ）におけるｎ-層４Ａ及び４Ｂに対応す
るトレンチ間ｎ-層４が、ドリフト層６の深さ方向のト
レンチ間ｐ+層３とトレンチ底部ｐ+層の間に形成される
ことになり、トレンチ間ｎ-層４がターミネーション部
３９の面積の増大に無関係となるので、その分従来のも
のに比べて表面積が減少する。その結果本実施例のター
ミネーション部３９の面積は、従来技術のＦＬＲの場合
に比べ、３分の２の面積になり、同一サイズの半導体装
置ではその分活性領域１Ａの面積を大きくできるので電
流容量の増大やオン抵抗の低減を達成できる。
３９の各部の寸法の一例を図３の（ａ）に示す。また、
この半導体装置と同程度の耐圧を持つ従来の半導体装置
のＦＬＲ付ＭＯＳＦＥＴのターミネーション部の寸法を
図３の（ｂ）に示す。図３の（ａ）においてトレンチ底
部ｐ+層２とトレンチ間ｐ+層３の水平方向の寸法はそれ
ぞれ２μｍであり、合計寸法は４μｍである。これに対
して図３の（ｂ）においては、２個のｐ+層２Ａ、２Ｂ
の水平方向の寸法はそれぞれ２μｍであり合計寸法は４
μｍである。２個のｐ+層２Ａと２Ｂの間のｎ-層４Ｂの
距離は１μｍであり、ｐ+層２Ａとｐ+ボディ層５との間
のｎ-層４Ａの距離は１μｍである。従って合計寸法は
６μｍである。本実施例のターミネーション部３９で
は、図３の（ｂ）におけるｎ-層４Ａ及び４Ｂに対応す
るトレンチ間ｎ-層４が、ドリフト層６の深さ方向のト
レンチ間ｐ+層３とトレンチ底部ｐ+層の間に形成される
ことになり、トレンチ間ｎ-層４がターミネーション部
３９の面積の増大に無関係となるので、その分従来のも
のに比べて表面積が減少する。その結果本実施例のター
ミネーション部３９の面積は、従来技術のＦＬＲの場合
に比べ、３分の２の面積になり、同一サイズの半導体装
置ではその分活性領域１Ａの面積を大きくできるので電
流容量の増大やオン抵抗の低減を達成できる。
【００２０】本実施例では、図１に示すように３個のト
レンチ型ターミネーション部３９を有する半導体装置を
例に挙げたが、さらに多数のトレンチ型ターミネーショ
ン部３９を設けることにより更なる高耐圧を実現でき
る。例えば、３個のトレンチを有するターミネーション
部３９を設けた場合の４８００Ｖの耐圧が、５個のトレ
ンチを有するターミネーション部３９を設けたものでは
５３００Ｖに上昇した。本実施例ではトレンチ底部ｐ+
層２とトレンチ間ｐ+層３とはほとんど同一不純物濃度
にしてプロセスを簡略化したが、これらの不純物濃度を
個々にかえることによりＭＯＳＦＥＴのオン特性と耐圧
をそれぞれ独立して改善できるので更なる高性能化が図
れる。また複数のトレンチ底部ｐ+層２の不純物濃度を
それぞれ所定の値にし、かつ複数のトレンチ間ｐ+層３
の不純物濃度をそれぞれ所定の値にすることにより、オ
ン特性と耐圧を更に改善することができる。例えば、ト
レンチ底部ｐ+層２の不純物濃度を３×１０17atm/cm3、
トレンチ間ｐ+層３の不純物濃度を１０18atm/cm3とした
場合には、耐圧は４８００Ｖと変わらないが、オン抵抗
を３５ｍΩｃｍ2から２８ｍΩｃｍ2に低減できた。さら
に、複数のトレンチ底部ｐ+層２及びトレンチ間ｐ+層３
の不純物濃度について、それぞれの最内周のものの不純
物濃度を最も高くし、それより外周にあるものは不純物
濃度が外周へ向かって順次漸減するように形成してもよ
い。例えば、ターミネーション部３９に１０個のトレン
チ９を設けた場合に、最内周のトレンチ９のトレンチ底
部ｐ+層２及びトレンチ間ｐ+層３の不純物濃度を１０19
atm/cm3とし、それより外周の９個のトレンチ９のトレ
ンチ底部ｐ+層２及びトレンチ間ｐ+層３を、不純物濃度
が５×１０18から１０16atm/cm3に順次漸減するように
形成した。 それに加えてｎ-ドリフト層６の厚さを１５
０μｍ、不純物濃度を１０14atm/cm3としたとき、耐圧
を２０ＫＶに上昇させることができた。
レンチ型ターミネーション部３９を有する半導体装置を
例に挙げたが、さらに多数のトレンチ型ターミネーショ
ン部３９を設けることにより更なる高耐圧を実現でき
る。例えば、３個のトレンチを有するターミネーション
部３９を設けた場合の４８００Ｖの耐圧が、５個のトレ
ンチを有するターミネーション部３９を設けたものでは
５３００Ｖに上昇した。本実施例ではトレンチ底部ｐ+
層２とトレンチ間ｐ+層３とはほとんど同一不純物濃度
にしてプロセスを簡略化したが、これらの不純物濃度を
個々にかえることによりＭＯＳＦＥＴのオン特性と耐圧
をそれぞれ独立して改善できるので更なる高性能化が図
れる。また複数のトレンチ底部ｐ+層２の不純物濃度を
それぞれ所定の値にし、かつ複数のトレンチ間ｐ+層３
の不純物濃度をそれぞれ所定の値にすることにより、オ
ン特性と耐圧を更に改善することができる。例えば、ト
レンチ底部ｐ+層２の不純物濃度を３×１０17atm/cm3、
トレンチ間ｐ+層３の不純物濃度を１０18atm/cm3とした
場合には、耐圧は４８００Ｖと変わらないが、オン抵抗
を３５ｍΩｃｍ2から２８ｍΩｃｍ2に低減できた。さら
に、複数のトレンチ底部ｐ+層２及びトレンチ間ｐ+層３
の不純物濃度について、それぞれの最内周のものの不純
物濃度を最も高くし、それより外周にあるものは不純物
濃度が外周へ向かって順次漸減するように形成してもよ
い。例えば、ターミネーション部３９に１０個のトレン
チ９を設けた場合に、最内周のトレンチ９のトレンチ底
部ｐ+層２及びトレンチ間ｐ+層３の不純物濃度を１０19
atm/cm3とし、それより外周の９個のトレンチ９のトレ
ンチ底部ｐ+層２及びトレンチ間ｐ+層３を、不純物濃度
が５×１０18から１０16atm/cm3に順次漸減するように
形成した。 それに加えてｎ-ドリフト層６の厚さを１５
０μｍ、不純物濃度を１０14atm/cm3としたとき、耐圧
を２０ＫＶに上昇させることができた。
【００２１】 《第２実施例》図４は、本発明の第２の実
施例の半導体装置の断面図である。本実施例の半導体装
置は不等間隔のトレンチを有するターミネーション部３
９を有するトレンチ型ＭＯＳＦＥＴである。図４におい
て、活性領域１Ａに隣接する第１段目のトレンチ型ター
ミネーション部３９Ａのトレンチ９Ａの幅が他のトレン
チ９Ｂの幅より大きくなされている。またトレンチゲー
ト１０の底部にｐ+電界緩和層４０を形成している。そ
の他の構成は第１の実施例と同じであるので説明を省略
する。半導体装置が電圧を阻止する際に、第１段目の幅
の広いトレンチ９Ａの底部に形成したトレンチ底部ｐ+
層２Ａにより、空乏層を主接合部１より更に離れたとこ
ろまで拡げることができる。したがって主接合部１の端
部の電界は更に緩和され、高耐圧の半導体装置を実現で
きる。例えば、第１段目のトレンチ９Ａの幅を３０μｍ
にした時、耐圧を５８００Ｖにすることができた。その
結果、幅４μｍのトレンチ９を等間隔に形成したトレン
チ型ターミネーション部を有する半導体装置に比べ、２
５％程度耐圧を上げることができた。第１段目のトレン
チ９Ａの幅を更に拡げることにより、更なる高耐圧化が
できる。例えば、６０μｍにすると、耐圧は６０００Ｖ
と更に高耐圧化することができた。この場合のオン抵抗
は、３５ｍΩ／ｃｍ2と第１実施例のものと同等の値に
することができた。
施例の半導体装置の断面図である。本実施例の半導体装
置は不等間隔のトレンチを有するターミネーション部３
９を有するトレンチ型ＭＯＳＦＥＴである。図４におい
て、活性領域１Ａに隣接する第１段目のトレンチ型ター
ミネーション部３９Ａのトレンチ９Ａの幅が他のトレン
チ９Ｂの幅より大きくなされている。またトレンチゲー
ト１０の底部にｐ+電界緩和層４０を形成している。そ
の他の構成は第１の実施例と同じであるので説明を省略
する。半導体装置が電圧を阻止する際に、第１段目の幅
の広いトレンチ９Ａの底部に形成したトレンチ底部ｐ+
層２Ａにより、空乏層を主接合部１より更に離れたとこ
ろまで拡げることができる。したがって主接合部１の端
部の電界は更に緩和され、高耐圧の半導体装置を実現で
きる。例えば、第１段目のトレンチ９Ａの幅を３０μｍ
にした時、耐圧を５８００Ｖにすることができた。その
結果、幅４μｍのトレンチ９を等間隔に形成したトレン
チ型ターミネーション部を有する半導体装置に比べ、２
５％程度耐圧を上げることができた。第１段目のトレン
チ９Ａの幅を更に拡げることにより、更なる高耐圧化が
できる。例えば、６０μｍにすると、耐圧は６０００Ｖ
と更に高耐圧化することができた。この場合のオン抵抗
は、３５ｍΩ／ｃｍ2と第１実施例のものと同等の値に
することができた。
【００２２】≪第３実施例≫図５は、本発明の第３の実
施例の半導体装置の断面図である。本実施例の半導体装
置は、補助電極（フィールドプレート）１４を有する等
間隔のトレンチ型ターミネーション部を備えたトレンチ
型ＭＯＳＦＥＴである。まず、図１に示す第１実施例の
半導体装置と同様に、ターミネーション部３９のトレン
チ９の底部および側面にそれぞれＳｉＯ2等の絶縁物層
１５Ａ及び１５を形成する。次にトレンチ９の底面の絶
縁物層１５Ａに一端が接する補助電極１４を形成する。
補助電極１４の他端はトレンチ間ｐ+層３の頂部の接続
部３Ａに接触させる。補助電極１４を設けた結果、トレ
ンチ底部ｐ+層２およびトレンチ間ｐ+層３近傍の空乏層
３０が、ドレイン電極１１の方向に更に拡げられた。そ
れにつれて活性領域１Ａの外周部に空乏層が更に拡が
り、主接合部１近傍の電界が更に緩和される。その結果
第１実施例のものに比べて３５％以上耐圧が高くなっ
た。また、第１の実施例と同様に、従来のターミネーシ
ョン部に比べ、ターミネーション部の専有面積を約３分
の２に減らすことができた。
施例の半導体装置の断面図である。本実施例の半導体装
置は、補助電極（フィールドプレート）１４を有する等
間隔のトレンチ型ターミネーション部を備えたトレンチ
型ＭＯＳＦＥＴである。まず、図１に示す第１実施例の
半導体装置と同様に、ターミネーション部３９のトレン
チ９の底部および側面にそれぞれＳｉＯ2等の絶縁物層
１５Ａ及び１５を形成する。次にトレンチ９の底面の絶
縁物層１５Ａに一端が接する補助電極１４を形成する。
補助電極１４の他端はトレンチ間ｐ+層３の頂部の接続
部３Ａに接触させる。補助電極１４を設けた結果、トレ
ンチ底部ｐ+層２およびトレンチ間ｐ+層３近傍の空乏層
３０が、ドレイン電極１１の方向に更に拡げられた。そ
れにつれて活性領域１Ａの外周部に空乏層が更に拡が
り、主接合部１近傍の電界が更に緩和される。その結果
第１実施例のものに比べて３５％以上耐圧が高くなっ
た。また、第１の実施例と同様に、従来のターミネーシ
ョン部に比べ、ターミネーション部の専有面積を約３分
の２に減らすことができた。
【００２３】≪第４実施例≫図６は、本発明の第４の実
施例の半導体装置の、補助電極１４（フィールドプレー
ト）と等間隔トレンチ型ターミネーション部３９を有す
るトレンチ型ＭＯＳＦＥＴの断面図を示す。第４の実施
例ではターミネーション部３９のトレンチ９の側面およ
びトレンチ間ｐ+層３の上面にＳｉＯ2等の絶縁物層１５
を形成する。第４の実施例は、トレンチ間ｐ+層３の上
面の絶縁物層１５に一端が接し、他端がトレンチ底部ｐ
+層２に接する補助電極１４Ａを形成した点が第３の実
施例と異なる。補助電極１４Ａをトレンチ底部ｐ+層に
接触させることにより、トレンチ９内の絶縁物層１５の
電界が緩和される。その結果第３の実施例の場合と同様
に主接合部１近傍の電界が緩和され、第１実施例のもの
に比べて３５％以上耐圧が高くなった。さらに、第１の
実施例と同様に、従来のターミネーション部と比べ、タ
ーミネーション部３９の専有面積を約３分の２に減らす
ことができた。
施例の半導体装置の、補助電極１４（フィールドプレー
ト）と等間隔トレンチ型ターミネーション部３９を有す
るトレンチ型ＭＯＳＦＥＴの断面図を示す。第４の実施
例ではターミネーション部３９のトレンチ９の側面およ
びトレンチ間ｐ+層３の上面にＳｉＯ2等の絶縁物層１５
を形成する。第４の実施例は、トレンチ間ｐ+層３の上
面の絶縁物層１５に一端が接し、他端がトレンチ底部ｐ
+層２に接する補助電極１４Ａを形成した点が第３の実
施例と異なる。補助電極１４Ａをトレンチ底部ｐ+層に
接触させることにより、トレンチ９内の絶縁物層１５の
電界が緩和される。その結果第３の実施例の場合と同様
に主接合部１近傍の電界が緩和され、第１実施例のもの
に比べて３５％以上耐圧が高くなった。さらに、第１の
実施例と同様に、従来のターミネーション部と比べ、タ
ーミネーション部３９の専有面積を約３分の２に減らす
ことができた。
【００２４】《第５実施例》図７は、本発明の第５の実
施例の半導体装置の、浅い等間隔のトレンチ９を有する
ターミネーション部３９を備えるトレンチ型ＭＯＳＦＥ
Ｔの断面図である。図において、ターミネーション部３
９のトレンチ間ｎ-層４とトレンチ間ｐ+層３の接合部４
３の面の、活性領域１Ａの主表面４６からの距離が第１
の実施例のものより大きく、主接合部１の位置よりドレ
イン電極１１側に寄っている。またトレンチ間ｐ+層３
の厚さがトレンチ底部ｐ+層２より薄い点も、第１の実
施例と異なる。トレンチ間ｐ+層３が、ドレイン電極１
１に近づくことにより、空乏層３０がドレイン電極１１
の方向に向って拡がりやすくなり、その結果高耐圧の半
導体装置が実現できる。また、ターミネーション部３９
の専有面積も第１の実施例と同様に従来のものに比べて
３分の２に減らすことができる。
施例の半導体装置の、浅い等間隔のトレンチ９を有する
ターミネーション部３９を備えるトレンチ型ＭＯＳＦＥ
Ｔの断面図である。図において、ターミネーション部３
９のトレンチ間ｎ-層４とトレンチ間ｐ+層３の接合部４
３の面の、活性領域１Ａの主表面４６からの距離が第１
の実施例のものより大きく、主接合部１の位置よりドレ
イン電極１１側に寄っている。またトレンチ間ｐ+層３
の厚さがトレンチ底部ｐ+層２より薄い点も、第１の実
施例と異なる。トレンチ間ｐ+層３が、ドレイン電極１
１に近づくことにより、空乏層３０がドレイン電極１１
の方向に向って拡がりやすくなり、その結果高耐圧の半
導体装置が実現できる。また、ターミネーション部３９
の専有面積も第１の実施例と同様に従来のものに比べて
３分の２に減らすことができる。
【００２５】《第６実施例》図８は、本発明の第６の実
施例の半導体装置の、ショットキー接合（以下ショット
キーコンタクトと称する）を有するトレンチ型ターミネ
ーション部３９を備えるトレンチ型ＭＯＳＦＥＴの断面
図である。本実施例では、前記の各実施例のターミネー
ション部３９に設けたトレンチ底部ｐ+層２およびトレ
ンチ間ｐ+層３を形成せずに、金や白金等の薄膜でｎ-ド
リフト層６の表面にショットキーコンタクト１７Ａ、１
７Ｂ、１７Ｃ、１７Ｄ、１７Ｅ及び１７Ｆを形成する。
隣り合うショットキーコンタクト、例えばショットキー
コンタクト１７Ａ、１７Ｂは互いに段差を有するｎ-ド
リフト層６の上に設けられ、各ショットキーコンタクト
１７Ａないし１７Ｆは活性領域１Ａを囲むように環状に
なされている。ターミネーション部３９の最外周のフィ
ールドリミッタｎ+層１６の表面にも金や白金等でショ
ットキーコンタクト１７Ｇを形成し、ショットキーコン
タクト１７Ｇの内縁は前記フィールドリミッタｎ+層１
６の内縁よりも更に内側にくるようになされている。ト
レンチ底部のショットキーコンタクト１７Ａ、１７Ｃ、
１７Ｅおよびトレンチ間ショットキーコンタクト１７
Ｂ、１７Ｄ、１７Ｆ、１７Ｇにより、空乏層３０がドレ
イン電極１１の方向に拡がる。その結果主接合部１の近
傍の電界が緩和され、第１の実施例のものと同様の耐電
圧特性を示す。また、フィールドリミッタｎ+層１６
は、半導体装置の表面が汚染した場合でも、空乏層３０
がｎ-ドリフト層６の表面に沿って端部まで拡がること
を防ぎ、耐圧の低下を防ぐ。
施例の半導体装置の、ショットキー接合（以下ショット
キーコンタクトと称する）を有するトレンチ型ターミネ
ーション部３９を備えるトレンチ型ＭＯＳＦＥＴの断面
図である。本実施例では、前記の各実施例のターミネー
ション部３９に設けたトレンチ底部ｐ+層２およびトレ
ンチ間ｐ+層３を形成せずに、金や白金等の薄膜でｎ-ド
リフト層６の表面にショットキーコンタクト１７Ａ、１
７Ｂ、１７Ｃ、１７Ｄ、１７Ｅ及び１７Ｆを形成する。
隣り合うショットキーコンタクト、例えばショットキー
コンタクト１７Ａ、１７Ｂは互いに段差を有するｎ-ド
リフト層６の上に設けられ、各ショットキーコンタクト
１７Ａないし１７Ｆは活性領域１Ａを囲むように環状に
なされている。ターミネーション部３９の最外周のフィ
ールドリミッタｎ+層１６の表面にも金や白金等でショ
ットキーコンタクト１７Ｇを形成し、ショットキーコン
タクト１７Ｇの内縁は前記フィールドリミッタｎ+層１
６の内縁よりも更に内側にくるようになされている。ト
レンチ底部のショットキーコンタクト１７Ａ、１７Ｃ、
１７Ｅおよびトレンチ間ショットキーコンタクト１７
Ｂ、１７Ｄ、１７Ｆ、１７Ｇにより、空乏層３０がドレ
イン電極１１の方向に拡がる。その結果主接合部１の近
傍の電界が緩和され、第１の実施例のものと同様の耐電
圧特性を示す。また、フィールドリミッタｎ+層１６
は、半導体装置の表面が汚染した場合でも、空乏層３０
がｎ-ドリフト層６の表面に沿って端部まで拡がること
を防ぎ、耐圧の低下を防ぐ。
【００２６】フィールドリミッタｎ+層１６の内側のシ
ョットキーコンタクト１７Ｇについては、表面に沿って
拡がってできた空乏層３０の延びをフィールドリミッタ
ｎ+層１６だけでなくショットキーコンタクト１７Ｇの
電界効果によっても抑える。これによって、フィールド
リミッタｎ+層１６で電界強度が高くなり、耐圧が低下
するのを防ぐことができる。
ョットキーコンタクト１７Ｇについては、表面に沿って
拡がってできた空乏層３０の延びをフィールドリミッタ
ｎ+層１６だけでなくショットキーコンタクト１７Ｇの
電界効果によっても抑える。これによって、フィールド
リミッタｎ+層１６で電界強度が高くなり、耐圧が低下
するのを防ぐことができる。
【００２７】例えば、第１の実施例と概略同じ構造諸元
の半導体装置において、表面汚染が存在した場合、耐圧
が４５００Ｖになったが、第６の実施例の半導体装置で
は４８００Ｖに保つことができた。なお、パッケイジン
グの工夫などにより、表面汚染が防止できる場合は、こ
のフィールドリミッタｎ+層１６のショットキーコンタ
クト１７Ｇを設けなくとも所期の効果を達成できること
はいうまでもない。
の半導体装置において、表面汚染が存在した場合、耐圧
が４５００Ｖになったが、第６の実施例の半導体装置で
は４８００Ｖに保つことができた。なお、パッケイジン
グの工夫などにより、表面汚染が防止できる場合は、こ
のフィールドリミッタｎ+層１６のショットキーコンタ
クト１７Ｇを設けなくとも所期の効果を達成できること
はいうまでもない。
【００２８】《第７実施例》図９は、本発明の第７の実
施例の半導体装置の断面図である。第７の実施例では、
第６の実施例におけるトレンチ間ショットキーコンタク
ト１７Ｂ、１７Ｄ、１７Ｆの代わりに、イオン打ち込み
法によりトレンチ間ｐ+層５３を形成した点が、第６の
実施例と異なる。ターミネーション部３９の各トレンチ
９の側面とトレンチ間ｐ+層５３の表面には絶縁物層１
５が形成されている。トレンチ９の底面の絶縁物層１５
にはさまれた部分にそれぞれショットキーコンタクト１
７Ａ、１７Ｃ、１７Ｅが設けられている。第７の実施例
の半導体装置も第６の実施例のものと同様に、高耐圧性
を示し、ターミネーション部３９の専有面積も小さい。
施例の半導体装置の断面図である。第７の実施例では、
第６の実施例におけるトレンチ間ショットキーコンタク
ト１７Ｂ、１７Ｄ、１７Ｆの代わりに、イオン打ち込み
法によりトレンチ間ｐ+層５３を形成した点が、第６の
実施例と異なる。ターミネーション部３９の各トレンチ
９の側面とトレンチ間ｐ+層５３の表面には絶縁物層１
５が形成されている。トレンチ９の底面の絶縁物層１５
にはさまれた部分にそれぞれショットキーコンタクト１
７Ａ、１７Ｃ、１７Ｅが設けられている。第７の実施例
の半導体装置も第６の実施例のものと同様に、高耐圧性
を示し、ターミネーション部３９の専有面積も小さい。
【００２９】《第８実施例》図１０は、本発明の第８の
実施例の半導体装置の断面図である。第８の実施例で
は、ターミネーション部３９のトレンチ９の底面の全面
にそれぞれショットキーコンタクト１７Ａ、１７Ｃ、１
７Ｅを形成した点が第７の実施例のものと異なる。ショ
ットキーコンタクト１７Ａ、１７Ｃ、１７Ｅをトレンチ
９の底面の全面に形成することにより、半導体装置がオ
フの時にターミネーション部３９のトレンチ９の底面端
部からも空乏層が拡がり、トレンチ９の底部の側面近傍
のトレンチ間ｎ-層４の電界がより緩和され、高耐圧化
が達成できる。
実施例の半導体装置の断面図である。第８の実施例で
は、ターミネーション部３９のトレンチ９の底面の全面
にそれぞれショットキーコンタクト１７Ａ、１７Ｃ、１
７Ｅを形成した点が第７の実施例のものと異なる。ショ
ットキーコンタクト１７Ａ、１７Ｃ、１７Ｅをトレンチ
９の底面の全面に形成することにより、半導体装置がオ
フの時にターミネーション部３９のトレンチ９の底面端
部からも空乏層が拡がり、トレンチ９の底部の側面近傍
のトレンチ間ｎ-層４の電界がより緩和され、高耐圧化
が達成できる。
【００３０】本発明の前記各実施例の半導体装置におい
て、ゲートＧをソースＳに接続して、ソースＳとドレン
Ｄの２極の半導体装置すなわちダイオードとして機能さ
せることができる。このようにして構成されたダイオー
ドにおいても前記の各実施例で説明したＭＯＳＦＥＴと
同様に高耐圧化ができるとともに、低損失かつ大きな電
流容量のダイオードを得ることができる。
て、ゲートＧをソースＳに接続して、ソースＳとドレン
Ｄの２極の半導体装置すなわちダイオードとして機能さ
せることができる。このようにして構成されたダイオー
ドにおいても前記の各実施例で説明したＭＯＳＦＥＴと
同様に高耐圧化ができるとともに、低損失かつ大きな電
流容量のダイオードを得ることができる。
【００３１】《インバータ装置》図１１は、本発明を適
用したＭＯＳＦＥＴおよびダイオードを用いて構成し
た、三相のインバータの例を示す回路図である。スイッ
チング素子としての６個のＭＯＳＦＥＴＳＷ１１、ＳＷ
１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２および
ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３１、
Ｄ３２により直流を交流に変換する。ＭＯＳＦＥＴ Ｓ
Ｗ１１・・・ＳＷ３２は、スイッチング速度の大きなス
イッチング素子であり、このＭＯＳＦＥＴおよびダイオ
ードに本発明を適用することにより、スイッチング素子
の高耐圧化ができる。ＳｉＣを用いた従来のＭＯＳＦＥ
Ｔでは、５００Ｖ以上の高耐圧の半導体装置ではオン抵
抗が大きくなり、高耐圧インバータの高性能化が困難で
あった。本発明の各実施例による半導体装置を適用すれ
ば、高耐圧インバータ装置の高性能化、すなわちコンパ
クト化、低損失化、低雑音化を達成できる。その結果イ
ンバータ装置を用いたシステムの低コスト化、高効率化
が実現できる。
用したＭＯＳＦＥＴおよびダイオードを用いて構成し
た、三相のインバータの例を示す回路図である。スイッ
チング素子としての６個のＭＯＳＦＥＴＳＷ１１、ＳＷ
１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２および
ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３１、
Ｄ３２により直流を交流に変換する。ＭＯＳＦＥＴ Ｓ
Ｗ１１・・・ＳＷ３２は、スイッチング速度の大きなス
イッチング素子であり、このＭＯＳＦＥＴおよびダイオ
ードに本発明を適用することにより、スイッチング素子
の高耐圧化ができる。ＳｉＣを用いた従来のＭＯＳＦＥ
Ｔでは、５００Ｖ以上の高耐圧の半導体装置ではオン抵
抗が大きくなり、高耐圧インバータの高性能化が困難で
あった。本発明の各実施例による半導体装置を適用すれ
ば、高耐圧インバータ装置の高性能化、すなわちコンパ
クト化、低損失化、低雑音化を達成できる。その結果イ
ンバータ装置を用いたシステムの低コスト化、高効率化
が実現できる。
【００３２】《整流装置》図１０は、本発明を適用した
ＭＯＳＦＥＴおよびダイオードを用いて構成した、整流
装置の例を示す回路図である。ブリッジ接続した４個の
ＭＯＳＦＥＴＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２
およびダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２によ
り交流を直流に変換する。ＭＯＳＦＥＴは、スイッチン
グ速度の大きな素子であり、この素子とダイオードに本
発明を適用することにより、高耐圧整流装置のコンパク
ト化、低損失化、低雑音化などの効果が得られる。した
がって、整流装置を用いたシステムの低コスト、高効率
化が達成できる。
ＭＯＳＦＥＴおよびダイオードを用いて構成した、整流
装置の例を示す回路図である。ブリッジ接続した４個の
ＭＯＳＦＥＴＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２
およびダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２によ
り交流を直流に変換する。ＭＯＳＦＥＴは、スイッチン
グ速度の大きな素子であり、この素子とダイオードに本
発明を適用することにより、高耐圧整流装置のコンパク
ト化、低損失化、低雑音化などの効果が得られる。した
がって、整流装置を用いたシステムの低コスト、高効率
化が達成できる。
【００３３】以上、本発明の実施例を説明したが、本発
明はさらに多くの適用範囲あるいは派生構造をカバーす
るものである。前記の第２ないし第５、第７及び第８の
実施例において、複数のトレンチ底部ｐ+層２及びトレ
ンチ間ｐ+層３の不純物濃度について、それぞれの最内
周のものの不純物濃度を最も高くし、それより外周にあ
るものは不純物濃度が外周に向かって順次漸減するよう
に形成してもよい。また、両者の不純物濃度はそれぞれ
任意の値にしてもよい。前記の各実施例では、ＳｉＣ素
子の場合のみを述べたが、シリコン、ガリウムヒ素等の
他の半導体材料にも適用できる。特に、ダイヤモンド、
ガリウムナイトライドなどのワイドギャップ半導体材料
に有効である。前記各実施例の説明では、ドリフト層６
がｎ型の素子の場合のみを述べたが、ドリフト層６がｐ
型の素子の場合でも、ｎ型層をｐ型層に変え、ｐ型層を
ｎ型層に変えることにより、本発明の構造を適用でき
る。また、適用できる素子は、ＩＧＢＴ、ＧＴＯ、ＳＩ
トランジスタ、ＳＩサイリスタ、ダイオード、サイリス
タ等幅広く、活性領域あるいは主接合部の構造として
は、プレーナ型、トレンチ型、埋め込み型等いずれの場
合にも適用できる。
明はさらに多くの適用範囲あるいは派生構造をカバーす
るものである。前記の第２ないし第５、第７及び第８の
実施例において、複数のトレンチ底部ｐ+層２及びトレ
ンチ間ｐ+層３の不純物濃度について、それぞれの最内
周のものの不純物濃度を最も高くし、それより外周にあ
るものは不純物濃度が外周に向かって順次漸減するよう
に形成してもよい。また、両者の不純物濃度はそれぞれ
任意の値にしてもよい。前記の各実施例では、ＳｉＣ素
子の場合のみを述べたが、シリコン、ガリウムヒ素等の
他の半導体材料にも適用できる。特に、ダイヤモンド、
ガリウムナイトライドなどのワイドギャップ半導体材料
に有効である。前記各実施例の説明では、ドリフト層６
がｎ型の素子の場合のみを述べたが、ドリフト層６がｐ
型の素子の場合でも、ｎ型層をｐ型層に変え、ｐ型層を
ｎ型層に変えることにより、本発明の構造を適用でき
る。また、適用できる素子は、ＩＧＢＴ、ＧＴＯ、ＳＩ
トランジスタ、ＳＩサイリスタ、ダイオード、サイリス
タ等幅広く、活性領域あるいは主接合部の構造として
は、プレーナ型、トレンチ型、埋め込み型等いずれの場
合にも適用できる。
【００３４】
【発明の効果】本発明によれば、半導体装置の主接合部
を囲むように複数のトレンチを設け、各トレンチ底部及
び隣り合うトレンチ間に、ドリフト層とは逆の導電型の
半導体層をそれぞれ形成する。これによって、逆電圧印
加時に空乏層がトレンチ底部とトレンチ間のドリフト層
に拡がり活性領域の端部の主接合部の電界を緩和する。
またトレンチ間ｎ-層がドリフト層の深さ方向のトレン
チ間ｐ+層とトレンチ底部ｐ+層の間に形成されることに
よりターミネーション部の面積が削減され、同一サイズ
の半導体装置では、その分活性領域の面積を大きくでき
るので電流容量を増加することができるとともにオン抵
抗を低減することができる。これによって超高精度濃度
制御技術を必要とせずに専有面積の少ないターミネーシ
ョン構造を有する高耐圧半導体装置が実現できる。
を囲むように複数のトレンチを設け、各トレンチ底部及
び隣り合うトレンチ間に、ドリフト層とは逆の導電型の
半導体層をそれぞれ形成する。これによって、逆電圧印
加時に空乏層がトレンチ底部とトレンチ間のドリフト層
に拡がり活性領域の端部の主接合部の電界を緩和する。
またトレンチ間ｎ-層がドリフト層の深さ方向のトレン
チ間ｐ+層とトレンチ底部ｐ+層の間に形成されることに
よりターミネーション部の面積が削減され、同一サイズ
の半導体装置では、その分活性領域の面積を大きくでき
るので電流容量を増加することができるとともにオン抵
抗を低減することができる。これによって超高精度濃度
制御技術を必要とせずに専有面積の少ないターミネーシ
ョン構造を有する高耐圧半導体装置が実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置である等間隔
トレンチ型ターミネーション部を有するトレンチ型ＭＯ
ＳＦＥＴの平面図
トレンチ型ターミネーション部を有するトレンチ型ＭＯ
ＳＦＥＴの平面図
【図２】図１のII−II断面図
【図３】（ａ）は第１実施例の半導体装置の要部断面図 （ｂ）は従来のＦＬＲ（Field Limitting Ring）を有す
る半導体装置の要部断面図
る半導体装置の要部断面図
【図４】本発明の第２実施例の半導体装置である不等間
隔のトレンチ型ターミネーション部を有するトレンチ型
ＭＯＳＦＥＴの断面図
隔のトレンチ型ターミネーション部を有するトレンチ型
ＭＯＳＦＥＴの断面図
【図５】本発明の第３実施例の半導体装置である補助電
極（フィールドプレート）と等間隔トレンチ型ターミネ
ーション部を有するトレンチ型ＭＯＳＦＥＴの断面図
極（フィールドプレート）と等間隔トレンチ型ターミネ
ーション部を有するトレンチ型ＭＯＳＦＥＴの断面図
【図６】本発明の第４実施例の半導体装置である補助電
極（フィールドプレート）と等間隔トレンチ型ターミネ
ーション部を有するトレンチ型ＭＯＳＦＥＴの断面図
極（フィールドプレート）と等間隔トレンチ型ターミネ
ーション部を有するトレンチ型ＭＯＳＦＥＴの断面図
【図７】本発明の第５実施例の半導体装置である浅い等
間隔トレンチ型ターミネーション部を有するトレンチ型
ＭＯＳＦＥＴの断面図
間隔トレンチ型ターミネーション部を有するトレンチ型
ＭＯＳＦＥＴの断面図
【図８】本発明の第６実施例の半導体装置であるショッ
トキーコンタクトを有するトレンチ型ターミネーション
型部を有するＭＯＳＦＥＴの断面図
トキーコンタクトを有するトレンチ型ターミネーション
型部を有するＭＯＳＦＥＴの断面図
【図９】本発明の第７実施例の半導体装置であるショッ
トキーコンタクトを有するトレンチ型ターミネーション
型部を有するＭＯＳＦＥＴの断面図
トキーコンタクトを有するトレンチ型ターミネーション
型部を有するＭＯＳＦＥＴの断面図
【図１０】本発明の第８実施例の半導体装置であるショ
ットキーコンタクトを有するトレンチ型ターミネーショ
ン型部を有するＭＯＳＦＥＴの断面図
ットキーコンタクトを有するトレンチ型ターミネーショ
ン型部を有するＭＯＳＦＥＴの断面図
【図１１】本発明の半導体装置を用いたインバータ装置
の回路図
の回路図
【図１２】本発明の半導体装置を用いた整流装置の回路
図
図
【図１３】従来のＪＴＥ（Junction Termination Exten
tion）を有する半導体装置の断面図
tion）を有する半導体装置の断面図
【図１４】従来のＦＬＲ（Field Limitting Ring）を有
する半導体装置の断面図
する半導体装置の断面図
１：主接合部 １Ａ：活性領域 ２、２Ａ、２Ｂ：トレンチ底部ｐ+層 ３、３Ａ：トレンチ間ｐ+層 ４：トレンチ間ｎ-層 ４Ａ、４Ｂ：ｎ-層 ５：ｐ+ボディ層 ６：ｎ-ドリフト層 ７：ドレイン領域 ９、９Ａ、９Ｂ：ターミネーション用トレンチ １０：トレンチゲート １１：ドレイン電極 １２：ソース電極 １３：ゲート電極 １４、１４Ａ：補助電極 １５：ターミネーション用トレンチ絶縁物層 １６：フィールドリミッタ １７、１７Ａ、１７Ｂ、１７Ｃ、１７Ｄ、１７Ｅ、１７
Ｆ、１７Ｇ：ショットキーコンタクト １８：ＪＴＥ領域 １９：空乏層 ２０：ＦＬＲ層 ２１：空乏層 ３５、３６：絶縁物層 ３０：空乏層 ３９、３９Ａ：ターミネーション部 ４０：ｐ+電界緩和層 ４３：接合部 ４６：主表面 ５３：トレンチ間ｐ+層 ＭＯＳＦＥＴ：ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２
２、ＳＷ３１、ＳＷ３２ ダイオード：Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３
１、Ｄ３２
Ｆ、１７Ｇ：ショットキーコンタクト １８：ＪＴＥ領域 １９：空乏層 ２０：ＦＬＲ層 ２１：空乏層 ３５、３６：絶縁物層 ３０：空乏層 ３９、３９Ａ：ターミネーション部 ４０：ｐ+電界緩和層 ４３：接合部 ４６：主表面 ５３：トレンチ間ｐ+層 ＭＯＳＦＥＴ：ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２
２、ＳＷ３１、ＳＷ３２ ダイオード：Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３
１、Ｄ３２
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年４月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】本実施例の半導体装置の製作工程は、次の
とおりである。最初に、完成後はドレイン層７として機
能する部分となる１０18から１０20atm/cm3の不純物濃
度のｎ+形ＳｉＣ（炭化珪素）の基板を用意し、この基
板の第１の主面となる一方の表面に１０14から１０16at
m/cm3の不純物濃度のＳｉＣのｎ-ドリフト層６を気相成
長法等により形成する。次にｎ-ドリフト層６の上に１
０16から１０18atm/cm3程度の不純物濃度のＳｉＣのｐ+
層を気相成長法等により形成する。そして、１０18atm/
cm3程度の不純物濃度のｎ+領域を窒素、りん等のイオン
打ち込み法等により所望の領域に選択的に形成する。次
に、上記の工程を経た基板を異方性エッチングして、ｐ
+層を貫通し底部がｎ-ドリフト層６内に所定距離進入す
るトレンチゲート１０及びターミネーション部３９用の
トレンチ（溝）９を形成する。次にトレンチ９の底から
深さ０．５μmの範囲に、１０16から１０18atm/cm3程度
の不純物濃度のｐ+層２をホウ素、アルミニウム等のイ
オン打ち込み等により形成する。続いて、トレンチゲー
ト１０の内壁およびターミネーション部３９用トレンチ
９の内壁にＳｉＯ2の絶縁物層３５、３６を形成する。
トレンチゲート１０の内壁の絶縁物層３５は、厚さ０．
１μｍ程度であるが、ターミネーション部３９用トレン
チ９の内壁の絶縁物層の厚さは、０．５から１μｍと厚
くてもよい。その後トレンチ部９及びトレンチゲート１
０内には、りんを高濃度に含んだポリシリコンを堆積し
て埋め込む。次に、トレンチゲート１０内のポリシリコ
ンを残し、他の部分のポリシリコンを除去し、ゲート電
極１３を形成する。最後に、アルミニウム、ニッケル等
でｐ+層５の表面にソース電極１２を形成する。また基
板であるドレイン層７の第２の主面の他方の表面（図１
ではドレイン層７の下面）にドレイン電極１１を形成し
て完成する。なお、ｐ+層３及び５はエピタキシャル法
で形成したが、イオン打ち込み法を用いても形成でき
る。
とおりである。最初に、完成後はドレイン層７として機
能する部分となる１０18から１０20atm/cm3の不純物濃
度のｎ+形ＳｉＣ（炭化珪素）の基板を用意し、この基
板の第１の主面となる一方の表面に１０14から１０16at
m/cm3の不純物濃度のＳｉＣのｎ-ドリフト層６を気相成
長法等により形成する。次にｎ-ドリフト層６の上に１
０16から１０18atm/cm3程度の不純物濃度のＳｉＣのｐ+
層を気相成長法等により形成する。そして、１０18atm/
cm3程度の不純物濃度のｎ+領域を窒素、りん等のイオン
打ち込み法等により所望の領域に選択的に形成する。次
に、上記の工程を経た基板を異方性エッチングして、ｐ
+層を貫通し底部がｎ-ドリフト層６内に所定距離進入す
るトレンチゲート１０及びターミネーション部３９用の
トレンチ（溝）９を形成する。次にトレンチ９の底から
深さ０．５μmの範囲に、１０16から１０18atm/cm3程度
の不純物濃度のｐ+層２をホウ素、アルミニウム等のイ
オン打ち込み等により形成する。続いて、トレンチゲー
ト１０の内壁およびターミネーション部３９用トレンチ
９の内壁にＳｉＯ2の絶縁物層３５、３６を形成する。
トレンチゲート１０の内壁の絶縁物層３５は、厚さ０．
１μｍ程度であるが、ターミネーション部３９用トレン
チ９の内壁の絶縁物層の厚さは、０．５から１μｍと厚
くてもよい。その後トレンチ部９及びトレンチゲート１
０内には、りんを高濃度に含んだポリシリコンを堆積し
て埋め込む。次に、トレンチゲート１０内のポリシリコ
ンを残し、他の部分のポリシリコンを除去し、ゲート電
極１３を形成する。最後に、アルミニウム、ニッケル等
でｐ+層５の表面にソース電極１２を形成する。また基
板であるドレイン層７の第２の主面の他方の表面（図１
ではドレイン層７の下面）にドレイン電極１１を形成し
て完成する。なお、ｐ+層３及び５はエピタキシャル法
で形成したが、イオン打ち込み法を用いても形成でき
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】《インバータ装置》図１１は、本発明を適
用したＭＯＳＦＥＴおよびダイオードを用いて構成し
た、三相のインバータの例を示す回路図である。スイッ
チング素子としての６個のＭＯＳＦＥＴＳＷ１１、ＳＷ
１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２および
６個の各ＭＯＳＦＥＴＳＷ１１ないしＳＷ３２に、並列
で逆方向に接続したダイオードＤ１１、Ｄ１２、Ｄ２
１、Ｄ２２、Ｄ３１、Ｄ３２により直流を交流に変換す
る。ＭＯＳＦＥＴ ＳＷ１１・・・ＳＷ３２は、スイッ
チング速度の大きなスイッチング素子であり、このＭＯ
ＳＦＥＴおよびダイオードに本発明を適用することによ
り、スイッチング素子の高耐圧化ができる。ＳｉＣを用
いた従来のＭＯＳＦＥＴでは、５００Ｖ以上の高耐圧の
半導体装置ではオン抵抗が大きくなり、高耐圧インバー
タの高性能化が困難であった。本発明の各実施例による
半導体装置を適用すれば、高耐圧インバータ装置の高性
能化、すなわちコンパクト化、低損失化、低雑音化を達
成できる。その結果インバータ装置を用いたシステムの
低コスト化、高効率化が実現できる。
用したＭＯＳＦＥＴおよびダイオードを用いて構成し
た、三相のインバータの例を示す回路図である。スイッ
チング素子としての６個のＭＯＳＦＥＴＳＷ１１、ＳＷ
１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２および
６個の各ＭＯＳＦＥＴＳＷ１１ないしＳＷ３２に、並列
で逆方向に接続したダイオードＤ１１、Ｄ１２、Ｄ２
１、Ｄ２２、Ｄ３１、Ｄ３２により直流を交流に変換す
る。ＭＯＳＦＥＴ ＳＷ１１・・・ＳＷ３２は、スイッ
チング速度の大きなスイッチング素子であり、このＭＯ
ＳＦＥＴおよびダイオードに本発明を適用することによ
り、スイッチング素子の高耐圧化ができる。ＳｉＣを用
いた従来のＭＯＳＦＥＴでは、５００Ｖ以上の高耐圧の
半導体装置ではオン抵抗が大きくなり、高耐圧インバー
タの高性能化が困難であった。本発明の各実施例による
半導体装置を適用すれば、高耐圧インバータ装置の高性
能化、すなわちコンパクト化、低損失化、低雑音化を達
成できる。その結果インバータ装置を用いたシステムの
低コスト化、高効率化が実現できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】《整流装置》図１２は、本発明を適用した
ＭＯＳＦＥＴおよびダイオードを用いて構成した、整流
装置の例を示す回路図である。ブリッジ接続した４個の
ＭＯＳＦＥＴＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２
および各ＭＯＳＦＥＴに並列に接続したダイオードＤ１
１、Ｄ１２、Ｄ２１、Ｄ２２により交流を直流に変換す
る。本発明をＭＯＳＦＥＴとダイオードに適用すれば素
子のコンパクト化がはかれ、さらに高周波スイッチング
を行えることから、高耐圧整流装置のコンパクト化、低
損失化、低雑音化などの効果が得られる。したがって、
整流装置を用いたシステムの低コスト、高効率化が達成
できる。
ＭＯＳＦＥＴおよびダイオードを用いて構成した、整流
装置の例を示す回路図である。ブリッジ接続した４個の
ＭＯＳＦＥＴＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２
および各ＭＯＳＦＥＴに並列に接続したダイオードＤ１
１、Ｄ１２、Ｄ２１、Ｄ２２により交流を直流に変換す
る。本発明をＭＯＳＦＥＴとダイオードに適用すれば素
子のコンパクト化がはかれ、さらに高周波スイッチング
を行えることから、高耐圧整流装置のコンパクト化、低
損失化、低雑音化などの効果が得られる。したがって、
整流装置を用いたシステムの低コスト、高効率化が達成
できる。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
Claims (24)
- 【請求項１】 半導体装置の第１の導電型の半導体層の
一方の表面の一部分に形成された第２の導電型の第１の
半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さに底をもつ溝により隔てられて前記第１の
半導体層を囲むように設けられた少なくとも１個の第２
の導電型の第２の半導体層、 隣りあう２つの第２の導電型の半導体層の間の前記溝の
底部から前記第１の導電型の半導体層の内部に形成され
た第２の導電型の半導体領域、 前記第１の半導体層に設けられた電極、及び前記第１の
導電型の半導体層の他方の面に設けられた他の電極を有
する高耐圧半導体装置。 - 【請求項２】 前記第２の導電型の第１の半導体層及び
第２の半導体層の表面と前記溝の内面に形成された絶縁
物層を有する請求項１記載の高耐圧半導体装置。 - 【請求項３】 前記第１の導電型の半導体層の不純物濃
度より濃い不純物濃度を有する第１の導電型の他の半導
体層が、最外周の第２の半導体層より外周の領域におけ
る前記第１の導電型の半導体層の表面部に設けられた請
求項１記載の高耐圧半導体装置。 - 【請求項４】 前記第１の半導体層と、前記第１の半導
体層に溝を隔てて隣接する前記第２の半導体層との間の
距離が、互いに隣接する他の２つの第２の半導体層の間
の距離より大きくなされていることを特徴とする請求項
１記載の高耐圧半導体装置。 - 【請求項５】 前記第１の導電型の半導体層の前記一方
の表面における、前記第２の半導体層の高さが、前記第
１の半導体層の高さより低くなされていることを特徴と
する請求項１記載の高耐圧半導体装置。 - 【請求項６】 半導体装置の第１の導電型の半導体層の
一方の表面の一部分に形成された第２の導電型の第１の
半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さをもつ溝により隔てられて前記第１の半導
体層を囲むように設けられた少なくとも１個の第２の導
電型の第２の半導体層、 隣りあう２つの第２の導電型の半導体層の間の前記溝の
底部から前記第１の導電型の半導体層の内部に形成され
た第２の導電型の半導体領域、 前記第１の半導体層に設けた電極、 前記第１の導電型の半導体層の他方の面に設けられた他
の電極、 前記第２の半導体層の接続部以外の表面及び前記溝の内
面にそれぞれ形成された絶縁物層、及び前記第２の半導
体層の前記接続部の表面と前記溝の底部の絶縁物層の表
面にわたって連続的に設けられた導電層を有する高耐圧
半導体装置。 - 【請求項７】 半導体装置の第１の導電型の半導体層の
一方の表面の一部分に形成された第２の導電型の第１の
半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さをもつ溝により隔てられて前記第１の半導
体層を囲むように設けられた少なくとも１個の第２の導
電型の第２の半導体層、 隣りあう２つの第２の導電型の半導体層の間の前記溝の
底部から前記第１の導電型の半導体層の内部に形成され
た第２の導電型の半導体領域、 前記第１の半導体層に設けられた電極、 前記第１の導電型の半導体層の他方の面に設けられた他
の電極、 前記の第２半導体層の表面に形成された絶縁物層、及び
前記第２の半導体層の絶縁物層の表面と前記溝の底面に
わたって連続的に設けられた導電層を有する高耐圧半導
体装置。 - 【請求項８】 半導体装置の第１の導電型の半導体層の
一方の表面の一部分に形成された第２の導電型の半導体
層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記第１の半導体層を
囲むように設けられた少なくとも１個のショットキー接
合を形成するための導電層、 前記第１の半導体層に設けられた電極、及び前記第１の
導電型の半導体層の他方の面に設けられた他の電極を有
する高耐圧半導体装置。 - 【請求項９】 互いに隣接する複数の導電層は前記第１
の導電型の半導体層の前記一方の表面に設けられた互い
に異なる高さを有する領域にそれぞれ形成された請求項
８記載の高耐圧半導体装置。 - 【請求項１０】 最外周の導電層が設けられた前記第１
の導電型の半導体層の表面部において、前記最外周の導
電層の内周の端部から所定距離離れた外周領域に、前記
第１の導電型の半導体層の不純物濃度より濃い不純物濃
度を有する第１の導電型の他の半導体層を設けた請求項
８記載の高耐圧半導体装置。 - 【請求項１１】 半導体装置の第１の導電型の半導体層
の一方の表面の一部分に形成された第２の導電型の第１
の半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さに底をもつ溝により隔てられて前記第１の
半導体層を囲むように設けられた少なくとも１個の第２
の導電型の第２の半導体層、 前記第２の半導体層の表面及び前記溝の側面に形成され
た絶縁物層、 前記溝の底面に形成された導電層、 前記第１の半導体層に設けられた電極、及び前記第１の
導電型の半導体層の他方の面に設けられた他の電極を有
する高耐圧半導体装置。 - 【請求項１２】 前記第１の導電型の半導体層の前記一
方の表面の周辺部に形成した導電層、及び前記導電層を
形成した前記半導体層の表面部において、前記導電層の
内周の端部から所定距離離れた外周領域に、前記第１の
導電型の半導体層の不純物濃度より濃い濃度の第１の導
電型の他の半導体領域を設けたことを特徴とする請求項
１１記載の高耐圧半導体装置。 - 【請求項１３】 前記導電層が溝の底面において両側面
の絶縁物層にはさまれた部分に形成されたことを特徴と
する請求項１１記載の高耐圧半導体装置。 - 【請求項１４】 半導体装置の第１の導電型の半導体層
の一方の表面の一部分に形成され第２の導電型の第１の
半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さをもつ溝により隔てられて前記第１の半導
体層を囲むように設けられた少なくとも１個の第２の導
電型の第２の半導体層、 隣りあう２つの第２の導電型の半導体層の間の前記溝の
底面に形成した導電層、 前記第１の半導体層に設けた電極、及び前記第１の導電
型の半導体層の他方の面に設けた他の電極を有する高耐
圧半導体装置。 - 【請求項１５】 前記第２の導電型の半導体領域は、最
内周のものが最も高い不純物濃度を有し、外周部のもの
は、外周に向かって順次不純物濃度が斬減するように形
成された請求項１、４、６又は７記載の高耐圧半導体装
置。 - 【請求項１６】 前記の第２の導電型の第２の半導体層
は、最内周のものが最も高い不純物濃度を有し、外周部
のものは外周に向かって順次不純物濃度が斬減するよう
に形成された請求項１、４、６、７、１１又は１４記載
の高耐圧半導体装置。 - 【請求項１７】 前記の第２の導電型の複数の半導体領
域は、それぞれ所定の不純物濃度を有することを特徴と
する請求項１、４、６又は７記載の高耐圧半導体装置。 - 【請求項１８】 前記の第２の導電型の複数の第２の半
導体層は、それぞれ所定の不純物濃度を有することを特
徴とする請求項１、４、６、７、１１又は１４記載の高
耐圧半導体装置。 - 【請求項１９】 前記半導体装置は、ＭＯＳ型ＦＥＴ、
ダイオ−ド、絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）、ゲートターンオフサイリスタ（ＧＴＯサイリス
タ）、ＳＩサイリスタ、から構成された群から選択され
た１種である請求項１、６、７、８、１１又は１４記載
の高耐圧半導体装置。 - 【請求項２０】 前記半導体装置は、炭化珪素（Ｓｉ
Ｃ）、ダイヤモンド、ガリウムナイトライド、シリコン
及びガリウム砒素から構成された群から選択した材料を
基材とするダイオードである請求項１、６、７、８、１
１又は１４記載の高耐圧半導体装置。 - 【請求項２１】 前記半導体装置は、前記第１の半導体
層の近傍のトレンチゲート内に設けられたゲート電極を
有し、炭化珪素（ＳｉＣ）、ダイヤモンド、ガリウムナ
イトライド、シリコン及びガリウム砒素から構成された
群から選択した材料を基材とするＭＯＳ型のＦＥＴであ
ることを特徴とする請求項１、６、７、８、１１又は１
４記載の高耐圧半導体装置。 - 【請求項２２】 前記半導体装置は、プレーナ型トラン
ジスタ、トレンチ型トランジスタ及び埋め込み型トラン
ジスタから構成される群から選択された請求項１、６、
７、８、１１又は１４記載の高耐圧半導体装置。 - 【請求項２３】 一対の直流入力端子と、 前記一対の直流入力端子間に接続された少なくとも２対
の、２個の半導体素子が直列接続された接続体と、 前記各半導体素子に逆方向に接続されたダイオードとを
有し、 前記半導体素子が半導体素子の第１の導電型の半導体層
の一方の表面の一部分に形成された第２の導電型の第１
の半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さに底をもつ溝により隔てられて前記第１の
半導体層を囲むように設けられた少なくとも１個の第２
の導電型の第２の半導体層、 隣りあう２つの第２の導電型の半導体層の間の前記溝の
底部から前記第１の導電型の半導体層の内部に形成され
た第２の導電型の半導体領域、 前記第１の半導体層に設けられた電極、 前記第１の導電型の半導体層の他方の面に設けられた他
の電極及び前記第１の半導体層の近傍に設けられたゲー
ト電極を有する高耐圧半導体装置であることを特徴とす
る電力変換器。 - 【請求項２４】 一対の交流入力端子と、 前記一対の交流入力端子間にブリッジ接続された、少な
くとも４対の半導体素子とダイオードの並列接続体とを
有し、前記半導体素子が、 半導体素子の第１の導電型の半導体層の一方の表面の一
部分に形成された第２の導電型の第１の半導体層、 前記第１の導電型の半導体層の前記一方の表面の前記第
１の半導体層を有しない領域において、前記第１の半導
体層との間に所定の間隔を保って前記半導体層の表面か
ら所定の深さに底をもつ溝により隔てられて前記第１の
半導体層を囲むように設けられた少なくとも１個の第２
の導電型の第２の半導体層、 隣りあう２つの第２の導電型の半導体層の間の前記溝の
底部から前記第１の導電型の半導体層の内部に形成され
た第２の導電型の半導体領域、 前記第１の半導体層に設けられた電極、 前記第１の導電型の半導体層の他方の面に設けられた他
の電極及び前記第１の半導体層の近傍に設けられたゲー
ト電極を有する高耐圧半導体装置であることを特徴とす
る整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9237511A JPH1187698A (ja) | 1997-09-02 | 1997-09-02 | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9237511A JPH1187698A (ja) | 1997-09-02 | 1997-09-02 | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005069657A Division JP4488935B2 (ja) | 2005-03-11 | 2005-03-11 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187698A true JPH1187698A (ja) | 1999-03-30 |
Family
ID=17016414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9237511A Pending JPH1187698A (ja) | 1997-09-02 | 1997-09-02 | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187698A (ja) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032244A1 (ja) * | 2002-10-04 | 2004-04-15 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置、半導体装置の製造方法 |
| JP2005116822A (ja) * | 2003-10-08 | 2005-04-28 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005142243A (ja) * | 2003-11-05 | 2005-06-02 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005518672A (ja) * | 2002-02-22 | 2005-06-23 | セミサウス・ラボラトリーズ・インコーポレーテッド | 高くなったガードリングを有するパワーＳｉＣデバイス |
| JP2005286328A (ja) * | 2004-03-26 | 2005-10-13 | Siliconix Inc | トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法 |
| JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006310782A (ja) * | 2005-03-04 | 2006-11-09 | Internatl Rectifier Corp | 炭化シリコントレンチ装置の端部構造 |
| JP2007250672A (ja) * | 2006-03-14 | 2007-09-27 | Denso Corp | 半導体装置 |
| JP2008270681A (ja) * | 2007-04-25 | 2008-11-06 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体装置 |
| WO2009013967A1 (ja) * | 2007-07-24 | 2009-01-29 | Sanken Electric Co., Ltd. | 半導体装置 |
| JP2009117649A (ja) * | 2007-11-07 | 2009-05-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| EP2248158A2 (en) * | 2008-02-14 | 2010-11-10 | Maxpower Semiconductor, Inc. | Edge termination with improved breakdown voltage |
| WO2011024842A1 (ja) * | 2009-08-28 | 2011-03-03 | サンケン電気株式会社 | 半導体装置 |
| JP2011187708A (ja) * | 2010-03-09 | 2011-09-22 | Toyota Motor Corp | 半導体装置 |
| US8076718B2 (en) * | 2004-10-29 | 2011-12-13 | Toyota Jidosha Kabushiki Kaisha | Insulated gate semiconductor device and method for producing the same |
| JP2012049562A (ja) * | 2011-11-04 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
| JP2012080135A (ja) * | 2000-10-31 | 2012-04-19 | Fuji Electric Co Ltd | 半導体装置 |
| WO2012099079A1 (ja) * | 2011-01-17 | 2012-07-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2012238898A (ja) * | 2012-08-10 | 2012-12-06 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ |
| US8928071B2 (en) | 2001-10-26 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device including a MOSFET and Schottky junction |
| WO2015015923A1 (ja) * | 2013-08-01 | 2015-02-05 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| WO2015015934A1 (ja) * | 2013-08-01 | 2015-02-05 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| EP2889915A1 (en) * | 2013-12-30 | 2015-07-01 | ABB Technology AG | Power semiconductor device |
| JP2015126085A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置 |
| JP2015126087A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置 |
| WO2015118721A1 (ja) * | 2014-02-10 | 2015-08-13 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9312332B2 (en) | 2014-07-15 | 2016-04-12 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2016092896A1 (ja) * | 2014-12-11 | 2016-06-16 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
| US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
| JP2017038016A (ja) * | 2015-08-12 | 2017-02-16 | サンケン電気株式会社 | 半導体装置 |
| US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
| US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
| US9755042B2 (en) | 2014-04-09 | 2017-09-05 | Toyota Jidosha Kabushiki Kaisha | Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device |
| CN110337725A (zh) * | 2017-02-24 | 2019-10-15 | 三菱电机株式会社 | 碳化硅半导体装置以及电力变换装置 |
| CN117280477A (zh) * | 2022-03-11 | 2023-12-22 | 新唐科技日本株式会社 | 半导体装置 |
-
1997
- 1997-09-02 JP JP9237511A patent/JPH1187698A/ja active Pending
Cited By (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012080135A (ja) * | 2000-10-31 | 2012-04-19 | Fuji Electric Co Ltd | 半導体装置 |
| US8928071B2 (en) | 2001-10-26 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device including a MOSFET and Schottky junction |
| US9099550B2 (en) | 2001-10-26 | 2015-08-04 | Renesas Electronics Corporation | Semiconductor device including a MOSFET |
| JP2005518672A (ja) * | 2002-02-22 | 2005-06-23 | セミサウス・ラボラトリーズ・インコーポレーテッド | 高くなったガードリングを有するパワーＳｉＣデバイス |
| WO2004032244A1 (ja) * | 2002-10-04 | 2004-04-15 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置、半導体装置の製造方法 |
| KR100958561B1 (ko) * | 2002-10-04 | 2010-05-17 | 신덴겐코교 가부시키가이샤 | 반도체 장치, 반도체 장치의 제조 방법 |
| US7196376B2 (en) | 2002-10-04 | 2007-03-27 | Shindengen Electric Manufacturing Co., Ltd., | Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage |
| JP2005116822A (ja) * | 2003-10-08 | 2005-04-28 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP4538211B2 (ja) * | 2003-10-08 | 2010-09-08 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005142243A (ja) * | 2003-11-05 | 2005-06-02 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005286328A (ja) * | 2004-03-26 | 2005-10-13 | Siliconix Inc | トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法 |
| JP2012084929A (ja) * | 2004-03-26 | 2012-04-26 | Siliconix Inc | トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法 |
| JP4498796B2 (ja) * | 2004-03-29 | 2010-07-07 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
| US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
| US8076718B2 (en) * | 2004-10-29 | 2011-12-13 | Toyota Jidosha Kabushiki Kaisha | Insulated gate semiconductor device and method for producing the same |
| JP2006310782A (ja) * | 2005-03-04 | 2006-11-09 | Internatl Rectifier Corp | 炭化シリコントレンチ装置の端部構造 |
| US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
| JP2007250672A (ja) * | 2006-03-14 | 2007-09-27 | Denso Corp | 半導体装置 |
| US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
| JP2008270681A (ja) * | 2007-04-25 | 2008-11-06 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体装置 |
| JP2009032728A (ja) * | 2007-07-24 | 2009-02-12 | Sanken Electric Co Ltd | 半導体装置 |
| WO2009013967A1 (ja) * | 2007-07-24 | 2009-01-29 | Sanken Electric Co., Ltd. | 半導体装置 |
| US8212313B2 (en) | 2007-07-24 | 2012-07-03 | Sanken Electric Co., Ltd. | Semiconductor device |
| US8431991B2 (en) | 2007-11-07 | 2013-04-30 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2009117649A (ja) * | 2007-11-07 | 2009-05-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| EP2248158A4 (en) * | 2008-02-14 | 2011-06-22 | Maxpower Semiconductor Inc | EDGE DETERMINATION WITH IMPROVED PUNCHING VOLTAGE |
| EP2248158A2 (en) * | 2008-02-14 | 2010-11-10 | Maxpower Semiconductor, Inc. | Edge termination with improved breakdown voltage |
| US8969954B2 (en) | 2009-08-28 | 2015-03-03 | Sanken Electric Co., Ltd. | Semiconductor device having plurality of peripheral trenches in peripheral region around cell region |
| KR101353903B1 (ko) * | 2009-08-28 | 2014-01-22 | 산켄덴키 가부시키가이샤 | 반도체 장치 |
| JP5609876B2 (ja) * | 2009-08-28 | 2014-10-22 | サンケン電気株式会社 | 半導体装置 |
| WO2011024842A1 (ja) * | 2009-08-28 | 2011-03-03 | サンケン電気株式会社 | 半導体装置 |
| JP2011187708A (ja) * | 2010-03-09 | 2011-09-22 | Toyota Motor Corp | 半導体装置 |
| US9064952B2 (en) | 2010-03-09 | 2015-06-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP5569600B2 (ja) * | 2011-01-17 | 2014-08-13 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US8847278B2 (en) | 2011-01-17 | 2014-09-30 | Fuji Electric Co., Ltd. | Semiconductor device comprising a breakdown withstanding section |
| WO2012099079A1 (ja) * | 2011-01-17 | 2012-07-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2012049562A (ja) * | 2011-11-04 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
| JP2012238898A (ja) * | 2012-08-10 | 2012-12-06 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ |
| WO2015015934A1 (ja) * | 2013-08-01 | 2015-02-05 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| US9691891B2 (en) | 2013-08-01 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Wide band gap semiconductor device |
| JP2015032664A (ja) * | 2013-08-01 | 2015-02-16 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| WO2015015923A1 (ja) * | 2013-08-01 | 2015-02-05 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| JP2015032665A (ja) * | 2013-08-01 | 2015-02-16 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| US9853141B2 (en) | 2013-12-26 | 2017-12-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device with front and rear surface electrodes on a substrate having element and circumferential regions, an insulating gate type switching element in the element region being configured to switch between the front and rear surface electrodes |
| JP2015126087A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置 |
| JP2015126085A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置 |
| EP2889915A1 (en) * | 2013-12-30 | 2015-07-01 | ABB Technology AG | Power semiconductor device |
| WO2015118721A1 (ja) * | 2014-02-10 | 2015-08-13 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9640651B2 (en) | 2014-02-10 | 2017-05-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
| US9755042B2 (en) | 2014-04-09 | 2017-09-05 | Toyota Jidosha Kabushiki Kaisha | Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device |
| US9312332B2 (en) | 2014-07-15 | 2016-04-12 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016115692A (ja) * | 2014-12-11 | 2016-06-23 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| WO2016092896A1 (ja) * | 2014-12-11 | 2016-06-16 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| JP2017038016A (ja) * | 2015-08-12 | 2017-02-16 | サンケン電気株式会社 | 半導体装置 |
| CN110337725A (zh) * | 2017-02-24 | 2019-10-15 | 三菱电机株式会社 | 碳化硅半导体装置以及电力变换装置 |
| CN110337725B (zh) * | 2017-02-24 | 2022-08-05 | 三菱电机株式会社 | 碳化硅半导体装置以及电力变换装置 |
| CN117280477A (zh) * | 2022-03-11 | 2023-12-22 | 新唐科技日本株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1187698A (ja) | 高耐圧半導体装置及びこの装置を用いた電力変換器 | |
| US7235439B2 (en) | Method of forming a MOS-controllable power semiconductor device for use in an integrated circuit | |
| US6566726B1 (en) | Semiconductor device and power converter using the same | |
| CN101103464A (zh) | 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法 | |
| JP2001185727A (ja) | 半導体装置およびその製造方法 | |
| EP3353814B1 (en) | Area efficient floating field ring termination | |
| JP2002541668A (ja) | 横型パワー素子を有する集積半導体装置 | |
| US20240266433A1 (en) | Semiconductor device having device element structures with pn junction formed in active region and voltage withstanding rings formed in periphery region surrounding the active region and method of manufacturing semiconductor device | |
| US10818789B2 (en) | Semiconductor device and semiconductor circuit device | |
| US7470960B1 (en) | High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness | |
| JP4488935B2 (ja) | 高耐圧半導体装置 | |
| EP1115159A1 (en) | Static induction transistor and its manufacturing method, and power converter | |
| WO1999052152A1 (en) | Semiconductor device and power converter | |
| CN113421927A (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| US12176423B2 (en) | FinFET power semiconductor devices | |
| US9917180B2 (en) | Trenched and implanted bipolar junction transistor | |
| EP3905334B1 (en) | Power semiconductor device and manufacturing method therefor | |
| JP7625903B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2014175431A (ja) | 半導体装置およびそれを用いた電力変換装置 | |
| AU2006200447B2 (en) | Semiconductor device and method of forming a semiconductor device | |
| US20230290817A1 (en) | Silicon carbide semiconductor device | |
| US20250015148A1 (en) | Transistor device | |
| US20230275122A1 (en) | Silicon carbide semiconductor device | |
| US20250089316A1 (en) | Power Semiconductor Device with Balancing Shunt Structure | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20040331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050329 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050913 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050913 |