JP5233158B2

JP5233158B2 - 炭化珪素半導体装置

Info

Publication number: JP5233158B2
Application number: JP2007115117A
Authority: JP
Inventors: 憲幸岩室
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-04-25
Filing date: 2007-04-25
Publication date: 2013-07-10
Anticipated expiration: 2027-04-25
Also published as: JP2008270681A

Description

この発明は、半導体材料として炭化珪素（ＳｉＣ）を用いた炭化珪素半導体装置に関する。

従来、高耐圧や大電流を制御するパワー半導体装置が開発されている。パワー半導体装置にはいくつかの種類があり、用途に合わせてそれぞれの種類のパワー半導体装置が使い分けられている。たとえば、バイポーラトランジスタやＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は電流密度を多く取ることができるが、高速でスイッチングをおこなうことができない。このため、バイポーラトランジスタの使用限界周波数は数ｋＨｚ、ＩＧＢＴの使用限界周波数は２０ｋＨｚ程度である。

一方、パワーＭＯＳＦＥＴは、電流密度を多く取ることはできないものの、高速でのスイッチングをおこなうことができ、数ＭＨｚ程度の高速な周波数でも使用することができる。パワーＭＯＳＦＥＴの構造として、プレーナゲート型とトレンチゲート型の２種類が知られている。

また、パワー半導体装置の性能をさらに向上させるため、半導体材料の改良が進められている。従来、パワー半導体装置の半導体材料には、珪素（シリコン）の単結晶が用いられていたが、近年は、低オン電圧、高速・高温特性に優れた炭化珪素（ＳｉＣ）が注目を集めている（たとえば、下記非特許文献１参照。）。炭化珪素は、化学的に非常に安定した材料であり、バンドギャップが３ｅＶと広く、高温でも極めて安定して使用することができる。また、炭化珪素が許容可能な電界強度の最大値は、珪素が許容可能な電界強度の最大値よりも１桁以上大きい。このため、炭化珪素を用いた半導体装置は大電流にも耐えることができる。

しかし、ｎ型の炭化珪素基板に対して選択的にｐ型領域を形成することは極めて困難である。高温でのイオン注入によってｐ型領域を形成できることが報告されているが、実際には抵抗が高すぎて十分なｐ型領域が得られないことがわかっている（たとえば、下記特許文献１参照。）。

そこで、炭化珪素を用いた半導体装置には、ガードリングに代えて、図１２に示すベベル構造が広く採用されている。図１２は、ベベル構造の半導体装置の構造を示す説明図である。図１２の半導体装置１００は、ｎ⁺ドレイン基板１０１、ｎ^-ベース層１０２、ｐベース層１０３、ｐ⁺コンタクト領域１０４、絶縁層１０５、ソース電極１０６、ドレイン電極１０７によって形成されている。ｐベース層１０３に形成されている傾斜面は、ｎ^-ベース層１０２上にｐベース層１０３をエピタキシャル成長させた後、ドライエッチングをおこなってｐベース層１０３を選択的に除去することによって形成される。

また、半導体装置の主接合部の周囲を取り囲むように（すなわち周辺耐圧構造部に）複数のトレンチを形成し、各トレンチの底部とトレンチの間にそれぞれｐ⁺層あるいはショットキーコンタクトを設け、トレンチ底部のｐ⁺層とトレンチ間のｐ⁺層との間に空乏層が広がるようにトレンチ間ｎ^-層を設けてターミネーション部を構成することによって、ターミネーション部の専有面積を減らし高耐圧化を実現した半導体装置が知られている（たとえば、下記特許文献２参照。）。

特開平６−３１４７９１号公報（［発明が解決しようとする課題］）特開平１１−０８７６９８号公報クリシャナ・シェナイ（ＫｒｉｓｈｎａＳｈｅｎａｉ）他２名著、オプティウム・セミコンダクターズ・フォー・ハイパワー・エレクトロニックス（ＯｐｔｉｍｕｍＳｅｍｉｃｏｎｄｕｃｔｏｒｓｆｏｒＨｉｇｈ−ＰｏｗｅｒＥｌｅｃｔｒｏｎｉｃｓ）、アイトリプルイー・トランザクションズ・オン・エレクトロニック・デバイシーズ（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ）、１９８９年、Ｖｏｌ３６、ｐ１８１１

しかしながら、上述したベベル構造の半導体装置を製造する際には、耐圧に影響する傾斜面のテーパー角度の制御技術や、ドライエッチングに起因する半導体装置表面の損傷の防止技術など、複雑な技術を用いる必要があるという問題点がある。また、ベベル構造の半導体装置は、長期の使用に対する信頼性に欠けるという問題点がある。

また、上述した特許文献２のように、周辺耐圧構造部のすべてのトレンチの底部にｐ⁺層を設けると、周辺耐圧構造部が大きくなってしまうという問題点がある。周辺耐圧構造部が半導体装置内で占める割合が大きくなると、半導体装置の集積度が低下してしまう。このため、周辺耐圧構造部が半導体装置内で占める面積を低減させて、活性領域を広くして、半導体装置の集積度を上げる必要があるという問題点がある。

この発明は、上述した従来技術による問題点を解消するため、周辺耐圧構造部が半導体装置全体に占める割合を低減して集積度を上げ、かつ複雑な技術を用いずに製造することができ、さらに長期の使用にも耐え得る炭化珪素半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素装置は、活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、炭化珪素で形成された不純物濃度の高い第１導電型半導体基板と、前記第１導電型半導体基板の第１主面に形成された前記第１導電型半導体基板よりも不純物濃度が低い第１導電型半導体層と、前記第１導電型半導体層の表面に形成された第２導電型半導体層と、前記第２導電型半導体層を貫いて前記第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、前記第１導電型半導体基板の第２主面に形成された第２の主電極と、前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、を備え、前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする。

また、この発明にかかる炭化珪素半導体装置は、活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、炭化珪素で形成された不純物濃度の高い第２導電型半導体基板と、前記第２導電型半導体基板の第１主面に形成された第１の第１導電型半導体層と、前記第１の第１導電型半導体層の表面に形成された前記第１導電型半導体層よりも不純物濃度が低い第２の第１導電型半導体層と、前記第２の第１導電型半導体層の表面に形成された第２導電型半導体層と、前記第２導電型半導体層を貫いて前記第２の第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、前記第２導電型半導体基板の第２主面に形成された第２の主電極と、前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、を備え、前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする。

また、この発明にかかる炭化珪素半導体装置は、活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、炭化珪素で形成された不純物濃度の高い第１導電型半導体基板と、前記第１導電型半導体基板の第１主面に形成された前記第１導電型半導体基板よりも不純物濃度が低い第１導電型半導体層と、前記第１導電型半導体層の表面に形成された第２導電型半導体層と、前記第２導電型半導体層を貫いて前記第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、前記第１導電型半導体基板の第２主面に形成された第２の主電極と、前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、を備え、前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチの底部および２番目に前記活性領域に近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、炭化珪素で形成された不純物濃度の高い第２導電型半導体基板と、前記第２導電型半導体基板の第１主面に形成された第１の第１導電型半導体層と、前記第１の第１導電型半導体層の表面に形成された前記第１導電型半導体層よりも不純物濃度が低い第２の第１導電型半導体層と、前記第２の第１導電型半導体層の表面に形成された第２導電型半導体層と、前記第２導電型半導体層を貫いて前記第２の第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、前記第２導電型半導体基板の第２主面に形成された第２の主電極と、前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、を備え、前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチおよび２番目に前記活性領域に近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする。

この発明によれば、耐圧構造部のトレンチのうち、活性領域に最も近いトレンチの底部、または、活性領域に最も近いトレンチの底部および２番目に前記活性領域に近いトレンチの底部に第２導電型領域が形成されている。この第２導電領域によって、活性領域の周辺に生じる電界を緩和することができる。また、耐圧構造部のトレンチのうち、第２導電領域が形成されていないトレンチの絶縁膜によって耐圧が負担されるため、耐圧構造部のトレンチのすべてに第２導電領域を形成する場合と比較して、耐圧構造部の距離を短くすることができる。

本発明にかかる炭化珪素半導体装置によれば、周辺耐圧構造部が半導体装置全体に占める割合を低減して集積度を上げ、かつ複雑な技術を用いずに製造することができ、さらに長期の使用にも耐え得る炭化珪素半導体装置を得ることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。

（実施の形態１）
図１は、実施の形態１にかかる半導体装置の活性領域の構成を示す断面図である。また、図２は、実施の形態１にかかる半導体装置の周辺耐圧構造部の構成を示す断面図である
実施の形態１では、トレンチ型ＭＯＳＦＥＴに本発明を適用する場合について説明する。図１に示すように、半導体装置の活性領域２０ａには、ｎ⁺半導体基板１の第１主面側にｎ^-ベース層２、ｐベース層３が順に設けられている。また、ｐベース層３の表面にはｎ⁺ソース領域４およびｐ⁺コンタクト領域５が選択的に設けられている。

また、活性領域２０ａには、ｎ⁺ソース領域４およびｐベース層３を貫通し、ｎ^-ベース層２に至るトレンチが設けられている。活性領域２０ａのトレンチの底部には、ｐ⁺領域６が設けられている。また、トレンチ内には、ゲート絶縁膜７を介してゲート電極８が充填され、その上面には絶縁膜９が設けられている。また、ｎ⁺ソース領域４、ｐコンタクト層５、ゲート絶縁膜７、絶縁膜９を覆うように、ニッケル（Ｎｉ）層１０ａおよびアルミニウム（Ａｌ）層１０ｂからなるソース電極１０が設けられている。また、ｎ⁺半導体基板１の第２主面側には、ニッケルからなるドレイン電極１１が設けられている。

一方、図２に示すように、半導体装置の周辺耐圧構造部２０ｂには、活性領域２０ａと同様に、ｎ⁺半導体基板１の第１主面側にｎ^-ベース層２、ｐベース層３が順に設けられている。周辺耐圧構造部２０ｂのｐベース層３の表面には、ｎ⁺ソース領域４は設けられておらず、ｐ⁺コンタクト領域５のみが設けられている。また、周辺耐圧構造部２０ｂのトレンチ内にはゲート電極８は充填されておらず、トレンチ絶縁膜１２が充填されており、トレンチ絶縁膜１２の上面は絶縁膜９で覆われている。

また、周辺耐圧構造部２０ｂにおいて、活性領域２０ａに最も近いトレンチ、および、そのつぎに近いトレンチの底部には、ｐ⁺領域６が設けられている。なお、活性領域２０ａに最も近いトレンチにのみ、ｐ＋領域６が設けられていてもよい。

ｐ⁺領域６は、ソース電極１０とドレイン電極１１との間に高い電圧が印加された際に、トレンチ底部に電界が集中するのを防止するために設けられている。トレンチ底部に電界が集中すると、たとえば、ゲート絶縁膜７のトレンチ底部部分が破壊される場合がある。ｐ⁺領域６を設けることによって、トレンチの底部に電界が集中するのを防止し、ゲート絶縁膜７が破壊されるのを防止することができる。

また、周辺耐圧構造部２０ｂのトレンチ絶縁膜１２および絶縁膜９の一部とｐコンタクト層５を覆うように、ニッケル（Ｎｉ）層１３ａおよびアルミニウム層１３ｂからなる表面電極１３が設けられている。また、周辺耐圧構造部２０ｂのｎ⁺半導体基板１の第２主面側には、ニッケルからなる裏面電極１４が設けられている。

つぎに、実施の形態１にかかる半導体装置の製造工程について説明する。図３〜図６は、実施の形態１にかかる半導体装置の製造工程を説明するための説明図である。図３〜図６では、活性領域２０ａと周辺耐圧構造部２０ｂとを１つの図に示している。

まず、十分に高濃度な不純物を含むｎ型炭化珪素半導体基板（以下、「ｎ⁺半導体基板という」）１を用意する。ｎ⁺半導体基板１は、たとえば窒素を２×１０¹⁸ｃｍ^-3程度含むものとする。つぎに、ｎ⁺半導体基板１の第１主面側に、たとえば窒素を１．０×１０¹⁶ｃｍ^-3程度含む厚さ１０μｍ程度のｎ^-ベース層２をエピタキシャル成長させる。つづいて、ｎ^-ベース層２の表面に、たとえばアルミニウムを２．１×１０¹⁷ｃｍ^-3程度含む厚さ２．５μｍのｐベース層３をエピタキシャル成長させる（図３）。ｎ^-ベース層２およびｐベース層３は、活性領域２０ａおよび周辺耐圧構造部２０ｂの両方に形成する。

つぎに、活性領域２０ａのｐベース層３の表面にｎ⁺ソース領域４を選択的に形成する。また、活性領域２０ａのｐベース層３の表面のうち、ｎ⁺ソース領域４が形成されていない領域には、ｐ⁺コンタクト領域５を形成する。また、周辺耐圧構造部２０ｂのｐベース層３の表面には、ｐ⁺コンタクト領域５のみを形成する（図４）。ｎ⁺ソース領域４はリンをイオン注入した後に熱処理をおこなうことによって、ｐ⁺コンタクト領域５は、アルミニウムをイオン注入した後に熱処理をおこなうことによって、それぞれ形成する。熱処理の温度はたとえば１７００℃、熱処理の時間はたとえば１分間とする。

つぎに、ｎ⁺ソース領域４およびｐ⁺コンタクト領域５の表面に、厚さ１．６μｍのシリコン酸化膜１５を形成する。つづいて、フォトリソグラフィおよびエッチングによってシリコン酸化膜１５を選択的に除去し、たとえば５μｍおきに幅１．２μｍの酸化膜マスクを形成する。そして、エッチングによってｎ⁺ソース領域４、ｐ⁺コンタクト領域５、ｐベース層３の一部を選択的に除去して、ｎ^-ベース層２に達するトレンチを形成する（図５）。トレンチの深さは、たとえば３μｍとする。

つぎに、トレンチ内に熱酸化膜を形成し、パターニングする。そして、トレンチ底部にたとえばアルミニウムを２．０×１０¹⁹ｃｍ^-3程度イオン注入して、たとえば１７００℃で１分間加熱して活性化する。これにより、トレンチ底部にｐ⁺領域６が形成される。その後、シリコン酸化膜１５を除去する（図６）。ここで、活性領域２０ａでは、すべてのトレンチにｐ⁺領域６を形成する。一方、周辺耐圧構造部２０ｂでは、活性領域２０ａに最も近いトレンチのみ、または、活性領域２０ａに最も近いトレンチと２番目に近いトレンチにのみｐ⁺領域６を形成する。

つぎに、活性領域２０ａのトレンチの内部に、たとえば厚さ１００ｎｍのゲート絶縁膜７を形成する。その後、トレンチの内部にゲート電極８を埋め込み、絶縁膜９、ソース電極１０、ドレイン電極１１を形成して、図１に示す半導体装置の活性領域２０ａが完成する。なお、ソース電極１０はニッケル（Ｎｉ）層１０ａおよびアルミニウム層１０ｂによって形成する。また、ドレイン電極１１はニッケルによって形成する。このように、ソース電極１０とドレイン電極１１をニッケルで形成するのは、各電極を半導体に低抵抗で接触させるためである。

一方、周辺耐圧構造部２０ｂのトレンチ内部には、トレンチ絶縁膜１２を充填する。トレンチ絶縁膜１２を、たとえば酸化膜で形成する他、シリコン窒化膜で形成してもよい。つづいて、活性領域２０ａと同様に絶縁膜９を形成する。そして、絶縁膜９にコンタクトホールを形成し、活性領域２０ａのソース電極１０を形成するのと同時に、ニッケル層１３ａおよびアルミニウム層１３ｂからなる表面電極１３を形成する。これにより、トレンチによって分離されているｐベース層３のそれぞれを表面電極１３が覆うことになる。また、ｎ⁺半導体基板１の第２主面には、ニッケルによって裏面電極１４を形成する。これにより、図２に示す半導体装置の周辺耐圧構造部２０ｂが完成する。

図７は、実施の形態１にかかる半導体装置の半導体装置の電気的特性を示すグラフである。図７において、横軸はドレイン−ソース間電圧Ｖｄｓ（Ｖ）、縦軸はドレイン電流Ｉｄｓ（Ａ）を示す。また、図７中白丸（○）で示すのは実施の形態１にかかる半導体装置の特性値、黒丸（●）で示すのは図１２に示すベベル構造の半導体装置の特性値である。図７に示すように、実施の形態１にかかる半導体装置は、ベベル構造の半導体装置とほぼ同等の電気的特性を有している。

図７の特性値の測定に用いた実施の形態１にかかる半導体装置は、チップサイズ３ｍｍ角、活性領域の面積は７．８５ｍｍ²であった。また、実施の形態１にかかる半導体装置の周辺耐圧構造部の長さ（活性領域の端から半導体装置の端までの長さ）は４０μｍで十分である。これは、周辺耐圧構造部のトレンチ底部に形成されたｐ⁺領域６によって、ドレイン電圧の大部分が負担されるからである。なお、比較に用いたベベル構造の半導体装置のチップサイズは３ｍｍ角、周辺耐圧構造部の長さは２６０μｍであった。

図８は、実施の形態１にかかる半導体装置の長期信頼性試験の結果を示すグラフである。図８において、横軸は経過時間（ｈ）、縦軸はドレイン電流が１ｍＡ／ｃｍ²の場合の素子耐圧（Ｖ）である。また、図８中白三角（△）で示すのは実施の形態１にかかる半導体装置において活性領域に最も近いトレンチのみにｐ⁺領域６を形成した場合の特性値（ｐ＝１）、黒三角（▲）で示すのは実施の形態１にかかる半導体装置において活性領域に最も近いトレンチおよび２番目に近いトレンチにｐ⁺領域６を形成した場合の特性値（ｐ＝２）である。また、図８中黒四角（■）で示すのは比較のために測定した図１２に示すベベル構造の半導体装置の特性値である。

長期信頼性試験では、高温印加電圧試験を採用した。まず、実施の形態１にかかる半導体装置、またはベベル構造の半導体装置をモールドして組み立てる。その後、１２５℃の雰囲気中でドレイン−ソース間に１２００Ｖの電圧を印加し続けて、素子耐圧の変化を測定した。

実施の形態１にかかる半導体装置の初期の素子耐圧は１２５０Ｖであり、耐圧１２００Ｖのデバイスとして十分な特性を有している。また、実施の形態１にかかる半導体装置のオン抵抗（Ｒｏｎ）はｐ＝１で２．４７ｍΩｃｍ²、ｐ＝２の場合２．４９ｍΩｃｍ²であった。ｐ＝１の場合とｐ＝２の場合でオン抵抗にほとんど差がないのは、活性領域の設計が同一であるためである。また、比較に用いたベベル構造の半導体装置の初期の素子耐圧は１２６５Ｖ、オン抵抗（Ｒｏｎ）は２．４７ｍΩｃｍ²であった。

図８に示すように、実施の形態１にかかる半導体装置とベベル構造の半導体装置の素子耐圧は、実験開始直後ではほぼ同様である。しかし、実施の形態１にかかる半導体装置は、ｐ＝１およびｐ＝２のいずれも実験開始から３０００時間経過した後も耐圧の変化は見られなかった。一方ベベル構造の半導体装置は、実験開始から９６時間経過後から耐圧が劣化し始め、その後急激に耐圧が低下した。

このように、半導体装置の周辺耐圧構造部のトレンチのうち、少なくとも活性領域に最も近いトレンチの底部にｐ⁺領域６を形成すれば、長期に渡って十分な耐圧が得られる。また、活性領域に最も近いトレンチおよび２番目に近いトレンチにｐ⁺領域６を形成すれば、より確実に半導体装置の耐圧を確保することができる。ここで、半導体装置の耐圧が低下するのは、周辺耐圧構造部のトレンチのうち、活性領域に最も近いトレンチの底部に電界が集中し、アバランシェ破壊を起こすためである。実施の形態１にかかる半導体装置では、活性領域に最も近いトレンチの底部にｐ⁺領域６を設けることによって電界を緩和して、アバランシェ破壊を防止している。このため、実施の形態１にかかる半導体装置は、長期に渡って十分な耐圧が得られるのである。

また、実施の形態１にかかる半導体装置では、周辺耐圧構造部のトレンチのすべてにｐ⁺領域６を設ける場合と比較して、ｐ⁺領域６を設けるトレンチの数が少ないため、周辺耐圧構造部の長さを小さくすることができる。

図９は、実施の形態１にかかる半導体装置（ｐ＝２）の周辺耐圧構造部における電気力線のシミュレーション結果を示す説明図である。図９は、ドレイン−ソース間電圧Ｖｄｓを１５００Ｖとした場合のシミュレーション結果を示している。図９において、活性領域に近いトレンチＴ１およびＴ２の底部にはｐ⁺領域が形成されている。一方、活性領域から離れたトレンチＴ３からＴ５の底部には、ｐ⁺領域は形成されておらず、絶縁膜によって充填されている。

図９に示すように、トレンチＴ１およびＴ２の底部にはほとんど電気力線が集まっていない。一方、トレンチＴ３からＴ５の底部には電気力線が集中している。これは、ｐ⁺領域が形成されているトレンチＴ１およびＴ２の底部では電圧が負担されておらず、ｐ⁺領域６が形成されていないトレンチＴ３からＴ５の底部で電圧が負担されていることを示す。

このように、ｐ⁺領域が形成されたトレンチの底部ではほとんど電圧が負担されないため、周辺耐圧構造部のすべてのトレンチにｐ⁺領域を形成した場合、耐圧を確保するために周辺耐圧構造部の長を長くしなければならない。しかし、実施の形態１にかかる半導体装置では、周辺耐圧構造部のトレンチのうち、電界が集中する活性領域近傍のトレンチ（Ｔ１，Ｔ２）にのみｐ⁺領域を形成し、活性領域から離れたトレンチ（Ｔ３〜Ｔ５）にはｐ⁺領域を形成していない。このため、実施の形態１にかかる半導体装置では、ｐ⁺領域が形成されていないトレンチ（Ｔ３〜Ｔ５）の底部で電圧を負担することができ、周辺耐圧構造部の長さを短くすることができる。

より具体的には、実施の形態１にかかる半導体装置では、図９のシミュレーション結果に示すように、合計６本のトレンチ（図には、５本しか現れていない）で１５００Ｖの耐圧を得られており、周辺耐圧構造部の長さは４０μｍで十分である。一方、周辺耐圧構造部のすべてのトレンチにｐ⁺領域を形成した場合、１５００Ｖの耐圧を確保するためには、周辺耐圧構造部の長さを８５μｍ程度にしなければならない。

以上説明したように、実施の形態１にかかる半導体装置によれば、活性領域に近いトレンチの底部にのみｐ⁺領域６を形成することによって、周辺耐圧構造部の長さを低減させるとともに、長期に渡って高い耐圧を確保することができる。また、実施の形態１にかかる半導体装置によれば、複雑な技術を用いることなく、ベベル構造の半導体装置と同程度の電気的特性を有する半導体装置を得ることができる。

（実施の形態２）
図１０は、実施の形態２にかかる半導体装置の活性領域の構成を示す断面図である。また、図１１は、実施の形態２にかかる半導体装置の周辺耐圧構造部の構成を示す断面図である。実施の形態２では、トレンチ型ＩＧＢＴに本発明を適応する場合について説明する。以下の説明において、実施の形態１と同様の構成については同一の符号を付し、詳細な説明を省略する。

実施の形態２にかかる半導体装置（活性領域４０ａ、周辺耐圧構造部４０ｂ）は、実施の形態１にかかる半導体装置のｎ⁺半導体基板１（図１および図２参照）に代えて、ｐ⁺半導体基板３１によって形成されている。また、実施の形態２にかかる半導体装置には、ｎ^-ベース層２とｐ⁺半導体基板３１との間に、ｎバッファ層３２が形成されている。また、ｐ⁺半導体基板３１の第２主面側の電極（ドレイン電極１１、裏面電極１４）は、ｐ⁺半導体基板３１とのコンタクト抵抗が小さい、チタンとアルミニウムの金属間化合物（以下、「Ｔｉ−Ａｌ」という）によって形成されている。

実施の形態２にかかる半導体装置の製造方法を説明する。まず、十分に高濃度な不純物を含むｐ型炭化珪素半導体基板（以下、「ｐ⁺半導体基板という」）３１を用意する。ｐ⁺半導体基板３１は、たとえばアルミニウムを２×１０¹⁸ｃｍ^-3程度含むものとする。つぎに、ｐ⁺半導体基板３１の第１主面側に、たとえば窒素を２．０×１０¹⁷ｃｍ^-3程度含む厚さ１μｍ程度のｎバッファ層３２をエピタキシャル成長させる。この後は、実施の形態１と同様の工程によって半導体装置を製造する（図３〜図６参照）。ただし、ｐ⁺半導体基板３１の第２主面側の電極（ドレイン電極１１、裏面電極１４）は、ニッケルではなくＴｉ−Ａｌによって形成する。

このように形成した実施の形態２にかかる半導体装置に、実施の形態１にかかる半導体装置と同様の長期信頼性試験をおこなった。試験に用いた実施の形態２にかかる半導体装置は、チップサイズ３ｍｍ角、活性領域の面積は７．８５ｍｍ²、周辺耐圧構造部の長さは４０μｍで十分である。比較のため、図１２に示すベベル構造の半導体装置についても、同様の試験をおこなった。なお、試験に用いた実施の形態２にかかる半導体装置の１０Ａ導通時におけるオン電圧は３．６０Ｖ、初期の素子耐圧は１２５０Ｖであり、ベベル構造の半導体装置オン電圧（３．６２Ｖ）および初期の素子耐圧（１２６５Ｖ）とほぼ同じであった。

実施の形態２にかかる半導体装置も、実施の形態１にかかる半導体装置と同様に、実験開始から３０００時間経過した後も耐圧の変化は見られなかった。一方、ベベル構造の半導体装置は、図８に示す結果と同様に９６時間経過後から耐圧が劣化し始め、その後急激に耐圧が低下した。

以上説明したように、本発明は、実施の形態１に示したトレンチ型ＭＯＳＦＥＴのみならず、実施の形態２に示したトレンチ型ＩＧＢＴにも適用することができ、実施の形態２においても実施の形態１と同様の効果が得られる。

以上のように、本発明にかかる炭化珪素半導体装置は、トレンチゲート構造を有するＭＯＳＦＥＴやＩＧＢＴなどの炭化珪素半導体装置に有用であり、特に、ＭＯＳ型電力用炭化珪素半導体装置に適している。

実施の形態１にかかる半導体装置の活性領域の構成を示す断面図である。実施の形態１にかかる半導体装置の周辺耐圧構造部の構成を示す断面図である。実施の形態１にかかる半導体装置の製造工程を説明するための説明図である。実施の形態１にかかる半導体装置の製造工程を説明するための説明図である。実施の形態１にかかる半導体装置の製造工程を説明するための説明図である。実施の形態１にかかる半導体装置の製造工程を説明するための説明図である。実施の形態１にかかる半導体装置の半導体装置の電気的特性を示すグラフである。実施の形態１にかかる半導体装置の長期信頼性試験の結果を示すグラフである。実施の形態１にかかる半導体装置（ｐ＝２）の周辺耐圧構造部における電気力線のシミュレーション結果を示す説明図である。実施の形態２にかかる半導体装置の活性領域の構成を示す断面図である。実施の形態２にかかる半導体装置の周辺耐圧構造部の構成を示す断面図である。ベベル構造の半導体装置の構造を示す説明図である。

符号の説明

１ｎ⁺半導体基板（第１導電型半導体基板）
２ｎ^-ベース層（第１導電型半導体層）
３ｐベース層（第２導電型半導体層）
４ｎ⁺ソース領域
５ｐ⁺コンタクト領域
６ｐ⁺領域（第２導電型領域）
７ゲート絶縁膜
８ゲート電極（制御電極）
９絶縁膜
１０ソース電極（第１の主電極）
１０ａニッケル層
１０ｂアルミニウム層
１１ドレイン電極（第２の主電極）
１２トレンチ絶縁膜
１３表面電極
１３ａニッケル層
１３ｂアルミニウム層
１４裏面電極
２０ａ活性領域
２０ｂ周辺耐圧構造部

Claims

活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、
炭化珪素で形成された不純物濃度の高い第１導電型半導体基板と、
前記第１導電型半導体基板の第１主面に形成された前記第１導電型半導体基板よりも不純物濃度が低い第１導電型半導体層と、
前記第１導電型半導体層の表面に形成された第２導電型半導体層と、
前記第２導電型半導体層を貫いて前記第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、
前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、
前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、
前記第１導電型半導体基板の第２主面に形成された第２の主電極と、
前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、
を備え、
前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、
前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする炭化珪素半導体装置。
活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、
炭化珪素で形成された不純物濃度の高い第２導電型半導体基板と、
前記第２導電型半導体基板の第１主面に形成された第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の表面に形成された前記第１導電型半導体層よりも不純物濃度が低い第２の第１導電型半導体層と、
前記第２の第１導電型半導体層の表面に形成された第２導電型半導体層と、
前記第２導電型半導体層を貫いて前記第２の第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、
前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、
前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、
前記第２導電型半導体基板の第２主面に形成された第２の主電極と、
前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、
を備え、
前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、
前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする炭化珪素半導体装置。
活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、
炭化珪素で形成された不純物濃度の高い第１導電型半導体基板と、
前記第１導電型半導体基板の第１主面に形成された前記第１導電型半導体基板よりも不純物濃度が低い第１導電型半導体層と、
前記第１導電型半導体層の表面に形成された第２導電型半導体層と、
前記第２導電型半導体層を貫いて前記第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、
前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、
前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、
前記第１導電型半導体基板の第２主面に形成された第２の主電極と、
前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、
を備え、
前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、
前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチの底部および２番目に前記活性領域に近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする炭化珪素半導体装置。
活性領域と、前記活性領域の周辺を囲む耐圧構造部と、を有する炭化珪素半導体装置であって、
炭化珪素で形成された不純物濃度の高い第２導電型半導体基板と、
前記第２導電型半導体基板の第１主面に形成された第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の表面に形成された前記第１導電型半導体層よりも不純物濃度が低い第２の第１導電型半導体層と、
前記第２の第１導電型半導体層の表面に形成された第２導電型半導体層と、
前記第２導電型半導体層を貫いて前記第２の第１導電型半導体層に達するように深さ方向に形成された複数のトレンチと、
前記活性領域の前記第２導電型半導体層の表面に選択的に形成された第１導電型ソース領域と、
前記第１導電型ソース領域と前記第２導電型半導体層に電気的に接続する第１の主電極と、
前記第２導電型半導体基板の第２主面に形成された第２の主電極と、
前記耐圧構造部の前記トレンチ間の半導体領域を覆う表面電極と、
を備え、
前記活性領域のトレンチには、ゲート絶縁膜を介して制御電極が形成されており、
前記耐圧構造部のトレンチには、絶縁材料が充填され、前記耐圧構造部の複数のトレンチのうち、前記活性領域に最も近いトレンチおよび２番目に前記活性領域に近いトレンチの底部にのみ、第２導電型領域が形成されていることを特徴とする炭化珪素半導体装置。