[go: up one dir, main page]

CN104362152B - 一种阵列基板的制备方法 - Google Patents

一种阵列基板的制备方法 Download PDF

Info

Publication number
CN104362152B
CN104362152B CN201410472064.1A CN201410472064A CN104362152B CN 104362152 B CN104362152 B CN 104362152B CN 201410472064 A CN201410472064 A CN 201410472064A CN 104362152 B CN104362152 B CN 104362152B
Authority
CN
China
Prior art keywords
layer
photoresist
region
pixel electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410472064.1A
Other languages
English (en)
Other versions
CN104362152A (zh
Inventor
李春
王晏酩
宋瑞涛
吴涛
孙宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410472064.1A priority Critical patent/CN104362152B/zh
Publication of CN104362152A publication Critical patent/CN104362152A/zh
Priority to PCT/CN2015/076917 priority patent/WO2016041349A1/zh
Priority to US14/787,574 priority patent/US9905591B2/en
Application granted granted Critical
Publication of CN104362152B publication Critical patent/CN104362152B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，能够避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。所述方法包括形成像素电极层图案的同时形成将相邻两个像素电极层图案电连接的导通层。还包括，在形成有上述结构的基板表面形成光刻胶层；通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域。其中，第一光刻胶去除区域对应导通层的位置；对第一光刻胶去除区域的导通层进行刻蚀，形成用于避免相邻两个像素单元的像素电极层图案电连接的隔断区域，最后在隔断区域内，形成与相邻两个像素电极层图案非电连接的金属线图案。

Description

一种阵列基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制备方法。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
TFT-LCD包括相互对盒设置的彩膜基板和阵列基板，在阵列基板和彩膜基板中设置有液晶层，通过控制液晶层中液晶分子的偏转，以实现对光线强弱的控制而达到显示图像的目的。
现有技术中，阵列基板的结构可以如图1a所示，包括多条横纵交叉的栅线10和数据线11。所述栅线10和所述数据线11交叉界定多个呈矩阵形式排列的像素单元12，每个像素单元12内设置由像素电极层104。阵列基板沿A-A’方向的剖视图如图1b所示，自下而上包括多层薄膜层结构，例如，栅极101、栅极绝缘层102、半导体有源层103、像素电极层104、源漏金属层105。具体的，可以通过在基板上依次形成薄膜层、光刻胶，然后采用掩膜、曝光、显影、刻蚀、剥离等工艺制备上述薄膜层结构。
然而，在生产加工过程中，由于受到外部环境或者受到生产工艺的影响，导致应当被刻蚀掉的薄膜层残留于基板上。例如，位于两个相邻像素单元12之间区域的半导体有源层103或像素电极层104(对应光刻胶完全去除区域)应当被完全刻蚀掉。然而，在曝光显影的过程中，由于上述光刻胶完全去除区域的光刻胶受前层镀膜工艺及自身工艺影响，导致光刻胶无法完全曝光而形成多余的光刻胶保留区域。在此基础上，通过后续的制作工艺，就会在两个相邻像素单元12之间形成如图1c所示的像素电极层104的残留部分(构成导通层20)，或如图1d所示的半导体有源层103的残留部分(构成导通层20)。这样一来，相邻的两个像素单元12中的像素电极层104被电连接，当其中一个像素单元12受控进行显示时，与其相邻并电连接的像素单元12也被点亮，从而造成了不受控的亮像素点(亮点缺陷)的产生，对显示效果和产品质量造成了不利的影响。
为了解决上述问题，一般采用激光焊接或切割工艺对存在亮点缺陷的像素点进行修复。具体的，通过光学检测仪器对阵列基板进行检测，当发现亮点缺陷后，可以对上述导通层20进行切割，以使得相邻的两个像素单元12不被电连接。然而由于像素电极层104的厚度较薄，降低了光学检测的识别度，导致漏检率升高。并且在实施上述修复工艺的同时会对已经形成的其它薄膜层结构进行破坏，例如位于像素电极层104表面的钝化层、公共电极层等(图中未示出)。从而降低亮点缺陷的修复效果，并对产品的质量造成影响。
发明内容
本发明的实施例提供一种阵列基板的制备方法，能够避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板的制备方法，包括形成多个呈矩阵形式排列的像素电极层图案的方法，在采用形成所述像素电极层图案的方法时，还形成将相邻两个所述像素电极层图案电连接的导通层，还包括：
在形成有所述导通层的基板表面形成光刻胶层；
通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域，所述第一光刻胶去除区域对应所述导通层的位置，所述光刻胶保留区域对应形成有所述导通层的基板表面的其它区域；
刻蚀所述第一光刻胶去除区域的所述导通层，形成用于避免相邻两个所述像素电极层图案电连接的隔断区域；并对所述光刻胶保留区域的光刻胶层进行剥离；
在形成有上述结构的基板表面形成金属层；
通过一次构图工艺在所述隔断区域内，形成与相邻两个所述像素电极层图案非电连接的金属线图案。
本发明实施例的另一方面，提供一种阵列基板，包括多个呈矩阵形式排列的像素电极层图案，还包括：
用于避免相邻两个所述像素电极层图案电连接的隔断区域；以及位于所述隔断区域内，与相邻两个所述像素电极层图案非电连接的金属线图案。
本发明实施例的有一方面，提供一种显示装置，包括如上所述的任意一种阵列基板。
本发明实施例提供一种阵列基板的制备方法。所述阵列基板的制备方法包括在衬底基板上形成多个呈矩阵形式排列的像素电极层图案的方法。然而现有技术中，由于制备工艺或者运输、储藏等因素，在采用上述方法对像素电极层图案进行制备的过程中，还可以形成将相邻两个像素电极层图案电连接的导通层。这样一来，相邻的两个像素电极层图案对应的像素单元被电连接，当其中一个像素单元受控进行显示时，与其相邻并电连接的像素单元也被点亮，从而造成了不受控的亮像素点(亮点缺陷)的产生，对显示效果和产品质量造成了不利的影响。因此，本发明在上述制备方法的基础上，还包括：首先，在形成有上述结构的基板表面形成光刻胶层；接着，通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域。其中，第一光刻胶去除区域对应导通层的位置；光刻胶保留区域对应形成有导通层的基板表面的其它区域。接下来，对所述第一光刻胶去除区域的导通层进行刻蚀，形成用于避免相邻两个像素单元的像素电极层图案电连接的隔断区域，并对光刻胶保留区域的光刻胶进行剥离。接着，在形成有上述结构的基板表面形成金属层；最后通过构图工艺在隔断区域内，形成与相邻两个像素电极层图案非电连接的金属线图案。这样一来，由于对导通层进行切断处理，避免了两个相邻像素电极层图案之间的电连接，减小了亮点缺陷的产生。并且上述切断处理时在形成金属线图案之前完成的，因此对阵列基板通过后续制作工艺形成的薄膜层结构不会造成破坏和影响。从而能够避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。提高了亮点缺陷修复效果，以及产品的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术提供的一种阵列基板的结构示意图；
图1b为现有技术提供的一种阵列基板的剖视结构示意图；
图1c为现有技术提供的一种具有导通层的阵列基板的结构示意图；
图1d为现有技术提供的另一种具有导通层的阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的制备方法流程图；
图3为本发明实施例提供的另一种阵列基板的制备方法流程图；
图4a-4f为本发明实施例提供的一种阵列基板的制备过程中各个阶段的结构示意图；
图5为本发明实施例提供的又一种阵列基板的制备方法流程图；
图6a-6h为本发明实施例提供的另一种阵列基板的制备过程中各个阶段的结构示意图。
附图标记：
01-衬底基板；10-栅线；11-数据线；12-像素单元；101-栅极；102-栅极绝缘层；103-半导体有源层；104-像素电极层；105-源漏金属层；106-隔断区域；1061-凹槽；1062-绝缘部；107-引线过孔；108-引线；109-钝化层；110-公共电极层；20-导通层；30-光刻胶层；A-第一光刻胶去除区域；B-光刻胶保留区域；C-第二光刻胶去除区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制备方法，可以包括形成如图1a所示的多个呈矩阵形式排列的像素电极层104图案的方法，在采用形成上述像素电极层104图案的方法时，还形成将相邻两个像素电极层104图案电连接的导通层20，如图2所示，上述阵列基板的制备方法还可以包括：
S101、在形成有导通层20的基板表面形成光刻胶层30。
S102、通过一次曝光显影工艺，形成第一光刻胶去除区域A和光刻胶保留区域B，第一光刻胶去除区域A对应上述导通层20的位置，光刻胶保留区域B对应形成有导通层20的基板表面的其它区域。
S103、刻蚀第一光刻胶去除区域A的导通层20，形成用于避免相邻两个像素电极层104图案电连接的隔断区域106。并对光刻胶保留区域B的光刻胶层进行剥离。
S104、在形成有上述结构的基板表面形成金属层。
S105、通过一次构图工艺在上述隔断区域106内，形成与相邻两个像素电极层104图案非电连接的金属线图案。具体的，可以将隔断区域106的宽度设置为大于金属线图案的宽度，以保证金属线图案不会与位于其两侧的像素电极层104的图案电连接。
需要说明的是，第一、上述导通层20可以如图1c所示，由像素电极层104的残留部分构成；或，如图1d所示的，还可以由半导体有源层103的残留部分构成；或，还可以同时由像素电极层104的残留部分以及半导体有源层103的残留部分构成。
其中，上述残留部分产生的原因有多种，例如，在曝光显影的过程中，由于相邻两个像素单元12之间的光刻胶表面被灰尘覆盖，导致光刻胶无法完全曝光而形成多余的光刻胶保留区域。或者，由于曝光工艺的缺陷导致两个相邻像素单元12之间的光刻胶未被完全曝光，同样形成了多余的光刻胶保留区域。又或者，由于显影工艺的缺陷导致两个相邻像素单元12之间的光刻胶未被完全显影掉，而形成了多余的光刻胶保留区域，等等因素。在此基础上，通过后续的制作工艺，就会在两个相邻像素单元12之间形成上述残留部分。
第二、上述金属层可以包括用于形成栅线10的栅极金属层；或，用于形成数据线11的源漏金属层105。
具体的，如图1a所示，上述阵列基板的每一个像素单元12可以包括一个薄膜晶体管(Thin Film Transistor，简称TFT)。所述薄膜晶体管是一种具有开关特性的半导体单元，例如可以是非晶硅型薄膜晶体管、或低温多晶硅型薄膜晶体管、或氧化物型薄膜晶体管、或有机物型薄膜晶体管等，在此不做限定。
所述薄膜晶体管可以是顶栅型，也可以是底栅型，在此不作限定。其中，顶栅、底栅是相对所述栅极101和栅绝缘层102的位置而定的。
例如，如图1b所示，相对衬底基板01即透明基板，当栅极101靠近所述衬底基底，栅绝缘层102远离所述衬底基板01时，为底栅型薄膜晶体管。这时，由于上述金属层位于栅极绝缘层102的表面，而并非靠近衬底基板01的一侧，所以该金属层可以为构成数据线11的源漏金属层105。
又例如，当栅极101远离所述衬底基板01，栅绝缘层102靠近所述衬底基板时，为顶栅型薄膜晶体管。这时，由于金属层位于栅极绝缘层102的表面，因此，该金属层可以为构成栅极101的栅极金属层。
本发明以下实施例均是以具有底栅型薄膜晶体管的阵列基板为例进行的说明。
第三、本发明实施例中的光刻胶层，在经过掩膜版的曝光显影后，可以是曝光区域的光刻胶层在显影过程中被去除，未曝光区域的光刻胶在显影过程中被保留。也可以采用一种反性光刻胶层，即在曝光区域的光刻胶层在显影过程中被保留，而未曝光区域的光刻胶在显影过程中被去除。本发明对此不作限制。但是以下实施例，均是以曝光区域的光刻胶层在显影过程中被去除，未曝光区域的光刻胶在显影过程中被保留为例进行的说明。
第四、在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。
本发明实施例提供一种阵列基板的制备方法，包括在衬底基板上形成多个呈矩阵形式排列的像素电极层图案的方法。然而现有技术中，由于制备工艺或者运输、储藏等因素，在采用上述方法对像素电极层图案进行制备的过程中，还可以形成将相邻两个像素电极层图案电连接的导通层。这样一来，相邻的两个像素电极层图案对应的像素单元被电连接，当其中一个像素单元受控进行显示时，与其相邻并电连接的像素单元也被点亮，从而造成了不受控的亮像素点(亮点缺陷)的产生，对显示效果和产品质量造成了不利的影响。因此，本发明在上述制备方法的基础上，还包括：首先，在形成有上述结构的基板表面形成光刻胶层；接着，通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域。其中，第一光刻胶去除区域对应导通层的位置；光刻胶保留区域对应形成有导通层的基板表面的其它区域。接下来，对所述第一光刻胶去除区域的导通层进行刻蚀，形成用于避免相邻两个像素单元的像素电极层图案电连接的隔断区域，并对光刻胶保留区域的光刻胶进行剥离。接着，在形成有上述结构的基板表面形成金属层；最后通过构图工艺在隔断区域内，形成与相邻两个像素电极层图案非电连接的金属线图案。这样一来，由于对导通层进行切断处理，避免了两个相邻像素电极层图案之间的电连接，减小了亮点缺陷的产生。并且上述切断处理工艺是在形成金属线图案之前完成的，因此对阵列基板通过后续制作工艺形成的薄膜层结构不会造成破坏和影响。从而能够避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。提高了亮点缺陷修复效果，以及产品的质量。
实施例一
在上述通过一次曝光显影工艺，在形成第一光刻胶去除区域A和光刻胶保留区域B的步骤之后，在上述刻蚀第一光刻胶去除区域A的导通层20的步骤之前，所述方法可以包括：
第一光刻胶去除区域A对应预形成的隔断区域106，所述光刻胶保留区域B对应形成有导通层20的基板表面的其它区域。
以下对形成有上述隔断区域106的阵列基板的制备方法进行详细的描述，如图3所示，包括：
S201、如图4a所示，在形成有导通层20的基板表面(此外，该基板还包括在衬底基板01上依次形成有未示出的栅极101、半导体有源层103、像素电极层104)形成光刻胶层30。
S202、如图4b所示，通过一次曝光显影工艺，形成第一光刻胶去除区域A和光刻胶保留区域B，第一光刻胶去除区域A对应预形成的隔断区域106，光刻胶保留区域B对应形成有导通层20的基板表面的其它区域。
S203、如图4c所示，刻蚀第一光刻胶去除区域A的像素电极层104的残留部分(导通层20)以及部分位于栅极101表面的部分栅极绝缘层102，形成用于避免相邻两个像素电极层104图案电连接的隔断区域106；并如图4d所示，对上述光刻胶保留区域B的光刻胶层30进行剥离。
S204、如图4e所示，在形成有上述结构的基板表面形成源漏金属层105(金属层)。
S205、如图4f所示，通过一次构图工艺(例如涂覆光刻胶后，进行一次掩膜曝光工艺，然后进行显影、刻蚀、剥离等工艺)在隔断区域106内，形成与相邻两个像素电极层104图案非电连接的数据线11的图案(金属线图案)。
可以看出上述隔断区域106内的导通层20(像素电极层104的残留部分)被完全去除。并且位于隔断区域106内的数据线11和位于其两侧的像素电极层104的图案均不会电连接。这样一来，可以保证数据线11能够正常接收数据信号，以使得阵列基板能够正常工作，并且还可以通过隔断区域106避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。
需要说明的是，第一、上述步骤S203中在刻蚀第一光刻胶去除区域的导通层20时，还对部分栅极绝缘层102进行了刻蚀。这样一来，可以使得数据线11图案与位于其两侧的像素电极层104图案之间具有一定的段差，增加了数据线11与像素电极层104之间的距离，从而可以有效避免数据线11与像素电极层104之间的信号串扰(Crosstalk)。当然，当上述金属层采用栅极金属层时，上述方案同样可以有效避免栅线10与像素电极层104之间的信号串扰。此外，本领域技术人员可以根据实际需要对段差的高度进行控制，例如为了提高防止信号串扰的效果，可以将段差的高度设置为大于等于数据线11或栅线10的厚度。或者，为了减小显示面板的厚度，可以减小上述段差的高度。本发明对此不作限制。
第二、上述实施例是以导通层20由像素电极层104的残留部分构成为例进行的说明。当导通层20由半导体有源层103的残留部分构成时同理可得。此处不再赘述。
实施例二
在上述通过一次曝光显影工艺，形成第一光刻胶去除区域A和光刻胶保留区域B的步骤之后，在上述刻蚀第一光刻胶去除区域A的导通层20的步骤之前，所述方法可以包括：
上述第一光刻胶去除区域A对应预形成的凹槽1061的图案，光刻胶保留区域B对应形成有上述导通层20的基板表面的其它区域。所述预形成的隔断区域106包括两个上述凹槽1061以及位于两个所述凹槽1061之间的绝缘部1062。
以下对形成有上述隔断区域106的阵列基板的制备方法进行详细的描述，如图5所示，包括：
S301、如图6a所示，在形成有导通层20的基板表面(此外，该基板还包括在衬底基板01上依次形成有未示出的栅极101，以及栅线10、栅极绝缘层102、半导体有源层103、像素电极层104)形成光刻胶层30。其中导通层20由半导体有源层104的残留部分构成。
S302、如图6b所示，通过一次曝光显影工艺，形成第一光刻胶去除区域A、光刻胶保留区域B以及第二光刻胶去除区域C，上述第一光刻胶去除区域A对应预形成的凹槽1061的图案，第二光刻胶去除区域C对应预形成的引线过孔107的图案，光刻胶保留区域B对应形成有上述导通层20的基板表面的其它区域。
其中，所述预形成的隔断区域106包括两个上述凹槽1061以及位于两个所述凹槽1061之间的绝缘部1062，如图6c所示。
S303、如图6c所示，刻蚀第一光刻胶去除区域A的半导体有源层103的残留部分(导通层20)。形成用于避免相邻两个像素电极层104图案电连接的隔断区域106。刻蚀第二光刻胶去除区域C的栅极金属层102，形成上述引线过孔107的图案。并如图6d所示，对上述光刻胶保留区域B的光刻胶层30进行剥离。
S304、如图6e所示，在形成有上述结构的基板表面形成源漏金属层105(金属层)。
S305、如图6f所示，通过一次构图工艺(例如涂覆光刻胶后，进行一次掩膜曝光工艺，然后进行显影、刻蚀、剥离等工艺)在隔断区域106内，形成与相邻两个像素电极层104图案非电连接的数据线11的图案(金属线图案)。即在绝缘部1062的表面形成上述数据线11的图案。此外，还可以在上述引线过孔107内形成引线108。通过上述引线过孔107，位于阵列基板引线区域的引线108与阵列基板上的栅线10电连接。
S306、如图6g所示，在形成有上述结构的基板表面，形成钝化层109。
S307、在钝化层109的表面通过构图工艺形成公共电极层110。
可以看出，通过上述隔断区域106的两个凹槽1061将部分导通层20完全去除，以使得相邻两个像素电极层104图案处于非电连接的状态，并且数据线11位于隔断区域106的绝缘部1062的表面，并与其两侧的像素电极层104的图案均不会电连接。这样一来，可以保证数据线11能够正常接收数据信号，以使得阵列基板能够正常工作，并且还可以通过隔断区域106避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。
需要说明的是，第一、上述实施例的方案中，在形成凹槽1061的同时可以完成引线过孔107的制备，因此能够简化制作工艺。并且该方法同样适用于实施例一。
第二、实施例二提供的方案中，像素电极层104与公共电极层110异层设置。位于阵列基板最上方的公共电极层110可以为狭缝状，而靠近衬底基板01的像素电极层104可以为平面状。采用上述阵列基板构成的显示装置为AD-SDS(Advanced-Super DimensionalSwitching，简称为ADS，高级超维场开关)型显示装置。AD-SDS技术通过同一平面内公共电极层110边缘所产生的平行电场以及像素电极层104与公共电极层110间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。同样，上述公共电极层110的制备方法，同样适用于实施例一。
此外，在实施例一和实施例二，当将公共电极层110制作于与阵列基板相对盒的彩膜基板上时，构成的显示装置为TN(Twist Nematic，扭曲向列)型显示装置。不同的是，TN型显示装置，采用垂直电场原理的液晶显示器，通过被相对布置在彩膜基板上的公共电极层110和在阵列基板上的像素电极层104之间形成垂直电场来驱动求转向列模式的液晶。TN型显示装置具有大孔径比的优点，但是具有约90°的窄视角的缺点。本领域技术人员，可以根据实际需要对公共电极层110的设置进行选择。
第三、上述实施例是以导通层20由半导体有源层103的残留部分构成为例进行的说明。当导通层20由像素电极层104的残留部分构成时同理可得。此处不再赘述。
第四、对比实施例一和实施例二中的隔断区域106，可以看出实施例一中，在制作隔断区域106时，需要对大部分导通层20进行刻蚀，刻蚀时间长，但刻蚀精度要求低，防止相邻两个像素电极层104电连接的效果好。而实施例二中，在制作隔断区域106时，仅需要对一小部分导通层20进行刻蚀以形成凹槽1061，因此刻蚀速度快，但是对刻蚀的精度要求高，防止相邻两个像素电极层104电连接的效果较低于实施例一。因此，本领域技术人员可以根据实际需要对制作隔断区域106的方案进行选择。
进一步的，上述隔断区域106的宽度范围可以为12μm～20μm。这样一来，能够保证金属线(数据线11或栅线10)有足够的布线空间，避免与位于其两侧的像素电极层104发生信号串扰的不良现象。
本发明实施例提供一种阵列基板，如图1a所示包括多个呈矩阵形式排列的像素电极层104图案，还包括：
用于避免相邻两个像素电极层104图案电连接的隔断区域106；以及位于该隔断区域内，与相邻两个像素电极层106图案非电连接的金属线图案。
本发明实施例提供一种阵列基板，包括多个呈矩阵形式排列的像素电极层图案，还包括用于避免相邻两个像素电极层图案电连接的隔断区域；以及位于该隔断区域内，与相邻两个像素电极层图案非电连接的金属线图案。这样一来，即使现有技术中，由于制备工艺或者运输、储藏等因素，在进行像素电极层图案进行制备的过程中，还可以形成将相邻两个像素电极层图案电连接的导通层。导致相邻的两个像素电极层图案对应的像素单元被电连接，当其中一个像素单元受控进行显示时，与其相邻并电连接的像素单元也被点亮，从而造成了不受控的亮像素点(亮点缺陷)的产生，对显示效果和产品质量造成了不利的影响。本发明能够通过隔断区域对导通层进行切断处理，避免了两个相邻像素电极层图案之间的电连接，减小了亮点缺陷的产生。并且在金属线图案制备之前完成隔断区域的设置，因此对阵列基板通过后续制作工艺形成的薄膜层结构不会造成破坏和影响。从而能够避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。提高了亮点缺陷修复效果，以及产品的质量。
具体的，所述隔断区域106可以如图4c所示，
隔断区域106内的导通层20(像素电极层的残留部分)被完全去除，隔断区域106内仅设置有金属线图案(例如数据线11的图案)。并且位于隔断区域106内的数据线11和位于其两侧的像素电极层104的图案均不会电连接。这样一来，可以保证数据线11能够正常接收数据信号，以使得阵列基板能够正常工作，并且还可以通过隔断区域106避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。
或者，隔断区域106可以如图6d所示，
隔断区域106包括两个凹槽1061，以及位于两个凹槽1061之间的绝缘部1062，金属线图案(例如数据线11的图案)位于绝缘部1062的表面。可以看出，通过上述隔断区域106的两个凹槽1061将部分导通层20完全去除，以使得相邻两个像素电极层104图案处于非电连接的状态，并且数据线11位于隔断区域106的绝缘部1062的表面，并与其两侧的像素电极层104的图案均不会电连接。这样一来，可以保证数据线11能够正常接收数据信号，以使得阵列基板能够正常工作，并且还可以通过隔断区域106避免在减少亮点缺陷的过程中，对阵列基板上过多薄膜层的破坏。
本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板。具有与前述实施例中的阵列基板相同的有益效果。由于阵列基板的详细结构以及有益效果已在前述实施例中做了详细的描述，此处不再赘述。
在本发明实施例中，显示装置具体可以包括液晶显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种阵列基板的制备方法，包括形成多个呈矩阵形式排列的像素电极层图案的方法，在采用形成所述像素电极层图案的方法时，还形成将相邻两个所述像素电极层图案电连接的导通层，其特征在于，还包括：
在形成有所述导通层的基板表面形成光刻胶层；
通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域，所述第一光刻胶去除区域对应所述导通层的位置，所述光刻胶保留区域对应形成有所述导通层的基板表面的其它区域；
刻蚀所述第一光刻胶去除区域的所述导通层，形成用于避免相邻两个所述像素电极层图案电连接的隔断区域；并对所述光刻胶保留区域的光刻胶层进行剥离；
在形成有上述结构的基板表面形成金属层；
通过一次构图工艺在所述隔断区域内，形成与相邻两个所述像素电极层图案非电连接的金属线图案。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域的步骤之后，所述刻蚀所述第一光刻胶去除区域的所述导通层的步骤之前，所述方法包括：
所述第一光刻胶去除区域对应预形成的所述隔断区域，所述光刻胶保留区域对应形成有所述导通层的基板表面的其它区域。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域的步骤之后，所述刻蚀所述第一光刻胶去除区域的所述导通层的步骤之前，所述方法包括：
所述第一光刻胶去除区域对应预形成的凹槽的图案，所述光刻胶保留区域对应形成有所述导通层的基板表面的其它区域；预形成的所述隔断区域包括两个所述凹槽以及位于两个所述凹槽之间的绝缘部。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述金属层包括栅极金属层或源漏金属层。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述阵列基板包括栅极绝缘层的情况下，在刻蚀所述第一光刻胶去除区域的所述导通层的同时，对部分所述栅极绝缘层进行刻蚀。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述阵列基板包括栅极绝缘层，在进行所述通过一次曝光显影工艺，形成第一光刻胶去除区域和光刻胶保留区域的步骤的同时，所述方法还包括：
形成第二光刻胶去除区域，所述第二光刻胶去除区域对应预形成的引线过孔的图案；
对所述第二光刻胶去除区域的所述栅极绝缘层进行刻蚀，以形成所述引线过孔的图案。
7.根据权利要求1-6任一项所述的阵列基板的制备方法，其特征在于，所述通过构图工艺在对应所述隔断区域的位置处形成金属线图案的步骤之后，所述方法还包括：
在形成有上述结构的基板表面，形成钝化层；
在所述钝化层的表面通过构图工艺形成公共电极层。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，
所述隔断区域的宽度范围为12μm～20μm。
CN201410472064.1A 2014-09-16 2014-09-16 一种阵列基板的制备方法 Expired - Fee Related CN104362152B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410472064.1A CN104362152B (zh) 2014-09-16 2014-09-16 一种阵列基板的制备方法
PCT/CN2015/076917 WO2016041349A1 (zh) 2014-09-16 2015-04-17 阵列基板及其制备方法、显示装置
US14/787,574 US9905591B2 (en) 2014-09-16 2015-04-17 Array substrate comprising separating region and manfacturing method thereof,display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410472064.1A CN104362152B (zh) 2014-09-16 2014-09-16 一种阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN104362152A CN104362152A (zh) 2015-02-18
CN104362152B true CN104362152B (zh) 2017-08-01

Family

ID=52529397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410472064.1A Expired - Fee Related CN104362152B (zh) 2014-09-16 2014-09-16 一种阵列基板的制备方法

Country Status (3)

Country Link
US (1) US9905591B2 (zh)
CN (1) CN104362152B (zh)
WO (1) WO2016041349A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362152B (zh) * 2014-09-16 2017-08-01 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104779201B (zh) * 2015-04-14 2018-07-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN111880346B (zh) * 2020-08-19 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板、显示面板及配线断线的修复方法
CN113467138B (zh) * 2021-07-20 2023-12-19 北京京东方光电科技有限公司 阵列基板及其制备方法、显示组件及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985671A (zh) * 2014-04-30 2014-08-13 京东方科技集团股份有限公司 阵列基板制备方法和阵列基板、显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
DE10357472B4 (de) * 2002-12-13 2010-05-12 Lg Display Co., Ltd. Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
KR20070038331A (ko) * 2005-10-05 2007-04-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261605B1 (ko) * 2006-07-12 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101302620B1 (ko) * 2007-01-30 2013-09-03 엘지디스플레이 주식회사 박막트랜지스터 기판
KR101502916B1 (ko) * 2007-11-06 2015-03-17 삼성디스플레이 주식회사 표시 기판과, 이의 불량 화소 리페어 방법
KR20090055357A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 표시 장치 및 그 제조 방법
CN101197332A (zh) * 2007-12-26 2008-06-11 友达光电股份有限公司 像素结构的制作方法
CN101833204A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
KR101223722B1 (ko) * 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US20130083265A1 (en) * 2010-07-21 2013-04-04 Katsunori Misaki Active matrix substrate, method for fabricating the same, and liquid crystal display panel
CN201974616U (zh) * 2010-12-30 2011-09-14 北京京东方光电科技有限公司 阵列基板和液晶显示面板
KR102032962B1 (ko) * 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP6278633B2 (ja) * 2013-07-26 2018-02-14 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
KR20150017041A (ko) * 2013-08-05 2015-02-16 삼성디스플레이 주식회사 표시 장치
KR20150039404A (ko) * 2013-10-02 2015-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
KR102089074B1 (ko) * 2013-11-07 2020-03-13 엘지디스플레이 주식회사 표시패널용 어레이 기판 및 그 제조방법
KR102219132B1 (ko) * 2014-01-27 2021-02-23 삼성디스플레이 주식회사 액정 표시 장치
KR20150105564A (ko) * 2014-03-07 2015-09-17 삼성디스플레이 주식회사 액정 표시 장치와 이의 제조방법 및 이에 포함되는 배향막 조성물
KR20150109003A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 액정 표시 장치 및 배향막 리페어 방법
KR20150115123A (ko) * 2014-04-02 2015-10-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN104362152B (zh) * 2014-09-16 2017-08-01 京东方科技集团股份有限公司 一种阵列基板的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985671A (zh) * 2014-04-30 2014-08-13 京东方科技集团股份有限公司 阵列基板制备方法和阵列基板、显示装置

Also Published As

Publication number Publication date
WO2016041349A1 (zh) 2016-03-24
CN104362152A (zh) 2015-02-18
US9905591B2 (en) 2018-02-27
US20160197100A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
CN103855087B (zh) 一种阵列基板及其制备方法、显示装置
US8698149B2 (en) Liquid crystal display and array substrate
EP2975642A1 (en) Array substrate and manufacturing method thereof, and display apparatus
EP3054483A1 (en) Array substrate, manufacturing method therefor, and display apparatus
US9798192B2 (en) Display substrate and manufacturing method thereof, display panel and display device
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
CN105932030B (zh) 一种阵列基板及其制作方法、显示装置
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
WO2020133651A1 (zh) 像素电极结构及其制作方法
CN103035652B (zh) 边缘电场切换型液晶显示板的阵列基底以及其制造方法
CN104362152B (zh) 一种阵列基板的制备方法
WO2018032670A1 (zh) Tft基板的制作方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
US9268182B2 (en) Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
CN103346159A (zh) 一种阵列基板及其制造方法、显示装置
CN106206623B (zh) 一种显示基板、其制作方法、显示面板及显示装置
CN104392920A (zh) Tft阵列基板及其制作方法、显示装置
WO2013075591A1 (zh) 阵列基板及其制作方法、显示装置
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN204101854U (zh) 一种显示面板及显示装置
KR101369571B1 (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이
CN108508664A (zh) 阵列基板的制作方法
JP2017040883A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170801

Termination date: 20210916