[go: up one dir, main page]

KR102032962B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR102032962B1
KR102032962B1 KR1020120119888A KR20120119888A KR102032962B1 KR 102032962 B1 KR102032962 B1 KR 102032962B1 KR 1020120119888 A KR1020120119888 A KR 1020120119888A KR 20120119888 A KR20120119888 A KR 20120119888A KR 102032962 B1 KR102032962 B1 KR 102032962B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
film transistor
line
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120119888A
Other languages
English (en)
Other versions
KR20140053667A (ko
Inventor
신재용
손우성
윤홍민
윤희경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120119888A priority Critical patent/KR102032962B1/ko
Priority to US13/827,572 priority patent/US8841679B2/en
Publication of KR20140053667A publication Critical patent/KR20140053667A/ko
Priority to US14/465,420 priority patent/US9647011B2/en
Application granted granted Critical
Publication of KR102032962B1 publication Critical patent/KR102032962B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소를 포함하는 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 절연 기판, 상기 절연 기판의 상기 표시 영역에 위치하는 게이트선 및 데이터선, 상기 절연 기판의 상기 주변 영역에 위치하는 제1 구동 신호 전달선 및 제2 구동 신호 전달선, 상기 게이트선 및 상기 데이터선 위에 위치하는 제1 절연막, 그리고 상기 제1 구동 신호 전달선 및 상기 제2 구동 신호 전달선 위에 위치하는 제1 감광막을 포함하고, 상기 제1 감광막은 상기 주변 영역에만 배치된다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 액정 표시 장치에 구동 신호를 전달하기 위한 구동 신호 전달선들을 연결하기 위한 접촉 구멍을 형성할 때, 보호막의 두께가 두꺼운 경우, 구동 신호 전달선들을 드러내기 위한 접촉 구멍의 높이가 높아져서 접촉 구멍의 폭도 넓어지게 되고, 구동부의 구동 신호 전달선을 드러내는 접촉 구멍의 폭이 넓어질수록, 접촉 구멍을 통해, 습기나 정전기가 유입되기 쉽다.
한편, 구동 회로부를 습기나 정전기 등으로부터 보호하기 위해서는 보호막의 두께가 두꺼운 것이 좋다.
또한, 한편, 박막 트랜지스터의 박막 층을 패터닝하기 위하여, 포토리소그라피 공정을 이용하는데, 이 때 이용되는 포토 마스크의 수가 늘어날수록 제조 비용은 증가하게 된다.
본 발명이 해결하고자 하는 기술적 과제는 박막 트랜지스터 표시판의 접촉 구멍의 높이를 조절함과 동시에, 구동 회로부를 습기나 정전기 등으로부터 보호할 수 있는 박막 트랜지스터 표시판과 제조 비용 증가를 방지할 수 있는 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소를 포함하는 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 절연 기판, 상기 절연 기판의 상기 표시 영역에 위치하는 게이트선 및 데이터선, 상기 절연 기판의 상기 주변 영역에 위치하는 제1 구동 신호 전달선 및 제2 구동 신호 전달선, 상기 게이트선 및 상기 데이터선 위에 위치하는 제1 절연막, 그리고 상기 제1 구동 신호 전달선 및 상기 제2 구동 신호 전달선 위에 위치하는 제1 감광막을 포함하고, 상기 제1 감광막은 상기 주변 영역에만 배치된다.
상기 제1 절연막은 유기 절연물을 포함할 수 있다.
상기 제1 절연막은 색필터일 수 있다.
상기 제1 절연막 위에 위치하는 제2 절연막을 더 포함할 수 있다.
상기 표시 영역과 상기 주변 영역에 위치하고, 상기 제1 절연막과 상기 제1 감광막 패턴 아래에 위치하는 제3 절연막을 더 포함할 수 있다.
상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터에 연결되어 있으며, 상기 제1 절연막 위에 위치하는 화소 전극을 더 포함하고, 상기 화소 전극은 복수의 미세 가지부를 포함할 수 있다.
상기 화소 전극의 상기 복수의 미세 가지부는 서로 다른 복수의 방향으로 뻗을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판의 표시 영역에 게이트선을 형성하고, 상기 절연 기판의 주변 영역에 제1 구동 신호 전달선을 형성하는 단계, 상기 절연 기판의 상기 표시 영역에 데이터선을 형성하고, 상기 절연 기판의 상기 주변 영역에 제2 구동 신호 전달선을 형성하는 단계, 상기 게이트선 및 상기 데이터선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 감광막을 적층하는 단계, 상기 감광막을 노광 및 현상하여, 상기 표시 영역에 위치하는 제1 감광막 패턴과 상기 주변 영역에 위치하는 제2 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 상기 제1 절연막을 식각하는 단계, 그리고 상기 제1 감광막 패턴을 제거하고, 상기 제2 감광막 패턴의 높이를 낮추는 단계를 포함한다.
상기 제1 절연막을 형성하는 단계는 유기 절연물을 적층하는 단계를 포함할 수 있다.
상기 제1 절연막을 형성하는 단계는 색필터를 적층하는 단계를 포함할 수 있다.
상기 제1 절연막 위에 제2 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 절연 기판의 상기 표시 영역과 상기 주변 영역에 제3 절연막을 형성하는 단계를 더 포함하고, 상기 제3 절연막을 형성하는 단계는 상기 제3 절연막을 상기 제1 절연막과 상기 제2 감광막 패턴 아래에 위치하도록 형성할 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 게이트선 및 상기 데이터선에 연결되어 있으며, 상기 제1 절연막 위에 위치하는 화소 전극을 형성하는 단계를 더 포함하고, 상기 화소 전극을 형성하는 단계는 복수의 미세 가지부를 포함하는 상기 화소 전극을 형성할 수 있다.
상기 화소 전극을 형성하는 단계는 상기 복수의 미세 가지부를 서로 다른 복수의 방향으로 뻗도록 형성할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판과 그 제조 방법은 복수의 화소 영역과 구동 회로부의 게이트 배선과 데이터 배선, 그리고 게이트 배선 및 데이터 배선을 덮는 보호막을 모두 형성한 후에, 접촉 구멍을 형성할 때 이용하는 감광막 중 일부를 구동 회로부에 남김으로써, 박막 트랜지스터 표시판의 접촉 구멍의 높이를 조절함과 동시에, 구동 회로부를 습기나 정전기 등으로부터 보호할 수 있을 뿐만 아니라, 제조 공정 시 추가적인 포토 마스크가 필요하지 않아, 제조 비용의 증가를 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 하나의 화소를 도시한 배치도이다.
도 3은 도 2에 도시한 박막 트랜지스터 표시판을 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 화소 전극의 기본 영역을 도시한 평면도이다.
도 5는 도 2의 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이다.
도 6은 도 5는 도 2의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 중 구동부의 구동 트랜지스터를 도시한 배치도이다.
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 중 구동부의 신호선 중 일부를 나타낸 배치도이다.
도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이다.
도 11 내지 도 35는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순서대로 나타낸 단면도이다.
도 36은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 III-III 선을 따라 잘라 도시한 단면도이다.
도 37은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 V-V 선을 따라 잘라 도시한 단면도이다.
도 38은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 39는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 7의 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 40은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
도 41 내지 도 65는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순서대로 나타낸 단면도이다.
도 66은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 III-III 선을 따라 잘라 도시한 단면도이다.
도 67은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 V-V 선을 따라 잘라 도시한 단면도이다.
도 68은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 69는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 7의 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 70은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
도 71 내지 도 95는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순서대로 나타낸 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 간략하게 설명한다. 도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역(DA)과 표시 영역(DA)의 주변에 위치하는 주변 영역(PA)을 포함한다.
주변 영역(PA)의 끝 부분에는 박막 트랜지스터 표시판과 대향하는 상부 표시판을 결합하기 위한 밀봉재(S)가 위치한다.
표시 영역(DA)에는 복수의 화소가 형성되어 있으며, 원하는 영상을 표시한다.
주변 영역(PA)은 표시 영역(DA)의 주변에 배치되어 있으며, 영상을 표시하는데 필요한 여러 신호를 전달하는 신호선 및 구동용 박막 트랜지스터가 형성되어 있다.
그러면, 도 2 내지 도 6을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 하나의 화소를 도시한 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 표시판을 III-III 선을 따라 잘라 도시한 단면도이다. 도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 화소 전극의 기본 영역을 도시한 평면도이다. 도 5는 도 2의 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5는 도 2의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 2 및 도 3, 그리고 도 5 및 도 6을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 등으로 만들어진 제1 절연 기판(110) 위에 게이트선(121)과 분압 기준 전압선(131)이 형성되어 있다.
게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 게이트 패드(129)를 포함한다.
분압 기준 전압선(131)은 제1 유지 전극(135, 136), 그리고 기준 전극(137)을 포함한다. 분압 기준 전압선(131)에 연결되어 있지는 않으나, 제2 부화소 전극(191b)과 중첩하는 제2 유지 전극(138, 139)이 위치되어 있다.
게이트선(121) 및 분압 기준 전압선(131) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)를 포함하는 반도체(151)가 형성되어 있다. 반도체(151)는 뒤에서 설명할 데이터선(171)을 따라 뻗어 데이터 패드(179)의 아래에도 위치한다.
반도체(154a, 154b, 154c) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169)가 형성되어 있다. 반도체(154a, 154b, 154c)는 산화물 반도체를 포함할 수 있고, 반도체(154a, 154b, 154c)가 산화물 반도체인 경우, 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169)는 생략 가능하다.
저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b), 그리고 다른 층 또는 외부 구동 회로와의 접속을 위한 데이터 패드(179)를 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 179)가 형성되어 있다.
데이터 도전체 및 그 아래에 위치되어 있는 반도체 및 저항성 접촉 부재는 하나의 마스크를 이용하여 동시에 형성될 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 하나의 제1 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체(154a)에 형성된다. 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)는 제2 반도체(154b)와 함께 하나의 제2 박막 트랜지스터를 이루며, 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)는 제3 반도체(154c)와 함께 하나의 제3 박막 트랜지스터를 이루며, 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체(154c)에 형성된다.
제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있으며, 넓게 확장된 확장부(177)를 포함한다.
데이터 도전체(171, 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소 등의 무기 절연막을 포함할 수 있다. 보호막(180)은 색필터(230)의 안료가 노출된 반도체(154a, 154b, 154c) 부분으로 유입되는 것을 방지할 수 있다.
보호막(180) 위에는 색필터(230)가 형성되어 있다. 색필터(230)는 서로 인접한 두 개의 데이터선을 따라 세로 방향으로 뻗어 있다. 도시하지는 않았지만, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 차광 부재를 더 포함할 수 있고, 차광 부재는 데이터선(171)과 제1 내지 제3 박막 트랜지스터가 위치하는 영역에 배치될 수 있다.
색필터(230) 위에는 덮개막(80)이 형성되어 있다. 덮개막(80)은 질화규소 또는 산화규소 등의 무기 절연막을 포함할 수 있다. 덮개막(80)은 색필터(230)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
보호막(180), 색필터(230), 그리고 덮개막(80)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(contact hole)(185a) 및 제2 접촉 구멍(185b)이 형성되어 있다.
보호막(180), 색필터(230), 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전극(137)의 일부와 제3 드레인 전극(175c)의 일부를 드러내는 제3 접촉 구멍(185c)이 형성되어 있고, 제3 접촉 구멍(185c)은 제1 연결 부재(195)가 덮고 있다. 제1 연결 부재(195)는 제3 접촉 구멍(185c)을 통해 드러나 있는 기준 전극(137)과 제3 드레인 전극(175c)을 전기적으로 연결한다.
도 5 및 도 6을 참고하면, 보호막(180), 색필터(230), 덮개막(80), 그리고 게이트 절연막(140)에는 게이트 패드(129)를 드러내는 제4 접촉 구멍(181)이 형성되어 있고, 보호막(180), 색필터(230), 그리고 덮개막(80)에는 데이터 패드(179)를 드러내는 제5 접촉 구멍(182)이 형성되어 있다. 제4 접촉 구멍(181) 위에는 제2 연결 부재(91)가 형성되어 있고, 제5 접촉 구멍(182) 위에는 제3 연결 부재(92)가 형성되어 있다.
덮개막(80) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 각 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다. 화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어 질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 각각 도 3에 도시한 기본 전극(199) 또는 그 변형을 하나 이상 포함하고 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있으며, 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 이 때, 제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제1 부화소 전극(191a)에 인가되는 전압의 크기는 제2 부화소 전극(191b)에 인가되는 전압의 크기보다 크게 된다.
데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 박막 트랜지스터 표시판에 대향하는 상부 표시판(200)의 제2 절연 기판(210) 위에 형성되어 있는 공통 전극(270)과 함께 전기장을 생성함으로써 두 표시판(100, 200) 사이의 액정층(3)의 액정 분자(31)들은 그 전기장에 응답하여, 일정한 방향으로 기울어진다. 이와 같이 결정된 액정 분자(31)의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
그러면, 도 4를 참고하여, 기본 전극(199)에 대하여 설명한다.
도 4에 도시한 바와 같이, 기본 전극(199)의 전체적인 모양은 사각형이며 가로 줄기부(193) 및 이와 직교하는 세로 줄기부(192)로 이루어진 십자형 줄기부를 포함한다. 또한 기본 전극(199)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 제1 부영역(Da), 제2 부영역(Db), 제3 부영역(Dc), 그리고 제4 부영역(Dd)으로 나뉘어지며 각 부영역(Da-Dd)은 복수의 제1 미세 가지부(194a), 복수의 제2 미세 가지부(194b), 복수의 제3 미세 가지부(194c), 그리고 복수의 제4 미세 가지부(194d)를 포함한다.
제1 미세 가지부(194a)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 제2 미세 가지부(194b)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 제3 미세 가지부(194c)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 제4 미세 가지부(194d)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)는 게이트선(121a, 121b) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역(Da, Db, Dc, Dd)의 미세 가지부(194a, 194b, 194c, 194d)는 서로 직교할 수 있다.
미세 가지부(194a, 194b, 194c, 194d)의 폭은 2.5㎛ 내지 5.0㎛일 수 있고, 한 부영역(Da, Db, Dc, Dd) 내에서 이웃하는 미세 가지부(194a, 194b, 194c, 194d) 사이의 간격은 2.5㎛ 내지 5.0㎛일 수 있다.
본 발명의 다른 한 실시예에 따르면, 미세 가지부(194a, 194b, 194c, 194d)의 폭은 가로 줄기부(193) 또는 세로줄기부(192)에 가까울수록 넓어질 수 있으며, 하나의 미세 가지부(194a, 194b, 194c, 194d)에서 폭이 가장 넓은 부분과 가장 좁은 부분의 차이는 0.2㎛ 내지 1.5㎛일 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통하여 각기 제1 드레인 전극(175a) 또는 제2 드레인 전극(175b)과 연결되어 있으며 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 이 때, 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변은 전기장을 왜곡하여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변에 거의 수평하다. 따라서 도 4에 도시한 바와 같이 액정 분자(31)들은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향에 평행한 방향으로 기울어진다. 한 화소 전극(191)은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향이 서로 다른 네 개의 부영역(Da-Dd)을 포함하므로 액정 분자(31)가 기울어지는 방향은 대략 네 방향이 되며 액정 분자(31)의 배향 방향이 다른 네 개의 도메인이 액정층(3)에 형성된다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
그러면, 도 7 내지 도 10을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 중 구동부에 대하여 설명한다. 도 7은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 중 구동부의 구동 트랜지스터를 도시한 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다. 도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 중 구동부의 신호선 중 일부를 나타낸 배치도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이다.
먼저, 도 7 및 도 8을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 주변 영역(PA)에 형성되어 있는 구동 트랜지스터를 설명한다.
도 7 및 도 8을 참고하면, 절연 기판(110) 위에 구동 제어 신호선(21)이 형성되어 있다. 구동 제어 신호선(21)은 구동 제어 전극(24)을 포함한다.
구동 제어 신호선(21)은 박막 트랜지스터의 표시 영역(DA)의 게이트선(121)과 동일한 층으로 동시에 형성된다.
구동 제어 신호선(21) 및 구동 제어 전극(24) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140) 위에는 구동 반도체(51)가 위치한다. 구동 반도체(51) 위에는 구동 저항성 접촉 부재(61a, 61b)가 형성되어 있다.
구동 저항성 접촉 부재(61a, 61b) 위에는 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71)과 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72)이 형성되어 있다.
구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71)과 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72)과 그 아래에 위치하는 구동 반도체(51) 및 구동 저항성 접촉 부재(61a, 61b)는 하나의 마스크를 이용하여 동시에 형성될 수 있다. 또한, 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71)과 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72)은 표시 영역(DA)의 데이터 도전체와 동일한 층으로 동시에 형성되고, 구동 반도체(51) 및 구동 저항성 접촉 부재(61a, 61b)는 표시 영역(DA)의 반도체(154a, 154b, 154c) 및 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169)와 동일한 층으로 동시에 형성될 수 있다.
구동 입력 신호선(71), 구동 출력 신호선(72) 및 게이트 절연막(140) 위에는 보호막(180)이 형성되어 있다.
그러나, 박막 트랜지스터 표시판의 주변 영역(PA)에 형성되어 있는 구동 트랜지스터는 표시 영역(DA)에 형성되어 있는 화소 영역과는 달리, 구동 트랜지스터 위에는 색필터(230) 및 덮개막(80)이 위치하지 않고, 제1 감광막(300a)이 위치한다. 제1 감광막(300a)은 구동 트랜지스터를 덮어 보호한다.
다음으로, 도 9 및 도 10을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 주변 영역(PA)에 형성되어 있는 구동 신호 전달선을 설명한다.
도 9 및 도 10을 참고하면, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 주변 영역(PA)에는 제1 구동 신호 전달선(22)과 제2 구동 신호 전달선(73, 74)을 포함한다. 제1 구동 신호 전달선(22)과 제2 구동 신호 전달선(73, 74)은 표시 영역(DA)을 구동하기 위한 구동부에 필요한 다양한 신호를 전달한다.
절연 기판(110) 위에 제1 구동 신호 전달선(22)이 형성되어 있다. 제1 구동 신호 전달선(22)은 표시 영역(DA)의 게이트선(121)과 동일한 층으로 동시에 형성될 수 있다.
제1 구동 신호 전달선(22) 위에는 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 제2 구동 신호 전달선(73, 74)이 위치한다. 제2 구동 신호 전달선(73, 74)은 표시 영역(DA)의 데이터 도전체와 동일한 층으로 동시에 형성될 수 있다. 제2 구동 신호 전달선(74) 아래에는 더미 반도체(54), 더미 저항성 접촉 부재(64)가 위치한다.
제2 구동 신호 전달선(74), 더미 반도체(54) 및 더미 저항성 접촉 부재(64)는 하나의 마스크를 이용하여 동시에 형성될 수 있다. 또한, 제2 구동 신호 전달선(74), 더미 반도체(54) 및 더미 저항성 접촉 부재(64)는 표시 영역(DA)의 데이터 도전체, 반도체(154a, 154b, 154c) 및 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169)와 동시에 형성될 수 있다. 또한, 제2 구동 신호 전달선(74), 더미 반도체(54) 및 더미 저항성 접촉 부재(64)는 구동 트랜지스터의 구동 입력 신호선(71) 및 구동 출력 신호선(72), 구동 반도체(51) 및 구동 저항성 접촉 부재(61a, 61b)와 동시에 형성될 수 있다.
게이트 절연막(140) 및 제2 구동 신호 전달선(74) 위에는 보호막(180)이 형성되어 있다. 보호막(180) 위에는 제2 감광막(300b)이 형성되어 있다. 제2 감광막(300b)은 보호막(180)의 일부를 드러내는 개구부가 형성되어 있다.
보호막(180) 및 게이트 절연막(140)에는 제1 구동 신호 전달선(22)의 일부를 드러내는 제6 접촉 구멍(183)이 형성되어 있고, 보호막(180)에는 제2 구동 신호 전달선(73, 74)의 일부를 드러내는 제7 접촉 구멍(184)이 형성되어 있다. 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)은 제2 감광막(300b)의 개구부와 정렬되어 있으며, 개구부를 가지는 제2 감광막(300b)을 식각 마스크로 하여, 보호막(180) 및 게이트 절연막(140)을 식각하여 형성된다.
제6 접촉 구멍(183) 및 제7 접촉 구멍(184) 위에는 제4 연결 부재(93)가 형성되어 있다. 제4 연결 부재(93)는 제6 접촉 구멍(183)에 의해 드러나 있는 제1 구동 신호 전달선(22)과 제7 접촉 구멍(184)에 의해 드러나 있는 제2 구동 신호 전달선(73, 74)을 서로 연결하여, 제1 구동 신호 전달선(22)을 통해 전달된 구동 신호를 제2 구동 신호 전달선(73, 74)에 전달하거나, 제2 구동 신호 전달선(73, 74)을 통해 전달된 구동 신호를 제1 구동 신호 전달선(22)에 전달할 수 있다.
도 7 내지 도 10에 도시한 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 주변 영역(PA)에는 표시 영역(DA)에 위치하는 색필터(230)와 덮개막(80)이 위치하지 않는다. 그러나, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 주변 영역(PA)에는 제1 감광막(300a)과 제2 감광막(300b)이 위치하여, 구동 트랜지스터와 구동 신호 전달선 등을 구동 회로부를 습기나 정전기 등으로부터 보호할 수 있다. 또한, 구동 신호 전달선(22, 73, 74)를 드러내는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)을 제2 감광막(300b)을 식각 마스크로 하여, 보호막(180)과 게이트 절연막(140)을 식각하여 형성함으로써, 상대적으로 두께가 두꺼운 색필터(230)와 덮개막(80)을 함께 식각하지 않기 때문에, 접촉 구멍의 높이를 낮게 형성할 수 있고, 이에 따라 접촉 구멍의 폭도 좁아진다. 따라서, 접촉 구멍을 통해, 습기나 정전기의 유입양이 적어지게 된다.
그러면, 도 1, 도 2 및 도 3, 도 5 및 도 6, 그리고 도 7 내지 도 10과 함께, 도 11 내지 도 35를 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대해 설명한다. 도 11 내지 도 35는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순서대로 나타낸 단면도로서, 도 2의 III-III 선, V-V선, VI-VI 선, 도 7의 VIII-VIII선, 그리고 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
먼저, 도 11 내지 도 13를 참고하여, 표시 영역(DA)을 설명한다.
도 11 내지 도 13에 도시한 바와 같이, 절연 기판(110) 위에 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 게이트 패드(129)를 포함하는 게이트선(121)과 유지 전극(135, 136)과 기준 전극(137)을 포함하는 분압 기준 전압선(131)을 형성한다. 이어서 게이트 절연막(140)을 적층하고, 반도체(154a, 154b, 154c), 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169), 그리고 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 179)를 형성한다.
반도체(154a, 154b, 154c), 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169), 그리고 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 179)는 하나의 마스크를 이용하여 동시에 형성되고, 박막 트랜지스터의 채널부 중 일부를 제외하고, 거의 같은 평면 모양을 가진다.
데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 179) 위에 보호막(180)을 적층하고, 보호막(180) 위에 색필터(230)를 적층하고, 색필터(230) 위에 덮개막(80)을 적층한다.
다음으로 도 14 및 도 15를 참고하여, 주변 영역(PA)에 대하여 설명한다.
도 14 및 도 15에 도시한 바와 같이, 절연 기판(110) 위에 구동 제어 전극(24)을 포함하는 구동 제어 신호선(21)과 제1 구동 신호 전달선(22)을 형성한다. 구동 제어 신호선(21)과 제1 구동 신호 전달선(22) 위에 게이트 절연막(140)을 적층하고, 게이트 절연막(140) 위에 구동 반도체(51) 및 더미 반도체(54), 구동 저항성 접촉 부재(61a, 61b) 및 더미 저항성 접촉 부재(64), 그리고 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71), 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72) 및 제2 구동 신호 전달선(73, 74)을 형성한다.
그 후, 구동 입력 신호선(71), 구동 출력 신호선(72) 및 제2 구동 신호 전달선(73, 74)과 게이트 절연막(140) 위에 보호막(180)을 적층한다.
이 때, 주변 영역(PA)에는 색필터(230) 및 덮개막(80)이 형성되지 않는다.
그 후, 도 16 내지 도 20에 도시한 바와 같이, 표시 영역(DA)의 덮개막(80), 주변 영역(PA)의 보호막(180) 위에 감광막(400)을 적층하고, 노광 및 현상하여, 도 21 내지 도 25에 도시한 바와 같이, 표시 영역(DA)의 덮개막(80) 위에 제1 감광막 패턴(400a)을 형성하고, 주변 영역(PA)의 보호막(180) 위에 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)를 형성한다. 이 때, 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)이 형성될 위치에는 감광막 패턴(400a, 400b, 400c)이 위치하지 않는다. 또한, 표시 영역(DA)에 위치하는 제1 감광막 패턴(400a)의 두께는 주변 영역(PA)에 위치하는 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 두께 보다 얇다.
주변 영역(PA)에 위치하는 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 두께는 서로 같을 수 있으나, 제3 감광막 패턴(400c)은 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)이 형성될 위치에 대응하는 영역을 드러내는 개구부(83, 84)를 가진다.
그 후, 도 26 내지 도 30에 도시한 바와 같이, 제1 감광막 패턴(400a) 및 제3 감광막 패턴(400c)을 식각 마스크로 하여, 표시 영역(DA)의 덮개막(80), 색필터(230), 보호막(180)과 게이트 절연막(140), 주변 영역(PA)의 보호막(180)과 게이트 절연막(140)을 식각하여 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)을 형성한다. 표시 영역(DA)에는 제1 드레인 전극(175a), 제2 드레인 전극(175b), 기준 전극(137)의 일부와 제3 드레인 전극(175c)의 일부, 게이트 패드(129), 그리고 데이터 패드(179)를 드러내는 제1 접촉 구멍(185a), 제2 접촉 구멍(185b), 제3 접촉 구멍(185c), 제4 접촉 구멍(181), 그리고 제5 접촉 구멍(182)을 형성한다. 주변 영역(PA)에는 제1 구동 신호 전달선(22)의 일부를 드러내는 제6 접촉 구멍(183)과 제2 구동 신호 전달선(73, 74)의 일부를 드러내는 제7 접촉 구멍(184)을 형성한다.
이 때, 표시 영역(DA)과는 달리 주변 영역(PA)에는 제3 감광막 패턴(400c) 아래에 보호막(180)과 게이트 절연막(140)만 위치하여, 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)은 보호막(180)과 게이트 절연막(140)에만 형성되기 때문에, 주변 영역(PA)에 형성되는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)의 높이는 표시 영역(DA)에 형성되는 접촉 구멍의 높이보다 낮다. 또한, 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)을 형성하기 위한 식각 시간이 줄어들어 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)의 폭도 좁게 형성할 수 있다.
이 후, 도 31 내지 도 35에 도시한 바와 같이, 물리적 평탄화(Mechanical Planarization) 등의 방법으로 제1 감광막 패턴(400a)을 제거하고, 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 높이를 낮춰, 주변 영역(PA)에 위치하는 제1 감광막(300a)과 제2 감광막(300b)을 완성하다.
그 후에, 도 2 및 도 3, 그리고 도 9 및 도 10에 도시한 바와 같이, 표시 영역(DA)에 화소 전극(191), 제1 연결 부재(193), 제2 연결 부재(91) 및 제3 연결 부재(92)를 형성하고, 주변 영역(PA)에 제4 연결 부재(93)를 형성한다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따르면, 색필터(230)와 덮개막(80)은 표시 영역(DA)에만 형성하고, 주변 영역(PA)에는 형성하지 않는다. 또한, 표시 영역(DA)과 주변 영역(PA)에 하나의 광 마스크를 이용하여 접촉 구멍을 형성하고, 표시 영역(DA)의 감광성 패턴은 제거하고 주변 영역(PA)의 감광성 패턴을 일부 남김으로써, 주변 영역(PA)의 구동 트랜지스터와 구동 신호 전달선을 감광막으로 덮어 보호함과 동시에, 주변 영역(PA)의 접촉 구멍의 높이와 폭을 줄여, 외부의 습기나 정전기 등으로부터 구동 트랜지스터와 구동 신호 전달선을 보호할 수 있다. 또한, 접촉 구멍을 형성하는 공정에서 주변 영역(PA)에 감광막을 남김으로써, 주변 영역(PA)의 높이를 높일 수 있고, 이에 따라 주변 영역(PA)에 형성되는 밀봉재(S) 및 스페이서의 높이를 줄일 수 있어, 제조 비용이 감소할 수 있다.
그러면, 도 2, 도 7 및 도 9와 함께, 도 36 내지 도 40을 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 36은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 III-III 선을 따라 잘라 도시한 단면도이다. 도 37은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 V-V 선을 따라 잘라 도시한 단면도이다. 도 38은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 VI-VI 선을 따라 잘라 도시한 단면도이다. 도 39는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 7의 VIII-VIII 선을 따라 잘라 도시한 단면도이다. 도 40은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
도 1, 도 2, 도 7 및 도 9와 함께, 도 36 내지 도 40을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 2 내지 도 10을 참고로 설명한 실시예에 따른 박막 트랜지스터 표시판과 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
절연 기판(110) 위에 게이트선(121)과 분압 기준 전압선(131), 구동 제어 신호선(21), 그리고 제1 구동 신호 전달선(22)을 포함하는 게이트 도전체(121, 124a, 124b, 124c, 129, 131, 21, 24, 22)가 형성되어 있다.
게이트 도전체(121, 124a, 124b, 124c, 129, 131, 135, 136, 137, 138, 139, 21, 24, 22) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 반도체(154a, 154b, 154c), 구동 반도체(51) 및 더미 반도체(54), 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169) 및 구동 저항성 접촉 부재(61a, 61b) 및 더미 저항성 접촉 부재(64)가 형성되어 있다. 그리고 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c), 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71), 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72) 및 제2 구동 신호 전달선(73, 74)을 포함하는 데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74)가 형성되어 있다.
데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74) 위에는 제1 보호막(180p)이 형성되어 있다.
표시 영역(DA)의 제1 보호막(180p) 위에는 제2 보호막(180q)이 형성되어 있다. 제1 보호막(180p)은 무기 절연막일 수 있고, 제2 보호막(180q)은 유기 절연막일 수 있다.
제2 보호막(180q)은 주변 영역(PA)에는 위치하지 않아, 주변 영역(PA)에 형성되는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)의 높이는 낮고, 폭은 좁다.
제1 보호막(180p)과 제2 보호막(180q)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b), 데이터 패드(179)를 드러내는 제5 접촉 구멍(182)가 형성되어 있다.
제1 보호막(180p)과 제2 보호막(180q), 그리고 게이트 절연막(140)에는 기준 전극(137)의 일부와 제3 드레인 전극(175c)의 일부를 드러내는 제3 접촉 구멍(185c)과 게이트 패드(129)를 드러내는 제4 접촉 구멍(181)이 형성되어 있다.
제1 보호막(180p)에는 제2 구동 신호 전달선(73, 74)의 일부를 드러내는 제7 접촉 구멍(184)이 형성되어 있다.
제1 보호막(180p)과 게이트 절연막(140)에는 제1 구동 신호 전달선(22)의 일부를 드러내는 제6 접촉 구멍(183)이 형성되어 있다.
주변 영역(PA)의 제1 보호막(180p) 위에는 제1 감광막(300a) 및 제2 감광막(300b)이 위치한다. 제2 감광막(300b)에는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)이 형성되는 위치에 대응하는 개구부를 가지고, 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)은 제2 감광막(300b)의 개구부와 정렬되어 있으며, 개구부를 가지는 제2 감광막(300b)을 식각 마스크로 하여, 제1 보호막(180) 및 게이트 절연막(140)을 식각하여 형성된다.
제2 보호막(180p) 위에는 화소 전극(191)이 형성되어 있고, 제3 접촉 구멍(185c)에는 제1 연결 부재(193)가 형성되어 있고, 제4 접촉 구멍(181)과 제5 접촉 구멍(182) 위에는 제2 연결 부재(91)와 제3 연결 부재(92)가 형성되어 있다.
제6 접촉 구멍(183)과 제7 접촉 구멍(184) 에는 제4 연결 부재(93)가 형성되어 있다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은 앞서 도 2 내지 도 10을 참고로 설명한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 색필터(230)와 덮개막(80)을 포함하지 않고, 무기 절연막으로 이루어진 제1 보호막(180p)과 유기 절연막으로 이루어진 제2 보호막(180q)을 포함한다.
본 실시예에 따른 박막 트랜지스터에 따르면, 박막 트랜지스터 표시판의 주변 영역(PA)에는 제1 감광막(300a)과 제2 감광막(300b)이 위치하여, 구동 트랜지스터와 구동 신호 전달선 등을 구동 회로부를 습기나 정전기 등으로부터 보호할 수 있다. 또한, 구동 신호 전달선(22, 73, 74)를 드러내는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)을 제2 감광막(300b)을 식각 마스크로 하여, 제1 보호막(180p)과 게이트 절연막(140)을 식각하여 형성함으로써, 상대적으로 두께가 두꺼운 제2 보호막(180q)을 함께 식각하지 않기 때문에, 접촉 구멍의 높이를 낮게 형성할 수 있고, 이에 따라 접촉 구멍의 폭도 좁아진다. 따라서, 접촉 구멍을 통해, 습기나 정전기의 유입양이 적어지게 된다. 또한, 접촉 구멍을 형성하는 공정에서 주변 영역(PA)에 감광막을 남김으로써, 주변 영역(PA)의 높이를 높일 수 있고, 이에 따라 주변 영역(PA)에 형성되는 밀봉재(S) 및 스페이서의 높이를 줄일 수 있어, 제조 비용이 감소할 수 있다.
도 2 내지 도 10을 참고로 설명한 실시예에 따른 박막 트랜지스터의 많은 특징들은 본 실시예에 따른 박막 트랜지스터 표시판에 모두 적용 가능하다.
그러면, 도 2, 도 7 및 도 9와 함께, 도 41 내지 도 65를 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대해 설명한다. 도 41 내지 도 65는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순서대로 나타낸 단면도로서, 도 2의 III-III 선, V-V선, VI-VI 선, 도 7의 VIII-VIII선, 그리고 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
도 41 내지 도 65를 참고하면, 본 실시예에 따른 박막 트랜지스터의 제조 방법은 도 11 내지 도 35를 참고로 설명한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법과 유사하다.
도 41 내지 도 45를 참고하면, 절연 기판(110) 위에 게이트선(121)과 분압 기준 전압선(131), 구동 제어 신호선(21), 그리고 제1 구동 신호 전달선(22)을 포함하는 게이트 도전체(121, 124a, 124b, 124c, 129, 131, 21, 24, 22)를 형성한다. 게이트 도전체(121, 124a, 124b, 124c, 129, 131, 135, 136, 137, 138, 139, 21, 24, 22) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140) 위에 반도체(154a, 154b, 154c), 구동 반도체(51) 및 더미 반도체(54), 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169), 구동 저항성 접촉 부재(61a, 61b) 및 더미 저항성 접촉 부재(64), 그리고 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c), 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71), 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72) 및 제2 구동 신호 전달선(73, 74)을 포함하는 데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74)를 형성한다.
데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74) 위에 제1 보호막(180p)을 적층한다.
그리고, 표시 영역(DA)의 제1 보호막(180p) 위에 제2 보호막(180q)을 적층한다. 제2 보호막(180q)은 주변 영역(PA)에는 위치하지 않는다.
그 후, 도 46 내지 도 50에 도시한 바와 같이, 표시 영역(DA)의 제2 보호막(180q)과 주변 영역(PA)의 제1 보호막(180p) 위에 감광막(400)을 도포한다.
감광막(400)을 노광 및 현상하여, 도 51 내지 도 55에 도시한 바와 같이, 표시 영역(DA)의 제2 보호막(180q) 위에 제1 감광막 패턴(400a)을 형성하고, 주변 영역(PA)의 제1 보호막(180p) 위에 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)를 형성한다. 이 때, 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)이 형성될 위치에는 감광막 패턴(400a, 400b, 400c)이 위치하지 않는다. 또한, 표시 영역(DA)에 위치하는 제1 감광막 패턴(400a)의 두께는 주변 영역(PA)에 위치하는 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 두께 보다 얇다.
주변 영역(PA)에 위치하는 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 두께는 서로 같을 수 있으나, 제3 감광막 패턴(400c)은 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)이 형성될 위치에 대응하는 영역을 드러내는 개구부(83, 84)를 가진다.
그 후, 도 56 내지 도 60에 도시한 바와 같이, 제1 감광막 패턴(400a) 및 제3 감광막 패턴(400c)을 식각 마스크로 하여, 표시 영역(DA)의 제2 보호막(180q), 제1 보호막(180p) 및 게이트 절연막(140), 주변 영역(PA)의 제1 보호막(180p)과 게이트 절연막(140)을 식각하여 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)을 형성한다.
표시 영역(DA)과는 달리 주변 영역(PA)에는 제3 감광막 패턴(400c) 아래에 제1 보호막(180p)과 게이트 절연막(140)만 위치하여, 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)은 제1 보호막(180p)과 게이트 절연막(140)에만 형성되기 때문에, 주변 영역(PA)에 형성되는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)의 높이는 표시 영역(DA)에 형성되는 접촉 구멍의 높이보다 낮다. 또한, 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)을 형성하기 위한 식각 시간이 줄어들어 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)의 폭도 좁게 형성할 수 있다.
다음으로, 도 61 내지 도 65에 도시한 바와 같이, 제1 감광막 패턴(400a)을 제거하고, 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 높이를 낮춰, 주변 영역(PA)에 위치하는 제1 감광막(300a)과 제2 감광막(300b)을 완성하다.
그 후에, 도 2 및 도 3, 그리고 도 9 및 도 10에 도시한 바와 같이, 표시 영역(DA)에 화소 전극(191), 제1 연결 부재(193), 제2 연결 부재(91) 및 제3 연결 부재(92)를 형성하고, 주변 영역(PA)에 제4 연결 부재(93)를 형성한다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따르면, 유기 절연막으로 이루어진 제2 보호막(180q)은 표시 영역(DA)에만 형성하고, 주변 영역(PA)에는 형성하지 않는다. 또한, 표시 영역(DA)과 주변 영역(PA)에 하나의 광 마스크를 이용하여 접촉 구멍을 형성하고, 표시 영역(DA)의 감광성 패턴은 제거하고 주변 영역(PA)의 감광성 패턴을 일부 남김으로써, 주변 영역(PA)의 구동 트랜지스터와 구동 신호 전달선을 감광막으로 덮어 보호함과 동시에, 주변 영역(PA)의 접촉 구멍의 높이와 폭을 줄여, 외부의 습기나 정전기 등으로부터 구동 트랜지스터와 구동 신호 전달선을 보호할 수 있다. 또한, 접촉 구멍을 형성하는 공정에서 주변 영역(PA)에 감광막을 남김으로써, 주변 영역(PA)의 높이를 높일 수 있고, 이에 따라 주변 영역(PA)에 형성되는 밀봉재(S) 및 스페이서의 높이를 줄일 수 있어, 제조 비용이 감소할 수 있다.
앞서 도 11 내지 도 35를 참고하여 설명한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 많은 특징들은 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 모두 적용 가능하다.
그러면, 도 2, 도 7 및 도 9와 함께, 도 66 내지 도 70을 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 66은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 III-III 선을 따라 잘라 도시한 단면도이다. 도 67은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 V-V 선을 따라 잘라 도시한 단면도이다. 도 68은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 2의 VI-VI 선을 따라 잘라 도시한 단면도이다. 도 69는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 7의 VIII-VIII 선을 따라 잘라 도시한 단면도이다. 도 70은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
도 1, 도 2, 도 7 및 도 9와 함께, 도 66 내지 도 70을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 2 내지 도 10, 그리고 도 36 내지 도 40을 참고로 설명한 실시예들에 따른 박막 트랜지스터 표시판들과 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
절연 기판(110) 위에 게이트선(121)과 분압 기준 전압선(131), 구동 제어 신호선(21), 그리고 제1 구동 신호 전달선(22)을 포함하는 게이트 도전체(121, 124a, 124b, 124c, 129, 131, 21, 24, 22)가 형성되어 있다.
게이트 도전체(121, 124a, 124b, 124c, 129, 131, 135, 136, 137, 138, 139, 21, 24, 22) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 반도체(154a, 154b, 154c), 구동 반도체(51) 및 더미 반도체(54), 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169) 및 구동 저항성 접촉 부재(61a, 61b) 및 더미 저항성 접촉 부재(64)가 형성되어 있다. 그리고 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c), 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71), 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72) 및 제2 구동 신호 전달선(73, 74)을 포함하는 데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74)가 형성되어 있다.
데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b), 데이터 패드(179)를 드러내는 제5 접촉 구멍(182), 제2 구동 신호 전달선(73, 74)의 일부를 드러내는 제7 접촉 구멍(184)이 형성되어 있다.
보호막(180), 그리고 게이트 절연막(140)에는 기준 전극(137)의 일부와 제3 드레인 전극(175c)의 일부를 드러내는 제3 접촉 구멍(185c)과 게이트 패드(129)를 드러내는 제4 접촉 구멍(181), 제1 구동 신호 전달선(22)의 일부를 드러내는 제6 접촉 구멍(183)이 형성되어 있다.
주변 영역(PA)의 보호막(180) 위에는 제1 감광막(300a) 및 제2 감광막(300b)이 위치한다. 제2 감광막(300b)에는 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)이 형성되는 위치에 대응하는 개구부를 가지고, 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)은 제2 감광막(300b)의 개구부와 정렬되어 있으며, 개구부를 가지는 제2 감광막(300b)을 식각 마스크로 하여, 제1 보호막(180) 및 게이트 절연막(140)을 식각하여 형성된다.
보호막(180) 위에는 화소 전극(191)이 형성되어 있고, 제3 접촉 구멍(185c)에는 제1 연결 부재(193)가 형성되어 있고, 제4 접촉 구멍(181)과 제5 접촉 구멍(182) 위에는 제2 연결 부재(91)와 제3 연결 부재(92)가 형성되어 있다.
제6 접촉 구멍(183)과 제7 접촉 구멍(184) 에는 제4 연결 부재(93)가 형성되어 있다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은 앞서 도 2 내지 도 10, 그리고 도 36 내지 도 40을 참고로 설명한 실시예들에 따른 박막 트랜지스터 표시판들과는 달리, 색필터(230)와 덮개막(80)을 포함하지 않고, 무기 절연막으로 이루어진 보호막(180)을 포함한다. 또한, 주변 영역(PA)뿐만 아니라 표시 영역(DA)에도 유기 절연물로 이루어진 색필터(230)나 제2 보호막(180q)이 위치하지 않는다.
본 실시예에 따른 박막 트랜지스터에 따르면, 박막 트랜지스터 표시판의 주변 영역(PA)에는 제1 감광막(300a)과 제2 감광막(300b)이 위치하여, 구동 트랜지스터와 구동 신호 전달선 등을 구동 회로부를 습기나 정전기 등으로부터 보호할 수 있다. 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)은 무기 절연 물질로 이루어진 보호막(180)과 게이트 절연막(140)에 형성함으로써, 접촉 구멍의 높이를 낮게 형성할 수 있고, 이에 따라 접촉 구멍의 폭도 좁아진다. 따라서, 접촉 구멍을 통해, 습기나 정전기의 유입양이 적어지게 된다. 또한, 접촉 구멍을 형성하는 공정에서 주변 영역(PA)에 감광막을 남김으로써, 주변 영역(PA)의 높이를 높일 수 있고, 이에 따라 주변 영역(PA)에 형성되는 밀봉재(S) 및 스페이서의 높이를 줄일 수 있어, 제조 비용이 감소할 수 있다.
도 2 내지 도 10, 그리고 도 35 내지 도 40을 참고로 설명한 실시예에 따른 박막 트랜지스터의 많은 특징들은 본 실시예에 따른 박막 트랜지스터 표시판에 모두 적용 가능하다.
그러면, 도 2, 도 7 및 도 9와 함께, 도 71 내지 도 95를 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대해 설명한다. 도 71 내지 도 95는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순서대로 나타낸 단면도로서, 도 2의 III-III 선, V-V선, VI-VI 선, 도 7의 VIII-VIII선, 그리고 도 9의 X-X 선을 따라 잘라 도시한 단면도이다.
도 71 내지 도 95를 참고하면, 본 실시예에 따른 박막 트랜지스터의 제조 방법은 도 11 내지 도 35, 그리고 도 41 내지 도 65를 참고로 설명한 실시예들에 따른 박막 트랜지스터 표시판의 제조 방법들과 유사하다.
도 71 내지 도 75를 참고하면, 절연 기판(110) 위에 게이트선(121)과 분압 기준 전압선(131), 구동 제어 신호선(21), 그리고 제1 구동 신호 전달선(22)을 포함하는 게이트 도전체(121, 124a, 124b, 124c, 129, 131, 21, 24, 22)를 형성한다. 게이트 도전체(121, 124a, 124b, 124c, 129, 131, 135, 136, 137, 138, 139, 21, 24, 22) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140) 위에 반도체(154a, 154b, 154c), 구동 반도체(51) 및 더미 반도체(54), 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 169), 구동 저항성 접촉 부재(61a, 61b) 및 더미 저항성 접촉 부재(64), 그리고 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173a) 및 제3 드레인 전극(175c), 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71), 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72) 및 제2 구동 신호 전달선(73, 74)을 포함하는 데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74)를 형성한다.
데이터 도전체(171, 173a, 173b, 173b, 173c, 175a, 175b, 175c, 71, 71a, 72, 72a, 73, 74) 위에 보호막(180)을 적층한다.
그 후, 도 76 내지 도 80에 도시한 바와 같이, 보호막(180) 위에 감광막(400)을 도포한다.
감광막(400)을 노광 및 현상하여, 도 81 내지 도 85에 도시한 바와 같이, 표시 영역(DA)의 보호막(180) 위에 제1 감광막 패턴(400a)을 형성하고, 주변 영역(PA)의 보호막(180) 위에 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)를 형성한다. 이 때, 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)이 형성될 위치에는 감광막 패턴(400a, 400b, 400c)이 위치하지 않는다. 또한, 표시 영역(DA)에 위치하는 제1 감광막 패턴(400a)의 두께는 주변 영역(PA)에 위치하는 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 두께 보다 얇다.
주변 영역(PA)에 위치하는 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 두께는 서로 같을 수 있으나, 제3 감광막 패턴(400c)은 제6 접촉 구멍(183) 및 제7 접촉 구멍(184)이 형성될 위치에 대응하는 영역을 드러내는 개구부(83, 84)를 가진다.
그 후, 도 86 내지 도 90에 도시한 바와 같이, 제1 감광막 패턴(400a) 및 제3 감광막 패턴(400c)을 식각 마스크로 하여, 보호막(180)과 게이트 절연막(140)을 식각하여 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)을 형성한다.
접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)은 무기 절연막으로 이루어진 보호막(180)과 게이트 절연막(140)에 형성되기 때문에, 접촉 구멍의 높이를 낮게 형성할 수 있다. 또한, 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)을 형성하기 위한 식각 시간이 줄어들어 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)의 폭도 좁게 형성할 수 있다.
다음으로, 도 91 내지 도 95에 도시한 바와 같이, 제1 감광막 패턴(400a)을 제거하고, 제2 감광막 패턴(400b) 및 제3 감광막 패턴(400c)의 높이를 낮춰, 주변 영역(PA)에 위치하는 제1 감광막(300a)과 제2 감광막(300b)을 완성하다.
그 후에, 도 2 및 도 3, 그리고 도 9 및 도 10에 도시한 바와 같이, 표시 영역(DA)에 화소 전극(191), 제1 연결 부재(193), 제2 연결 부재(91) 및 제3 연결 부재(92)를 형성하고, 주변 영역(PA)에 제4 연결 부재(93)를 형성한다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따르면, 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)은 무기 절연막으로 이루어진 보호막(180)과 게이트 절연막(140)에 형성되기 때문에, 접촉 구멍의 높이를 낮게 형성할 수 있다. 또한, 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)을 형성하기 위한 식각 시간이 줄어들어 접촉 구멍(181, 182, 183, 184, 185a, 185b, 185c)의 폭도 좁게 형성할 수 있다. 또한, 접촉 구멍을 형성하는 공정에서 주변 영역(PA)에 감광막을 남김으로써, 주변 영역(PA)의 구동 트랜지스터와 구동 신호 전달선을 감광막으로 덮어 보호함과 동시에, 주변 영역(PA)의 접촉 구멍의 높이와 폭을 줄여, 외부의 습기나 정전기 등으로부터 구동 트랜지스터와 구동 신호 전달선을 보호할 수 있다. 또한, 접촉 구멍을 형성하는 공정에서 주변 영역(PA)에 감광막을 남김으로써, 주변 영역(PA)의 높이를 높일 수 있고, 이에 따라 주변 영역(PA)에 형성되는 밀봉재(S) 및 스페이서의 높이를 줄일 수 있어, 제조 비용이 감소할 수 있다.
앞서 도 11 내지 도 35, 그리고 도 41 내지 도 65를 참고하여 설명한 실시예들에 따른 박막 트랜지스터 표시판의 제조 방법들의 많은 특징들은 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 모두 적용 가능하다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (18)

  1. 복수의 화소를 포함하는 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 절연 기판,
    상기 절연 기판의 상기 표시 영역에 위치하는 게이트선 및 데이터선,
    상기 절연 기판의 상기 주변 영역에 위치하는 제1 구동 신호 전달선 및 제2 구동 신호 전달선,
    상기 게이트선 및 상기 데이터선 위에 위치하는 제1 절연막, 그리고
    상기 제1 구동 신호 전달선 및 상기 제2 구동 신호 전달선 위에 위치하는 제1 감광막을 포함하고,
    상기 제1 감광막은 상기 주변 영역에만 배치되는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 절연막은 유기 절연물을 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 절연막은 색필터인 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 절연막 위에 위치하는 제2 절연막을 더 포함하는 박막 트랜지스터 표시판.
  5. 제2항에서,
    상기 표시 영역과 상기 주변 영역에 위치하고, 상기 제1 절연막과 상기 제1 감광막 아래에 위치하는 제3 절연막을 더 포함하는 박막 트랜지스터 표시판.
  6. 제2항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터에 연결되어 있으며, 상기 제1 절연막 위에 위치하는 화소 전극을 더 포함하고,
    상기 화소 전극은 복수의 미세 가지부를 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 화소 전극의 상기 복수의 미세 가지부는 서로 다른 복수의 방향으로 뻗어 있는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터에 연결되어 있으며, 상기 제1 절연막 위에 위치하는 화소 전극을 더 포함하고,
    상기 화소 전극은 복수의 미세 가지부를 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 화소 전극의 상기 복수의 미세 가지부는 서로 다른 복수의 방향으로 뻗어 있는 박막 트랜지스터 표시판.
  10. 절연 기판의 표시 영역에 게이트선을 형성하고, 상기 절연 기판의 주변 영역에 제1 구동 신호 전달선을 형성하는 단계,
    상기 절연 기판의 상기 표시 영역에 데이터선을 형성하고, 상기 절연 기판의 상기 주변 영역에 제2 구동 신호 전달선을 형성하는 단계,
    상기 게이트선 및 상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 감광막을 적층하는 단계,
    상기 감광막을 노광 및 현상하여, 상기 표시 영역에 위치하는 제1 감광막 패턴과 상기 주변 영역에 위치하는 제2 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 식각 마스크로 상기 제1 절연막을 식각하는 단계, 그리고
    상기 제1 감광막 패턴을 제거하고, 상기 제2 감광막 패턴의 높이를 낮추는 단계를 포함하고,
    상기 제1 감광막 패턴은 상기 주변 영역에만 배치되는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 제1 절연막을 형성하는 단계는 유기 절연물을 적층하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 제1 절연막을 형성하는 단계는 색필터를 적층하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제1 절연막 위에 제2 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제11항에서,
    상기 절연 기판의 상기 표시 영역과 상기 주변 영역에 제3 절연막을 형성하는 단계를 더 포함하고,
    상기 제3 절연막을 형성하는 단계는 상기 제3 절연막을 상기 제1 절연막과 상기 제2 감광막 패턴 아래에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제11항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있으며, 상기 제1 절연막 위에 위치하는 화소 전극을 형성하는 단계를 더 포함하고,
    상기 화소 전극을 형성하는 단계는 복수의 미세 가지부를 포함하는 상기 화소 전극을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 화소 전극을 형성하는 단계는 상기 복수의 미세 가지부를 서로 다른 복수의 방향으로 뻗도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제10항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있으며, 상기 제1 절연막 위에 위치하는 화소 전극을 형성하는 단계를 더 포함하고,
    상기 화소 전극을 형성하는 단계는 복수의 미세 가지부를 포함하는 상기 화소 전극을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 화소 전극을 형성하는 단계는 상기 복수의 미세 가지부를 서로 다른 복수의 방향으로 뻗도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020120119888A 2012-10-26 2012-10-26 박막 트랜지스터 표시판 및 그 제조 방법 Active KR102032962B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120119888A KR102032962B1 (ko) 2012-10-26 2012-10-26 박막 트랜지스터 표시판 및 그 제조 방법
US13/827,572 US8841679B2 (en) 2012-10-26 2013-03-14 Thin film transistor array panel
US14/465,420 US9647011B2 (en) 2012-10-26 2014-08-21 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119888A KR102032962B1 (ko) 2012-10-26 2012-10-26 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140053667A KR20140053667A (ko) 2014-05-08
KR102032962B1 true KR102032962B1 (ko) 2019-10-17

Family

ID=50546199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119888A Active KR102032962B1 (ko) 2012-10-26 2012-10-26 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US8841679B2 (ko)
KR (1) KR102032962B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362152B (zh) * 2014-09-16 2017-08-01 京东方科技集团股份有限公司 一种阵列基板的制备方法
KR102305495B1 (ko) * 2015-01-07 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
JP6526215B2 (ja) * 2015-09-24 2019-06-05 シャープ株式会社 半導体装置およびその製造方法
KR102571284B1 (ko) * 2016-04-08 2023-08-28 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102623558B1 (ko) 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치
CN109785746B (zh) * 2018-12-28 2022-02-01 友达光电（昆山）有限公司 一种显示装置
WO2021210067A1 (ja) * 2020-04-14 2021-10-21 シャープ株式会社 表示装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059752A1 (en) * 2008-09-11 2010-03-11 Jeong-Ho Lee Display substrate, method of manufacturing the same
US20110025968A1 (en) * 2009-08-03 2011-02-03 Samsung Electronics Co. Ltd. Thin film transistor substrate
US20110216276A1 (en) * 2010-03-05 2011-09-08 Samsung Electronics Co., Ltd. Liquid crystal display

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JP3856619B2 (ja) 2000-04-13 2006-12-13 三菱電機株式会社 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판
KR100531294B1 (ko) 2003-06-23 2005-11-28 엘지전자 주식회사 유기 ｅｌ 소자 및 그 제조 방법
KR100973806B1 (ko) * 2003-06-26 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN101483180B (zh) 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
KR100557730B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
KR101133758B1 (ko) * 2005-01-19 2012-04-09 삼성전자주식회사 센서 및 이를 구비한 박막 트랜지스터 표시판
KR101219036B1 (ko) * 2005-05-02 2013-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20070041856A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5269305B2 (ja) * 2005-11-17 2013-08-21 三星ディスプレイ株式會社 有機発光表示装置
KR101209041B1 (ko) * 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR101318307B1 (ko) * 2006-12-20 2013-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20080099594A (ko) * 2007-05-10 2008-11-13 삼성전자주식회사 광센서와, 이를 구비한 표시 패널 및 표시 장치
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
KR101383705B1 (ko) 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101458898B1 (ko) * 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101432716B1 (ko) 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
JP5057340B2 (ja) * 2008-03-31 2012-10-24 株式会社ジャパンディスプレイウェスト 光検出装置、電気光学装置及び電子機器
KR101513649B1 (ko) 2008-06-05 2015-04-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20100022372A (ko) * 2008-08-19 2010-03-02 삼성전자주식회사 표시장치 및 그 제조 방법
KR101513645B1 (ko) 2008-09-17 2015-04-21 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101825788B (zh) * 2009-03-04 2012-11-21 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101696393B1 (ko) * 2010-06-15 2017-01-16 삼성디스플레이 주식회사 표시 패널
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101731914B1 (ko) * 2010-12-10 2017-05-04 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101829312B1 (ko) * 2011-08-26 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101916949B1 (ko) * 2011-11-03 2018-11-09 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101952132B1 (ko) * 2012-10-17 2019-02-27 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR20140094188A (ko) * 2013-01-21 2014-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102235443B1 (ko) * 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059752A1 (en) * 2008-09-11 2010-03-11 Jeong-Ho Lee Display substrate, method of manufacturing the same
US20110025968A1 (en) * 2009-08-03 2011-02-03 Samsung Electronics Co. Ltd. Thin film transistor substrate
US20110216276A1 (en) * 2010-03-05 2011-09-08 Samsung Electronics Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
US20140117360A1 (en) 2014-05-01
KR20140053667A (ko) 2014-05-08
US20140363961A1 (en) 2014-12-11
US9647011B2 (en) 2017-05-09
US8841679B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
JP5334552B2 (ja) フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置
KR102032962B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
KR20100005883A (ko) 어레이 기판 및 이를 갖는 액정표시장치
JPWO2013011678A1 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20160090960A (ko) 액정 표시 장치
KR20060025783A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101518322B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5706838B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR20050035428A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006106658A (ja) マスク及びこれを用いる液晶表示装置用表示板の製造方法
KR20010027685A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2010211136A (ja) 液晶表示装置
KR101320047B1 (ko) 액정표시장치
KR101399154B1 (ko) 액정표시장치 및 그 제조방법
KR101018756B1 (ko) 액정 표시 장치
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100635939B1 (ko) 액정 표시 장치 및 그에 사용되는 기판과 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121026

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171026

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121026

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190115

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190730

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191010

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191010

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220923

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230925

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee