JP5706838B2 - アクティブマトリクス基板及びそれを備えた表示パネル - Google Patents

Description

本発明は、アクティブマトリクス基板及びそれを備えた表示パネルに関し、特に、アクティブマトリクス基板及びそれを備えた表示パネルにおける狭額縁化技術に関するものである。

近年、液晶表示パネルなどの表示パネルは、様々な電子機器に搭載されている。特に、携帯電話などのモバイル用途の電子機器では、表示画面の外周部に配置する額縁領域の幅を狭くする、いわゆる狭額縁化及びそれによる装置の小型化が要望されている。

例えば、特許文献１には、装置の小型化を図るために、複数の駆動用ＩＣ（Integrated Circuit）をその長手方向が表示領域の辺に対して斜めになるように配列させたＣＯＧ（Chip On Glass）方式の液晶表示装置が開示されている。

特開平７−２９４９５１号公報

ところで、液晶表示パネルは、例えば、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、アクティブマトリクス基板及び対向基板の間に設けられた液晶層とを備えている。そして、液晶表示パネルでは、画像表示を行う表示領域、及び表示領域の周りに額縁領域がそれぞれ規定されている。

アクティブマトリクス基板は、例えば、矩形状の表示領域において、互いに平行に延びるように設けられた複数のゲート信号線と、各ゲート信号線と直交する方向に互いに平行に延びるように設けられた複数のソース信号線とを備えている。

ゲート信号線やソース信号線などの複数の信号線は、上記のように表示領域において互いに平行に延びた後に、額縁領域において、互いに並行に延び、対向基板から突出するアクティブマトリクス基板の端子領域に引き出されている。

ここで、アクティブマトリクス駆動方式の表示パネルが搭載されたモバイル用途の電子機器では、装置の小型化や部品点数の低減を図るために、アクティブマトリクス基板の額縁領域の１辺だけに端子領域が配置し、他の３辺に端子領域が配置しない、いわゆる、３辺フリー構造を有する構成が主流になっている。そして、３辺フリー構造を有するアクティブマトリクス基板では、複数の信号線が、例えば、端子領域の中央部に集まるように引き出されているので、端子領域が配置する額縁領域では、複数の信号線の配線群の輪郭形状が略扇状に絞られた形状になっている。また、３辺フリー構造を有するアクティブマトリクス基板では、高精細化が進むに連れて、複数の信号線のピッチが狭くなるものの、額縁領域において、端子領域の中央部に集まるように形成された複数の信号線の基板端側のピッチに、例えば、パターニング精度上の制約があるので、複数の信号線の絞りが緩くなるおそれがある。そうなると、アクティブマトリクス基板において、端子領域に沿う額縁領域の幅が広くなってしまうので、改善の余地がある。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、３辺フリー構造を有するアクティブマトリクス基板において、端子領域に沿う額縁領域の幅を可及的に狭くすることにある。

上記目的を達成するために、本発明は、ソース制御回路を構成する複数の単位回路の少なくとも一部を各ビデオ信号線の所定角度で延びる方向に沿う順に表示領域側にずれて配列させるようにしたものである。

具体的に本発明に係るアクティブマトリクス基板は、画像表示を行う矩形状の表示領域と、上記表示領域の周りに規定された額縁領域と、上記額縁領域において、上記表示領域の一辺に沿うように基板端側に規定された端子領域と、上記端子領域の一部において、上記表示領域の一辺に沿うように規定された実装領域と、上記表示領域において、上記表示領域の一辺に直交する方向に互いに平行に延びるように設けられた複数のソース信号線と、上記表示領域及び実装領域の間の額縁領域において、上記複数のソース信号線の隣り合う所定数毎にモノリシックに設けられ、各々、該隣り合う所定数のソース信号線に接続された複数の単位回路が一列に配列されたソース制御回路と、上記端子領域に沿う額縁領域において、上記複数の単位回路から上記表示領域の一辺に所定角度で交差する方向に互いに平行に延びた後に、上記表示領域の一辺に直交する方向に互いに平行に延びて上記実装領域に到達するようにそれぞれ設けられた複数のビデオ信号線とを備え、上記ソース制御回路は、上記複数の単位回路の少なくとも一部が上記各ビデオ信号線の所定角度で延びる方向に沿う順に上記表示領域側にずれて配列されている。

上記の構成によれば、画像表示を行う矩形状の表示領域と、例えば、駆動用ＩＣが実装される実装領域との間の額縁領域に設けられたソース制御回路を構成する複数の単位回路の少なくとも一部が各ビデオ信号線の所定角度で延びる方向に沿う順に表示領域側にずれて配列されているので、各ビデオ信号線の表示領域の一辺に交差する（所定）角度が、ソース制御回路を構成する各単位回路が表示領域の一辺に対して平行に配列された場合よりも小さくなる。これにより、３辺フリー構造を有するアクティブマトリクス基板において、端子領域が配置する額縁領域に設けられた各ビデオ信号線の実装領域における端部、すなわち、端子の位置が表示領域側に寄り、表示領域と実装領域との間隔が狭くなるので、端子領域に沿う額縁領域の幅が狭くなる。したがって、３辺フリー構造を有するアクティブマトリクス基板において、端子領域に沿う額縁領域の幅を可及的に狭くすることが可能になる。

上記ソース制御回路は、上記各単位回路が上記表示領域の一辺の一方端側から中央部に向けて上記表示領域に順に近づくように配列された第１配列部と、上記各単位回路が上記表示領域の一辺の中央部から他方端側に向けて上記表示領域から順に離れるように配列された第２配列部とを備えていてもよい。

上記の構成によれば、ソース制御回路の第１配列部において、各第１単位回路が表示領域の一辺の一方端側から中央部に向けて表示領域に順に近づくように配列され、ソース制御回路の第２配列部において、各第１単位回路が表示領域の一辺の中央部から他方端側に向けて表示領域から順に離れるように配列されているので、ソース制御回路を構成する全ての単位回路のずれた配列が狭額縁化に寄与することになる。

上記ソース制御回路は、上記第１配列部及び第２配列部の間に、上記各単位回路が上記表示領域の一辺と平行に配列された第３配列部を備えていてもよい。

上記の構成によれば、ソース制御回路の第１配列部及び第２配列部の間の第３配列部において、各単位回路が表示領域の一辺と平行に配列されているので、ソース制御回路を構成する全ての単位回路でなく、ソース制御回路の第１配列部及び第２配列部を構成する各単位回路のずれた配列が狭額縁化に寄与することになる。

上記ソース制御回路の上記表示領域の一辺に沿う長さは、上記表示領域の一辺の長さよりも短く、上記複数のソース信号線は、上記端子領域に沿う額縁領域において、各々、上記複数の単位回路に接続された複数の接続信号線にそれぞれ接続され、上記複数の接続信号線は、該複数の接続信号線の全体の輪郭形状が上記ソース制御回路側に向けて絞られるように設けられていてもよい。

上記の構成によれば、ソース制御回路の表示領域の一辺に沿う長さが表示領域の一辺の長さよりも短く、複数のソース信号線にそれぞれ接続された複数の接続信号線の全体の輪郭形状がソース制御回路側に向けて絞られているので、表示領域とソース制御回路とをある程度、離間させる必要があるものの、この離間した領域を利用して、ソース制御回路を構成する複数の単位回路の少なくとも一部を表示領域側にずれて配列させているので、端子領域に沿う額縁領域の幅を効果的に狭くすることが可能になる。

上記各単位回路は、上記各ビデオ信号線からの信号を色要素毎に上記各ソース信号線に振り分けるスイッチ回路を備えていてもよい。

上記の構成によれば、各単位回路が各ビデオ信号線からの信号を色要素（例えば、ＲＧＢ）毎に各ソース信号線に振り分けるスイッチ回路を備えているので、カラー表示用のアクティブマトリクス基板が具体的に構成される。

上記各ビデオ信号線は、互いに異なる材料により形成された第１配線部及び第２配線部、並びに該第１配線部及び第２配線部を互いに接続するための配線切替部を備え、上記各ビデオ信号線の配線切替部からなる複数の配線切替部の少なくとも一部は、上記複数の単位回路の配列ピッチと同じピッチで上記各ビデオ信号線の所定角度で延びる方向に沿う順に上記表示領域側にずれて配列されていてもよい。

上記の構成によれば、各々、ビデオ信号線の第１配線部及び第２配線部を互いに接続するための複数の配線切替部の少なくとも一部が、複数の単位回路の配列ピッチと同じピッチで各ビデオ信号線の所定角度で延びる方向に沿う順に表示領域側にずれて配列されているので、配線切替部における形状を除いて、第１配線部と第２配線部とがほぼ一直線の配線となるように接続されることにより、狭額縁化に適したビデオ信号線の直線状の引き回しが実現する。

また、本発明に係る表示パネルは、上記の何れか１つのアクティブマトリクス基板と、上記アクティブマトリクス基板に対向するように設けられた対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えている。

上記の構成によれば、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、それらの両基板の間に設けられた表示媒体層とを備えているので、３辺フリー構造を有するアクティブマトリクス基板を備えた表示パネルにおいて、端子領域に沿う額縁領域の幅を可及的に狭くすることが可能になる。

上記表示媒体層は、液晶層であってもよい。

上記の構成によれば、表示媒体層が液晶層であるので、表示パネルとして液晶表示パネルが具体的に構成される。

上記アクティブマトリクス基板及び対向基板の間に設けられ、上記液晶層を封入するための枠状のシール材を備え、上記複数の配線切替部は、上記シール材の一辺に重なるように設けられていてもよい。

上記の構成によれば、複数の配線切替部がアクティブマトリクス基板及び対向基板の間のシール材の一辺に重なるように設けられているので、各ビデオ信号線の第１配線部が各単位回路に接続されている場合には、各ビデオ信号線の第１配線部が外部環境から保護される。

本発明によれば、ソース制御回路を構成する複数の単位回路の少なくとも一部が各ビデオ信号線の所定角度で延びる方向に沿う順に表示領域側にずれて配列されているので、３辺フリー構造を有するアクティブマトリクス基板において、端子領域に沿う額縁領域の幅を可及的に狭くすることができる。

実施形態１に係る液晶表示パネルの斜視図である。 図１中のII−II線に沿った液晶表示パネルの断面図である。 実施形態１に係る液晶表示パネルを構成するアクティブマトリクス基板の平面図である。 図３中の領域Ｒａを拡大した平面図である。 図３中の領域Ｒｂを拡大した平面図である。 図３中の領域Ｒｃを拡大した平面図である。 図３中の領域Ｒｄを拡大した平面図である。 図３中の領域Ｒｅを拡大した平面図である。 図３中の領域Ｒｆを拡大した平面図である。 実施形態１に係るアクティブマトリクス基板を構成する単位回路の等価回路図である。 実施形態１に係るアクティブマトリクス基板による効果を示す説明図である。 実施形態２に係るアクティブマトリクス基板の平面図である。 実施形態３に係るアクティブマトリクス基板の平面図である。 実施形態４に係るアクティブマトリクス基板の平面図である。 図１４中の領域Ｒｇを拡大した平面図である。 図１４中の領域Ｒｈを拡大した平面図である。

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。

《発明の実施形態１》
図１〜図１１は、本発明に係るアクティブマトリクス基板及びそれを備えた液晶表示パネルの実施形態１を示している。具体的に、図１は、本実施形態の液晶表示パネル５０の斜視図であり、図２は、図１中のII−II線に沿った液晶表示パネル５０の断面図である。また、図３は、液晶表示パネル５０を構成するアクティブマトリクス基板２０ａの平面図である。さらに、図４〜図９は、図３中の領域Ｒａ〜Ｒｆをそれぞれ拡大した平面図である。また、図１０は、アクティブマトリクス基板２０ａを構成する単位回路４の等価回路図である。

液晶表示パネル５０は、図１及び図２に示すように、互いに対向するように設けられたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス基板２０ａ及び対向基板３０を互いに接着すると共に、アクティブマトリクス基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材４５とを備えている。

アクティブマトリクス基板２０ａ、対向基板３０及びそれらを備えた液晶表示パネル５０では、図１に示すように、シール材４５（図２参照）の内側に画像表示を行う表示領域Ｄが矩形状に規定され、表示領域Ｄの周囲に額縁領域Ｆが枠状に規定されている。また、アクティブマトリクス基板２０ａの額縁領域Ｆには、図１及び図３に示すように、表示領域Ｄの図中の下辺に沿うと共に、対向基板３０から突出するように基板端側に端子領域Ｔが規定されている。さらに、アクティブマトリクス基板２０ａの端子領域Ｔの中央部には、図１及び図３に示すように、表示領域Ｄの図中の下辺に沿うように、駆動用ＩＣを実装するための実装領域Ｍが規定されている。ここで、表示領域Ｄの対角寸法は、例えば、３．６８型（９．３３ｃｍ程度）である。

アクティブマトリクス基板２０ａは、図２及び図３に示すように、ガラス基板などの透明基板１０と、表示領域Ｄにおいて、透明基板１０上に下地膜１１及びゲート絶縁膜１３を介して図３中の横方向に互いに平行に延びるように設けられた複数（例えば、９６０本）のゲート信号線１４ｃと、各ゲート信号線１４ｃを覆うように設けられた無機絶縁膜からなる層間絶縁膜１５と、表示領域Ｄにおいて、層間絶縁膜１５上に各ゲート信号線１４ｃと直交する方向（図３中の縦方向）に互いに平行に延びるように設けられた複数（例えば、１６２０本（＝５４０×３））のソース信号線１６ａと、各ゲート信号線１４ｃ及び各ソース信号線１６ａの交差部分毎、すなわち、画像の最小単位である各副画素毎にそれぞれ設けられた複数のＴＦＴ（Thin Film Transistor、不図示）と、各ＴＦＴを覆うように設けられた有機絶縁膜からなる保護絶縁膜１７と、表示領域Ｄにおいて、保護絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴにそれぞれ接続された複数の画素電極１８ａと、各画素電極１８ａを覆うように設けられた配向膜（不図示）とを備えている。ここで、副画素のサイズは、例えば、２８．２５μｍ×８４．７５μｍである。

各副画素毎に設けられたＴＦＴは、例えば、下地膜１１上に島状に設けられた半導体層と、その半導体層を覆うように設けられたゲート絶縁膜１３と、ゲート絶縁膜１３上にその半導体層の一部と重なるように設けられたゲート電極と、そのゲート電極を覆うように設けられた層間絶縁膜１５と、層間絶縁膜１５上に設けられ、互いに離間するように配置されたソース電極及びドレイン電極とを備え、後述するスイッチ回路のＴＦＴ５と実質的に同じ構成になっている。ここで、上記ゲート電極は、ゲート信号線１４ｃの各副画素毎の一部又は側方への突出部である。また、上記ソース電極は、ソース信号線１６ａの各副画素毎の一部又は側方への突出部である。さらに、上記ドレイン電極は、保護絶縁膜１７に形成されたコンタクトホール（不図示）を介して画素電極１８ａに接続されている。

ゲート信号線１４ｃは、図３に示すように、その両端がゲート制御回路１に接続されている。

ゲート制御回路１は、図３に示すように、表示領域Ｄの図中の左辺及び右辺に沿って、モノリシックに形成されている。また、ゲート制御回路１の近傍には、図３に示すように、レベルシフタ回路、バッファ回路、保護回路などの付属回路２がモノリシックに形成されている。ここで、このゲート信号線１４ｃの両端から駆動させる構成により、画素アレイの高解像度化に伴って懸念されるクロストーク（シャドーイング）を抑制することができる。

ソース信号線１６ａは、図３及び図４に示すように、額縁領域Ｆで接続信号線１６ｂとなり、接続信号線１６ｂがソース制御回路３に接続されている。

ソース制御回路３は、図４に示すように、一列に配列された複数の単位回路４を備えている。ここで、単位回路４は、図４に示すように、隣り合う３本のソース信号線１６ａ毎にモノリシックに形成され、それらの３本のソース信号線１６ａに接続信号線１６ｂを介して接続されている。また、ソース制御回路３は、図３、図４及び図７に示すように、各単位回路４が表示領域Ｄの一辺（図３中の下辺）の一方端側（図３中の左側）から中央部（図３中の中心線Ｃ参照）に向けて表示領域Ｄに順にシフト量Ｖ_ａ（例えば、０．７５μｍ）ずつ近づくように配列された第１配列部３ａと、各単位回路４が表示領域Ｄの一辺（図３中の下辺）の中央部（図３中の中心線Ｃ参照）から他方端側（図３中の右側）に向けて表示領域Ｄから順にシフト量Ｖ_ｂ（例えば、０．７５μｍ）ずつ離れるように配列された第２配列部３ｂとを備えている。これにより、中央部に配置する単位回路４は、両端部に配置する単位回路４よりも２０１．７５μｍ（＝０．７５μｍ×（５４０／２−１））だけ表示領域Ｄ側に近づくことになる。また、シフト量Ｖ_ａ及びシフト量Ｖ_ｂは、任意でよいが、接続信号線１６ｂ及び後述するビデオ信号線８の引き回しが中心線Ｃに対して左右対称になる方が効率的である。また、シフト量Ｖ_ａ及びシフト量Ｖ_ｂは、単位回路４を構成する配線やＴＦＴの大きさ（数μｍ〜数１０μｍ）と比べて小さいので、単位回路４同士の配線を連結するために、既存の単位回路のレイアウトに対して大幅な修正を加える必要がない。

単位回路４は、図１０に示すように、ビデオ信号線８からの表示用のソース信号をＲＧＢの色要素毎に振り分けるためのスイッチ回路部４ａと、スイッチ回路部４ａ及びビデオ信号線８の間に設けられた保護回路部４ｃと、スイッチ回路部４ａ及び保護回路部４ｃの間に設けられ、スイッチ回路部４ａに検査用の信号を適宜入力するための検査回路部４ｂとを備えている。なお、本実施形態では、スイッチ回路部４ａ、検査回路部４ｂ及び保護回路部４ｃを備えた単位回路４を例示したが、検査回路部４ｂ及び保護回路部４ｃの少なくとも一方を省略してもよい。

スイッチ回路部４ａは、赤色表示用のソース信号線１６ａＲ、緑色表示用のソース信号線１６ａＧ及び青色表示用のソース信号線１６ａＢにそれぞれ接続された３つのＴＦＴ５（図２参照）を備えている。

ＴＦＴ５は、図２に示すように、下地膜１１上に島状に設けられた半導体層１２ａと、半導体層１２ａを覆うように設けられたゲート絶縁膜１３と、ゲート絶縁膜１３上に半導体層１２ａの一部と重なるように設けられたゲート電極１４ａと、ゲート電極１４ａを覆うように設けられた層間絶縁膜１５と、層間絶縁膜１５上に設けられ、互いに離間するように配置されたソース電極（１６ｂ）及びドレイン電極１６ｃとを備えている。

半導体層１２ａは、ゲート電極１４ａに重なるように設けられたチャネル領域（不図示）と、チャネル領域を挟んで互いに離間するように設けられたソース領域及びドレイン領域（不図示）とを備えている。なお、半導体層１２ａのチャネル領域とソース領域及びドレイン領域との間には、ＬＤＤ（Lightly Doped Drain）領域が設けられていてもよい。

ＴＦＴ５のソース電極（１６ｂ）は、図２に示すように、ゲート絶縁膜１３及び層間絶縁膜１５の積層膜に形成されたコンタクトホール１５ａを介して半導体層１２ａのソース領域に接続されていると共に、接続信号線１６ｂの一部になっている。

ＴＦＴ５のドレイン電極１６ｃは、図２に示すように、ゲート絶縁膜１３及び層間絶縁膜１５の積層膜に形成されたコンタクトホール１５ｂを介して半導体層１２ａのドレイン領域に接続されていると共に、層間絶縁膜１５に形成されたコンタクトホール１５ｃを介してビデオ信号線８を構成する配線層１４ｂに接続されている。ここで、ＴＦＴ５のソース電極（１６ｂ）及びドレイン電極１６ｃは、例えば、アルミニウムやクロムなどの低い電気抵抗を有する金属材料により形成されている。

ここで、図３に示すように、ソース制御回路３の表示領域Ｄの図中の下辺に沿う長さは、表示領域Ｄの図中の下辺の長さよりも短くなっている。具体的には、ソース信号線１６ａのピッチが２８．２５μｍであるのに対して、ソース制御回路３を構成する単位回路４のピッチＰ_ａ（図５参照）が２８．２５μｍの３倍の８４．７５μｍよりも短い８２．５０μｍであるので、ソース制御回路３の表示領域Ｄの一辺（図３中の下辺）に沿う長さが４４．６ｍｍ（＝８２．５μｍ×５４０）程度となり、表示領域Ｄの一辺（図３中の下辺）の長さが４５．８ｍｍ程度（＝２８．２５μｍ×１６２０）となる。なお、本実施形態において、ピッチは、例えば、図５に示すように、隣り合う各構造単位における中心線間の距離である。なお、ピッチは、基本的に隣り合う各構造単位における中心線間の距離であるが、隣り合う各構造単位において所定の位置（例えば、各構造単位の一方端）を設定して、その設定された所定の位置の間の距離であってもよい。そのため、複数の接続信号線１６ｂは、その全体の輪郭形状がソース制御回路３側に向けて略扇状に絞られように設けられている。また、ソース制御回路３の近傍には、図３に示すように、レベルシフタ回路、バッファ回路、保護回路などの付属回路２がモノリシックに形成されている。

端子領域Ｔに沿う額縁領域Ｆには、図１及び図３に示すように、複数の単位回路４から表示領域Ｄの一辺（図中の下辺）に所定角度θ_ａ（０°＜θ_ａ＜９０°、図５参照）で交差する方向にピッチＰ_ｂ（図５参照）で互いに平行に延びた後に、表示領域Ｄの一辺に直交する方向に屈曲し、その方向に互いに平行に延びて実装領域Ｍに到達するように複数のビデオ信号線８がそれぞれ設けられている。

ここで、図５に示すように、単位回路４のピッチをＰ_ａとし、所定角度θ_ａで延びるビデオ信号線８のピッチをＰ_ｂとすると、
ｓｉｎθ_ａ＝Ｐ_ｂ／（Ｐ_ａ＋Ｖ_ａ／ｔａｎθ_ａ）…（式１）
という関係式が成立する。

なお、単位回路（４）がシフトしない場合（図１１中のアクティブマトリクス基板１２０参照）には、
ｓｉｎθ_ｂ＝Ｐ_ｂ／Ｐ_ａ…（式２）
という関係式が成立する。

したがって、上記（式１）及び（式２）において、ピッチＰ_ａ及びＰ_ｂがそれぞれ同じであれば、単位回路４のシフト量Ｖ_ａが存在することにより、所定角度θ_ａをθ_ｂよりも小さくすることができる。

ビデオ信号線８は、図２、図５、図６、図８及び図９に示すように、例えば、タングステンやタンタルなどの高い耐食性を有する金属材料により形成された配線層１４ｂを備えている。

また、実装領域Ｍにおいて、ビデオ信号線８（配線層１４ｂ）の端部には、図１、図２、図６及び図９に示すように、層間絶縁膜１５に形成されたコンタクトホール１５ｄを介して、金属導電層１６ｄ及び透明導電層１８ｂが順に積層されることにより、端子７が設けられている。

ビデオ信号線８は、図２に示すように、対向基板３０から突出する領域まで層間絶縁膜１５及び保護絶縁膜１７の積層膜に覆われているので、ビデオ信号線８の腐食を抑制することができるだけでなく、対向基板３０となる基板を分断する際に基板端面が接触しても、ビデオ信号線８の損傷を抑制することができる。なお、ビデオ信号線８の損傷を抑制するために、保護絶縁膜（１７）は、アクティブマトリクス基板２０ａの全面に設けてもよいが、後工程において、剥がれて異物になることを避けるために、端子領域Ｔの不要な部分の保護絶縁膜（１７）は、予め除去しておいた方がよい。また、この保護絶縁膜１７を有機絶縁膜により形成する構成は、例えば、凹凸状の反射電極を有する画素電極を形成する場合、ピクセル・オン・パッシベーション構造を有する高開口率の画素設計の場合などに有効である。

なお、本実施形態では、複数のビデオ信号線８が中心線Ｃに対して対称に設けられた配線構造を例示したが、複数のビデオ信号線８は、中心線Ｃに対して非対称であってもよい。また、複数のビデオ信号線８の互いに平行に延びる配線構造については、単純に直線からなる平行線でなくてもよい。例えば、配線長を揃える目的で小さな蛇行を繰り返しながら実装領域Ｍに向かって互いに平行（並行）に延伸していく配線構造であってもよい。また、複数のビデオ信号線８は、位置調整を目的として、任意の短い区間でそれぞれ変形されたりしていてもよい。例えば、複数のビデオ信号線８は、図９に示すように、短い斜めの配線区間をそれぞれ有していても、巨視的にはそれぞれの延伸方向が同一方向であってもよい。すなわち、本明細書では、「平行線」と「平行に延びる」とは、異なる概念であり、「平行に延びる」は、「平行線」を含むより広い範囲の概念とする。

対向基板３０は、例えば、ガラス基板などの透明基板（不図示）と、透明基板上に格子状に設けられたブラックマトリクス（不図示）と、ブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層（不図示）と、ブラックマトリクス及び各着色層を覆うように設けられた共通電極（不図示）と、共通電極上に柱状に設けられた複数のフォトスペーサ（不図示）と、共通電極及び各フォトスペーサを覆うように設けられた配向膜（不図示）とを備えている。

液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。

上記構成の液晶表示パネル５０では、各副画素において、ゲート制御回路１からのゲート信号がゲート信号線１４ｃを介してゲート電極に送られて、ＴＦＴがオン状態になったときに、実装領域Ｍに実装された駆動用ＩＣからのソース信号がビデオ信号線８、ソース制御回路３、接続信号線１６ｂ及びソース信号線１６ａを介してソース電極に送られて、半導体層及びドレイン電極を介して、画素電極１８ａに所定の電荷が書き込まれる。このとき、液晶表示パネル５０では、アクティブマトリクス基板２０ａの各画素電極１８ａと対向基板３０の共通電極との間に電位差が生じ、液晶層４０に所定の電圧が印加される。そして、液晶表示パネル５０では、各副画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して、表示領域Ｄで画像表示が行われる。

次に、本実施形態の液晶表示パネル５０を製造する方法について説明する。ここで、本実施形態の液晶表示パネル５０の製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備える。

＜アクティブマトリクス基板製造工程＞
まず、ガラス基板などの透明基板１０上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ５０ｎｍ程度で成膜して、下地膜１１を形成する。

続いて、下地膜１１が形成された基板全体に、例えば、ＣＶＤ法により、真性アモルファスシリコン膜を厚さ５０ｎｍ程度で成膜した後に、レーザー光の照射などのアニール処理により多結晶化してポリシリコン膜を形成し、そのポリシリコン膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、半導体層１２ａなどを形成する。

その後、半導体層１２ａなどが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ１００ｎｍ程度で成膜して、ゲート絶縁膜１３を形成する。

さらに、ゲート絶縁膜１３が形成された基板全体に、例えば、スパッタリング法により、タングステン膜などの金属膜を厚さ３００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ゲート信号線１４ｃ、ゲート電極１４ａ及び配線層１４ｂなどを形成する。

続いて、ゲート信号線１４ｃなどが形成された基板上の半導体層１２ａなどに対して、ゲート電極１４ａをマスクとしてリンなどの不純物を注入することにより、半導体層１２ａなどにチャネル領域、ソース領域及びドレイン領域を形成する。

さらに、半導体層１２ａのチャネル領域、ソース領域及びドレイン領域が形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などの無機絶縁膜を厚さ７００ｎｍ程度で成膜した後に、その無機絶縁膜及びその下層のゲート絶縁膜１３に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、コンタクトホール１５ａ、１５ｂ、１５ｃ及び１５ｄを有する層間絶縁膜１５を形成する。

そして、層間絶縁膜１５が形成された基板全体に、例えば、スパッタリング法により、アルミニウム膜などの金属膜を厚さ３５０ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ソース信号線１６ａ、接続信号線（ソース電極）１６ｂ、第１配線部（ドレイン電極）１６ｃ及び金属導電層１６ｄなどを形成して、ＴＦＴ５及びそれを備えたソース制御回路３を形成する。このとき、各副画素毎に配置するＴＦＴ、及びゲート制御回路１も同時に形成される。

さらに、ソース信号線１６ａなどが形成された基板全体に、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜を厚さ２μｍ程度で塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、コンタクトホールを有する保護絶縁膜１７を形成する。

そして、保護絶縁膜１７が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を厚さ１００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、画素電極１８ａ及び透明導電層１８ｂを形成する。

最後に、画素電極１８ａなどが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。

以上のようにして、本実施形態のアクティブマトリクス基板２０ａを製造することができる。

＜対向基板製造工程＞
まず、ガラス基板などの透明基板の基板全体に、例えば、スピンコート法又はスリットコート法により、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、ブラックマトリクスを厚さ１μｍ程度に形成する。

続いて、上記ブラックマトリクスが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、選択した色の着色層（例えば、赤色層）を厚さ１μｍ〜３μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ１μｍ〜３μｍ程度に形成する。

さらに、上記各着色層が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜をマスクを用いて厚さ１００ｎｍ程度で成膜することにより、共通電極を形成する。

そして、上記共通電極が形成された基板全体に、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜を厚さ４μｍ程度で塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、フォトスペーサを形成する。

最後に、上記フォトスペーサが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。

以上のようにして、本実施形態の対向基板３０を製造することができる。

＜液晶注入工程＞
まず、例えば、上記対向基板製造工程で製造された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化の併用型樹脂などからなるシール材４５を枠状に印刷した後に、シール材４５の内側に液晶材料（４０）を滴下する。

続いて、液晶材料（４０）が滴下された対向基板３０と、上記アクティブマトリクス基板製造工程で製造されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。

さらに、上記貼合体に挟持されたシール材４５にＵＶ光を照射した後に、その貼合体を加熱することによりシール材４５を硬化させる。

最後に、シール材４５を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。

以上のようにして、本実施形態の液晶表示パネル５０を製造することができる。

次に、本実施形態の実施例におけるビデオ信号線８の終点の位置と、比較例におけるビデオ信号線１０８の終点の位置との差異について説明する。ここで、図１１は、アクティブマトリクス基板２０ａによる効果を示す説明図である。なお、図１１では、アクティブマトリクス基板２０ａ及び１２０において、ビデオ信号線８及び１０８の始点の位置が互いに一致している。

実施例のアクティブマトリクス基板２０ａでは、ピッチＰ_ａを８２．５μｍとし、ピッチＰ_ｂを８μｍとすると、上記（式１）により、θ_ａが５．１°となった。

比較例のアクティブマトリクス基板１２０では、ピッチＰ_ａを８２．５μｍとし、ピッチＰ_ｂを８μｍとすると、上記（式２）により、θ_ｂが５．６°となった。

ここで、図１１に示すように、アクティブマトリクス基板２０ａ及び１２０において、表示領域Ｄとソース制御回路３及び１０３との間の距離Ｌ_ａを２９０μｍと共通にし、同一の駆動用ＩＣが実装されることを想定し、ビデオ信号線８及び１０８の図中の横方向に絞る距離Ｌ_ｂを１３３００μｍと共通にすると、ビデオ信号線８及び１０８の終点の位置の差異Ｌ_ｘは、約１２０μｍとなるので、実施例のアクティブマトリクス基板２０ａでは、ソース制御回路３を構成する各単位回路の配列を単なる横並びでなく徐々に表示領域Ｄ側にシフトさせることにより、ビデオ信号線８の終点の位置を比較例のアクティブマトリクス基板１２０よりも１２０μｍ程度、表示領域Ｄ側に近づくことが確認された。

以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０によれば、画像表示を行う矩形状の表示領域Ｄと、駆動用ＩＣが実装される実装領域Ｍとの間の額縁領域Ｆに設けられたソース制御回路３を構成する複数の単位回路４の全てが各ビデオ信号線８の所定角度θ_ａで延びる方向に沿う順に表示領域Ｄ側にシフト量Ｖ_ａでずれて配列されているので、各ビデオ信号線８の表示領域Ｄの一辺に交差する所定角度θ_ａが、ソース制御回路を構成する各単位回路が表示領域Ｄの一辺に対して平行に配列された場合よりも小さくなる。これにより、３辺フリー構造を有するアクティブマトリクス基板２０ａにおいて、端子領域Ｔが配置する額縁領域Ｆに設けられた各ビデオ信号線８の実装領域Ｍにおける端部、すなわち、端子７の位置が表示領域Ｄ側に寄り、表示領域Ｄと実装領域Ｍとの間隔が狭くなるので、端子領域Ｔに沿う額縁領域Ｆの幅を狭くすることができる。したがって、３辺フリー構造を有するアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０において、端子領域Ｔに沿う額縁領域Ｆの幅を可及的に狭くすることができる。

《発明の実施形態２》
図１２は、本実施形態のアクティブマトリクス基板２０ｂの平面図である。なお、以下の各実施形態において、図１〜図１１と同じ部分については同じ符号を付して、その詳細な説明を省略する。

上記実施形態１では、第１配列部３ａ及び第２配列部３ｂからなるソース制御回路３を備えたアクティブマトリクス基板２０ａを例示したが、本実施形態では、第１配列部３ａ、第２配列部３ｂ及び第３配列部３ｃからなるソース制御回路３を備えたアクティブマトリクス基板２０ｂを例示する。

アクティブマトリクス基板２０ｂでは、図１２に示すように、ソース制御回路３を構成する第１配列部３ａ及び第２配列部３ｂの間に第３配列部３ｃを備え、それに伴ってビデオ信号線８の形状が異なっているだけで、その他の構成が上記実施形態１のアクティブマトリクス基板２０ａと実質的に同じになっている。

ソース制御回路３を構成する第３配列部３ｃでは、図１２に示すように、各単位回路４（不図示）が表示領域Ｄの下辺と平行に配列されている。

図１２に示すように、複数（例えば、５４０本）のビデオ信号線８のうち、第１配列部３ａの各単位回路４に接続された複数（例えば、２４５本）のビデオ信号線８は、図中の右斜め下方向に互いに平行に延びた後に、図中の下方向に互いに平行に延びて実装領域Ｍに到達するように設けられ、第３配列部３ｃの左側の各単位回路４に接続された複数（例えば、２５本）のビデオ信号線８は、図中の左斜め下方向に互いに平行に延びた後に、図中の下方向に互いに平行に延びて実装領域Ｍに到達するように設けられ、第３配列部３ｃの右側の各単位回路４に接続された複数（例えば、２５本）のビデオ信号線８は、図中の右斜め下方向に互いに平行に延びた後に、図中の下方向に互いに平行に延びて実装領域Ｍに到達するように設けられ、第２配列部３ｂの各単位回路４に接続された複数（例えば、２４５本）のビデオ信号線８は、図中の左斜め下方向に互いに平行に延びた後に、図中の下方向に互いに平行に延びて実装領域Ｍに到達するように設けられている。

以上説明したように、本実施形態のアクティブマトリクス基板２０ｂによれば、画像表示を行う矩形状の表示領域Ｄと、駆動用ＩＣが実装される実装領域Ｍとの間の額縁領域Ｆに設けられたソース制御回路３の第１配列部３ａ及び第２配列部３ｂを構成する複数の単位回路４が各ビデオ信号線８の所定角度θ_ａで延びる方向に沿う順に表示領域Ｄ側にシフト量Ｖ_ａでずれて配列されているので、各ビデオ信号線８の表示領域Ｄの一辺に交差する所定角度θ_ａが、ソース制御回路を構成する各単位回路が表示領域Ｄの一辺に対して平行に配列された場合よりも小さくなる。これにより、３辺フリー構造を有するアクティブマトリクス基板２０ｂにおいて、端子領域Ｔが配置する額縁領域Ｆに設けられた各ビデオ信号線８の実装領域Ｍにおける端部、すなわち、端子７の位置が表示領域Ｄ側に寄り、表示領域Ｄと実装領域Ｍとの間隔が狭くなるので、端子領域Ｔに沿う額縁領域Ｆの幅を狭くすることができる。したがって、３辺フリー構造を有するアクティブマトリクス基板２０ｂにおいて、端子領域Ｔに沿う額縁領域Ｆの幅を可及的に狭くすることができる。

《発明の実施形態３》
図１３は、本実施形態のアクティブマトリクス基板２０ｃの平面図である。

上記実施形態１及び２では、複数の接続信号線１６ｂがその全体の輪郭形状が絞られるように設けられたアクティブマトリクス基板２０ａ及び２０ｂをそれぞれ例示したが、本実施形態では、複数の接続信号線１６ｂが互いに平行に延びるように設けられたアクティブマトリクス基板２０ｃを例示する。

アクティブマトリクス基板２０ｃでは、図１３に示すように、複数のソース信号線１６ａにそれぞれ接続された複数の接続信号線１６ｂが互いに平行に延び、それに伴ってソース制御回路３の第１配列部３ａ及び第２配列部３ｂが図中の横方向に延長され、ソース制御回路３に隣り合う付属回路２が省略されていると共に、ビデオ信号線８の形状が異なっているだけで、その他の構成が上記実施形態１のアクティブマトリクス基板２０ａと実質的に同じになっている。また、アクティブマトリクス基板２０ｃでは、図１３に示すように、表示領域Ｄのソース制御回路３との間の比較的空いている領域Ｒｘ及びＲｙに、表示用の種々の回路や配線、及び位置合わせ用のマークなどを設けてもよい。

以上説明したように、本実施形態のアクティブマトリクス基板２０ｃによれば、上記実施形態１と同様に、ソース制御回路３を構成する複数の単位回路４の全てが各ビデオ信号線８の所定角度θ_ａで延びる方向に沿う順に表示領域Ｄ側にシフト量Ｖ_ａでずれて配列されているので、３辺フリー構造を有するアクティブマトリクス基板２０ｃにおいて、端子領域Ｔに沿う額縁領域Ｆの幅を可及的に狭くすることができる。

《発明の実施形態４》
図１４は、本実施形態のアクティブマトリクス基板２０ｄの平面図である。また、図１５及び図１６は、図１４中の領域Ｒｇ及びＲｈをそれぞれ拡大した平面図である。

上記各実施形態では、配線層１４ｂを備えたビデオ信号線８が設けられたアクティブマトリクス基板２０ａ〜２０ｃをそれぞれ例示したが、本実施形態では、第１配線部１６ｅ及び第２配線部１４ｃを備えたビデオ信号線８が設けられたアクティブマトリクス基板２０ｄを例示する。

アクティブマトリクス基板２０ｄでは、図１４に示すように、第１配列部３ａ及び第２配列部３ｂを構成する各単位回路４に接続されたビデオ信号線８が第１配線部１６ｅ及び第２配線部１４ｃを備えているだけで、その他の構成が上記実施形態２のアクティブマトリクス基板２０ｂと実質的に同じになっている。また、アクティブマトリクス基板２０ｄでは、例えば、ゲート信号線１４ｃの本数が１２８０本であり、ソース信号線１６ａの本数が２１６０本（＝７２０×３）であり、副画素のサイズは、例えば、２８．６μｍ×８５．８μｍであり、表示領域Ｄの対角寸法は、例えば、４．９６型（１２．６０ｃｍ程度）である。

第１配列部３ａの図１４中の左側、及び第２配列部３ｂの図１４中の右側の各単位回路４に接続されたビデオ信号線８は、図１４、図１５及び図１６に示すように、表示領域Ｄの図１４中の下辺に所定角度θ_ａ（図５参照）で交差する方向にピッチＰ_ｂ（図５参照）で互いに平行に延びた後に、表示領域Ｄの図１４中の下辺に直交する方向に屈曲する第１配線部１６ｅと、第１配線部１６ｅに層間絶縁膜１５に形成されたコンタクトホール（不図示）からなる第１配線切替部６ａを介して接続された第２配線部１４ｃとを備えている。ここで、互いに隣り合う複数の第１配線切替部６ａは、図１５に示すように、複数の単位回路４の配列ピッチＰ_ａと同じピッチ（例えば、８３．２５μｍ）で各ビデオ信号線８の所定角度θ_ａで延びる方向に沿う順にシフト量Ｖ_ｃ（例えば、０．７５μｍ）で表示領域Ｄ側にずれて配列されている。

また、第１配列部３ａの図１４中の右側、及び第２配列部３ｂの図１４中の左側の各単位回路４に接続されたビデオ信号線８は、図１４、図１５及び図１６に示すように、表示領域Ｄの図１４中の下辺に所定角度θ_ａ（図５参照）で交差する方向にピッチＰ_ｂ（図５参照）で互いに平行に延びた後に、表示領域Ｄの図１４中の下辺に直交する方向に屈曲する第１配線部１６ｅと、第１配線部１６ｅに層間絶縁膜１５に形成されたコンタクトホール（不図示）からなる第２配線切替部６ｂを介して接続された第２配線部１４ｃとを備えている。ここで、互いに隣り合う複数の第２配線切替部６ｂは、図１６に示すように、複数の単位回路４の配列ピッチＰ_ａよりも狭いピッチ（例えば、４５μｍ）で表示領域Ｄの一辺（図１４中の下辺）と平行に配列されている。

第１配線部１６ｅは、例えば、アルミニウムやクロムなどの低い電気抵抗を有する金属材料により形成され、ＴＦＴ５のドレイン電極１６ｃの延長部分である。

第２配線部１４ｃは、ＴＦＴ５のゲート電極１４ａと同一材料（例えば、タングステンやタンタルなどの高い耐食性を有する金属材料）で同一層に形成されている。また、第２配線部１４ｃの端部には、層間絶縁膜１５に形成されたコンタクトホール（１５ｄ、図２参照）を介して、金属導電層（１６ｄ、図２参照）及び透明導電層（１８ｂ、図２参照）が順に積層されることにより、端子（７、図２参照）が設けられている。

複数の第１配線切替部６ａ及び複数の第２配線切替部６ｂは、図１４、図１５及び図１６に示すように、シール材４５の図１４中の下辺にそれぞれ重なるように設けられている。

以上説明したように、本実施形態のアクティブマトリクス基板２０ｄによれば、上記実施形態２と同様に、ソース制御回路３の第１配列部３ａ及び第２配列部３ｂを構成する複数の単位回路４が各ビデオ信号線８の所定角度θ_ａで延びる方向に沿う順に表示領域Ｄ側にシフト量Ｖ_ａでずれて配列されているので、３辺フリー構造を有するアクティブマトリクス基板２０ｄにおいて、端子領域Ｔに沿う額縁領域Ｆの幅を可及的に狭くすることができる。

また、本実施形態のアクティブマトリクス基板２０ｄによれば、各々、ビデオ信号線８の第１配線部１６ｃ及び第２配線部１４ｂを互いに接続するための複数の第１配線切替部６ａが、複数の単位回路４の配列ピッチＰ_ａと同じピッチで各ビデオ信号線８の所定角度θ_ａで延びる方向に沿う順に表示領域Ｄ側にずれて配列されているので、第１配線切替部６ａにおける形状を除いて、第１配線部１６ｅと第２配線部１４ｃとがほぼ一直線の配線となるように接続されることにより、狭額縁化に適したビデオ信号線８の直線状の引き回しを実現することができる。

また、本実施形態のアクティブマトリクス基板２０ｄによれば、複数の第１配線切替部６ａ及び複数の第２配線切替部６ｂがアクティブマトリクス基板２０ｄ及び対向基板３０の間のシール材４５の一辺に重なるように設けられているので、各ビデオ信号線８の第１配線部１６ｅを外部環境から保護することができ、アルミニウムやクロムなどの低い電気抵抗で腐食し易い金属材料を用いて第１配線部１６ｅを形成しても、第１配線部１６ｅの腐食を抑制することができる。

なお、上記各実施形態では、表示領域Ｄの中心線Ｃに対して左右対称の配線構造を有するアクティブマトリクス基板を例示したが、本発明は、表示領域Ｄの中心線Ｃに対して左右非対称の配線構造を有するアクティブマトリクス基板にも適用することができる。

また、上記各実施形態では、表示パネルとして、液晶表示パネルを例示したが、本発明は、有機ＥＬ（Electro Luminescence）表示パネル、無機ＥＬ表示パネル、プラズマ表示パネル、電子ペーパーなどの他の表示パネルにも適用することができ、また、パネルの小型化が要望されるモバイル用途の表示パネルだけでなく、テレビジョンや電子看板などのモニター用途の大型の表示パネルなどにも適用することができる。

また、上記各実施形態では、各画素が３つの副画素（赤、緑及び青）を有する液晶表示パネルを例示したが、本発明は、各画素が４つ以上の副画素（例えば、赤、緑、青及び黄や赤、緑、青及び白など）を有する表示パネルにも適用することができる。

また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。

以上説明したように、本発明は、３辺フリー構造を有するアクティブマトリクス基板において、端子領域に沿う額縁領域の幅を可及的に狭くすることができるので、モバイル用途の電子機器に搭載される表示パネルについて有用である。

Ｄ 表示領域
Ｆ 額縁領域
Ｍ 実装領域
Ｔ 端子領域
３ ソース制御回路
３ａ 第１配列部
３ｂ 第２配列部
３ｃ 第３配列部
４ 単位回路
４ａ スイッチ回路部
６ａ 第１配線切替部
６ｂ 第２配線切替部
８ ビデオ信号線
１４ｃ 第２配線部
１６ａ ソース信号線
１６ｂ 接続信号線
１６ｅ 第１配線部
２０ａ〜２０ｄ アクティブマトリクス基板
３０ 対向基板
４０ 液晶層（表示媒体層）
４５ シール材
５０ 液晶表示パネル

Claims (9)

1. 画像表示を行う矩形状の表示領域と、
   上記表示領域の周りに規定された額縁領域と、
   上記額縁領域において、上記表示領域の一辺に沿うように基板端側に規定された端子領域と、
   上記端子領域の一部において、上記表示領域の一辺に沿うように規定された実装領域と、
   上記表示領域において、上記表示領域の一辺に直交する方向に互いに平行に延びるように設けられた複数のソース信号線と、
   上記表示領域及び実装領域の間の額縁領域において、上記複数のソース信号線の隣り合う所定数毎にモノリシックに設けられ、各々、該隣り合う所定数のソース信号線に接続された複数の単位回路が一列に配列されたソース制御回路と、
   上記端子領域に沿う額縁領域において、上記複数の単位回路から上記表示領域の一辺に所定角度で交差する方向に互いに平行に延びた後に、上記表示領域の一辺に直交する方向に互いに平行に延びて上記実装領域に到達するようにそれぞれ設けられた複数のビデオ信号線とを備え、
   上記ソース制御回路は、上記複数の単位回路の少なくとも一部が上記各ビデオ信号線の所定角度で延びる方向に沿う順に上記表示領域側にずれて配列されている、アクティブマトリクス基板。
2. 上記ソース制御回路は、上記各単位回路が上記表示領域の一辺の一方端側から中央部に向けて上記表示領域に順に近づくように配列された第１配列部と、上記各単位回路が上記表示領域の一辺の中央部から他方端側に向けて上記表示領域から順に離れるように配列された第２配列部とを備えている、請求項１に記載のアクティブマトリクス基板。
3. 上記ソース制御回路は、上記第１配列部及び第２配列部の間に、上記各単位回路が上記表示領域の一辺と平行に配列された第３配列部を備えている、請求項２に記載のアクティブマトリクス基板。
4. 上記ソース制御回路の上記表示領域の一辺に沿う長さは、上記表示領域の一辺の長さよりも短く、
   上記複数のソース信号線は、上記端子領域に沿う額縁領域において、各々、上記複数の単位回路に接続された複数の接続信号線にそれぞれ接続され、
   上記複数の接続信号線は、該複数の接続信号線の全体の輪郭形状が上記ソース制御回路側に向けて絞られるように設けられている、請求項１乃至３の何れか１つに記載のアクティブマトリクス基板。
5. 上記各単位回路は、上記各ビデオ信号線からの信号を色要素毎に上記各ソース信号線に振り分けるスイッチ回路を備えている、請求項１乃至４の何れか１つに記載のアクティブマトリクス基板。
6. 上記各ビデオ信号線は、互いに異なる材料により形成された第１配線部及び第２配線部、並びに該第１配線部及び第２配線部を互いに接続するための配線切替部を備え、
   上記各ビデオ信号線の配線切替部からなる複数の配線切替部の少なくとも一部は、上記複数の単位回路の配列ピッチと同じピッチで上記各ビデオ信号線の所定角度で延びる方向に沿う順に上記表示領域側にずれて配列されている、請求項１乃至５の何れか１つに記載のアクティブマトリクス基板。
7. 請求項１乃至６の何れか１つに記載されたアクティブマトリクス基板と、
   上記アクティブマトリクス基板に対向するように設けられた対向基板と、
   上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えている、表示パネル。
8. 上記表示媒体層は、液晶層である、請求項７に記載の表示パネル。
9. 請求項６に記載されたアクティブマトリクス基板と、
   上記アクティブマトリクス基板に対向するように設けられた対向基板と、
   上記アクティブマトリクス基板及び対向基板の間に設けられた液晶層と、
   上記アクティブマトリクス基板及び対向基板の間に設けられ、上記液晶層を封入するための枠状のシール材とを備え、
   上記複数の配線切替部は、上記シール材の一辺に重なるように設けられている、表示パネル。

Images