CN103488012B - 像素结构、像素结构的制作方法以及有源元件阵列基板 - Google Patents
像素结构、像素结构的制作方法以及有源元件阵列基板 Download PDFInfo
- Publication number
- CN103488012B CN103488012B CN201210190372.6A CN201210190372A CN103488012B CN 103488012 B CN103488012 B CN 103488012B CN 201210190372 A CN201210190372 A CN 201210190372A CN 103488012 B CN103488012 B CN 103488012B
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulation course
- metal layer
- patterned metal
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 13
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims 42
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000003860 storage Methods 0.000 abstract description 59
- 239000003990 capacitor Substances 0.000 abstract description 45
- 238000000059 patterning Methods 0.000 abstract 4
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 101150076592 CST3 gene Proteins 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 101150037603 cst-1 gene Proteins 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 Cst2 Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
一种像素结构及其制作方法以及有源元件阵列基板。像素结构由扫描线与数据线驱动。像素结构包括第一图案化金属层，设置于基板上且具共用线与栅极；第一绝缘层，覆盖第一图案化金属层；半导体图案，位于栅极上方第一绝缘层上；第二图案化金属层，设置于第一绝缘层上且具源极与漏极，源极与漏极电连接于半导体图案；第二绝缘层，覆盖第二图案化金属层且具接触窗开口暴露漏极；电极层，设置于第二绝缘层上且具像素电极与共用电极，像素电极经接触窗开口而连接到漏极。共用线、第一绝缘层与像素电极构成第一存储电容。共用线、漏极与共用电极构成三明治结构，共用线、第一绝缘层与漏极构成第二存储电容，漏极、第二绝缘层与共用电极构成第三存储电容。
Description
技术领域
本发明涉及一种像素结构（pixelstructure）、像素结构的制作方法以及有源元件阵列基板（activedevicematrixsubstrate），特别是涉及一种具有良好存储电容、且能显示良好影像的像素结构、像素结构的制作方法以及有源元件阵列基板。
背景技术
液晶显示面板已经成为显示器的主流之一。随着液晶显示面板的发展，快速反应、广视角、防色偏等多种需求，促使液晶显示器进行多种显示模式的演进，例如：可进行广视角显示的多域垂直配向液晶显示面板（Multi-VerticalAlignmentLiquidCrystalDisplay,MVA-LCD）、以及共平面切换式液晶显示器（InPlaneSwitchLiquidCrystalDisplay,IPS-LCD）等。
在以往的共平面切换式液晶显示器中，利用共平面的像素电极与共用电极来造成实质上为水平的电场，促使液晶分子进行偏转，进而控制光线的穿透或不穿透。然而，由于以往的共平面切换式液晶显示器的像素结构的存储电容过小之故，导致共平面切换式液晶显示面板的显示画面容易产生闪烁（flicker）现象，当闪烁现象严重时将造成严重的残影以及水平串音（crosstalk）等问题。
然而，为了降低闪烁现象，若通过加大像素结构的存储电容的方式，则共用电极会占据像素结构的面积，反而会使得像素结构的开口率（apertureratio）下降，而导致光线的利用效率下降。因此，提升存储电容与维持开口率两者之间，长久以来存在难以取舍（tradeoff）的问题。由此可知，提出一种能够同时兼顾存储电容与开口率的像素结构是有其必要的。
发明内容
有鉴于此，本发明的目的在于提供一种像素结构，能够同时提供良好的开口率以及足够的存储电容，进而显示良好的影像。
本发明再一目的在于提出一种像素结构的制作方法，能够制作上述的像素结构。
本发明又一目的在于提出一种有源元件阵列基板，具有上述的像素结构。
为达上述目的，本发明提出一种像素结构，设置于基板上，所述像素结构由扫描线与数据线所驱动，所述像素结构的特征在于包括：第一图案化金属层，设置于所述基板上，所述第一图案化金属层具有共用线与栅极；第一绝缘层，覆盖所述第一图案化金属层；半导体图案，位于所述栅极上方的所述第一绝缘层上；第二图案化金属层，设置于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；第二绝缘层，覆盖所述第二图案化金属层，所述第二绝缘层具有接触窗开口暴露出所述漏极；以及电极层，设置于所述第二绝缘层上，所述电极层具有像素电极与共用电极，所述像素电极经由所述接触窗开口而连接到所述漏极，其中，所述共用线、所述第一绝缘层与所述像素电极构成第一存储电容，所述共用线、所述漏极与所述共用电极构成三明治结构，所述共用线、所述第一绝缘层与所述漏极构成第二存储电容，且所述漏极、所述第二绝缘层与所述共用电极构成第三存储电容，部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
在本发明的一实施例中，部分的所述共用电极延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
在本发明的一实施例中，所述像素电极与所述共用电极彼此交错设置。
在本发明的一实施例中，所述扫描线的一部分为所述栅极。
在本发明的一实施例中，所述数据线的一部分为所述源极。
在本发明的一实施例中，所述栅极、所述源极与所述漏极构成主动开关元件。
在本发明的一实施例中，所述电极层的材料是选自于铟锡氧化物、铟锌氧化物及其组合。
本发明又提出一种像素结构的制作方法，在基板上形成所述像素结构，且所述像素结构由扫描线与数据线所驱动，所述像素结构的制作方法的特征在于包括：在所述基板上形成第一图案化金属层，所述第一图案化金属层具有共用线与栅极；形成第一绝缘层覆盖所述第一图案化金属层；在所述栅极上方的所述第一绝缘层上形成半导体图案；在所述第一绝缘层上形成第二图案化金属层，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；形成第二绝缘层覆盖所述第二图案化金属层，所述第二绝缘层具有接触窗开口暴露出所述漏极；以及于所述第二绝缘层上形成电极层，所述电极层具有像素电极与共用电极，所述像素电极经由所述接触窗开口而连接到所述漏极，其中，所述共用线、所述第一绝缘层与所述像素电极构成第一存储电容，所述共用线、所述漏极与所述共用电极构成三明治结构，所述共用线、所述第一绝缘层与所述漏极构成第二存储电容，且所述漏极、所述第二绝缘层与所述共用电极构成第三存储电容，部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
在本发明的一实施例中，部分的所述共用电极延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
在本发明的一实施例中，所述像素电极与所述共用电极彼此交错设置。
在本发明的一实施例中，所述扫描线的一部分为所述栅极。
在本发明的一实施例中，所述数据线的一部分为所述源极。
在本发明的一实施例中，所述栅极、所述源极与所述漏极构成主动开关元件。
在本发明的一实施例中，所述电极层的材料是选自于铟锡氧化物、铟锌氧化物及其组合。
本发明再提出一种有源元件阵列基板，其特征在于包括：基板；以及多个像素结构，配置于所述基板上，每一像素结构包括：第一图案化金属层，设置于所述基板上，所述第一图案化金属层具有共用线与栅极；第一绝缘层，覆盖所述第一图案化金属层；半导体图案，位于所述栅极上方的所述第一绝缘层上；第二图案化金属层，设置于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；第二绝缘层，覆盖所述第二图案化金属层，所述第二绝缘层具有接触窗开口暴露出所述漏极；以及电极层，设置于所述第二绝缘层上，所述电极层具有像素电极与共用电极，所述像素电极经由所述接触窗开口而连接到所述漏极，其中，所述共用线、所述第一绝缘层与所述像素电极构成第一存储电容，所述共用线、所述漏极与所述共用电极构成三明治结构，所述共用线、所述第一绝缘层与所述漏极构成第二存储电容，且所述漏极、所述第二绝缘层与所述共用电极构成第三存储电容，部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
在本发明的一实施例中，部分的所述共用电极延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
在本发明的一实施例中，所述像素电极与所述共用电极彼此交错设置。
本发明再提出一种像素结构，设置于基板上，所述像素结构由扫描线与数据线所驱动，所述像素结构的特征在于包括：第一图案化金属层，设置于所述基板上，所述第一图案化金属层具有共用线与栅极；第一绝缘层，覆盖所述第一图案化金属层；半导体图案，位于所述栅极上方的所述第一绝缘层上；第二图案化金属层，设置于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；第一电极层，设置于第二图案化金属层上方、且电连接所述漏极；第二绝缘层，覆盖所述第一电极层；以及第二电极层，设置于所述第二绝缘层上，其中，所述共用线、所述第一绝缘层与所述第一电极层构成第一存储电容，所述第一电极层、所述第二绝缘层与所述第二电极层构成第二存储电容，部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
在本发明的一实施例中，部分的所述第二电极层延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
在本发明的一实施例中，所述第一电极层与所述第二电极层的材料是选自于铟锡氧化物、铟锌氧化物及其组合。
基于上述，本发明的像素结构利用共用线、第一绝缘层与像素电极构成第一存储电容；且在有限的的面积范围内、利用共用线、漏极与共用电极的重复面积来构成三明治结构，可造成更大的存储电容，亦即：利用共用线、第一绝缘层与漏极构成第二存储电容，利用漏极、第二绝缘层与共用电极构成第三存储电容。因此，不需额外利用像素结构的面积，而能维持良好的开口率，并且，还能够造成足够大的存储电容。如此一来，本发明的像素结构能够同时提供良好的开口率以及足够的存储电容，进而显示良好的影像。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1～图5是本发明较佳实施例的像素结构的制作流程俯视示意图；
图6A是沿着图5的A-A’剖面线的剖面示意图；
图6B是沿着图5的B-B’剖面线的剖面示意图；
图6C是沿着图5的C-C’剖面线的剖面示意图；
图7是本发明较佳实施例的有源元件阵列基板的俯视示意图；
图8是本发明另一实施例的像素结构的制作流程俯视示意图；
图9A是沿着图8的D-D’剖面线的剖面示意图；
图9B是沿着图8的E-E’剖面线的剖面示意图。
符号的说明
100、300：像素结构
110、310：第一图案化金属层
112、312：共用线
114、314：栅极
120、320：第一绝缘层
130、330：半导体图案
140、340：第二图案化金属层
142、342：源极
144、344：漏极
150、360：第二绝缘层
160：电极层
162：像素电极
164：共用电极
200：有源元件阵列基板
350：第一电极层
370：第二电极层
CH：接触窗开口
Cst1：第一存储电容
Cst2：第二存储电容
Cst3：第三存储电容
DL：数据线
SL：扫描线
SUB：基板
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的像素结构、像素结构的制作方法以及有源元件阵列基板的特征及其功效，详细说明如后。
[像素结构的制作方法]
图1～图5是本发明较佳实施例的像素结构的制作流程俯视示意图。图6A是沿着图5的A-A’剖面线的剖面示意图。图6B是沿着图5的B-B’剖面线的剖面示意图。图6C是沿着图5的C-C’剖面线的剖面示意图。
请参照图1～图5来理解制作像素结构100的每一个步骤，且参照图6A～图6C来理解像素结构100的膜层堆叠关系。
请参照图1与图6C，于基板SUB上形成此像素结构100，且像素结构100由扫描线SL与数据线DL所驱动。首先，于基板SUB（绘示于图6C中）上形成第一图案化金属层110，第一图案化金属层110具有共用线112与栅极114。在一实施例中，可利用溅镀法在基板SUB上全面地形成一层金属层（未绘示），接着，利用光刻蚀刻工艺来去除大部分的金属层，而形成第一图案化金属层110。另外，也可于图1的步骤中形成扫描线SL，此扫描线SL与共用线112平行，共用线112是用来作为形成后续的存储电容的电极。再者，在一实施例中，使扫描线SL的一部分直接作为栅极114；在另一实施例中，也可使栅极114从扫描线SL突出（未绘示）。
请参照图2与图6C，形成第一绝缘层120（绘示于图6C中）覆盖第一图案化金属层110。在一实施例中，形成第一绝缘层120的方法可以是利用化学气相沈积法（ChemicalVaporDeposition,CVD），全面性地于基板SUB上覆盖一层绝缘层（未绘示），此绝缘层的材质可以是氧化硅或氮化硅，或是其他适当的材质。
请再参照图2与图6C，于栅极114上方的第一绝缘层120上形成半导体图案130。形成半导体图案130的方法例如是利用化学气相沈积法于基板SUB上覆盖一层半导体层（未绘示），接着，再利用光刻蚀刻工艺来去除大部分的半导体层，而形成半导体图案130。此半导体图案130可作为后续的有源元件的通道层。
请再参照图3与图6C，于第一绝缘层120上形成第二图案化金属层140，第二图案化金属层140具有源极142与漏极144，源极142与漏极144电连接于半导体图案130。在一实施例中，可利用溅镀法在第一绝缘层120上全面地形成一层金属层（未绘示），接着，利用光刻蚀刻工艺来去除大部分的金属层，而形成第二图案化金属层140。另外，也可于图3的步骤中形成数据线DL。再者，在一实施例中，使所述数据线DL的一部分作为源极142。至此，栅极114、源极142与漏极144构成有源开关元件（activeswitchdevice），此有源开关元件电连接到扫描线SL与数据线DL，而对于像素结构进行开启或关闭。另外，如图3与图6C的实施例所示，源极142与漏极144设置在半导体图案130的两侧，然而，在其他实施例中，可配合有源开关元件（如薄膜晶体管,ThinFilmTransistor（TFT））的各种形式，即：U型TFT、川型TFT、L型TFT等，来设置源极142、漏极144与半导体图案130彼此之间的位置关系。此处仅为举例，并非用以限定本发明。
值得注意的是，如图3所示，部分的漏极144延伸到共用线112上方、且重叠于共用线112上方的第一绝缘层120上。通过这样的设计，可以在有限的面积范围内堆叠出更大的存储电容，不会使开口率下降。
请再参照图4与图6C，形成第二绝缘层150覆盖第二图案化金属层140，第二绝缘层150具有接触窗开口CH暴露出漏极144。在一实施例中，形成第二绝缘层150的方法可以是利用化学气相沈积法，全面性地于基板SUB上覆盖一层绝缘层（未绘示），此绝缘层的材质可以是氧化硅或氮化硅，或是其他适当的材质。之后，再利用光刻蚀刻工艺来去除部分的第二绝缘层层150，而形成暴露出漏极144的接触窗开口CH。
请再参照图5与图6C，于第二绝缘层150上形成电极层160，此电极层160具有像素电极162与共用电极164，像素电极162经由接触窗开口CH而连接到漏极144。至此，完成像素结构100的制作。在一实施例中，形成电极层的160的方法例如是：利用溅镀法在第二绝缘层150上形成一层导电层（未绘示）。接着，再利用光刻蚀刻工艺来去除部分的导电层，进而形成像素电极162与共用电极164。像素电极162与共用电极164可以采用同一道光掩模制作工艺来制作，也可以采用两道光掩模制作工艺来分别制作。并且，电极层160可以是利用透明导电材料或者是非透明导电材料来形成，例如，当采用透明导电材料时，电极层160的材料可以选自于铟锡氧化物、铟锌氧化物及其组合。详细而言，可以组合上述使用一道光掩模制作工艺或两道光掩模制作工艺与选用的材料，形成以下几种实施型态，例如：像素电极162与共用电极164可以都是透明导电层，且利用同一道光掩模制作（即：光穿透式显示器）；或者，像素电极162与共用电极164可以都是非透明导电层，且利用同一道光掩模制作（即：光反射式显示器）；或者，像素电极162可使用一道光掩模制作工艺制作为透明导电层，而共用电极164可用另一道光掩模制作工艺制作为非透明导电层；或者，可用一道光掩模制作工艺在像素电极162与共用电极164的位置形成透明导电层，之后再用另一道光掩模制作工艺于共用电极164的位置上再外加一层非透明导电层（如金属层）。换言之，共用电极164可以是透明电极层、且如后所述与漏极144、第二绝缘层150构成第三存储电容Cst3；或者，共用电极164也可以是非透明电极层、且如后所述与漏极144、第二绝缘层150构成第三存储电容Cst3。此处仅为举例，并非用以限定本发明。
可注意到，像素电极162与共用电极164彼此是电性分离的，且像素电极162与共用电极164彼此交错设置。使像素电极162与共用电极164位于同一个平面（都位于有源元件阵列基板的一侧）上。例如，如图6C所示，对像素电极162施加正电压，且对于共用电极164施加负电压，由此造成横向电场E来驱动液晶分子（未绘示）的旋转。如此一来，能够达到广视角、以及使液晶分子对于横向电场E产生快速反应（短的反应时间）等技术效果。另外，可注意到，如图5所示，共用电极164实质上围绕于像素结构100的周围、且共用电极164包围了像素电极162。
值得注意的是，部分的共用电极164延伸到共用线112上方、且重叠于共用线112上方的第二绝缘层150上。通过这样的设计，可以在有限的面积范围内堆叠出更大的存储电容，不会使开口率下降。
更详细而言，请先参照图5与图6A，在像素结构100中，共用线112、第一绝缘层120与像素电极162构成第一存储电容Cst1。请再参照图5与图6B，在像素结构100中，共用线112、漏极144与共用电极164构成三明治结构，共用线112、第一绝缘层120与漏极144构成第二存储电容Cst2，且漏极144、第二绝缘层150与共用电极164构成第三存储电容Cst3。
也就是说，在像素结构100中，于重复的面积区域之内，即图5的左半边所示，形成第二存储电容Cst2、第三存储电容Cst3的区域，利用共用线112、漏极144与共用电极164构成的三明治结构，将可造成更大的存储电容（即第二存储电容Cst2加上第三存储电容Cst3）。如此一来，足够大的存储电容能够降低闪烁的问题，且能提供良好的显示品质。
另外，从图1～图5可知，上述像素结构100的制作方法可利用以往的五道光掩模工艺（fivephoto-maskprocess）即能达成，不会增加工艺成本。
上述图1～图5的步骤可以按照实际的操作情形来予以变更顺序，例如，在又一未绘示的实施例中，也可以先利用上述图1所示的形成第一图案化金属层110的步骤来形成数据线DL、源极142与漏极144；接着，利用上述图2所示的形成半导体图案130的步骤，来使源极142与漏极144电连接于半导体图案130，例如可使源极142与漏极144位于半导体图案130的两侧，亦即，可根据有源开关元件的形式来设置源极142、漏极144与半导体图案130之间的位置关系；再来，利用图3所示的形成第二图案化金属层140的步骤，来形成扫描线SL、共用线112与栅极114，以使栅极114、源极142与漏极144构成顶栅极式（topgate）的有源开关元件（未绘示）；之后，再利用图4与图5的步骤来形成接触窗开口CH与电极层160。在此，本领域技术人员只要按照本发明的精神，于有限的面积范围内来形成足够大的存储电容（Cst1、Cst2、Cst3），即为本发明的权利要求所要保护的范围。
[像素结构]
请参照图5与图6A～图6C来理解本案实施例的像素结构100。像素结构100设置于基板SUB上，像素结构SUB由扫描线SL与数据线DL所驱动。
像素结构100包括：第一图案化金属层110，设置于所述基板SUB上，第一图案化金属层110具有共用线112与栅极114；第一绝缘层120，覆盖第一图案化金属层110；半导体图案130，位于栅极114上方的第一绝缘层120上；第二图案化金属层140，设置于第一绝缘层120上，第二图案化金属层140具有源极142与漏极144，源极142与漏极144电连接于半导体图案130；第二绝缘层150，覆盖第二图案化金属层140，第二绝缘层150具有接触窗开口CH暴露出漏极144；以及电极层160，设置于第二绝缘层150上，电极层160具有像素电极162与共用电极164，像素电极162经由接触窗开口CH而连接到漏极144。
值得注意的是，如图5与图6A所示，共用线112、第一绝缘层120与像素电极162构成第一存储电容Cst1。如图5与图6B所示，共用线112、漏极144与共用电极164构成三明治结构，共用线112、第一绝缘层120与漏极144构成第二存储电容Cst2，且漏极144、第二绝缘层150与共用电极164构成第三存储电容Cst3。
之所以能够利用有限的重复面积来加大存储电容，这是因为：利用了部分的漏极144延伸到共用线112上方、且重叠于共用线112上方的第一绝缘层120上；以及部分的共用电极164延伸到共用线112上方、且重叠于共用线112上方的第二绝缘层150上。通过上述的设计，可以在有限的面积范围内堆叠出更大的存储电容，且不会使开口率下降。因此，使用此像素结构100的显示面板能够同时提供足够的存储电容与良好的开口率，进而能同时解决闪烁问题与光源利用率差的问题。
此像素结构100可称为共平面切换式（InPlaneSwitch,IPS）的像素结构，关于像素结构100的详细描述及各种实施型态，已经于上述段落叙述过，在此即不予以重述。
[有源元件阵列基板]
图7是本发明较佳实施例的有源元件阵列基板的俯视示意图。请参照图7，有源元件阵列基板200包括：基板SUB；以及多个上述的像素结构100，阵列配置于基板SUB上。每一个像素结构100是由扫描线SL与数据线DL来驱动。通过控制阵列排列的像素结构100，而能够显示影像。特别是，有源元件阵列基板200使用了上述能够同时提供良好的开口率以及足够的存储电容（Cst1、Cst2、Cst3）的像素结构100，而能够降低闪烁问题的产生，且因开口率不受影响而能提升光源的利用率。关于像素结构100的详细描述及各种实施型态，已经于上述段落叙述过，在此即不予以重述。
[另外的实施例]
以下介绍边界电场切换式（FringeFieldSwitching，FFS）的像素结构、此像素结构的制作方法以及具有此像素结构的有源元件阵列基板。以下仅为举例，并非用以限定本发明。
图8是本发明另一实施例的像素结构的制作流程俯视示意图。图9A是沿着图8的D-D’剖面线的剖面示意图。图9B是沿着图8的E-E’剖面线的剖面示意图。
请参照图8、图9A～图9B来理解像素结构300的膜层堆叠关系。像素结构300设置于基板SUB上，所述像素结构300由扫描线SL与数据线DL所驱动。
像素结构300包括：第一图案化金属层310，设置于所述基板SUB上，所述第一图案化金属层310具有共用线312与栅极314；第一绝缘层320，覆盖所述第一图案化金属层310；半导体图案330，位于栅极314上方的第一绝缘层320上；第二图案化金属层340，设置于第一绝缘层320上，第二图案化金属层340具有源极342与漏极344，源极342与漏极344电连接于半导体图案330；第一电极层350，设置于第二图案化金属层340上方、且电连接漏极344；第二绝缘层360，覆盖第一电极层350；以及第二电极层370，设置于第二绝缘层360上。
值得注意的是，如图8与图9A所示，共用线312、第一绝缘层320与第一电极层350构成第一存储电容Cst1，第一电极层350、第二绝缘层360与第二电极层370构成第二存储电容Cst2，并且，部分的漏极344延伸到共用线312上方、且重叠于共用线312上方的第一绝缘层320上。
需说明的是，利用部分的漏极344延伸到共用线312上方、且重叠于共用线312上方的第一绝缘层320上的方式，而可以在有限的面积范围内堆叠出存储电容Cst1、Cst2，且不会使开口率下降。并且，第一电极层350，电连接漏极344，所以两个膜层的电位是相同的。
另外，从图8可知，由于在像素结构300的膜层堆叠关系中，位于下方的第一电极层350大致上位于整个像素结构300的像素区域内，并且，位于上方的第二电极层370可为梳状电极，与第一电极层350彼此之间的面积大多为彼此重叠。可注意到，部分的第二电极层370还可延伸到共用线312上方、且重叠于共用线312上方的第二绝缘层370上。通过此方式，可以在有限的面积范围内、利用第二电极层370、第一电极层350、第二绝缘层360彼此的重叠面积提升而构成更大的第二存储电容Cst2。
在此实施例中，像素结构300可称为边界电场切换式的像素结构，像素结构300的制作流程大致上与像素结构100的制作流程类似，不同之处仅在于：在像素结构300中，例如将负极（第一电极层350）先制作于基板SUB上，再覆盖多层绝缘层之后（至少覆盖第二绝缘层360），再继续制作正极（第二电极层370），因此，在像素结构300中，可不需要如上述实施例的共平面切换式的像素结构100一样制作接触窗开口CH。关于像素结构300的制作流程，在此及不予赘述。
详细而言，第一电极层350可扮演像素电极的角色，经由漏极344而受到有源主动元件（漏极344、源极342与栅极314）的控制；而第二电极层370可扮演共用电极的角色，外接到一个稳定的共用电压。并且，如图8所示，第二电极层370可为梳状电极，以利于在第二电极层370与第一电极层350之间形成边缘电场，以控制液晶分子的行为。
再者，第一电极层350与第二电极层370可以是透明电极层，亦即，材料可选自于铟锡氧化物、铟锌氧化物及其组合，由此，构成光穿透式显示器；当然，也可搭配适当的金属导电材料，来进行第一电极层350与第二电极层370的制作，由此，构成光反射式显示器。在此仅为举例，并不限定本发明。另外，类似于图7的说明，像素结构300也可制作于有源元件阵列基板中，在此也不予以赘述。
综上所述，本发明的像素结构的制作方法、像素结构以及有源元件阵列基板至少具有以下优点：
不论是共平面切换式的像素结构，或者是边界电场切换式的像素结构，都可利用共用线、第一绝缘层与像素电极（第一电极层）构成第一存储电容；且至少可利用部分的漏极延伸到共用线上方、且重叠于共用线上方的第一绝缘层上的方式，来促使在有限的面积范围内、能够利用共用线、漏极（第一电极层）与共用电极（第二电极层）的重复面积来构成三明治结构，以造成更大的存储电容。因此，不需额外利用像素结构的面积，而能维持良好的开口率，并且，还能够造成足够大的存储电容。如此一来，像素结构能够同时提供良好的开口率以及足够的存储电容，进而显示良好的影像。上述像素结构的制作方法利用五道光掩模工艺即能达成，不会增加工艺成本。再者，具有上述像素结构的有源元件阵列基板可以显示良好品质的影像。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然结合以上较佳实施例揭露了本发明，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (20)
1.一种像素结构，设置于基板上，所述像素结构由扫描线与数据线所驱动，所述像素结构的特征在于包括：
第一图案化金属层，设置于所述基板上，所述第一图案化金属层具有共用线与栅极；
第一绝缘层，覆盖所述第一图案化金属层；
半导体图案，位于所述栅极上方的所述第一绝缘层上；
第二图案化金属层，设置于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；
第二绝缘层，覆盖所述第二图案化金属层，所述第二绝缘层具有接触窗开口暴露出所述漏极；以及
电极层，设置于所述第二绝缘层上，所述电极层具有像素电极与共用电极，所述像素电极经由所述接触窗开口而连接到所述漏极，
其中，所述共用线、所述第一绝缘层与所述像素电极构成第一存储电容，
所述共用线、所述漏极与所述共用电极构成三明治结构，所述共用线、所述第一绝缘层与所述漏极构成第二存储电容，且所述漏极、所述第二绝缘层与所述共用电极构成第三存储电容，
部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
2.根据权利要求1所述的像素结构，其特征在于：
部分的所述共用电极延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
3.根据权利要求1所述的像素结构，其特征在于：
所述像素电极与所述共用电极彼此交错设置。
4.根据权利要求1所述的像素结构，其特征在于：
所述扫描线的一部分为所述栅极。
5.根据权利要求1所述的像素结构，其特征在于：
所述数据线的一部分为所述源极。
6.根据权利要求1所述的像素结构，其特征在于：
所述栅极、所述源极与所述漏极构成主动开关元件。
7.根据权利要求1所述的像素结构，其特征在于：
所述电极层的材料是选自于铟锡氧化物、铟锌氧化物及其组合。
8.一种像素结构的制作方法，在基板上形成所述像素结构，且所述像素结构由扫描线与数据线所驱动，所述像素结构的制作方法的特征在于包括：
形成第一图案化金属层于所述基板上，所述第一图案化金属层具有共用线与栅极；
形成第一绝缘层覆盖所述第一图案化金属层；
形成半导体图案于所述栅极上方的所述第一绝缘层上；
形成第二图案化金属层于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；
形成第二绝缘层覆盖所述第二图案化金属层，所述第二绝缘层具有接触窗开口暴露出所述漏极；以及
形成电极层于所述第二绝缘层上，所述电极层具有像素电极与共用电极，所述像素电极经由所述接触窗开口而连接到所述漏极，
其中，所述共用线、所述第一绝缘层与所述像素电极构成第一存储电容，
所述共用线、所述漏极与所述共用电极构成三明治结构，所述共用线、所述第一绝缘层与所述漏极构成第二存储电容，且所述漏极、所述第二绝缘层与所述共用电极构成第三存储电容，
部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
9.根据权利要求8所述的像素结构的制作方法，其特征在于：
部分的所述共用电极延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
10.根据权利要求8所述的像素结构的制作方法，其特征在于：
所述像素电极与所述共用电极彼此交错设置。
11.根据权利要求8所述的像素结构的制作方法，其特征在于：
所述扫描线的一部分为所述栅极。
12.根据权利要求8所述的像素结构的制作方法，其特征在于：
所述数据线的一部分为所述源极。
13.根据权利要求8所述的像素结构的制作方法，其特征在于：
所述栅极、所述源极与所述漏极构成主动开关元件。
14.根据权利要求8所述的像素结构的制作方法，其特征在于：
所述电极层的材料是选自于铟锡氧化物、铟锌氧化物及其组合。
15.一种有源元件阵列基板，其特征在于包括：
基板；以及
多个像素结构，配置于所述基板上，每一像素结构包括：
第一图案化金属层，设置于所述基板上，所述第一图案化金属层具有共用线与栅极；
第一绝缘层，覆盖所述第一图案化金属层；
半导体图案，位于所述栅极上方的所述第一绝缘层上；
第二图案化金属层，设置于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；
第二绝缘层，覆盖所述第二图案化金属层，所述第二绝缘层具有接触窗开口暴露出所述漏极；以及
电极层，设置于所述第二绝缘层上，所述电极层具有像素电极与共用电极，所述像素电极经由所述接触窗开口而连接到所述漏极，
其中，所述共用线、所述第一绝缘层与所述像素电极构成第一存储电容，
所述共用线、所述漏极与所述共用电极构成三明治结构，所述共用线、所述第一绝缘层与所述漏极构成第二存储电容，且所述漏极、所述第二绝缘层与所述共用电极构成第三存储电容，
部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
16.根据权利要求15所述的有源元件阵列基板，其特征在于：
部分的所述共用电极延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
17.根据权利要求15所述的有源元件阵列基板，其特征在于：
所述像素电极与所述共用电极彼此交错设置。
18.一种像素结构，设置于基板上，所述像素结构由扫描线与数据线所驱动，所述像素结构的特征在于包括：
第一图案化金属层，设置于所述基板上，所述第一图案化金属层具有共用线与栅极；
第一绝缘层，覆盖所述第一图案化金属层；
半导体图案，位于所述栅极上方的所述第一绝缘层上；
第二图案化金属层，设置于所述第一绝缘层上，所述第二图案化金属层具有源极与漏极，所述源极与所述漏极电连接于所述半导体图案；
第一电极层，设置于第二图案化金属层上方、且电连接所述漏极；
第二绝缘层，覆盖所述第一电极层；以及
第二电极层，设置于所述第二绝缘层上，
其中，所述共用线、所述第一绝缘层与所述第一电极层构成第一存储电容，所述第一电极层、所述第二绝缘层与所述第二电极层构成第二存储电容，
部分的所述漏极延伸到所述共用线上方、且重叠于所述共用线上方的所述第一绝缘层上。
19.根据权利要求18所述的像素结构，其特征在于：
部分的所述第二电极层延伸到所述共用线上方、且重叠于所述共用线上方的所述第二绝缘层上。
20.根据权利要求18所述的像素结构，其特征在于：
所述第一电极层与所述第二电极层的材料是选自于铟锡氧化物、铟锌氧化物及其组合。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210190372.6A CN103488012B (zh) | 2012-06-08 | 2012-06-08 | 像素结构、像素结构的制作方法以及有源元件阵列基板 |
| US13/592,347 US8796688B2 (en) | 2012-06-08 | 2012-08-23 | Pixel structure, method of manufacturing pixel structure, and active device matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210190372.6A CN103488012B (zh) | 2012-06-08 | 2012-06-08 | 像素结构、像素结构的制作方法以及有源元件阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103488012A CN103488012A (zh) | 2014-01-01 |
| CN103488012B true CN103488012B (zh) | 2016-02-17 |
Family
ID=49714553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210190372.6A Active CN103488012B (zh) | 2012-06-08 | 2012-06-08 | 像素结构、像素结构的制作方法以及有源元件阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8796688B2 (zh) |
| CN (1) | CN103488012B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5911767B2 (ja) * | 2012-07-13 | 2016-04-27 | 株式会社東芝 | 固体撮像装置 |
| CN103700671B (zh) * | 2013-12-24 | 2017-01-11 | 华映视讯（吴江）有限公司 | 像素阵列基板及显示面板 |
| CN104297970B (zh) * | 2014-10-29 | 2017-03-08 | 京东方科技集团股份有限公司 | Goa 单元、阵列基板、显示装置及制作方法 |
| CN105785681B (zh) * | 2016-05-20 | 2019-01-22 | 京东方科技集团股份有限公司 | 显示器件及其制作方法 |
| CN106527005B (zh) * | 2016-12-30 | 2020-03-27 | 惠科股份有限公司 | 像素结构的制造方法 |
| CN106710552A (zh) * | 2016-12-30 | 2017-05-24 | 惠科股份有限公司 | 像素电路结构 |
| CN106502018B (zh) * | 2016-12-30 | 2019-02-26 | 惠科股份有限公司 | 像素结构和显示面板 |
| CN110137187A (zh) * | 2018-08-10 | 2019-08-16 | 友达光电股份有限公司 | 显示装置 |
| CN112684631A (zh) * | 2019-10-18 | 2021-04-20 | 群创光电股份有限公司 | 显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1680861A (zh) * | 2004-12-03 | 2005-10-12 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 |
| TW200802875A (en) * | 2006-06-13 | 2008-01-01 | Au Optronics Corp | Method for manufactruring an array substate of a transflective liquid crystal display |
| CN101383355A (zh) * | 2008-10-20 | 2009-03-11 | 友达光电股份有限公司 | 像素结构、显示面板、光电装置及其制造方法 |
| CN101872770A (zh) * | 2009-04-27 | 2010-10-27 | 上海天马微电子有限公司 | 像素单元、共面转换型液晶显示装置及制造方法 |
| CN102088025A (zh) * | 2009-12-02 | 2011-06-08 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620847B1 (ko) * | 2001-06-05 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이기판 및 그의 제조방법 |
| KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
-
2012
- 2012-06-08 CN CN201210190372.6A patent/CN103488012B/zh active Active
- 2012-08-23 US US13/592,347 patent/US8796688B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1680861A (zh) * | 2004-12-03 | 2005-10-12 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 |
| TW200802875A (en) * | 2006-06-13 | 2008-01-01 | Au Optronics Corp | Method for manufactruring an array substate of a transflective liquid crystal display |
| CN101383355A (zh) * | 2008-10-20 | 2009-03-11 | 友达光电股份有限公司 | 像素结构、显示面板、光电装置及其制造方法 |
| CN101872770A (zh) * | 2009-04-27 | 2010-10-27 | 上海天马微电子有限公司 | 像素单元、共面转换型液晶显示装置及制造方法 |
| CN102088025A (zh) * | 2009-12-02 | 2011-06-08 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8796688B2 (en) | 2014-08-05 |
| CN103488012A (zh) | 2014-01-01 |
| US20130328052A1 (en) | 2013-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103488012B (zh) | 像素结构、像素结构的制作方法以及有源元件阵列基板 | |
| US11392002B2 (en) | Array substrate, display panel and display device | |
| JP4356750B2 (ja) | 液晶表示装置及びその製造方法 | |
| US9229281B2 (en) | TFT array substrate and forming method thereof, and display panel | |
| JP5604481B2 (ja) | 横電界型の液晶表示装置 | |
| JP5351498B2 (ja) | 液晶表示装置、及びその駆動方法 | |
| KR20140129504A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR101622655B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| WO2014089925A1 (zh) | 阵列基板、液晶显示面板及驱动方法 | |
| CN103094069B (zh) | 像素结构 | |
| KR20150125160A (ko) | 액정 디스플레이 장치와 이의 제조 방법 | |
| US10910411B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN105097832A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN107422547A (zh) | 一种显示面板及显示装置 | |
| JP2008262006A (ja) | アクティブマトリクス基板及び液晶パネル | |
| KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| CN102929056B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| KR20130030975A (ko) | 액정표시장치 | |
| CN108490705B (zh) | 阵列基板、液晶显示面板与显示装置 | |
| US9864240B2 (en) | Liquid crystal display device | |
| KR20140031191A (ko) | Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널 | |
| US20140145197A1 (en) | Pixel Structure, Dual Gate Pixel Structure And Display Device | |
| KR102100263B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR102544031B1 (ko) | 표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |