CN101383355A - 像素结构、显示面板、光电装置及其制造方法 - Google Patents

Abstract

本发明提供一种像素结构、显示面板、光电装置及其制造方法，该像素结构包括基板、第一图案化导电层、第二图案化导电层及像素电极。第一图案化导电层设置于基板上，且其包含扫描线、与扫描线连接的栅极以及共用电极线。第二图案化导电层设置于第一图案化导电层的上方，且其包含与扫描线交错的数据线、与数据线连接的源/漏极以及位于部分共用电极线上方的第一图案层。像素电极设置于第二图案化导电层的上方，且其具有第一部分及第二部分，第一部分覆盖部分的第一图案层与部分的共用电极线，第二部分覆盖另一部分的第一图案层，其中第二部分连接至源/漏极，且第一图案层与第二部分构成第一电容。

Description

像素结构、显示面板、光电装置及其制造方法

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种可增加储存电容的像素结构以及具有此像素结构的显示面板与光电装置及其制造方法。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器(TFT-LCD)主要由薄膜晶体管阵列、彩色滤光片和液晶层所构成，其中薄膜晶体管阵列是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的像素电极(pixel electrode)所组成。而薄膜晶体管用来作为液晶显示单元的开关元件。此外，为了控制个别的像素单元，通常会经由扫描配线(scan line)与数据配线(date line)以选取特定的像素，并通过提供适当的操作电压，以显示对应此像素的显示数据。另外，已知像素结构100中的储存电容(storage capacitor)的结构如图1所示，其包括连接至共用电位的第一图案化导电层110，透过接触窗122而与像素电极130电性连接的第二图案化导电层120，通过此两导电层110、120以形成储存电容。

在上述传统储存电容的架构，如果要增加储存电容的电容量，最直观的作法为增加第一图案化导电层110与第二图案化导电层120的面积。但是，增加导电层110、120的面积会降低此像素结构的开口率。

发明内容

本发明提供一种像素结构，其利用结构的设计，可将储存电容单位面积的储存电容量提升，如此可缩小储存电容器所占用的面积，进而增加像素结构的开口率。

本发明另提供一种像素结构的制造方法，其可制作出上述的像素结构。

本发明更提供一种显示面板，其具有上述的像素结构。

本发明再提供一种显示面板的制造方法，其可制作出上述的显示面板。

本发明更提供一种光电装置，其具有上述的显示面板，使得其可将储存电容单位面积的效率提升，进而使得开口率加大。

本发明再提供一种上述的光电装置的制造方法。

本发明提出一种像素结构，此像素结构包括基板、第一图案化导电层、第二图案化导电层以及像素电极。第一图案化导电层设置于基板上，且其包含至少一扫描线、与扫描线连接的至少一栅极以及至少一共用电极线，其中扫描线与共用电极线电性绝缘。第二图案化导电层设置第一图案化导电层的上方，且其包含与扫描线交错的至少一数据线、与数据线连接的至少一源/漏极以及位于部分共用电极线上方的至少一第一图案层，其中第一图案层与数据线电性绝缘，且栅极、源极与漏极构成至少一薄膜晶体管。像素电极设置于第二图案化导电层的上方，且其具有至少一第一部分及与第一部分电性绝缘的至少一第二部分，第一部分覆盖部分的第一图案层与部分的共用电极线，且第一部分经由至少一第一接触窗与第一图案层连接且经由至少一第二接触窗与共用电极线连接，而第二部分覆盖另一部分的第一图案层，其中第二部分连接至源/漏极，且第一图案层与第二部分构成至少一第一电容。

在本发明的一实施例中，第一图案化导电层更包含至少一第二图案层。第二图案层设置于基板上，且第二图案层位于部分的第一图案层的下方，并经由至少一第三接触窗电性与像素电极的第二部分连接，其中第二图案层与共用电极线以及扫描线电性绝缘，且第一图案层与第二图案层构成至少一第二电容。

本发明更提出一种显示面板，其包括上述的像素结构。

本发明再提出一种光电装置，其包括上述的显示面板。

本发明另提出一种像素结构的制造方法，其包括下列步骤。首先，提供基板。然后，于基板上形成第一图案化导电层，其包含至少一扫描线、与扫描线连接的至少一栅极以及至少一共用电极线，其中扫描线与共用电极线电性绝缘。接着，于图案化导电层的上方形成第二图案化导电层，其包含与扫描线交错的至少一数据线、与数据线连接的至少一源/漏极以及位于部分共用电极线上方的至少一第一图案层，其中第一图案层与数据线电性绝缘，且栅极、源极与漏极构成至少一薄膜晶体管。最后，于第二图案化导电层的上方形成像素电极，其具有至少一第一部分及与第一部分电性绝缘的至少一第二部分，第一部分覆盖部分的第一图案层与部分的共用电极线，且第一部分经由至少一第一接触窗与第一图案层连接且经由至少一第二接触窗与共用电极线连接，而第二部分覆盖另一部分的第一图案层，其中第二部分连接至源/漏极，且第一图案层与第二部分构成至少一第一电容。

在本发明的一实施例中，于基板上形成第一图案化导电层时更包括形成至少一第二图案层于基板上，且第二图案层位于部分的第一图案层的下方，并经由至少一第三接触窗电性与像素电极的第二部分连接，其中第二图案层与共用电极线以及扫描线电性绝缘，且第一图案层与第二图案层构成至少一第二电容。

本发明更提出一种显示面板的制造方法，其包括上述的像素结构的制造方法。

本发明再提出一种光电装置的制造方法，其包括上述的显示面板的制造方法。

综上所述，本发明的像素结构中的储存电容器是将共用电极线经由至少一第二接触窗、像素电极的至少一第一部分以及至少一第一接触窗而与第二图案化导电层的至少一第一图案层电性连接，以使第二图案化导电层的第一图案层与像素电极的第二部分产生至少一第一电容。在另一实施例中，更利用第一图案化导电层的至少一第二图案层与第二图案化导电层的至少一第一图案层形成至少一第二电容。藉此，在可达到等效的储存电容值的前提之下，可缩减储存电容器所占用的面积，进而增加像素结构的开口率。

附图说明

图1是已知像素结构中的储存电容的结构图。

图2A是依照本发明的一实施例的像素结构的俯视图。

图2B是图2A的像素结构中储存电容器所在区域(对应I区域)的立体结构示意图。

图3A是依照本发明另一实施例的像素结构俯视图。

图3B是图3A的像素结构中储存电容器所在区域(对应I’区域)的立体结构示意图。

图4为本发明的一实施例的一种显示面板的示意图。

图5为本发明的一实施例的一种光电装置的示意图。

附图标号：

100：像素结构

110：第一图案化导电层

120：第二图案化导电层

122：接触窗

130：像素电极

210：扫描线

220：栅极

230：共用电极线

235：第一图案化导电层

240：数据线

245：第二图案化导电层

250：源/漏极

260：第一图案层

270：第一部分

275：像素电极

280：第二部分

290：第一接触窗

300：第二接触窗

310：第二图案层

320：第三接触窗

400：显示面板

410：基板

420：显示介质

430：像素阵列基板

500：光电装置

510：电子元件

C1：第一电容

C2：第二电容

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

实施例一

图2A是依照本发明的一实施例的像素结构的俯视图。而图2B是图2A的像素结构中储存电容器所在区域(对应I区域)的立体结构示意图。请同时参考图2A及图2B，像素结构包括位于基板200上的第一图案化导电层235、第二图案化导电层245及像素电极275。

在本实施例中，基板200的材质是包含无机透明材质(如：玻璃、石英、或其它合适材料、或上述的组合)、有机透明材质(如：聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙酰酸甲酯类、聚碳酸酯类、或其它合适材料、或上述的衍生物、或上述的组合)、无机不透明材质(如：硅片、陶瓷、或其它合适材料、或上述的组合)、或上述的组合。

第一图案化导电层235包含扫描线210、栅极220以及共用电极线230，其中扫描线210与栅极220连接。在本实施例中，扫描线210与共用电极线230电性绝缘且两者平行设置为范例，但不限于此。于其它实施例中，共用电极线230更可包含与扫描线210垂直的部分，而使得共用电极线230的俯视图实质上呈现U形、S形、O形、Z形、W形、V形、8字形、B形、C形、D形、F形、H形、L形、P形、或其它适的形状。上述的设计可以增加电容量外，尚可降低漏光现象。较佳的是，共用电极线230的俯视图实质上呈现U形、S形、O形、8字形、B形、C形、D形、F形、H形、L形或P形。在本实施例中，第一图案化导电层235可为单层或多层结构，且其材质可以是金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述的组合。另外，本实施例以一条扫描线210、一条共用电极线230与一个栅极220为范例来说明，但本发明不限于此。于其它实施例中，依照设计者的需求可将扫描线210、共用电极线230及栅极220其中至少一者设计成至少一个。

第二图案化导电层245设置于第一图案化导电层235之上，其包含数据线240、源/漏极250以及第一图案层260，其中数据线240与扫描线210交错设置，数据线240与源/漏极250连接，且第一图案层260与数据线240电性绝缘。第二图案化导电层245可为单层或多层结构，且其材质可以是金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述的组合。另外，本实施例是以一条数据线240、一源/漏极250以及一第一图案层260为范例，但本发明不限于此。于其它实施例中，可依照设计者的需求可将数据线240、源/漏极250以及第一图案层260其中至少一者设计成至少一个。例如：图2A所示邻近于共用电极230左右二端有二个第一图案层260当作范例，但不限于此，亦可仅邻近于共用电极230一端或其它位置具有一个或多个第一图案层260。或者是图2A的多个位置上，每一位置上具有一个或多个第一图案层260。

另外，在第一图案化导电层235与第二图案化导电层245之间还包括一层绝缘层(未绘示)，其可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述的组合)、有机材质(如：光阻、苯并环丁烯(enzocyclobutane，BCB)、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述的组合)、或上述的组合。

此外，在栅极220与源/漏极250之间还包括有一层主动层222，其材质可以是非晶硅、单晶硅、微晶硅、多晶硅、或上述晶格的N型掺杂硅化物、或上述晶格的P型掺杂硅化物、或上述晶格的硅化锗、或其它材质、或上述的组合，而主动层222的结构可以是单层结构或者是多层结构。举例而言，主动层222可以是由非晶硅(a-Si)及/或N型重掺杂非晶硅所组成的单层结构，也可以是由非晶硅(a-Si)以及N型重掺杂非晶硅所组成的双层结构，其上述的结构排列，可为水平排列及/或垂直排列。而上述栅极220、源/漏极250以及主动层222即构成一薄膜晶体管。本实施例是以底栅型结构为范例，但不限于此，亦可使用顶栅型结构。

请再继续参考图2A与图2B，像素电极275设置于第二图案化导电层245之上，其具有第一部分270以及第二部分280，其中第一部分270电性绝缘于第二部分280。第一部分270覆盖部分的第一图案层260与部分的共用电极线230，且第一部分270经由第一接触窗290与第一图案层260连接，以及第一部分270经由第二接触窗300与共用电极线230连接。第二部分280覆盖另一部分的第一图案层260，其中第二部分280连接至源/漏极250。换言之，像素电极275的第一部分270主要是作为连接共用电极线230与第一图案化层260之用，以使得共用电极线230的共用电位传递至第一图案化层260，而像素电极275的第二部分280才是作为像素结构的主要像素电极的作用。另外，在本实施例中，像素电极275可为单层或多层结构，且其材质包含透明导电材质(如：铟锡氧化物、铟锌氧化物、铟锡锌氧化物、氧化铪、氧化锌、氧化铝、铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物、或上述的组合)、非透明材质(如：金、银、铜、锡、铝、铅、钼、钛、钽、铬、钨、钒、锌、或上述的合金、或上述的氮化物、或其它合适的材料、或上述的组合)。

另外，在像素电极275与第二图案化导电层245之间还包括一层保护层(未绘示)，其可为单层或多层结构，且其材质例如是无机材质(如：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述的组合)、有机材质(如：光阻、苯并环丁烯(enzocyclobutane，BCB)、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述的组合)、或上述的组合。

特别是，请同时参照图2A与图2B，第二图案化导电层245的第一图案层260与像素电极275的第二部分280重叠的区域构成第一电容C1。

因此，在本实施例中，透过像素电极275的第一部分270、第二接触窗300以及第一接触窗290，可将与第一图案化导电层110的共用电极线230的共用电位连接至第二图案化导电层245的第一图案层260。藉此，具有共用电位的第一图案层260便可与像素电极130的第二部分280的像素电位产生电容耦合效应，以形成第一电容C1。

另外，值得一提的是，在图2A所绘示的实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端皆设计有第一与第二接触窗290、300以及像素电极的第一部分270。然而本发明不限于此，本发明亦可仅在共用电极线230的其中一端设计有上述接触窗结构与像素电极的第一部分。此外，第一与第二接触窗290、300的数目并非限制于本发明的实施例，第一与第二接触窗290、300的数目可以一个或多个。

接下来将对上述像素结构的制造方法作说明。

请先参照图2A与图2B，提供一基板200。于基板200上形成第一图案化导电层245。其中，第一图案化导电层245包含扫描线210、与扫描线210连接的栅极220以及共用电极线230。在本实施例中，扫描线210、栅极220及共用电极线230是同时形成的，而扫描线210与共用电极线230电性绝缘且两者平行设置为范例，但不限于此。于其它实施例中，共用电极线230更可包含与扫描线210垂直的部分，而使得共用电极线230的俯视图实质上呈现U形、S形、O形、Z形、W形、V形、8字形、B形、C形、D形、F形、H形、L形、P形、或其它合适的形状。上述的设计可以增加电容量外，尚可降低漏光现象。较佳的是，共用电极线230的俯视图实质上呈现U形、S形、O形、8字形、B形、C形、D形、F形、H形、L形或P形。另外，本实施例以一条扫描线210、一条共用电极线230与一个栅极220为范例，但不限于此。于其它实施例中依设计的需求可将扫描线210、共用电极线230及栅极220其中至少一者设计成至少一个。

之后，于第一图案化导电层235的上方形成第二图案化导电层245，其包含与扫描线210交错的数据线240、与数据线240连接的源/漏极250以及位于部分共用电极线230上方的第一图案层260。值得一提的是，第一图案层260与数据线240电性绝缘，且栅极220、源/漏极250构成一薄膜晶体管。另外，本实施例以一条数据线240、一源/漏极250以及一第一图案层260为范例，但不限于此。于其它实施例中依设计的需求可将数据线240、源/漏极250以及第一图案层260其中至少一者设计成至少一个，例如：图2A所示邻近于共用电极线230左右二端各有二个第一图案层260当作范例，但不限于此，亦可仅邻近于共用电极线230一端或其它位置具有一个或多个第一图案层260。或者是图2A的多个位置上，每一位置上具有一个或多个第一图案层260。

最后，于第二图案化导电层245的上方形成像素电极275，其具有第一部分270及与第一部分270电性绝缘的第二部分280，第一部分270覆盖部分的第一图案层260与部分的共用电极线230，且第一部分270经由第一接触窗290与第一图案层260连接且经由第二接触窗300与共用电极线230连接，而第二部分280覆盖另一部分的第一图案层260，其中第二部分280连接至源/漏极250。藉此，共用电极线230的共用电位可传递至第一图案层260，并可使得具有共用电位的第一图案层260便可与像素电极130的第二部分280的像素电位产生电容耦合效应，以形成第一电容C1。另外，值得一提的是，在图2A所绘示的实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端皆设计有第一与第二接触窗290、300以及像素电极的第一部分270。然而本发明不限于此，本发明亦可仅在共用电极线230的其中一端或其它位置设计有上述接触窗结构与像素电极的第一部分。此外，第一与第二接触窗290、300的数目并非限制于本发明的实施例，第一与第二接触窗290、300的数目可以一个或多个。

实施例二

图3A是依照本发明另一实施例的像素结构俯视图。而图3B是图3A的像素结构中储存电容器所在区域(对应I’区域)的立体结构示意图。图3A及图3B的标记与描述大致上与上述第一实施例的图2A及图2B雷同，因此重复之处将不再详述。但请同时参考图3A及图3B，像素结构包括位于基板200上的第一图案化导电层235、第二图案化导电层245及像素电极275。

第一图案化导电层235包含扫描线210、栅极220、共用电极线230以及第二图案层310，其中扫描线210与栅极220连接。更详细说明的是，扫描线210与共用电极线230电性绝缘且两者平行设置为范例，但不限于此。于其它实施例中，共用电极线230更可包含与扫描线210垂直的部分，而使得共用电极线230的俯视图实质上呈现U形、S形、O形、Z形、W形、V形、8字形、B形、C形、D形、F形、H形、L形、P形、或其它适合的形状。上述的设计可以增加电容量外，尚可降低漏光现象。较佳的是，共用电极线230的俯视图实质上呈现U形、S形、O形、8字形、B形、C形、D形、F形、H形、L形或P形。另外，本实施例以一条扫描线210、一条共用电极线230与一个栅极220为范例，但不限于此。于其它实施例中依设计的需求可将扫描线210、共用电极线230及栅极220其中至少一者设计成至少一个。第二图案层310与共用电极线230及扫描线210电性绝缘。本实施例以两个第二图案层310为范例，但不限于此。于其它实施例中，第二图案层310可为一个或多个。此外，本实施例的第二图案层310仅在共用电极线230的其中一端设计且对应于薄膜晶体管的单边配置为范例，但不限于此。于其它实施例中，第二图案层310可不对应于薄膜晶体管的单边配置或者是第二图案层310可多边配置，而不限制第二图案层310的数目或方向。

第二图案化导电层245设置于第一图案化导电层235之上，其包含数据线240、源/漏极250以及第一图案层260，其中数据线240与扫描线210交错设置，数据线240与源/漏极250连接，且第一图案层260与数据线240电性绝缘。更详细说明的是，第二图案层310位于部分的第一图案层260下方。

像素电极275设置于第二图案化导电层245之上，其具有第一部分270以及第二部分280，其中第一部分270与第二部分280电性绝缘。第一部分270覆盖部分的第一图案层260与部分的共用电极线230，且第一部分270经由第一接触窗290与第一图案层260连接且第一部分270经由第二接触窗300与共用电极线230连接。第二部分280覆盖另一部分的第一图案层260，其中第二部分280连接至源/漏极250，且第二部分280经由第三接触窗320与第二图案层310连接。换言之，像素电极275的第一部分270主要是作为连接共用电极线230与第一图案化层260之用，以使得共用电极线230的共用电位传递至第一图案化层260，而像素电极275的第二部分280不但作为与第二图案层310连接之用，而使得像素电极275的像素电位传递至第二图案层310，且第二部分280也作为像素结构的主要像素电极的作用。另外，图3A所绘示的实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端皆设计有第一与第二接触窗290、300以及像素电极的第一部分270。然而本发明不限于此，本发明亦可仅在共用电极线230的其中一端设计有上述接触窗结构与像素电极的第一部分。再者，于图3A所绘示的第二图案层310与第三接触窗320仅在共用电极线230的其中一端设计，但不限于此。于其它实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端或其它位置设置有第二图案层310与第三接触窗320。此外，第一、第二与第三接触窗290、300、320的数目并非限制于本发明的实施例，第一与第二接触窗290、300的数目可以一个或多个。

类似地，在第一图案化导电层235与第二图案化导电层245之间还包括有一层绝缘层，且在第二图案化导电层245与像素电极275之间还包括有一层保护层。而有关第一图案化导电层235、第二图案化导电层245、像素电极275、绝缘层与保护层的材质、设计、数目以及位置皆与上述第一实施例相同或相似，在此不再重复说明。另外，此实施例中的像素结构中的薄膜晶体管的结构亦与上述第一实施例相同或相似，在此也不再重复赘述。

特别是，本实施例与上述第一实施例不同之处在于，请同时参照图3A与图3B，本实施例除了在第二图案化导电层245的第一图案层260与像素电极275的第二部分280重叠的区域构成第一电容C1之外，在第二图案化导电层245的第一图案层260与第一图案化导电层235的第二图案层310重叠的区域还会构成第二电容C2。

更详细的说明是，在本实施例中，透过像素电极275的第一部分270、第二接触窗300以及第一接触窗290，可将与第一图案化导电层110的共用电极线230的共用电位传递至第二图案化导电层245的第一图案层260。藉此，具有共用电位的第一图案层260便可与像素电极130的第二部分280产生电容耦合效应，以形成第一电容C1。另外，透过像素电极275的第二部分280的像素电位及第三接触窗320，可将第二部分280的像素电位连接至第一图案化导电层235的第二图案层310。藉此，具有共用电位的第一图案层260便可与具有像素电位的第二图案层310产生电容耦合效应，以形成第二电容C2。

另外，值得一提的是，在图3A所绘示的实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端皆设计有第一与第二接触窗290、300以及像素电极的第一部分270。然而本发明不限于此，本发明亦可仅在共用电极线230的其中一端或其它位置设计有上述接触窗结构与像素电极的第一部分。此外，在图3A所绘示的实施例中，其仅在像素结构中的共用电极线230(及第一图案层260)的一端设计有第二图案层320。然本发明不限于此，本发明亦可在像素结构中的共用电极线230的两端或其它设计有第二图案层。

接下来将对上述像素结构的制造方法作说明。

请先参照图3A与图3B，提供一基板200。于基板200上形成第一图案化导电层245。其中，第一图案化导电层245包含扫描线210、与扫描线210连接的栅极220、共用电极线230以及第二图案层310。在本实施例中，扫描线210、栅极220、共用电极线230及第二图案层310是同时形成的，且扫描线210与共用电极线230电性绝缘为范例，但不限于此。于其它实施例中，共用电极线230可具有与扫描线210垂直的部分，而使得共用电极线230的俯视图实质上呈现U形、S形、O形、Z形、W形、V形、8字形、B形、C形、D形、F形、H形、L形、P形、或其它合适的形状。上述的设计可以增加电容量外，尚可降低漏光现象。较佳的是，共用电极线230的俯视图实质上呈现U形、S形、O形、8字形、B形、C形、D形、F形、H形、L形、或P形。另外，本实施例以一条扫描线210、一条共用电极线230与一个栅极220为范例，但不限于此。于其它实施例中依设计的需求可将扫描线210、共用电极线230及栅极220其中至少一者设计成至少一个。第二图案层310与共用电极线230及扫描线210电性绝缘。本实施例以二个第二图案层310为范例，但不限于此。于其它实施例中，第二图案层310可为一个或多个。此外，本实施例的第二图案层310仅在共用电极线230的其中一端设计且对应于薄膜晶体管的单边配置为范例，但不限于此。于其它实施例中，第二图案层310可不对应于薄膜晶体管的单边配置或者是第二图案层310可多边配置，而不限制第二图案层310的数目或方向。

之后，于第一图案化导电层235的上方形成第二图案化导电层245，其包含与扫描线210交错的数据线240、与数据线240连接的源/漏极250、位于部分共用电极线230上方的第一图案层260。值得一提的是，第一图案层260与数据线240电性绝缘，且栅极220、源/漏极250构成一薄膜晶体管。此外，第二图案层310位于部分的第一图案层260下方。

最后，于第二图案化导电层245的上方形成像素电极275，其具有第一部分270及与第一部分270电性绝缘的第二部分280。第一部分270覆盖部分的第一图案层260与部分的共用电极线230，第一部分270经由第一接触窗290与第一图案层260连接，且第一部分270经由第二接触窗300与共用电极线230连接。而第二部分280覆盖另一部分的第一图案层260，其中第二部分280连接至源/漏极250，且第二部分280经由第三接触窗320与第二图案层310连接。另外，图3A所绘示的实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端皆设计有第一与第二接触窗290、300以及像素电极的第一部分270。然而本发明不限于此，本发明亦可仅在共用电极线230的其中一端设计有上述接触窗结构与像素电极的第一部分。再者，于图3A所绘示的第二图案层310与第三接触窗320仅在共用电极线230的其中一端设计，但不限于此。于其它实施例中，在像素结构中的共用电极线230(及第一图案层260)的两端或其它位置设置有第二图案层310与第三接触窗320。此外，第一、第二与第三接触窗290、300、320的数目并非限制于本发明的实施例，第一与第二接触窗290、300的数目可以一个或多个。

图4为本发明的一实施例的一种显示面板的示意图。请参照图4，本实施例的显示面板400的成品包括至少一像素阵列基板430、一相对于此像素阵列基板430的另一基板410及一设置于像素阵列基板430与另一基板410之间的显示介质420，其中像素阵列基板430具有上述如图2A所示的像素结构或是图3A所示的像素结构。显示面板400的制造方法包含如图2A所示的像素结构或是图3A所示的像素结构的制造方法。再者，另一基板410的内表面上覆盖有一覆盖层(未绘示)，该覆盖层包含彩色滤光层、透明导电层、配向层其中至少一者，若以正常的显示面板为例，其覆盖层包含彩色滤光层、透明导电层与配向层。若以特殊显示面板为例，则覆盖层可仅有彩色滤光层、配向层、透明导电层、彩色滤光层与透明导电层、或者是彩色滤光层与配向层。

此外，显示面板400可为半穿透半反射式显示面板、反射型显示面板、彩色滤光片于主动层上(color filter on array)的显示面板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM)显示面板、光学补偿弯曲排列型(OCB)显示面板、超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显示面板(three-dimensional)或其它型面板。

图5为本发明的一实施例的一种光电装置的示意图。请参考图5，由上述实施例所述的的显示面板400可以跟电子元件510电连接而组合成一光电装置500，而光电装置500的制造方法，包含如上所述的显示面板400的制造方法，再依照各种光电装置500的制造程序并组装所得显示器，以获得光电装置500。在本实施例中，显示面板400是采用图2A所示的像素结构或是图3A所示的像素结构作为像素阵列基板430(请参考图4)的像素结构。

另外，电子元件510包括如：控制元件、操作元件、处理元件、输入元件、记忆元件、驱动元件、发光元件、保护元件、感测元件、侦测元件、或其它功能元件、或前述的组合。而光电装置500的类型包括可携式产品(如手机、摄影机、照相机、笔记型电脑、游戏机、手表、音乐播放器、电子信件收发器、地图导航器、数位相片、或类似的产品)、影音产品(如影音放映器或类似的产品)、萤幕、电视、看板、投影机内的面板等。

综上所述，本发明的像素结构中的储存电容器是将共用电极线经由至少一第二接触窗、像素电极的至少一第一部分以及至少一第一接触窗而与第二图案化导电层的至少一第一图案层电性连接，以使第二图案化导电层的至少一第一图案层与像素电极的至少一第二部分产生电容耦合，形成至少一第一电容。在另一实施例中，更利用第一图案化导电层的至少一第二图案层与第二图案化导电层的至少一第一图案层重叠区域以形成至少一第二电容。如此一来，在可达到等效的储存电容值的前提之下，可缩减储存电容器所占用的面积，以增加像素结构的开口率，且使得整体面板的设计有更宽裕的空间。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (8)

1.一种像素结构，其特征在于，所述的像素结构包括：

一基板；

一第一图案化导电层，设置于所述基板上，且其包含至少一扫描线、与所述扫描线连接的至少一栅极以及至少一共用电极线，其中所述扫描线与所述共用电极线电性绝缘；

一第二图案化导电层，设置所述第一图案化导电层的上方，且其包含与所述扫描线交错的至少一数据线、与所述数据线连接的至少一源/漏极以及位于部分所述共用电极线上方的至少一第一图案层，其中所述第一图案层与所述数据线电性绝缘，且所述栅极、所述源极与所述漏极构成至少一薄膜晶体管；

一像素电极，设置于所述第二图案化导电层的上方，且其具有至少一第一部分及与所述第一部分电性绝缘的至少一第二部分，所述第一部分覆盖部分的所述第一图案层与部分的所述共用电极线，且所述第一部分经由至少一第一接触窗与所述第一图案层连接以及所述第一部分经由至少一第二接触窗与所述共用电极线连接，而所述第二部分覆盖另一部分的所述第一图案层，其中所述第二部分连接至所述源/漏极，且所述第一图案层与所述第二部分构成至少一第一电容。

2.如权利要求1所述的像素结构，其特征在于，所述第一图案化导电层更包含至少一第二图案层，其设置于所述基板上，且所述第二图案层位于部分的所述第一图案层的下方，并经由至少一第三接触窗电性连接于所述像素电极的所述第二部分，其中所述第二图案层与所述共用电极线以及所述扫描线电性绝缘，且所述第一图案层与所述第二图案层构成至少一第二电容。

3.一种显示面板，其特征在于，所述显示面板包含如权利要求1所述的像素结构。

4.一种光电装置，其特征在于，所述光电装置包含如权利要求3所述的显示面板。

5.一种像素结构的制造方法，其特征在于，所述像素结构的制造方法包括：

提供一基板；

于所述基板上形成至少一第一图案化导电层，其包含至少一扫描线、与所述扫描线连接的至少一栅极以及至少一共用电极线，其中所述扫描线与所述共用电极线电性绝缘；

于所述第一图案化导电层的上方形成一第二图案化导电层，其包含与所述扫描线交错的至少一数据线、与所述数据线连接的至少一源/漏极以及位于部分所述共用电极线上方的至少一第一图案层，其中所述第一图案层与所述数据线电性绝缘，且所述栅极、所述源极与所述漏极构成至少一薄膜晶体管；

于所述第二图案化导电层的上方形成至少一像素电极，其具有至少一第一部分及与所述第一部分电性绝缘的至少一第二部分，所述第一部分覆盖部分的所述第一图案层与部分的所述共用电极线，且所述第一部分经由至少一第一接触窗与所述第一图案层连接且经由至少一第二接触窗与所述共用电极线连接，而所述第二部分覆盖另一部分的所述第一图案层，其中所述第二部分连接至所述源/漏极，且所述第一图案层与所述第二部分构成至少一第一电容。

6.如权利要求5所述的像素结构的制造方法，其特征在于，于所述基板上形成所述第一图案化导电层时，更包括形成至少一第二图案层于所述基板上，且所述第二图案层位于部分的所述第一图案层的下方，并经由至少一第三接触窗电性与所述像素电极的所述第二部分连接，其中所述第二图案层与所述共用电极线以及所述扫描线电性绝缘，且所述第一图案层与所述第二图案层构成至少一第二电容。

7.一种显示面板的制造方法，其特征在于，所述显示面板的制造方法包含如权利要求5所述的像素结构的制造方法。

8.一种光电装置的制造方法，其特征在于，所述光电装置的制造方法包含如权利要求7所述的显示面板的制造方法。

Images