CN107561805B - 像素结构 - Google Patents

Abstract

本公开提供一种像素结构，包括第一主动元件、第一像素电极、第一电容电极、第二电容电极、第二主动元件、第二像素电极、第三电容电极、第四电容电极以及第三主动元件。第一像素电极与第一主动元件电性连接，且与第一电容电极部分重叠。第二电容电极与第一主动元件电性连接，且与第一电容电极部分重叠。第二像素电极与第二主动元件电性连接，且与第三电容电极部分重叠。第四电容电极与第二主动元件电性连接，且与第三电容电极部分重叠。第三主动元件与第二主动元件电性连接。第一电容电极、第三主动元件以及第三电容电极彼此电性连接。本发明的像素结构可用以解决色偏以及视角问题的问题，且可同时提高显示开口率并兼顾广视角的显示效果。

Description

像素结构

技术领域

本发明涉及显示技术领域，具体而言，涉及一种具有电容的像素结构。

背景技术

随着光电与半导体技术上的进步，其带动了平面显示器的蓬勃发展。在诸多平面显示器中，液晶显示器由于因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，因而成为市场的主流。目前，液晶显示器在显示画面时通常具备广视角的特性，以满足多位使用者同时观看同一台显示装置的需求。然而，具备广视角特性的显示器所存在的色偏(color washout)现象也是为人所诟病。为了解决色偏的问题，现有技术上的像素结构的设计会降低显示面板的开口率(aperture ratio)。因此，如何克服上述问题并兼顾显示开口率以及广视角显示效果，为目前所欲研究的主题。

发明内容

本发明提供一种像素结构，可用以解决色偏以及视角问题，且可同时提高显示开口率并兼顾广视角的显示效果。

本发明的像素结构包括第一主动元件、第一像素电极、第一电容电极、第二电容电极、第二主动元件、第二像素电极、第三电容电极、第四电容电极以及第三主动元件。第一主动元件包括第一栅极、第一源极以及第一漏极。第一像素电极与第一漏极电性连接。第一电容电极与第一像素电极至少部分重叠。第二电容电极与第一漏极电性连接。第二电容电极与第一电容电极至少部分重叠。第二主动元件包括第二栅极、第二源极以及第二漏极。第二像素电极与第二漏极电性连接。第三电容电极与第二像素电极至少部分重叠。第四电容电极与第二漏极电性连接。第三电容电极与第四电容电极至少部分重叠。第三主动元件包括第三栅极、第三源极以及第三漏极。第三源极与第二漏极电性连接。第一电容电极、第三漏极以及第三电容电极彼此电性连接。

基于上述，本发明的像素结构通过与第一电容电极和第三电容电极电性连接的第三主动元件使得第一像素电极与第二像素电极具有不同电位，进而改善色偏现象以及视角问题。并且，与第三主动元件电性连接的第一电容电极和第三电容电极分别与第二电容电极和第四电容电极形成电容可以提高显示开口率。因此，本发明的像素结构可用以解决色偏以及视角问题的问题，且可同时提高显示开口率并兼顾广视角的显示效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1为本发明一实施例的像素结构的俯视示意图。

图2是图1的像素结构沿剖面线A-A’的剖面示意图。

图3是图1的像素结构沿剖面线B-B’的剖面示意图。

图4为本发明另一实施例的像素结构的俯视示意图。

图5为本发明又一实施例的像素结构的俯视示意图。

图6是图5的像素结构沿剖面线C-C’的剖面示意图。

附图标记说明：

100、200、300：像素结构

SUB：基板

SL：扫描线

DL：数据线

TFT1：第一主动元件

G1：第一栅极

S1：第一源极

D1：第一漏极

SM1：第一通道层

TFT2：第二主动元件

G2：第二栅极

S2：第二源极

D2：第二漏极

SM2：第二通道层

TFT3：第三主动元件

G3：第三栅极

S3：第三源极

D3：第三漏极

SM3：第三通道层

IN1：第一绝缘层

IN2：第二绝缘层

110、310：第一电容电极

110M、310M：第一电容电极主体部

110E、310E：第一电容电极延伸部

120、320：第二电容电极

120M、320M：第二电容电极主体部

120E、320E：第二电容电极延伸部

130、330：第三电容电极

130M、330M：第三电容电极主体部

130E、330E：第三电容电极延伸部

140、340：第四电容电极

140M、340M：第四电容电极主体部

140E、340E：第四电容电极延伸部

PE1、PE1'：第一像素电极

SLIT1：第一狭缝

SLIT2：第二狭缝

PE2、PE2'：第二像素电极

SLIT3：第三狭缝

SLIT4：第四狭缝

LE1：第一连接电极

LE2：第二连接电极

CW1：第一接触窗

CW2：第二接触窗

CW3：第三接触窗

CW4：第四接触窗

CW5：第五接触窗

CW6：第六接触窗

具体实施方式

图1为本发明一实施例的像素结构的俯视示意图。图2是图1的像素结构沿剖面线A-A’的剖面示意图。图3是图1的像素结构沿剖面线B-B’的剖面示意图。为求清楚表示与便于说明，图1省略示出部分的膜层。以下，将通过图1至图3来详细描述本发明的一实施方式。

像素结构100包括第一主动元件TFT1、第一像素电极PE1、第一电容电极110、第二电容电极120、第二主动元件TFT2、第二像素电极PE2、第三电容电极130、第四电容电极140以及第三主动元件TFT3。在一些实施例中，像素结构100还包括扫描线SL、数据线DL、第一绝缘层IN1、第二绝缘层IN2、第一接触窗CW1、第二接触窗CW2、第一连接电极LE1及/或第二连接电极LE2。

第一主动元件TFT1包括第一栅极G1、第一源极S1、第一漏极D1以及第一半导体层SM1。第一像素电极PE1与第一漏极D1电性连接。第一电容电极110与第一像素电极PE1至少部分重叠。第二电容电极120与第一漏极D1电性连接。第二电容电极120与第一电容电极110至少部分重叠。第二主动元件TFT2包括第二栅极G2、第二源极S2、第二漏极D2以及第二半导体层SM2。第二像素电极PE2与第二漏极D2电性连接。第三电容电极130与第二像素电极PE2至少部分重叠。第四电容电极140与第二漏极D2电性连接。第三电容电极130与第四电容电极140至少部分重叠。第三主动元件TFT3包括第三栅极G3、第三源极S3、第三漏极D3以及第三半导体层SM3。第三源极S3与第二漏极D2电性连接。第一电容电极110、第三漏极D3以及第三电容电极130彼此电性连接。

在本实施例中，第一主动元件TFT1、第二主动元件TFT2以及第三主动元件TFT3是以底部栅极型薄膜晶体管(bottom gate thin film transistor；bottom gate TFT)为例来说明，但本发明不限于此。在其他实施方式中，主动元件也可以是顶部栅极型薄膜晶体管(top gate TFT)。

在一些实施例中，像素结构100可以是形成于基板SUB上，基板SUB的材质可为玻璃、石英、有机聚合物、或是其它可适用的材料，但本发明不限于此。在其他实施例中，基板SUB可以是包括导电线路及/或其他电子元件(如：感测元件、通信元件、逻辑运算元件或微机电系统)的载板。

扫描线SL与数据线DL彼此交越设置。换言之，扫描线SL的延伸方向与数据线DL的延伸方向不平行。除此之外，基于导电性的考量，扫描线SL以及数据线DL一般使用金属材料，但本发明不限于此。在其他的实施例中，扫描线SL以及数据线DL也可以使用其他导电材料。

在本实施例中，第一栅极G1、第二栅极G2、第三栅极G3、第二电容电极120、第四电容电极140以及扫描线SL为同一图案化导电层。第一栅极G1、第二栅极G2、第三栅极G3与扫描线SL为一连续的导电图案。换言之，第一栅极G1、第二栅极G2、第三栅极G3与扫描线SL彼此电性连接。

第一绝缘层IN1覆盖于第一栅极G1、第二栅极G2、第三栅极G3以及扫描线SL上。第一绝缘层IN1的材质可为无机材料、有机材料或其组合，无机材料例如是氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层，有机材料例如是聚酰亚胺(polyimide，PI)树脂、环氧(epoxy)树脂或亚克力(acrylic)树脂等高分子材料。在本实施例中，第一绝缘层IN1更覆盖于第二电容电极120以及第四电容电极140上，但本发明不限于此。

在本实施例中，第一源极S1、第一漏极D1、第二源极S2、第二漏极D2、第三源极S3、第三漏极D3、第一电容电极110、第三电容电极130以及数据线DL为同一图案化导电层。第一源极S1、第二源极S2与数据线DL为一连续的导电图案。换言之，第一源极S1、第二源极S2与数据线DL彼此电性连接。第二漏极D2以及第三源极S3为一连续的导电图案。换言之，第二漏极D2以及第三源极S3彼此电性连接。第三漏极D3、第一电容电极110以及第三电容电极130为一连续的导电图案。换言之，第三漏极D3、第一电容电极110以及第三电容电极130彼此电性连接。

第二绝缘层IN2设置于第一主动元件TFT1、第二主动元件TFT2以及第三主动元件TFT3上。第二绝缘层IN2的材质可以类似于第一绝缘层IN1的材质，但本发明不限于此。在本实施例中，第二绝缘层IN2可以为一平坦化的绝缘层，以使后续形成于第二绝缘层IN2上的第一像素电极PE1、第二像素电极PE2、其他膜层或元件具有优选平整度。

第一连接电极LE1与第一像素电极PE1电性连接。透由第一接触窗CW1，第一连接电极LE1电性连接第二电容电极120与第一漏极D1。换言之，第一连接电极LE1电性连接第一漏极D1、第一像素电极PE1以及该第二电容电极120。

第二连接电极LE2与第二像素电极PE2电性连接。第三源极S3与第二漏极D2电性连接。透由第二接触窗CW2，第二连接电极LE2电性连接第四电容电极140与第二漏极D2。换言之，第二连接电极电性LE2连接第二漏极D2、第二像素电极PE2、第三源极S3以及第四电容电极140。

就制程上而言，例如可通过蚀刻制程(etching process)或其他类似的制程形成第一接触窗CW1。在本实施例中，位于第一漏极D1上方的部分第一接触窗CW1贯穿第二绝缘层IN2，且是以第一漏极D1作为蚀刻停止层(etching stop layer)。远离于第一漏极D1上方的其余部分的第一接触窗CW1贯穿第二绝缘层IN2及第一绝缘层IN1，且是以第二电容电极120作为蚀刻停止层。在基板SUB的一法线方向上，第一接触窗CW1的垂直投影与第一漏极D1和第二电容电极120垂叠。接着，再于第一接触窗CW1中填入导电材料使得第一漏极D1、第一像素电极PE1以及第二电容电极120可以彼此电性连接。在本实施例中，于第一接触窗CW1中形成于第一连接电极LE1使得第一漏极D1、第一像素电极PE1以及第二电容电极120彼此电性连接，但本发明不限于此。在本实施例中，第一接触窗CW1以及第二接触窗CW2可以通过类似的制程形成，故能简化制程上的流程而提高制作效率与良率。

在本实施例中，第一像素电极PE1与第二像素电极PE2是以块状电极来表示，但本发明不限于此，在其他实施例中，第一像素电极PE1与第二像素电极PE2也可以是具有狭缝的电极。第一像素电极PE1以及第二像素电极PE2的材质包括金属氧化物或是其它适宜的透明导电材料，例如铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)、铝锡氧化物(Aluminum Tin Oxide，ATO)、铝锌氧化物(Aluminum Zinc Oxide，AZO)、或其它合适的氧化物、或者是上述至少二者的堆叠层。第一像素电极PE1以及第二像素电极PE2为同一图案化导电层。换言之，第一像素电极PE1以及第二像素电极PE2可以通过类似的方法形成。在本实施例中，第一电容电极110位于第一像素电极PE1以及第二电容电极120之间；第三电容电极130位于第二像素电极PE2以及第四电容电极140之间；更详而言之，在基板SUB的法线方向上，第一电容电极110位于第一像素电极PE1以及第二电容电极120之间；第三电容电极130位于第二像素电极PE2以及第四电容电极140之间，但本发明不限于此。

在本实施例中，第一像素电极PE1与第一连接电极LE1为一连续的导电图案，第二像素电极PE2与第二连接电极LE2为一连续的导电图案，但本发明不限于此。

在本实施例中，第一电容电极110包括第一电容电极主体部110M以及第一电容电极延伸部110E，其中第一电容电极延伸部110E与第一电容电极主体部110M连接。第二电容电极120包括第二电容电极主体部120M以及第二电容电极延伸部120E，其中第二电容电极延伸部120E与第二电容电极主体部120M连接。第一电容电极主体部110M与第二电容电极主体部120M彼此重叠。第一电容电极延伸部110E、第二电容电极延伸部120E与第一像素电极PE1彼此重叠。

在本实施例中，第一电容电极110与第二电容电极120电性耦合以形成第一电容。其中第二电容电极120通过位于第二电容电极主体部120M上的第一接触窗CW1与第一像素电极PE1电性连接。

在本实施例中，第一像素电极PE1与第一电容电极延伸部110E电性耦合，且第二电容电极延伸部120E与第一电容电极延伸部110E电性耦合。就电路上而言，可以具有多个导体所组成的并联电容/多板电容(multi-plate capacitor)的性质，借此可以增加第一电容的电容量。此外，与第二电容电极电性耦合的第一电容电极，其与第三主动元件电性连接，使得在不实质地影响第一电容的电容量的情况下，可以降低第一电容的占用区域，进而提升像素结构100的开口率。

在本实施例中，第一电容电极主体部110M与第二电容电极主体部120M位于该扫描线SL与该第一像素电极PE1之间；更详而言之，在数据线DL的延伸方向上，第一电容电极主体部110M与第二电容电极主体部120M位于该扫描线SL与该第一像素电极PE1之间，但本发明不限于此。在其他实施例中，第一电容电极延伸部110E与第二电容电极延伸部120E可以位于扫描线SL以及第一电容电极主体部110M与第二电容电极主体部120M之间。

在本实施例中，第三电容电极130包括第三电容电极主体部130M以及第三电容电极延伸部130E，其中第三电容电极延伸部130E与第三电容电极主体部130M连接。第四电容电极140包括第四电容电极主体部140M以及第四电容电极延伸部140E，其中第四电容电极延伸部140E与第四电容电极主体部140M连接。第三电容电极主体部130M与第四电容电极主体部140M彼此重叠。第三电容电极延伸部130E、第四电容电极延伸部140E与第二像素电极PE2彼此重叠。

在本实施例中，第三电容电极130与第四电容电极140电性耦合以形成第二电容。其中第四电容电极140通过位于第四电容电极主体部140M上的第二接触窗CW2与第二像素电极PE2电性连接。

在本实施例中，第二像素电极PE2与第三电容电极延伸部130E电性耦合，且第四电容电极延伸部140E与第三电容电极延伸部130E电性耦合。就电路上而言，可以具有多个导体所组成的并联电容/多板电容的性质，借此可以增加第二电容的电容量。此外，与第四电容电极电性耦合的第三电容电极，其与第三主动元件电性连接，使得在不实质地影响第二电容的电容量的情况下，可以降低第二电容的占用区域，进而提升像素结构100的开口率。

在本实施例中，第三电容电极主体部130M与第四电容电极主体部140M位于该扫描线SL与该第二像素电极PE2之间；更详而言之，在数据线DL的延伸方向上，第三电容电极主体部130M与第四电容电极主体部140M位于该扫描线SL与该第二像素电极PE2之间，但本发明不限于此。在其他实施例中，第三电容电极延伸部130E与第四电容电极延伸部120E可以位于扫描线SL以及第三电容电极主体部130M与第四电容电极主体部140M之间。

基于上述，本实施例的像素结构通过与第一电容电极和第三电容电极电性连接的第三主动元件使得第一像素电极与第二像素电极具有不同电位，进而改善色偏现象以及视角问题。并且，通过与第三主动元件电性连接的第一电容电极和第二电容电极形成第一电容，以及与第三主动元件电性连接的第三电容电极和第四电容电极形成第二电容。如此一来，可以增加第一电容及/第二电容的电容量，也可以在不实质地影响第一电容及/或第二电容的电容量的情况下，降低第一电容及/或第二电容的占用区域，进而提升像素结构的开口率。

图4为本发明另一实施例的像素结构的俯视示意图。为求清楚表示与便于说明，图4省略示出部分的膜层。在此必须说明的是，图4的实施例沿用图1至图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

请参照图4，本实施例的像素结构200与图1至图3的实施例的像素结构100相似，两者的差异在于：第一像素电极PE1与第二像素电极PE2为具有多个狭缝的电极。

第一像素电极PE1具有彼此分离的多个第一狭缝SLIT1与多个第二狭缝SLIT2。各个第一狭缝SLIT1为斜向延伸且大体上彼此平行，各个第二狭缝SLIT2为斜向延伸且大体上彼此平行。第一狭缝SLIT1的延伸方向不同于第二狭缝SLIT2的延伸方向。第一像素电极PE1包括第一配向区与第二配向区。第一狭缝SLIT1对应于第一配向区，且第二狭缝SLIT2对应于第二配向区。如此一来，在具有像素结构200的液晶显示面板中，可以使位于第一配向区与第二配向区的液晶彼此间具有不同的倾倒方向(tilt direction)。

第一电容电极延伸部110E、第二电容电极延伸部120E与第一像素电极PE1彼此重叠。第一电容电极延伸部110E位于第一配向区与第二配向区的交界处，第二电容电极延伸部120E位于第一配向区与第二配向区的交界处。

在本实施例中，第一狭缝SLIT1与第二狭缝SLIT2的延伸方向彼此不平行，且第一狭缝SLIT1与第二狭缝SLIT2例如是对称地配置，使得第一像素电极PE1的形状类似于一鱼骨状，但本发明不限于此。在其他实施例中，第一狭缝SLIT1与第二狭缝SLIT2的延伸方向也可以是彼此垂直。在其他实施例中，第一狭缝SLIT1与第二狭缝SLIT2也可以是非对称地配置。

在其他实施例中，第一像素电极PE1例如可以为具有十字状的交叉图案，以将第一像素电极PE1划分出四个彼此分离配向区。

第二像素电极PE2具有彼此分离的多个第三狭缝SLIT3与多个第四狭缝SLIT4。各个第三狭缝SLIT3为斜向延伸且大体上彼此平行，各个第四狭缝SLIT4为斜向延伸且大体上彼此平行。第三狭缝SLIT3的延伸方向不同于第四狭缝SLIT4的延伸方向。第二像素电极PE2包括第三配向区与第四配向区。第三狭缝SLIT3对应于第三配向区，且第四狭缝SLIT4对应于第四配向区。如此一来，在具有像素结构200的液晶显示面板中，可以使位于第三配向区与第四配向区的液晶彼此间具有不同的液晶倾倒方向。

第三电容电极延伸部130E、第四电容电极延伸部140E与第二像素电极PE2彼此重叠。第三电容电极延伸部130E位于第三配向区与第四配向区的交界处，第四电容电极延伸部140E位于第三配向区与第四配向区的交界处。

一般而言，配向区的交界处为暗区(dark region)，因此位于第一配向区与第二配向区的交界处的第一电容电极延伸部110E及第二电容电极延伸部120E，或是位于第三配向区与第四配向区的交界处的第三电容电极延伸部130E及第四电容电极延伸部140E不影响原开口率。

在本实施例中，第三狭缝SLIT3与第四狭缝SLIT4的延伸方向彼此不平行，且第三狭缝SLIT3与第四狭缝SLIT4例如是对称地配置，使得第二像素电极PE2的形状类似于一鱼骨状，但本发明不限于此。在其他实施例中，第三狭缝SLIT3与第四狭缝SLIT4的延伸方向也可以是彼此垂直。在其他实施例中，第三狭缝SLIT3与第四狭缝SLIT4也可以是非对称地配置。

在其他实施例中，第二像素电极PE2例如可以为具有十字状的交叉图案，以将第二像素电极PE2划分出四个彼此分离配向区。

在本实施例中，第一像素电极PE1及第二像素电极PE2分别具有两个彼此分离配向区。如此一来，像素结构200可具有四个显示域(domain)，但本发明不限于此。在其他实施例中，可以将第一像素电极PE1及/或第二像素电极PE2适当的调整为块状电极(如图1至图3的实施例所示)或划分出四个彼此分离配向区，以使像素结构200可具有例如为两个至八个的多个显示域。

基于上述，相较于图1至图3的实施例，本实施例的像素结构具有多个显示域。

图5为本发明又一实施例的像素结构的俯视示意图。图6是图5的像素结构沿剖面线C-C’的剖面示意图。为求清楚表示与便于说明，图5省略示出部分的膜层。在此必须说明的是，图5至图6的实施例沿用图1至图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

请参照图5至图6，本实施例的像素结构300与图1至图3的实施例的像素结构100相似，两者的差异在于：第一栅极G1、第二栅极G2、第三栅极G3、第一电容电极310、第三电容电极330以及扫描线SL为同一图案化导电层。第一源极S1、第一漏极D1、第二源极S2、第二漏极D2、第三源极S3、第三漏极D3、第二电容电极320、第四电容电极340以及数据线DL为同一图案化导电层。第一漏极D1、第二电容电极320与第一像素电极PE1'彼此电性连接。第二漏极D2、第三源极S3、第四电容电极340与第二像素电极PE2'电性连接。第三漏极D3、第一电容电极310与第三电容电极330彼此电性连接。第二电容电极320位于第一像素电极PE1'以及第一电容电极310之间，且第四电容电极340位于第二像素电极PE2'以及第三电容电极330之间。更详而言之，在基板SUB的法线方向上，第二电容电极320位于第一像素电极PE1'以及第一电容电极310之间，且第四电容电极340位于第二像素电极PE2'以及第三电容电极330之间。

在本实施例中，像素结构300包括第三接触窗CW3、第四接触窗CW4、第五接触窗CW5以及第六接触窗CW6。第一像素电极PE1'通过第三接触窗CW3与第二电容电极320彼此电性连接。第二像素电极PE2'通过第五接触窗CW5与第四电容电极340彼此电性连接。第三源极S3通过第四接触窗CW4与第一电容电极310彼此电性连接，且通过第六接触窗CW6与第三电容电极330彼此电性连接。

在本实施例中，第一电容电极310包括第一电容电极主体部310M以及第一电容电极延伸部310E，其中第一电容电极延伸部310E与第一电容电极主体部310M连接。第二电容电极320包括第二电容电极主体部320M以及第二电容电极延伸部320E，其中第二电容电极延伸部320E与第二电容电极主体部320M连接。第一电容电极主体部310M与第二电容电极主体部320M重叠。第一电容电极延伸部310E、第二电容电极延伸部320E以及第一像素电极PE1'彼此重叠。

在本实施例中，第一像素电极PE1'以及第二电容电极320经由第三接触窗CW3彼此电性连接，其与第一电容电极310电性耦合，以形成第一电容。就结构上而言，可以通过第一电容电极延伸部310E、第二电容电极延伸部320E与第一像素电极PE1'的重叠结构来增加第一电容的电容量。此外，与第二电容电极电性耦合的第一电容电极，其与第三主动元件电性连接，使得在不实质地影响第一电容的电容量的情况下，可以降低第一电容的占用区域，进而提升像素结构300的开口率。

在本实施例中，第一电容电极延伸部310E与第二电容电极延伸部320E位于扫描线SL以及第一电容电极主体部310M与第二电容电极主体部320M之间；更详而言之，在数据线DL的延伸方向上，第一电容电极延伸部310E与第二电容电极延伸部320E位于扫描线SL以及第一电容电极主体部310M与第二电容电极主体部320M之间，但本发明不限于此。在其他实施例中，第一电容电极主体部310M与第二电容电极主体部320M可以位于扫描线SL以及第一电容电极延伸部310E与第二电容电极延伸部320E之间。

在本实施例中，第三电容电极330包括第三电容电极主体部330M以及第三电容电极延伸部330E，其中第三电容电极延伸部330E与第三电容电极主体部330M连接。第四电容电极340包括第四电容电极主体部340M以及第四电容电极延伸部340E，其中第四电容电极延伸部340E与第四电容电极主体部340M连接。第三电容电极主体部330M与第四电容电极主体部340M重叠。第三电容电极延伸部330E、第四电容电极延伸部340E以及第二像素电极PE2'彼此重叠。

在本实施例中，第二像素电极PE2'以及第四电容电极340经由第五接触窗CW5彼此电性连接，其与第三电容电极330电性耦合，以形成第二电容。就结构上而言，可以通过第三电容电极延伸部330E、第四电容电极延伸部340E与第二像素电极PE2'的重叠结构来增加第二电容的电容量。此外，与第四电容电极电性耦合的第三电容电极，其与第三主动元件电性连接，使得在不实质地影响第二电容的电容量的情况下，可以降低第二电容的占用区域，进而提升像素结构300的开口率。

在本实施例中，第三电容电极延伸部330E与第四电容电极延伸部340E位于扫描线SL以及第三电容电极主体部330M与第四电容电极主体部340M之间；更详而言之，在数据线DL的延伸方向上，第三电容电极延伸部330E与第四电容电极延伸部340E位于扫描线SL以及第三电容电极主体部330M与第四电容电极主体部340M之间。但本发明不限于此。在其他实施例中，第三电容电极主体部330M与第四电容电极主体部340M可以位于扫描线SL以及第三电容电极延伸部330E与第四电容电极延伸部340E之间。

值得一提的是，此领域技术人员应可以理解，可以由多个上述实施例的像素结构组成阵列形式，以形成液晶显示面板或是其他形式的显示面板的像素阵列，且像素阵列中个各个像素结构可以具有相同、不同或类似的结构。

综上所述，本发明的像素结构通过与第一电容电极和第三电容电极电性连接的第三主动元件使得第一像素电极与第二像素电极具有不同电位，进而改善色偏现象以及视角问题。并且，通过与第三主动元件电性连接的第一电容电极和第二电容电极形成第一电容，以及与第三主动元件电性连接的第三电容电极和第四电容电极形成第二电容。如此一来，可以增加第一电容及/第二电容的电容量，也可以在不实质地影响第一电容及/或第二电容的电容量的情况下，降低第一电容及/或第二电容的占用区域，进而提升像素结构的开口率。因此，本发明的像素结构可用以改善色偏以及视角问题的问题，且可同时提高显示开口率并兼顾广视角的显示效果。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种像素结构，包括：

一第一主动元件，包括一第一栅极、一第一源极以及一第一漏极；

一第一像素电极，与该第一漏极电性连接；

一第一电容电极，与该第一像素电极至少部分重叠；

一第二电容电极，与该第一漏极电性连接，且该第二电容电极与该第一电容电极至少部分重叠；

一第二主动元件，包括一第二栅极、一第二源极以及一第二漏极；

一第二像素电极，与该第二漏极电性连接；

一第三电容电极，与该第二像素电极至少部分重叠；

一第四电容电极，与该第二漏极电性连接，且该第四电容电极与该第三电容电极至少部分重叠；

一第三主动元件，包括一第三栅极、一第三源极以及一第三漏极，其中该第三源极与该第二漏极电性连接，且该第一电容电极、该第三漏极以及该第三电容电极彼此电性连接；以及

一第一连接电极，其中该第一连接电极电性连接该第一漏极、该第一像素电极以及该第二电容电极，

其中，该第一像素电极至少包括一第一配向区与一第二配向区；

该第一电容电极包括一第一电容电极主体部以及与该第一电容电极主体部连接的一第一电容电极延伸部，其中该第一电容电极延伸部位于该第一配向区与该第二配向区的交界处；以及

该第二电容电极包括一第二电容电极主体部以及与该第二电容电极主体部连接的一第二电容电极延伸部，其中该第二电容电极延伸部位于该第一配向区与该第二配向区的交界处，该第一电容电极主体部与该第二电容电极主体部重叠设置，且该第一连接电极位于该第二电容电极主体部之上。

2.如权利要求1所述的像素结构，还包括：

一第二连接电极，其中该第二连接电极电性连接该第二漏极、该第二像素电极、该第三源极以及该第四电容电极。

3.如权利要求2所述的像素结构，其中：

该第二像素电极至少包括一第三配向区与一第四配向区；

该第三电容电极包括一第三电容电极主体部以及与该第三电容电极主体部连接的一第三电容电极延伸部，其中该第三电容电极延伸部位于该第三配向区与该第四配向区的交界处；以及

该第四电容电极包括一第四电容电极主体部以及与该第四电容电极主体部连接的一第四电容电极延伸部，其中该第四电容电极延伸部位于该第三配向区与该第四配向区的交界处，该第三电容电极主体部与该第四电容电极主体部重叠设置，且该第二连接电极位于该第四电容电极主体部之上。

4.如权利要求3所述的像素结构，还包括一扫描线，与该第一栅极以及该第二栅极电性连接，其中该第一电容电极主体部与该第二电容电极主体部位于该扫描线与该第一像素电极之间，并且该第三电容电极主体部与该第四电容电极主体部位于该扫描线与该第二像素电极之间。

5.如权利要求3所述的像素结构，还包括一扫描线，与该第一栅极以及该第二栅极电性连接，其中该第一像素电极位于该扫描线以及该第一电容电极主体部与该第二电容电极之间，并且第二像素电极位于该扫描线以及该第三电容电极主体部与该第四电容电极主体部之间。

6.如权利要求1所述的像素结构，其中：

该第一栅极、该第二栅极、该第三栅极、该第二电容电极以及该第四电容电极为同一图案化导电层；以及

该第一源极、该第一漏极、该第二源极、该第二漏极、该第三源极、该第三漏极、该第一电容电极以及该第三电容电极为同一图案化导电层。

7.如权利要求1所述的像素结构，其中该第一电容电极位于该第一像素电极以及该第二电容电极之间，且该第三电容电极位于该第二像素电极以及该第四电容电极之间。

8.如权利要求1所述的像素结构，其中：

该第一栅极、该第二栅极、该第三栅极、该第一电容电极以及该第三电容电极为同一图案化导电层；以及

该第一源极、该第一漏极、该第二源极、该第二漏极、该第三源极、该第三漏极、该第二电容电极以及该第四电容电极为同一图案化导电层。

9.如权利要求1所述的像素结构，其中该第二电容电极位于该第一像素电极以及该第一电容电极之间，且该第四电容电极位于该第二像素电极以及该第三电容电极之间。

10.如权利要求1所述的像素结构，还包括一扫描线以及一数据线，其中该第一栅极、该第二栅极以及该第三栅极与该扫描线电性连接，该第一源极以及该第二源极与该数据线电性连接。

11.如权利要求1所述的像素结构，其中该第一像素电极以及该第二像素电极为同一图案化导电层。

Images