[go: up one dir, main page]

TWI599833B - 陣列基板及具有該陣列基板的液晶顯示面板 - Google Patents

陣列基板及具有該陣列基板的液晶顯示面板 Download PDF

Info

Publication number
TWI599833B
TWI599833B TW104116942A TW104116942A TWI599833B TW I599833 B TWI599833 B TW I599833B TW 104116942 A TW104116942 A TW 104116942A TW 104116942 A TW104116942 A TW 104116942A TW I599833 B TWI599833 B TW I599833B
Authority
TW
Taiwan
Prior art keywords
layer
common electrode
array substrate
disposed
gate
Prior art date
Application number
TW104116942A
Other languages
English (en)
Other versions
TW201642004A (zh
Inventor
昌文宗
詹德威
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW104116942A priority Critical patent/TWI599833B/zh
Priority to US14/928,356 priority patent/US10067389B2/en
Publication of TW201642004A publication Critical patent/TW201642004A/zh
Application granted granted Critical
Publication of TWI599833B publication Critical patent/TWI599833B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

陣列基板及具有該陣列基板的液晶顯示面板
本發明涉及一種陣列基板以及一種具有該陣列基板的液晶顯示面板。
廣視角技術在顯示領域中得到了積極地發展。具有橫向電場的廣視角技術，例如平面轉換(In-Plane Switching，IPS)型或邊緣電場切換(Fringe Field Switching，FFS)型液晶顯示面板在顯示領域中越來越普遍。通常，在具有橫向電場的廣視角液晶顯示面板中，在液晶顯示面板的陣列基板上形成有公共電極與畫素電極，所述公共電極與畫素電極共同產生大致平行於陣列基板表面的電場以旋轉液晶分子，從而顯示畫面。
作為近代市場的趨勢，液晶顯示面板的解析度被要求越來越高。然而，隨著液晶顯示面板的解析度越來越高，傳統結構的液晶顯示面板很難滿足高解析度所要求的越來越快的響應速度。
鑑於此，有必要提供一種陣列基板。所述陣列基板包括資料線、公共電極以及降阻層。所述降阻層與所述公共電極電性連接，且所述降阻層的位置正對所述資料線。所述降阻層的材質為金屬。
還有必要提供一種液晶顯示面板。該液晶顯示面板包括對向基板、液晶層以及所述陣列基板。所述液晶層設置在所述陣列基板與對向基板之間。
相較於習知技術，本發明所提供的陣列基板及液晶顯示面板能夠有效的降低陣列基板中公共電極的電阻，進而加快液晶顯示面板的響應速度。
1‧‧‧液晶顯示面板
10、20、30‧‧‧陣列基板
11‧‧‧對向基板
12‧‧‧液晶層
101、201、301‧‧‧基板
102、202、302‧‧‧閘極
103、203、303‧‧‧閘極線
104、204、304‧‧‧源極
105、205、305‧‧‧汲極
106、206、306‧‧‧通道
107、207、307‧‧‧資料線
161、261、361‧‧‧通孔
162、262、362‧‧‧公共電極孔
171、271、371‧‧‧閘極絕緣層
172、272、372‧‧‧資料絕緣層
173、273、373‧‧‧第一平坦層
174、274、374‧‧‧第二平坦層
375‧‧‧降阻平坦層
181、281、381‧‧‧第一公共電極
182、282、382‧‧‧第二公共電極
383‧‧‧降阻層
284‧‧‧延伸部
285‧‧‧開口
286‧‧‧延伸橋
191、291、391‧‧‧畫素電極
P‧‧‧畫素區域
圖1是本發明具體實施方式的液晶顯示面板的示意圖。
圖2a是本發明第一實施方式的陣列基板的俯視圖。
圖2b是圖2a中沿II-II切割線所做的剖視圖。
圖3a是本發明第二實施方式的陣列基板的俯視圖。
圖3b是圖3a中沿III-III切割線所做的剖視圖。
圖4a是本發明第三實施方式的陣列基板的俯視圖。
圖4b是圖4a中沿IV-IV切割線所做的剖視圖。
圖5是製作本發明第一實施方式的陣列基板的流程圖。
圖6-圖9是圖5中各步驟的分解示意圖。
圖10是製作本發明第二實施方式的陣列基板的流程圖。
圖11是圖10中步驟S304的示意圖。
圖12是製作本發明第三實施方式的陣列基板的流程圖。
圖13-圖17是圖12中各步驟的分解示意圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明。
請參閱圖1，本發明具體實施方式所提供的液晶顯示面板1包括陣列基板10、對向基板11以及液晶層12。所述液晶層12設置在所述陣列基板 10與對向基板11之間。在本實施方式中，所述陣列基板10為薄膜電晶體陣列基板，所述對向基板11為彩色濾光片基板。
請參閱圖2，本發明第一實施方式所提供的陣列基板10包括多條閘極線103與多條資料線107，所述多條閘極線103與多條資料線107相交以定義出多個畫素區域P。每一畫素區域P均至少包括一閘極102、一源極104、一汲極105、一通道106以及一畫素電極191。所述陣列基板10還包括基板101、閘極絕緣層171、資料絕緣層172、第一公共電極181、第一平坦層173、第二平坦層174以及第二公共電極182。
所述閘極102設置在所述基板101上。所述閘極絕緣層171設置在所述基板101上並覆蓋所述閘極102。所述通道106設置在所述閘極絕緣層171上正對所述閘極102的位置。所述源極104與汲極105設置在所述閘極絕緣層171上且分別覆蓋所述通道106的兩端。所述資料線107設置在所述閘極絕緣層171上。
所述資料絕緣層172覆蓋所述閘極絕緣層172、源極104、汲極105、通道106以及資料線107。所述第一公共電極181設置在所述資料絕緣層172上。所述第一平坦層173設置在所述公共電極181上。所述第一平坦層173上開設有一通孔161。所述畫素電極191通過所述通孔161與所述汲極105電性連接。所述第二平坦層174覆蓋所述第一平坦層173與畫素電極191。所述第一平坦層173與第二平坦層174對應所述資料線107的位置開設有一貫穿所述第一平坦層173與第二平坦層174的公共電極孔162。所述第二公共電極182設置在所述第二平坦層174上對應所述資料線107的位置，並通過所述公共電極孔162與所述第一公共電極181電性連接。
在本實施方式中，所述基板101的材質選自透明基材，例如玻璃、石英或有機聚合物等。所述閘極102、閘極線103、源極104、汲極105以及 資料線107的材質選自金屬，例如鋁、鈦、鉬、鉭、銅等。所述通道106的材質選自半導體，例如金屬氧化物、非晶矽或多晶矽等。所述閘極絕緣層171、資料絕緣層172、第一平坦層173及第二平坦層174的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述畫素電極191的材質選自透明導電材料，如氧化銦錫(ITO)。在本實施方式中，所述第一公共電極181的材質為透明導電材料，如氧化銦錫(ITO)。在本實施方式中，所述第二公共電極182的材質選自金屬。
由此，本發明第一實施方式中的陣列基板10通過與第一公共電極181電性連接的第二公共電極182，有效的降低的第一公共電極181的電阻。同時，由於該第二公共電極182的位置對應資料線107設置，位於相鄰兩個畫素電極191之間，能夠防止相鄰畫素電極191之間的電場干擾。此外，該第二公共電極182還能夠增加該畫素電極191與該第一公共電極181及第二公共電極182之間的儲存電容的總量。
請參閱圖3，本發明第二實施方式所提供的陣列基板20包括多條閘極線203與多條資料線207，所述多條閘極線203與多條資料線207相交以定義出多個畫素區域P。每一畫素區域P均至少包括一閘極202、一源極204、一汲極205、一通道206、一畫素電極291以及一延伸部284。所述陣列基板20還包括基板201、閘極絕緣層271、資料絕緣層272、第一公共電極281、第一平坦層273、第二平坦層274以及第二公共電極282。
所述閘極202設置在所述基板201上。所述閘極絕緣層271設置在所述基板201上並覆蓋所述閘極202。所述通道206設置在所述閘極絕緣層271上正對所述閘極202的位置。所述源極204與汲極205設置在所述閘極絕緣層271上且分別覆蓋所述通道206的兩端。所述資料線207設置在所述閘極絕緣層271上。
所述資料絕緣層272覆蓋所述閘極絕緣層272、源極204、汲極205、通道206以及資料線207。所述第一公共電極281設置在所述資料絕緣層272上。所述第一平坦層273設置在所述公共電極281上。所述第一平坦層273上開設有一通孔261。所述畫素電極291通過所述通孔261與所述汲極205電性連接。所述第二平坦層274覆蓋所述第一平坦層273與畫素電極291。所述第一平坦層273與第二平坦層274對應所述資料線207的位置開設有一貫穿所述第一平坦層273與第二平坦層274的公共電極孔262。所述第二公共電極282設置在所述第二平坦層274上對應所述資料線207的位置，並通過所述公共電極孔262與所述第一公共電極281電性連接。所述延伸部284由一第二公共電極282延伸至所述畫素電極291的上方直至與所述第二公共電極282相鄰的另一第二公共電極282相連接。對應每一畫素區域P的所述延伸部284包括兩個開口285。所述兩個開口285之間的延伸部284定義一延伸橋286，在垂直於所述陣列基板20的方向上，所述延伸橋286的投影投射在所述畫素電極291上。
在本實施方式中，所述基板201的材質選自透明基材，例如玻璃、石英或有機聚合物等。所述閘極202、閘極線203、源極204、汲極205以及資料線207的材質選自金屬，例如鋁、鈦、鉬、鉭、銅等。所述通道206的材質選自半導體，例如金屬氧化物、非晶矽或多晶矽等。所述閘極絕緣層271、資料絕緣層272、第一平坦層273及第二平坦層274的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述畫素電極291的材質選自透明導電材料，如氧化銦錫(ITO)。在本實施方式中，所述第一公共電極281、所述第二公共電極282、所述延伸部284以及所述延伸橋286的材質均為透明導電材料，如氧化銦錫(ITO)。
由此，本發明第二實施方式中的陣列基板20通過與第一公共電極281電性連接的第二公共電極282，有效的降低的第一公共電極281的電阻。同時，由於該第二公共電極282的位置對應資料線207設置，位於相鄰兩個畫素電極291之間，能夠防止相鄰畫素電極291之間的電場干擾。此外，該第二公共電極282還能夠增加該畫素電極291與該第一公共電極281及第二公共電極282之間的儲存電容的總量。相較於本發明第一實施方式，該延伸部284的設計能夠進一步降低第一公共電極281的電阻，並進一步增加儲存電容的總量。
請參閱圖4，本發明第三實施方式所提供的陣列基板30包括多條閘極線303與多條資料線307，所述多條閘極線303與多條資料線307相交以定義出多個畫素區域P。每一畫素區域P均至少包括一閘極302、一源極304、一汲極305、一通道306以及一畫素電極391。所述陣列基板30還包括基板301、閘極絕緣層371、資料絕緣層372、降阻層383、降阻平坦層375、第一公共電極381、第一平坦層373、第二平坦層374以及第二公共電極382。
所述閘極302設置在所述基板301上。所述閘極絕緣層371設置在所述基板301上並覆蓋所述閘極302。所述通道306設置在所述閘極絕緣層371上正對所述閘極302的位置。所述源極304與汲極305設置在所述閘極絕緣層371上且分別覆蓋所述通道306的兩端。所述資料線307設置在所述閘極絕緣層371上。
所述資料絕緣層372覆蓋所述閘極絕緣層372、源極304、汲極305、通道306以及資料線307。所述降阻層383設置在所述資料絕緣層372上，且所述降阻層383的位置正對所述資料線307。所述降阻平坦層375設置在相鄰的所述降阻層383之間。所述公共電極設置在所述降阻平坦層375與所述降阻層383上並與所述降阻層383電性連接。所述第一平坦層373設置在所述公 共電極381上。所述第一平坦層373上開設有一通孔361。所述畫素電極391通過所述通孔361與所述汲極305電性連接。所述第二平坦層374覆蓋所述第一平坦層373與畫素電極391。所述第一平坦層373與第二平坦層374對應所述資料線307的位置開設有一貫穿所述第一平坦層373與第二平坦層374的公共電極孔362。所述第二公共電極382設置在所述第二平坦層374上對應所述資料線307的位置，並通過所述公共電極孔162與所述第一公共電極381電性連接。在垂直於所述陣列基板30的方向上，所述第二公共電極382的投影投射在所述降阻層383上。
在本實施方式中，所述基板301的材質選自透明基材，例如玻璃、石英或有機聚合物等。所述閘極302、閘極線303、源極304、汲極305以及資料線307的材質選自金屬，例如鋁、鈦、鉬、鉭、銅等。所述通道306的材質選自半導體，例如金屬氧化物、非晶矽或多晶矽等。所述閘極絕緣層371、資料絕緣層372、第一平坦層373及第二平坦層374的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述畫素電極391的材質選自透明導電材料，如氧化銦錫(ITO)。在本實施方式中，所述第一公共電極381的材質為透明導電材料，如氧化銦錫(ITO)。在本實施方式中，所述降阻層383的材質選自金屬。在本實施方式中，所述第二公共電極382的材質可以是透明導電材料，也可以是金屬。
由此，本發明第三實施方式中的陣列基板30通過與第一公共電極381電性連接的降阻層383與第二公共電極382，有效的降低的第一公共電極381的電阻。同時，由於該第二公共電極382的位置對應資料線307設置，位於相鄰兩個畫素電極391之間，能夠防止相鄰畫素電極391之間的電場干擾，且該降阻層383與第二公共電極382對應資料線307設置也不會降低陣列基板30的開口率。此外，該第二公共電極382還能夠增加該畫素電極391與 該第一公共電極381及第二公共電極382之間的儲存電容的總量。相較於本發明第一實施方式，該降阻層383的設計能夠進一步降低第一公共電極381的電阻。
請參閱圖5，為本發明第一實施方式所提供的陣列基板10製作方法的流程圖。所應說明的是，本發明第一實施方式所提供的陣列基板10製作方法並不受限於下述步驟的順序，且在其他實施方式中，本發明第一實施方式所提供的陣列基板10製作方法可以只包括以下所述步驟的其中一部分，或者其中的部分步驟可以被刪除。下面結合圖5各流程步驟的說明對本發明第一實施方式所提供的陣列基板10製作方法進行詳細介紹。
步驟S201，請參閱圖6，提供基板101、閘極102、閘極線103、閘極絕緣層171、通道106、源極104、汲極105以及資料線107。其中，所述閘極102設置在所述基板101上。所述閘極絕緣層171設置在所述基板101上並覆蓋所述閘極102與閘極線103。所述通道106設置在所述閘極絕緣層171上正對所述閘極102的位置。所述源極104與汲極105設置在所述閘極絕緣層171上且分別覆蓋所述通道106的兩端。所述資料線107設置在所述閘極絕緣層171上。
具體地，首先提供基板101，並在所述基板101上形成一金屬層，對該金屬層進行圖案化，以形成所述閘極102與閘極線103。
接著，在所述基板101上形成覆蓋所述閘極102與閘極線103的閘極絕緣層171。
之後，在所述閘極絕緣層171上形成一半導體層，並對該半導體層進行圖案化，以形成所述通道106。
然後，在所述閘極絕緣層171與通道106上形成一金屬層，對該金屬層進行圖案化，以形成所述源極104、汲極105以及資料線107。
在本實施方式中，所述基板101的材質選自透明基材，例如玻璃、石英或有機聚合物等。所述閘極102、閘極線103、源極104、汲極105以及資料線107的材質選自金屬，例如鋁、鈦、鉬、鉭、銅等。所述通道106的材質選自半導體，例如金屬氧化物、非晶矽或多晶矽等。所述閘極絕緣層171的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。
步驟S202，請參閱圖7，提供資料絕緣層172以及覆蓋所述資料絕緣層172的第一公共電極181。其中，所述資料絕緣層172覆蓋所述閘極絕緣層172、源極104、汲極105、通道106以及資料線107。所述第一公共電極181設置在所述資料絕緣層172上。
在本實施方式中，所述資料絕緣層172的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述第一公共電極181的材質為透明導電材料，如氧化銦錫(ITO)。
步驟S203，請參閱圖8，提供第一平坦層173以及畫素電極191，所述畫素電極191通過開設在所述第一平坦層173上的通孔161與所述汲極105電性連接。
具體地，首先在所述第一公共電極181上形成第一平坦層173，並在所述第一平坦層173對應所述汲極105的位置開設通孔161，之後在所述第一平坦層173上形成透明導電層，並圖案化該透明導電層以形成所述畫素電極191。
在本實施方式中，所述第一平坦層173的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述畫素電極191的材質選自透明導電材料，如氧化銦錫(ITO)。
步驟S204，請參閱圖9，在所述第一平坦層173與畫素電極191上形成第二平坦層174，並在所述第二平坦層174上形成第二公共電極182，所述 第二公共電極182通過開設在所述第一平坦層173與第二平坦層174上的公共電極孔162與所述第一公共電極181電性連接。
具體地，首先在所述第一平坦層173與畫素電極191上形成第二平坦層174，並在所述第一平坦層173與第二平坦層174對應所述資料線107的位置開設公共電極孔162，之後在所述第二平坦層174上形成金屬層，並圖案化該金屬層以形成所述第二公共電極182。
在本實施方式中，所述第二平坦層174的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述第二公共電極182的材質選自金屬。
請參閱圖10，為本發明第二實施方式所提供的陣列基板20製作方法的流程圖。本發明第二實施方式所提供的陣列基板20製作方法中的步驟S301至S303與本發明第一實施方式所提供的陣列基板10製作方法中的步驟S201至S203基本相同，在此不再贅述，僅對與步驟S204不同的步驟S304做相關的介紹。
步驟S304，請參閱圖11，在所述第一平坦層273與畫素電極291上形成第二平坦層274，並在所述第二平坦層274上形成第二公共電極282以及連接相鄰兩個第二公共電極282的延伸部284，所述第二公共電極282通過開設在所述第一平坦層273與第二平坦層274上的公共電極孔262與所述第一公共電極281電性連接。對應每一畫素區域P的所述延伸部284包括兩個開口285。所述兩個開口285之間的延伸部284定義一延伸橋286，所述延伸橋286的位置正對所述畫素電極291。
具體地，首先在所述第一平坦層273與畫素電極291上形成第二平坦層274，並在所述第一平坦層273與第二平坦層274對應所述資料線207的 位置開設公共電極孔262，之後在所述第二平坦層274上形成金屬層，並圖案化該金屬層以形成所述第二公共電極282、延伸部284以及延伸橋286。
在本實施方式中，所述第二平坦層274的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述第二公共電極282、所述延伸部284以及所述延伸橋286的材質均為透明導電材料，如氧化銦錫(ITO)。
請參閱圖12，為本發明第三實施方式所提供的陣列基板30製作方法的流程圖。所應說明的是，本發明第三實施方式所提供的陣列基板30製作方法並不受限於下述步驟的順序，且在其他實施方式中，本發明第三實施方式所提供的陣列基板30製作方法可以只包括以下所述步驟的其中一部分，或者其中的部分步驟可以被刪除。下面結合圖12各流程步驟的說明對本發明第三實施方式所提供的陣列基板30製作方法進行詳細介紹。
步驟S401，請參閱圖13，提供基板301、閘極302、閘極線303、閘極絕緣層371、通道306、源極304、汲極305以及資料線307。其中，所述閘極302設置在所述基板301上。所述閘極絕緣層371設置在所述基板301上並覆蓋所述閘極302與閘極線303。所述通道306設置在所述閘極絕緣層371上正對所述閘極302的位置。所述源極304與汲極305設置在所述閘極絕緣層371上且分別覆蓋所述通道306的兩端。所述資料線307設置在所述閘極絕緣層371上。
具體地，首先提供基板301，並在所述基板301上形成一金屬層，對該金屬層進行圖案化，以形成所述閘極302與閘極線303。
接著，在所述基板301上形成覆蓋所述閘極302與閘極線303的閘極絕緣層371。
之後，在所述閘極絕緣層371上形成一半導體層，並對該半導體層進行圖案化，以形成所述通道306。
然後，在所述閘極絕緣層371與通道306上形成一金屬層，對該金屬層進行圖案化，以形成所述源極304、汲極305以及資料線307。
在本實施方式中，所述基板301的材質選自透明基材，例如玻璃、石英或有機聚合物等。所述閘極302、閘極線303、源極304、汲極305以及資料線307的材質選自金屬，例如鋁、鈦、鉬、鉭、銅等。所述通道306的材質選自半導體，例如金屬氧化物、非晶矽或多晶矽等。所述閘極絕緣層371的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。
步驟S402，請參閱圖14，提供資料絕緣層372以及形成在所述資料絕緣層172上的降阻層383與降阻平坦層375，所述降阻層383的正對所述資料線307的位置，所述降阻平坦層375位於相鄰的所述降阻層383之間。其中，所述資料絕緣層372覆蓋所述閘極絕緣層372、源極304、汲極305、通道306以及資料線307。所述降阻層383與降阻平坦層375形成在所述資料絕緣層372上。
具體地，首先在所述閘極絕緣層372上形成覆蓋所述源極304、汲極305、通道306以及資料線307的資料絕緣層372。
接著，在所述資料絕緣層372上形成一金屬層，並圖案化所述金屬層以在對應所述資料線307的位置形成降阻層383。
之後，在所述資料絕緣層372與降阻層383上形成一絕緣層，並圖案化所述絕緣層以在對應相鄰的所述降阻層383之間的位置形成降阻平坦層375。
在本實施方式中，所述資料絕緣層372與降阻平坦層375的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述降阻層383的材質選自金屬。
步驟S403，請參閱圖15，提供覆蓋所述降阻層383與降阻平坦層375並與所述降阻層383電性連接的第一公共電極381。所述第一公共電極381設置在所述降阻層383與降阻平坦層375上。
在本實施方式中，所述第一公共電極381的材質為透明導電材料，如氧化銦錫(ITO)。
步驟S404，請參閱圖16，提供第一平坦層373以及畫素電極391，所述畫素電極391通過開設在所述第一平坦層373上的通孔361與所述汲極305電性連接。
具體地，首先在所述第一公共電極381上形成第一平坦層373，並在所述第一平坦層373對應所述汲極305的位置開設通孔361，之後在所述第一平坦層373上形成透明導電層，並圖案化該透明導電層以形成所述畫素電極391。
在本實施方式中，所述第一平坦層373的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述畫素電極391的材質選自透明導電材料，如氧化銦錫(ITO)。
步驟S405，請參閱圖17，在所述第一平坦層373與畫素電極391上形成第二平坦層374，並在所述第二平坦層374上形成第二公共電極382，所述第二公共電極382通過開設在所述第一平坦層373與第二平坦層374上的公共電極孔362與所述第一公共電極381電性連接。
具體地，首先在所述第一平坦層373與畫素電極391上形成第二平坦層374，並在所述第一平坦層373與第二平坦層374對應所述資料線307的位置開設公共電極孔362，之後在所述第二平坦層374上形成金屬層，並圖案化該金屬層以形成所述第二公共電極382。
在本實施方式中，所述第二平坦層374的材質選自透明絕緣材料，例如氧化矽、氮化矽以及氮氧化矽等。所述第二公共電極382的材質選自金屬。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧陣列基板
101‧‧‧基板
102‧‧‧閘極
103‧‧‧閘極線
104‧‧‧源極
105‧‧‧汲極
106‧‧‧通道
107‧‧‧資料線
161‧‧‧通孔
162‧‧‧公共電極孔
171‧‧‧閘極絕緣層
172‧‧‧資料絕緣層
173‧‧‧第一平坦層
174‧‧‧第二平坦層
181‧‧‧第一公共電極
182‧‧‧第二公共電極
191‧‧‧畫素電極
P‧‧‧畫素區域

Claims (11)

  1. 一種陣列基板，所述陣列基板包括資料線、第一公共電極、第二公共電極以及畫素電極，所述畫素電極與所述第一公共電極絕緣並設置在相鄰兩條資料線之間，所述畫素電極、所述第一公共電極及所述資料線依次層疊絕緣設置，所述第二公共電極位於所述第一公共電極遠離所述資料線的一側並與所述第一公共電極電性連接，所述第二公共電極的位置正對所述資料線。
  2. 如請求項1所述的陣列基板，其中，所述陣列基板包括降阻層，所述降阻層位於所述第一公共電極靠近所述資料線的一側並與所述第一公共電極電性連接，所述降阻層的材質為金屬。
  3. 如請求項1所述的陣列基板，其中，在垂直於所述陣列基板的方向上，所述第二公共電極的投影投射在所述降阻層上。
  4. 如請求項3所述的陣列基板，其中，所述陣列基板還包括第一平坦層與第二平坦層，所述第一平坦層設置在所述第一公共電極上並覆蓋所述第一公共電極，所述畫素電極設置在所述第一平坦層上，所述第二平坦層設置在所述第一平坦層上並覆蓋所述畫素電極，一位置對應所述降阻層的公共電極孔貫穿所述第一平坦層與第二平坦層，所述第二公共電極設置在所述第二平坦層上並通過所述公共電極孔與所述第一公共電極電性連接。
  5. 如請求項4所述的陣列基板，其中，所述第二公共電極還包括延伸部，所述延伸部由一第二公共電極延伸至所述畫素電極的上方直至與該第二公共電極相鄰的另一第二公共電極相連接。
  6. 如請求項5所述的陣列基板，其中，所述陣列基板還包括閘極線，所述閘極線與資料線相交以定義出多個畫素區域，對應每一畫素區域 的所述延伸部包括兩個開口，所述兩個開口之間的延伸部定義一延伸橋，在垂直於所述陣列基板的方向上，所述延伸橋的投影投射在所述畫素電極上。
  7. 如請求項2所述的陣列基板，其中，所述陣列基板還包括資料絕緣層以及降阻平坦層，所述降阻層與所述降阻平坦層設置在所述資料絕緣層上，所述降阻平坦層設置在相鄰的所述降阻層之間，所述第一公共電極設置在所述降阻平坦層與所述降阻層上。
  8. 如請求項7所述的陣列基板，其中，所述陣列基板還包括閘極絕緣層，所述資料線設置在所述閘極絕緣層上，所述資料絕緣層設置在所述閘極絕緣層上並覆蓋所述資料線。
  9. 如請求項8所述的陣列基板，其中，所述陣列基板還包括基板，所述閘極絕緣層設置在所述基板上。
  10. 如請求項9所述的陣列基板，其中，所述陣列基板還包括閘極、源極、汲極與通道，所述閘極形成在所述基板上並被所述閘極絕緣層覆蓋，所述通道設置在所述閘極絕緣層上且位置正對所述閘極，所述源極與汲極形成在所述閘極絕緣層上且分別覆蓋所述通道的兩端。
  11. 一種液晶顯示面板，該液晶顯示面板包括對向基板、液晶層以及如請求項1-10中任一項所述的陣列基板，所述液晶層設置在所述陣列基板與對向基板之間。
TW104116942A 2015-05-27 2015-05-27 陣列基板及具有該陣列基板的液晶顯示面板 TWI599833B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104116942A TWI599833B (zh) 2015-05-27 2015-05-27 陣列基板及具有該陣列基板的液晶顯示面板
US14/928,356 US10067389B2 (en) 2015-05-27 2015-10-30 TFT array substrate and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104116942A TWI599833B (zh) 2015-05-27 2015-05-27 陣列基板及具有該陣列基板的液晶顯示面板

Publications (2)

Publication Number Publication Date
TW201642004A TW201642004A (zh) 2016-12-01
TWI599833B true TWI599833B (zh) 2017-09-21

Family

ID=57398337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116942A TWI599833B (zh) 2015-05-27 2015-05-27 陣列基板及具有該陣列基板的液晶顯示面板

Country Status (2)

Country Link
US (1) US10067389B2 (zh)
TW (1) TWI599833B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114200698B (zh) * 2021-12-10 2023-06-27 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197233B2 (ja) * 2002-03-20 2008-12-17 株式会社日立製作所 表示装置
TWI468826B (zh) 2012-10-08 2015-01-11 Au Optronics Corp 畫素陣列基板

Also Published As

Publication number Publication date
US20160349555A1 (en) 2016-12-01
US10067389B2 (en) 2018-09-04
TW201642004A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
CN104716144B (zh) 阵列基板及其制作方法、显示装置
CN103904086B (zh) 一种薄膜晶体管阵列基板
TWI449088B (zh) 液晶顯示裝置及其製造方法
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
CN103779360B (zh) 显示基板及其制作方法、显示装置
CN104597670B (zh) 一种阵列基板及其制作方法及显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
WO2019196632A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
CN105448935B (zh) 一种阵列基板及其制作方法、显示装置
CN104460163B (zh) 一种阵列基板及其制作方法及显示装置
CN101539691B (zh) 图像显示系统及其制造方法
KR20150025418A (ko) 액정표시장치 및 그 제조방법
CN105185791A (zh) 阵列基板及其制作方法、显示装置
JP2009162981A (ja) 液晶表示装置及び液晶表示装置の製造方法
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2011081385A (ja) Ｆｆｓモード液晶表示装置及びその製造方法
CN205645811U (zh) 一种阵列基板及显示装置
CN103094069B (zh) 像素结构
WO2015010397A1 (zh) 阵列基板及其制造方法、显示装置
CN105097832A (zh) 一种阵列基板及其制作方法、显示装置
WO2021170083A1 (zh) 显示基板、显示面板及显示装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
CN207424479U (zh) 触摸面板液晶显示装置
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板