TWI468826B - 畫素陣列基板 - Google Patents

Description

畫素陣列基板

本發明是有關於一種畫素陣列基板，且特別是有關於一種用於邊際場切換式(Fringe Field Switching,FFS)液晶顯示面板的畫素結構陣列基板。

近年來隨著光電技術與半導體製造技術之成熟，帶動了平面顯示器(Flat Panel Display)之蓬勃發展。液晶顯示器基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點更逐漸取代傳統的陰極射線管顯示器，而成為近年來顯示器產品之主流。然而，液晶顯示器仍存在視角受限的問題。目前，能夠達成廣視角要求的技術包括了扭轉向列型(twisted nematic,TN)液晶加上廣視角膜(wide viewing film)、共平面切換式(in-plane switching,IPS)液晶顯示器、邊際場切換式(Fringe Field Switching,FFS)液晶顯示器等。

在習知的邊緣電場切換型液晶顯示器裡，畫素陣列基板中的每一個畫素結構裡與畫素電極相應的共用電極是採用透明導電材料製作。共用電極一般來說僅需連接至相同的一共用電位，所以位於整個畫素陣列基板上的共用電極是連接為一體的。此時，為了避免共用電極與其他元件之間的電性連接，大面積的共用電極上設置有對應於其他元件所在位置的開口。這樣大面積而具有多個開口的透明導電材料具有較高的電阻值，而高電阻對顯示訊號的傳遞會 有不良的影響，進而造成顯示器所呈現的顯示畫面品質不佳。因此，邊緣電場切換型液晶顯示器的畫素陣列基板設計仍具有改善的空間。

本發明提供一種畫素陣列基板，具有良好的開口率且用於邊際場切換式顯示器中可提供良好的顯示畫面。

本發明提出一種畫素陣列基板，包括一基板、多條掃描線、一第一絕緣層、多條資料線、多條共用電極線、多個畫素結構、一第二絕緣層以及一共用電極。前述的多條掃描線配置於基板上，而第一絕緣層覆蓋這些掃描線。多條資料線配置於第一絕緣層上並且與這些掃描線相交。多條共用電極線配置於第一絕緣層上，且這些共用電極線與資料線交替配置。其中，共用電極線與掃描線相交而定義出多個重疊區域。其中，多個畫素結構排列成陣列，且各畫素結構包括一主動元件以及連接於主動元件的一畫素電極。主動元件由對應的一條掃描線驅動並連接於對應的一條資料線。第二絕緣層覆蓋資料線、共用電極線以及主動元件，第二絕緣層具有多個接觸開口，位於重疊區域上。共用電極透過接觸開口電性連接於共用電極線，且與畫素電極的面積重疊。

在本發明之一實施例中，上述之共用電極更具有多個多個狹縫，這些狹縫對應於前述的畫素電極的面積中。

在本發明之一實施例中，上述之畫素電極位於第一絕 緣層與第二絕緣層之間。

在本發明之一實施例中，上述之畫素陣列基板更包括一第三絕緣層，覆蓋前述的共用電極。畫素電極位於第三絕緣層上方，多個貫穿開口位於第三絕緣層與第二絕緣層中以使前述的畫素電極透過這些貫穿開口電性連接於前述的主動元件。

在本發明之一實施例中，上述之畫素電極具有多個狹縫。

在本發明之一實施例中，上述之共用電極更具有多個開口圖案，且這些開口圖案至少暴露出前述的主動元件。

在本發明之一實施例中，上述之各開口圖案實質上位於相鄰兩條共用電極線之間而橫跨於其中一條資料線。

在本發明之一實施例中，同一條資料線連接於兩相鄰欄之畫素結構。

在本發明之一實施例中，同一列中相鄰兩個畫素結構連接於不同的掃描線。

在本發明之一實施例中，相鄰兩列畫素結構之間設置有兩條掃描線。

在本發明之一實施例中，兩條掃描線與其中一條相交的共用電極線圍出至少其中一重疊區域。

在本發明之一實施例中，其中至少其中一個接觸開口包括同時重疊於兩條掃描線其中一條與共用電極線交錯的一第一部分以及位於兩條掃描線之間的一第二部分。

在本發明之一實施例中，上述之接觸開口的位置在兩 條掃描線之間。

在本發明之一實施例中，其中各畫素電極與共用電極包含一透明電極，而各共用電極線包括一金屬線。

基於上述，在本發明的畫素陣列基板中，共用電極線與掃描線相交而定義出多個重疊區域。其中，多個接觸開口位在這些重疊區域內，且共用電極透過接觸開口電性連接於共用電極線，這種電性連接方式可以降低共用電極的電阻，並且由於接觸開口的位置位在重疊區域內，可以降低接觸開口的面積對畫素陣列基板之開口率(aperture ratio)的影響。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明之第一實施例之一種畫素陣列基板的局部上視示意圖。圖2是圖1之畫素陣列基板沿A-A’線段的局部剖面示意圖。請同時參考圖1以及圖2，畫素陣列基板100包括一基板110、多條掃描線120、一第一絕緣層130、多條資料線140(圖中僅繪示出其中一條)、多條共用電極線150、多個畫素結構160、一第二絕緣層170以及一共用電極180。基板110的材質可以是玻璃、石英或是塑膠，基板110主要是用以承載上述的其他元件。前述的多條掃描線120配置於基板110上，而第一絕緣層130覆蓋這些掃描線120。多條資料線140配置於第一絕緣層 130上並且與這些掃描線120相交。

如圖1與圖2中所繪示，多條共用電極線150配置於第一絕緣層130上，且這些共用電極線150與資料線140交替配置。其中，共用電極線150與掃描線120相交而定義出多個重疊區域A1。也就是說，在本實施例中，共用電極線150的延伸方向會相交於掃描線120的延伸方向，並且實質上可以平行於資料線140的延伸方向。如此，共用電極線150與掃描線120彼此交錯處可以定義出這些重疊區域A1。

畫素陣列基板100中的多個畫素結構160排列成陣列，且各畫素結構160包括一主動元件161以及連接於主動元件161的一畫素電極162。主動元件161由對應的一條掃描線120驅動並連接於對應的一條資料線140。第二絕緣層170覆蓋資料線140、共用電極線150以及主動元件161，第二絕緣層170具有多個接觸開口W1，位於重疊區域A1上。共用電極180透過接觸開口W1電性連接於共用電極線150，且與畫素電極162的面積重疊。

請參考圖1，在接觸開口W1的位置設計中，由於接觸開口W1的位置是位在共用電極線150與掃描線120相交所定義出的重疊區域A1，接觸開口W1的位置可以避免對畫素陣列基板100的開口率造成影響，並且藉由將共用電極線150與共用電極180電性相接，可以降低共用電極180的電阻值，使畫素陣列基板100用於顯示器中能提供良好的顯示畫面。

請再參考圖2，詳細而言，本實施例的主動元件161包括了閘極G、通道層C、源極S以及汲極D。在本實施例中，閘極G、掃描線120、源極S、汲極D以及共用電極線150的材料可以是金屬，例如鋁(Al)、鎢(W)、鉬(Mo)、鉭(Ta)、鉻(Cr)等金屬或其合金。如圖2的剖面示意圖所繪示，閘極G與掃描線120是位在同一膜層中，源極S、汲極D、資料線140以及共用電極線150則是共同位在另一膜層中。位在同一膜層的閘極G與掃描線120可以在同一道光罩製程中製作，同樣地，位在同一模層的源極S、汲極D、資料線140以及共用電極線150也可以在同一道光罩製程中製作。前述的第一絕緣層130介在這兩個膜層之間，使兩個膜層構成之具導電性質的元件能電性隔離。在本實施例中，第一絕緣層130的材料可以是無機材料(例如氧化矽、氮化矽或氮氧化矽)、有機材料或是由包含多種絕緣材料之堆疊層製作而成。

承上所述，如圖2的剖面示意圖所繪示，在本實施例中，畫素電極162是位在第一絕緣層130與第二絕緣層170之間，並且畫素電極162直接的接觸汲極D。因此，本實施例之畫素結構160的製作方法可以是在製作源極S與汲汲D之後緊接著製作畫素電極162。如此，第二絕緣層170覆蓋畫素電極162、源極S、汲極D以及通道層C，並且也覆蓋資料線140以及共用電極線150。所以第二絕緣層170可以使配置在其上的共用電極180與前述的其他元件作電性隔離。第二絕緣層170的材料與第一絕緣層130相 似，故不再贅述。

在本實施例中，畫素電極162以及共用電極180的材料可以是透明導電材料，例如是銦錫氧化物、銦鋅氧化物或鋁鋅氧化物(aluminum zonc oxide,AZO)。透過接觸開口W1，位在不同膜層的共用電極180與共用電極線150可以電性連接在一起。如此一來，原本由透明導電材料所製作的共用電極180所產生電阻值過大的問題，可以透過接觸由金屬材料構成的共用電極線150來改善。並且，在圖2中，接觸開口W1、共用電極線150與掃描線120在厚度方向上是重疊的。如前述，由於各接觸開口W1的位置設計是在共用電極線150與掃描線120相交所定義出多個重疊區域A1中，使得共用電極180與共用電極線150兩者連接的接觸開口W1不會對畫素陣列基板100的開口率產生負面的影響，亦即不會造成開口率的下降。如此一來，當畫素陣列基板100用於顯示器中，能提供更良好的顯示畫面。

請再參考圖1，共用電極180位於畫素電極162遠離於基板110的一側且更具有多個狹縫182，其中這些狹縫182是對應於畫素電極162的面積中。也就是說，這些狹縫182的面積實質上重疊於畫素電極162的面積。在畫素電極162與共用電極180通入電壓之後，共用電極180以及畫素電極162之間所形成的電場可以用來驅動液晶分子(圖中未繪示)。換言之，本實施例是以邊緣電場切換型(fringe field switching,FFS)液晶顯示器的畫素陣列基板為 例進行說明。在本實施例中，狹縫182的圖案形狀為長條狀，但本發明並不以此為限。在其他實施例中，狹縫182的圖案形狀可以為折曲(zigzag)狀、波浪狀或是其他形狀。

進一步而言，本實施例的共用電極180更具有多個開口圖案181，且這些開口圖案181至少暴露出主動元件161。各個開口圖案181實質上是位於相鄰兩條共用電極線150之間，並且橫跨於其中一條資料線140。因此，開口圖案181甚至可以暴露出這些掃描線120在相鄰兩條共用電極線150間的部分區段。換言之，在本實施例中，開口圖案181除了暴露出主動元件161之外，也暴露出部分的掃描線120，所以共用電極180與掃描線120之間以及共用電極180與主動元件161之間的寄生電容(parasitic capacitance)可有效地被降低，進而改善信號延遲及驅動負載較大等問題。

另外，掃描線120的延伸方向可以定義為列方向而資料線140的延伸方向可以定義為欄方向。在本實施例中，同一條資料線140連接於兩相鄰欄之畫素結構160，且同一列中相鄰兩個畫素結構160連接於不同的掃描線120。因此，本實施例實質上是以半源極驅動(half source driving,HSD)架構的畫素陣列基板100為例進行說明。在半源極驅動的架構下，由於兩相鄰欄之畫素結構160是共用同一條資料線140，所以可以使畫素陣列基板100中的資料線140數量減半，具有節省成本的優點。

此外，在HSD架構下，相鄰兩列畫素結構160之間 設置有兩條掃描線120。緊鄰的這兩條掃描線120之間的區域原本就不用以顯示畫面，是故前述的接觸開口W1的位置可以至少一部份位在這兩條掃描線120之間。換言之，接觸開口W1的位置並不以圖1中所繪示為限。

因為掃描線120所在面積以及兩條緊鄰的掃描線120之間的面積都非用以進行顯示畫面的區域，將接觸開口W1設置於這些位置皆可以降低接觸開口W1對畫素陣列基板100的開口率的影響。

在本實施例中，緊鄰的這兩條掃描線120與其中一條共用電極線150相交而圍出至少其中一重疊區域A1。重疊區域A1的範圍可以定義為兩條掃描線120與共用電極線150所重疊的面積所構成的區域或是定義為緊鄰的兩條掃描線120與共用電極線150的邊界所圍出來的區域，並且接觸開口W1可以配置在這些重疊區域A1的任意位置中。

舉例而言，圖3是接觸開口位在兩條緊鄰的掃描線之間的局部上視示意圖。如圖3所繪示，接觸開口W2的位置可以是介在兩條緊鄰的掃描線120之間。圖3中所繪出的兩個接觸開口W2都是介在兩條緊鄰的掃描線120之間並且重疊於共用電極線150。當然，接觸開口W2的位置並不以此為限。

圖4是接觸開口的一部分位在兩條緊鄰的掃描線之間的局部上視示意圖。如圖4中所繪示，接觸開口W3的一部分是位在兩條緊鄰的掃描線120A與120B之間，而另一部分是重疊於掃描線120A。接觸開口W3的位置並不以此 為限，接觸開口W3也可以是一部分位在兩條緊鄰的掃描線120A與120B之間，而另一部分是重疊於掃描線120B。只要接觸開口W3是位在重疊區域A1內，且重疊於共用電極線150，則接觸開口W3的一部分可以是重疊於掃描線120A或是重疊於掃描線120B。雖然圖4中的兩個接觸開口W3都是有一部分重疊於掃描線120A，但本發明並不以此為限。舉例來說，可以是兩個接觸開口W3的其中一個的一部分重疊於120A，而另一個的一部分則重疊於120B，或是兩個接觸開口W3的一部分都是重疊於掃描線120B。

圖5是依照本發明之第二實施例之一種畫素陣列基板的局部上視示意圖。圖6是圖5之畫素陣列基板沿B-B’線段的局部剖面示意圖。請同時參考圖5以及圖6。畫素陣列基板200包括一基板210、多條掃描線220、一第一絕緣層230、多條資料線240(圖中僅繪示出其中一條)、多條共用電極線250、多個畫素結構260、一第二絕緣層270以及一共用電極280。前述的多條掃描線220配置於基板210上，而第一絕緣層230覆蓋這些掃描線220。多條資料線240配置於第一絕緣層230上並且與這些掃描線220相交。

多條共用電極線250配置於第一絕緣層230上，且這些共用電極線250與資料線240交替配置。其中，共用電極線250與掃描線220相交而定義出多個重疊區域A2。多個畫素結構260排列成陣列，且各畫素結構260包括一主 動元件261以及連接於主動元件261的一畫素電極262。主動元件261由對應的一條掃描線220驅動並連接於對應的一條資料線240。第二絕緣層270覆蓋資料線240、共用電極線250以及主動元件261，第二絕緣層270具有多個接觸開口W4，位於重疊區域A2上。共用電極280透過接觸開口W4電性連接於共用電極線250，且與畫素電極262的面積重疊。

承上所述，第二實施例與第一實施例實質上相似，兩者的差異主要在於各膜層的疊層順序。請參考圖6，在本實施例中，畫素陣列基板200更包括一第三絕緣層290，第三絕緣層290覆蓋共用電極280，且畫素電極262位於第三絕緣層290上方。多個貫穿開口W5位於第三絕緣層290與第二絕緣層270中，以使畫素電極262透過貫穿開口W5電性連接於主動元件261。由圖2以及圖6的剖面圖來比較，本實施例的畫素電極262是位在共用電極280的上方(亦即畫素電極262相較於共用電極280更遠離於基板210)，而第一實施例的畫素電極162則是位在共用電極180的下方(亦即共用電極180相較於畫素電極162更遠離於基板110)。因此，在本實施例中，畫素電極262具有多個狹縫262a，在畫素電極262與共用電極280通入對應的電壓之後，畫素電極262與共用電極280之間產生的電場可以用來驅動液晶分子(圖中未繪示)，此部分與第一實施例相同，故不再贅述。另外，在本實施例中，第三絕緣層290配置在共用電極280以及畫素電極262之間以將兩者 做電性隔離。

在此，與第一實施例相同的是，主動元件261包括了閘極G、通道層C、源極S以及汲極D。在本實施例中，閘極G與掃描線220是位在同一膜層中，源極S、汲極D、資料線240以及共用電極線250則是共同位在另一膜層中。為了使畫素電極262能電性連接汲極D，貫穿開口W5貫穿畫素電極262與汲極D之間的第二絕緣層270以及第三絕緣層290使兩者可以接觸。第三絕緣層290的材料可以是無機材料(例如氧化矽、氮化矽或氮氧化矽)、有機材料或是由包含絕緣材料及其他絕緣材料之堆疊層製作而成。

在第二實施例中，各元件的材料與功能與第一實施例相同，以畫素電極262、共用電極280與共用電極線250為例，畫素電極262以及共用電極280可以是透明導電材料，而共用電極線250可以是金屬。在本實施例中，利用位在重疊區域A2的接觸開口W4使共用電極280與共用電極線250做電性連接，可以達到使共用電極280的電阻降低的效果，其原理與第一實施例相似，故在此不再加以贅述。當然，接觸開口W4位在共用電極線250與掃描線220所相交的重疊區域A2內，同樣具有降低接觸開口W4對開口率影響的效果。

綜上所述，本發明的畫素陣列基板利用將接觸開口配置在共用電極線與掃描線相交所定義出多個重疊區域中，以降低接觸開口對畫素陣列基板的開口率的影響。畫素陣 列基板中，共用電極是透過這些接觸開口電性連接於共用電極線，由於共用電極線的材料可以是金屬材料，所以可以降低共用電極的電阻，避免影響顯示品質。此外，畫素陣列基板中各膜層的疊層配置具有多種設計，設計者可以將畫素電極配置於共用電極之上，或是將共用電極配置於畫素電極之上，故本發明的畫素陣列基板更具有良好的設計彈性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200‧‧‧畫素陣列基板

110、210‧‧‧基板

120、120A、120B、220‧‧‧掃描線

130、230‧‧‧第一絕緣層

140、240‧‧‧資料線

150、250‧‧‧共用電極線

160、260‧‧‧畫素結構

161、261‧‧‧主動元件

162、262‧‧‧畫素電極

170、270‧‧‧第二絕緣層

180、280‧‧‧共用電極

181、281‧‧‧開口圖案

182、262a‧‧‧狹縫

290‧‧‧第三絕緣層

W1、W2、W3、W4‧‧‧接觸開口

W5‧‧‧貫穿開口

A1、A2‧‧‧重疊區域

G‧‧‧閘極

C‧‧‧通道層

S‧‧‧源極

D‧‧‧汲極

圖1是依照本發明之第一實施例之一種畫素陣列基板的局部上視示意圖。

圖2是圖1之畫素陣列基板沿A-A’線段的局部剖面示意圖。

圖3是接觸開口位在兩條緊鄰的掃描線之間的局部上視示意圖。

圖4是接觸開口的一部分位在兩條緊鄰的掃描線之間的局部上視示意圖。

圖5是依照本發明之第二實施例之一種畫素陣列基板的局部上視示意圖。

圖6是圖5之畫素陣列基板沿B-B’線段的局部剖面示 意圖。

100‧‧‧畫素陣列基板

110‧‧‧基板

120‧‧‧掃描線

140‧‧‧資料線

150‧‧‧共用電極線

160‧‧‧畫素結構

161‧‧‧主動元件

162‧‧‧畫素電極

180‧‧‧共用電極

181‧‧‧開口圖案

182‧‧‧狹縫

W1‧‧‧接觸開口

A1‧‧‧重疊區域

Claims (14)

1. 一種畫素陣列基板，包括：一基板；多條掃描線，配置於該基板上；一第一絕緣層，覆蓋該些掃描線；多條資料線，配置於該第一絕緣層上並且與該些掃描線相交；多條共用電極線，配置於該第一絕緣層上，該些共用電極線與該些資料線交替配置，其中該些共用電極線與該些掃描線相交而定義出多個重疊區域；多個畫素結構，排列成陣列，各該畫素結構包括一主動元件以及連接於該主動元件的一畫素電極，該主動元件由對應的一條掃描線驅動並連接於對應的一條資料線；一第二絕緣層，覆蓋該些資料線、該些共用電極線以及該些主動元件，該第二絕緣層具有多個接觸開口，位於該些重疊區域上；以及一共用電極，透過該些接觸開口電性連接於該些共用電極線，且與該些畫素電極的面積重疊。
2. 如申請專利範圍第1項所述之畫素陣列基板，其中該共用電極具有多個多個狹縫，該些狹縫對應於該些畫素電極的面積中。
3. 如申請專利範圍第2項所述之畫素陣列基板，其中該些畫素電極位於該第一絕緣層與該第二絕緣層之間。
4. 如申請專利範圍第1項所述之畫素陣列基板，更 包括一第三絕緣層，覆蓋該共用電極，該些畫素電極位於該第三絕緣層上方，多個貫穿開口位於該第三絕緣層與該第二絕緣層中以使該些畫素電極透過該些貫穿開口電性連接於該些主動元件。
5. 如申請專利範圍第4項所述之畫素陣列基板，其中該些畫素電極具有多個狹縫。
6. 如申請專利範圍第1項所述之畫素陣列基板，其中該共用電極更具有多個開口圖案，且該些開口圖案至少暴露出該些主動元件。
7. 如申請專利範圍第6項所述之畫素陣列基板，其中各該開口圖案實質上位於相鄰兩條共用電極線之間而橫跨於其中一條資料線。
8. 如申請專利範圍第1項所述之畫素陣列基板，其中同一條資料線連接於兩相鄰欄之該些畫素結構。
9. 如申請專利範圍第1項所述之畫素陣列基板，其中同一列中相鄰兩個畫素結構連接於不同的掃描線。
10. 如申請專利範圍第1項所述之畫素陣列基板，其中相鄰兩列畫素結構之間設置有兩條掃描線。
11. 如申請專利範圍第10項所述之畫素陣列基板，其中該兩條掃描線與其中一條相交的共用電極線圍出該等重疊區域的至少其中之一。
12. 如申請專利範圍第11項所述之畫素陣列基板，其中至少其中一個接觸開口包括同時重疊於該兩條掃描線其中一條與該共用電極線交錯的一第一部分以及位於該兩 條掃描線之間的一第二部分。
13. 如申請專利範圍第10項所述之畫素陣列基板，其中該些接觸開口的位置在該兩條掃描線之間。
14. 如申請專利範圍第1項所述之畫素陣列基板，其中各該畫素電極與該共用電極包含一透明電極，而各該共用電極線包括一金屬線。