TW202102915A

TW202102915A - 畫素陣列基板

Info

Publication number: TW202102915A
Application number: TW108123502A
Authority: TW
Inventors: 紀佑旻; 蘇松宇; 吳仰恩
Original assignee: 友達光電股份有限公司
Priority date: 2019-07-03
Filing date: 2019-07-03
Publication date: 2021-01-16
Also published as: TWI700535B

Abstract

一種畫素陣列基板，包括基底、第一圖案化導電層、半導體圖案層、閘絕緣層、第二圖案化導電層、畫素電極層、介電層以及共用電極層。第一圖案化導電層包含第一導電圖案。第二圖案化導電層包含第一連接電極以及觸控導線。畫素電極層包含第一畫素電極。第一畫素電極與第一導電圖案部分重疊。第一畫素電極電性連接第一連接電極。共用電極層包含共用電極以及第一轉接電極及第二轉接電極。第一轉接電極電性連接第一導電圖案與第一汲極。第二轉接電極電性連接第一導電圖案與第一畫素電極。第二轉接電極接觸第一導電圖案與第一連接電極。

Description

畫素陣列基板

本發明是有關於一種畫素陣列基板，且特別是有關於一種包括藉由導電圖案及轉接電極以電性連接開關元件及畫素電極的畫素陣列基板。

隨著科技的進展，觸控裝置在市面上的出現率逐漸增加，且各種有關的技術也層出不窮。在一些電子裝置中，如：手機、平板電腦、智慧型手錶等，時常會將觸控裝置與顯示面板結合在一起，以獲得便於使用的觸控顯示裝置。一般而言，觸控顯示裝置可分為外掛式（out cell）、晶胞上式（on cell）及內嵌式（In-cell）。內嵌式觸控顯示裝置具有易薄型化的優勢，因此，近幾年逐漸成為觸控顯示裝置的主流。

內嵌式觸控顯示裝置包括具有畫素、資料線及掃描線的畫素陣列基板以及整合在畫素陣列基板中的觸控線路。為了將觸控線路整合在畫素陣列基板中，大多使用另一道工序製作觸控線路，造成畫素陣列基板的製程繁多。此外，觸控線路多設置於資料線上方，因此觸控線路與資料線之間的耦合電容大，影響觸控功能。

本發明提供一種畫素陣列基板，製造工序少且性能佳，並具有低製造成本的優點。

本發明的畫素陣列基板，包括基底、第一圖案化導電層、半導體圖案層、閘絕緣層、第二圖案化導電層、畫素電極層、介電層以及共用電極層。第一圖案化導電層設置於基底上，包含第一掃描線、第二掃描線、與第一掃描線連接之第一閘極、與第二掃描線連接之第二閘極及第一導電圖案。第一導電圖案分離於第一閘極、第二閘極、第一掃描線及第二掃描線。半導體圖案層設置於基底上，包含第一半導體圖案以及第二半導體圖案。第一半導體圖案與第一閘極部分重疊，且第二半導體圖案與第二閘極部分重疊。閘絕緣層設置於基底上且設置於第一半導體圖案與第一閘極之間及第二半導體圖案與第二閘極之間。第一接觸窗與第二接觸窗位於閘絕緣層中，且第一接觸窗與第二接觸窗分別重疊第一導電圖案的部分。第二圖案化導電層設置於閘絕緣層上，包含第一資料線以及第二資料線、第一源極以及第一汲極、第一連接電極以及觸控導線。第一源極與第一汲極電性連接於第一半導體圖案。第一源極電性連接於第一資料線，且第一閘極、第一半導體圖案、第一源極與第一汲極形成第一開關元件。第一連接電極部分重疊第一導電圖案。觸控導線分離於第一資料線、第一源極、第一汲極以及第二資料線。觸控導線橫跨第一導電圖案。畫素電極層設置於閘絕緣層上，包含第一畫素電極。第一畫素電極與第一導電圖案部分重疊。第一畫素電極電性連接第一連接電極。介電層設置於基底上，且覆蓋部分閘絕緣層、第一開關元件及畫素電極層。多個開口位於介電層中並重疊觸控導線。第一通孔與第二通孔位於介電層中，且第一通孔對應重疊第一接觸窗，第二通孔對應重疊第二接觸窗。共用電極層設置於介電層上，包含共用電極具有多個狹縫、多個共用導線連接共用電極以及第一轉接電極及第二轉接電極。第一轉接電極及第二轉接電極分離於共用電極及共用導線。第一轉接電極經由第一通孔及第一接觸窗以電性連接第一導電圖案與第一汲極。第二轉接電極經由第二通孔及第二接觸窗以電性連接第一導電圖案與第一畫素電極。第二轉接電極接觸第一導電圖案與第一連接電極。第一畫素電極透過第一汲極電性連接第一開關元件。

基於上述，本發明一實施例的畫素陣列基板可以將導電圖案整合至第一圖案化導電層並將轉接電極整合至共用電極層，因此能減少製造畫素陣列基板所須的光罩數量且不需額外的製程步驟即可完成畫素電極層與開關元件的電性連接。如此一來，可以達成製造工序少、性能佳以及具有低製造成本的優點。此外，由於可透過轉接電極與導電圖案而可以跨越觸控導線以將畫素電極電性連接至開關元件，因此觸控導線不須與資料線重疊，可降低觸控導線與資料線之間的耦合電容而提升畫素陣列基板的性能，還可以增加畫素電極以及走線的設置裕度。另外，還可以透過畫素電極與走線的設置而用於解決搖頭紋的問題，以提升畫素陣列基板的性能，此外，畫素陣列基板還可以將共用電極層應用為觸控電極，而能實現觸控功能及開口率俱佳的畫素陣列基板。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。

在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或 “直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。

應當理解，儘管術語“第一”、“第二”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

本文使用的“約”、“實質上”、“基本上”、或“近似”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1為本發明一實施例之畫素陣列基板的畫素電極層的上視示意圖，圖1為了方便說明及觀察，僅示意性地繪示部分構件。圖2為本發明一實施例之畫素陣列基板的上視示意圖，圖2為了方便說明及觀察，僅示意性地繪示部分構件。圖3為圖2沿剖面線A-A’的剖面示意圖。圖4為圖2沿剖面線B-B’的剖面示意圖。圖5為圖2沿剖面線C-C’的剖面示意圖。請參考圖1、圖2及圖3，在本實施例中，畫素陣列基板10包括基底100、第一圖案化導電層200、半導體圖案層300、閘絕緣層120、第二圖案化導電層400、畫素電極層500、介電層140以及共用電極層600。在本實施例中，畫素陣列基板10適用於半源極驅動（half source driving, HSD）技術。

在本實施例中，基底100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其它可適用的材料）或是其它可適用的材料。若使用導電材料或金屬時，則在基底100上覆蓋一層絕緣層（未繪示），以避免短路問題。

在本實施例中，第一圖案化導電層200設置於基底100上，且包含第一掃描線212、第二掃描線214、與第一掃描線212連接之第一閘極222、與第二掃描線214連接之第二閘極224及第一導電圖案232。在本實施例中，第一圖案化導電層200還包括第三掃描線216、第四掃描線218、與第三掃描線216連接之第三閘極226、與第四掃描線218連接之第四閘極228及第二導電圖案234。第一圖案化導電層200一般是使用金屬材料（純金屬或合金），但本發明不限於此。在其他實施例中，第一圖案化導電層200也可以使用其他導電材料。例如：金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是前述材料的堆疊層。

如圖1及圖2所示，第一導電圖案232及第二導電圖案234於結構上皆分離於第一閘極222、第二閘極224、第三閘極226、第四閘極228、第一掃描線212、第二掃描線214、第三掃描線216及第四掃描線218，但本發明不以此為限。詳細而言，在本實施例中，第一導電圖案232及第二導電圖案234可以分別靠近第一掃描線212及第四掃描線218設置，且第一導電圖案232及第二導電圖案234平行於第一掃描線212及第四掃描線218，但本發明不以此為限。

如圖1及圖3所示，閘絕緣層120設置於基底100上，在本實施例中，閘絕緣層120覆蓋部分基底100以及第一圖案化導電層200，但本發明不以此為限。

在本實施例中，半導體圖案層300設置於基底100上。在本實施例中，半導體圖案層300是形成於閘絕緣層120上，但本發明不以此為限。如圖1及圖3所示，半導體圖案層300包含第一半導體圖案310以及第二半導體圖案320。在本實施例中，半導體圖案層300更包含第三半導體圖案330以及第四半導體圖案340。在本實施例中，半導體圖案層300為單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或是其它合適的材料或上述材料之組合）或其它合適的材料或含有摻雜物（dopant）於上述材料中或上述材料之組合。

如圖1、圖2、圖3及圖4所示，第一半導體圖案310與第一閘極222部份重疊。第二半導體圖案320與第二閘極224部份重疊。此外，在本實施例中，第三半導體圖案330與第三閘極226部份重疊，且第四半導體圖案340與第四閘極228部份重疊，但本發明不以此為限。

如圖3及圖4所示，閘絕緣層120設置於第一半導體圖案310與第一閘極222之間以及第二半導體圖案320與第二閘極224之間。雖然未繪示於圖3及圖4的剖面圖中，本發明領域中具有通常知識者應當能理解，在本實施例中，閘絕緣層120還設置於第三半導體圖案330與第三閘極226之間及第四半導體圖案340與第四閘極228之間。

如圖1、圖2、圖3及圖4所示，第二圖案化導電層400設置於基底100上。具體而言，第二圖案化導電層400是形成於閘絕緣層120以及半導體圖案層300上，但本發明不以此為限。第二圖案化導電層400一般是使用金屬材料，但本發明不限於此。在其他實施例中，第二圖案化導電層400也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是前述材料的堆疊層。

在本實施例中，第二圖案化導電層400包含第一資料線412、第一源極422、第一汲極432、第二資料線414、第二源極424、第二汲極434以及觸控導線450。第二圖案化導電層400還包含第一連接電極442以及第二連接電極444。此外，在本實施例中，第二圖案化導電層400還包括第三源極426、第三汲極436、第四源極428以及第四汲極438。在本實施例中，由於觸控導線450、第一資料線412與第二資料線414皆屬於第二圖案化導電層400，因此，能減少製造畫素陣列基板10所需的光罩數量，而能降低成本。

如圖1、圖2、圖3及圖4所示，第一源極422與第一汲極432電性連接於第一半導體圖案310。第一源極422電性連接於第一資料線412。第一閘極222、第一半導體圖案310、第一源極422與第一汲極432形成第一開關元件T1。

在本實施例中，第二源極424與第二汲極434電性連接於第二半導體圖案320。第二源極424電性連接於第一資料線412。第二閘極224、第二半導體圖案320、第二源極424與第二汲極434形成第二開關元件T2。

第三源極426與第三汲極436電性連接於第三半導體圖案330。第三源極426電性連接於第二資料線414。第三閘極226、第三半導體圖案330、第三源極426與第三汲極436形成第三開關元件T3。

第四源極428以及第四汲極438電性連接於第四半導體圖案340。第四源極428電性連接於第二資料線414。第四閘極228、第四半導體圖案340、第四源極428與第四汲極438形成第四開關元件T4。在上述的設置下，第一開關元件T1與第二開關元件T2電性連接至第一資料線412，並分別電性連接至第一掃描線212及第二掃描線214。第三開關元件T3與第四開關元件T4電性連接至第二資料線414，並分別電性連接至第三掃描線216及第四掃描線218。如此一來，畫素陣列基板10所應用半源極驅動（HSD）架構的技術，可藉著增加掃描線的數目，進而減半源極配線的數目，以達到源極驅動器（source driver）的使用數量也可以減半之目的。因此，可大幅減少面板模組的成本。

雖然在本實施例中，第一開關元件T1、第二開關元件T2、第三開關元件T3以及第四開關元件T4是以底部閘極型薄膜電晶體為例來說明，但本發明不限於此。根據其他實施例，第一開關元件T1、第二開關元件T2、第三開關元件T3以及第四開關元件T4也可是以頂部閘極型薄膜電晶體。換句話說，在其他實施例中，半導體圖案層300位於第一圖案化導電層200與基底100之間。

在本實施例中，觸控導線450於結構上分離於第一資料線412、第一源極422、第一汲極432、第二資料線414、第二源極424、第二汲極434、第三源極426、第三汲極436、第四源極428以及第四汲極438。在上述的設置下，由於第一導電圖案232與觸控導線450分屬於不同膜層（例如第一圖案化導電層200以及第二圖案化導電層400），因此觸控導線450可以橫跨第一導電圖案232設置。藉此，可以增加第一圖案化導電層200以及第二圖案化導電層400中的走線裕度，進而簡化製程工藝。

請參考圖1、圖2、圖3及圖4，畫素電極層500設置於基底100上。具體而言，畫素電極層500是形成於閘絕緣層120以及第二圖案化導電層400上，但本發明不以此為限。畫素電極層500包含第一畫素電極510以及第二畫素電極520。在本實施例中，畫素電極層500更包含第三畫素電極530以及第四畫素電極540。在本實施例中，畫素電極層500的材質包括透明金屬氧化物導電材料或其它合適的材料，其例如是（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其它合適的材料或是前述材料的堆疊層。

在本實施例中，第一畫素電極510與第一導電圖案232部份重疊。此外，第四畫素電極540與第二導電圖案234部份重疊。如圖1、圖2、圖3及圖4所示，第一畫素電極510直接接觸並電性連接第一連接電極442，且第一畫素電極510與第一連接電極442部分重疊第一導電圖案232。第二畫素電極520直接接觸第二汲極434。然而，本發明不以此為限。

此外，雖然未繪示於圖中，本技術領域具有通常知識者應當能理解，第四畫素電極540直接接觸並電性連接第二連接電極444，且第四畫素電極540與第二連接電極444部分重疊第二導電圖案234。第三畫素電極530直接接觸第三汲極436。然而，本發明不以此為限。

在本實施例中，第一畫素電極510與第二畫素電極520之間存在間隙501。此外，第三畫素電極530與第四畫素電極540之間也存在間隙（未標示）。在本實施例中，觸控導線450與間隙501於垂直於基底100之方向N上重疊。也就是說，如圖5所示，觸控導線450於基底100上的正投影會位於第一畫素電極510及第二畫素電極520於基底100上的正投影之間。此外，觸控導線450也會位於第三畫素電極530與第四畫素電極540之間，但本發明不以此為限。

如圖1、圖2及圖5所示，觸控導線450於垂直於基底100之方向N上不重疊於第一畫素電極510、第二畫素電極520、第三畫素電極530以及第四畫素電極540。在本實施例中，觸控導線450位於第一資料線412及第二資料線414之間且第一畫素電極510及第二畫素電極520設置於觸控導線450的相對兩側。如圖1、圖2及圖5所示，第一畫素電極510例如位於觸控導線450遠離第一資料線412及第一開關元件T1的一側（例如：觸控導線450的左側，位於第二資料線414與觸控導線450之間），而第二畫素電極520例如位於觸控導線450鄰近第一資料線412及第二開關元件T2的一側（例如：觸控導線450的右側，位於第一資料線412與觸控導線450之間）。從另一角度而言，第一畫素電極510與第一開關元件T1（以及第一資料線412）分別位於觸控導線450的相對兩側，而第二畫素電極520與第二開關元件T2（以及第一資料線412）位於觸控導線450的同一側，但本發明不以此為限。

在上述的設置下，第二畫素電極520可以靠近第二開關元件T2，而能夠直接與第二汲極434電性連接，並藉此電性連接第二開關元件T2。如此一來，第二汲極434不會重疊觸控導線450。

請參考圖2、圖3、圖4及圖5，介電層140設置於基底100上。具體而言，介電層140覆蓋部份閘絕緣層120、第一開關元件T1、第二開關元件T2、畫素電極層500（例如包括：第一畫素電極510、第二畫素電極520、第三畫素電極530與第四畫素電極540）、第三開關元件T3及第四開關元件T4，但本發明不以此為限。在本實施例中，介電層140的材質包括無機絕緣材料，例如（但不限於）：氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。

在本實施例中，多個開口H位於介電層140中，且這些開口H重疊於觸控導線450。第一通孔V1、第二通孔V2、第三通孔V3與第四通孔V4位於介電層140中。

請參考圖1、圖2、圖3，在本實施例中，第一接觸窗O1與第二接觸窗O2位於閘絕緣層120中。第一接觸窗O1與第二接觸窗O2分別重疊第一導電圖案232的部分。舉例而言，第一接觸窗O1可以重疊第一導電圖案232的一端，而第二接觸窗O2可以重疊第一導電圖案232的相對另一端。在本實施例中，第三接觸窗O3與第四接觸窗O4還位於閘絕緣層120中。此外，第三接觸窗O3可以重疊第二導電圖案234的一端，而第四接觸窗O4可以重疊第二導電圖案234的相對另一端，但本發明不以此為限。

在本實施例中，由於觸控導線450可以橫跨第一導電圖案232，因此第一導電圖案232的相對兩端會分別位於觸控導線450的相對兩側。換句話說，第一導電圖案232是自第一開關元件T1往第一畫素電極510延伸，並且部分重疊於觸控導線450。在上述的設置下，第一導電圖案232與觸控導線450之間設置有閘絕緣層120，因此不會影響彼此的設置，而在走線設計上更具有裕度。

在本實施例中，第一通孔V1重疊第一接觸窗O1，且實質重疊於第一汲極432與第一導電圖案232。如此一來，第一通孔V1可以暴露第一導電圖案232的部分以及第一汲極432的部分。第二通孔V2重疊第二接觸窗O2，且實質重疊於第一連接電極442與第一導電圖案232。如此一來，第二通孔V2可以暴露第一導電圖案232的部分以及第一連接電極442的部分。換句話說，第一導電圖案232的兩端可以在觸控導線450的相對兩側被暴露出。

在本實施例中，如圖1及圖2所述，第三通孔V3重疊第三接觸窗O3，且實質重疊於第四汲極438與第二導電圖案234。第四通孔V4重疊第四接觸窗O4，且實質重疊於第二連接電極444與第二導電圖案234。本領域具有通常知識者應當能理解，第二導電圖案234的兩端也可以在觸控導線450的相對兩側被暴露出。

如圖2、圖3、圖4及圖5所示，共用電極層600設置於基板100上。具體而言，共用電極層600是形成於介電層140上，且包含共用電極620、多個共用導線640以及第一轉接電極661與第二轉接電極662。在本實施例中，共用電極層600還包括第三轉接電極663及第四轉接電極664。在本實施例中，共用電極層600的材質包括透明金屬氧化物導電材料或其它合適的材料，其例如是（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其它合適的材料或是前述材料的堆疊層。

在本實施例中，共用電極620重疊第一畫素電極510、第二畫素電極520、第三畫素電極530及第四畫素電極540。共用電極620具有多個狹縫622。狹縫622的形狀、尺寸及數量可以依照實際需求而進行調整。在本實施例中，共用導線640連接至共用電極620。

在本實施例中，共用導線640包括第一共用導線642以及第二共用導線644。如圖2所示，第二共用導線644的數量可以為多個，例如4個或更多個（圖2僅繪示4個，且僅標示2個），但本發明不以此為限。實際上，共用電極620、第一共用導線642與第二共用導線644的數量不以圖2所繪示者為限。

在本實施例中，第一共用導線642於垂直基底100的方向N上重疊觸控導線450，且第二共用導線644於垂直基底100的方向N上重疊第二共用導線644重疊該第一資料線412以及該第二資料線414的至少其中之一。詳細而言，如圖2所示，第二共用導線644可以同時重疊第一資料線412及第二資料線414，但本發明不以此為限。在一些實施例中，第二共用導線644也可以僅重疊第一資料線412或第二資料線414。此外，如圖2、圖3、圖4及圖5所示，觸控導線450於基底100的正投影位於第一共用導線642於基底100的正投影之內，且第一資料線412以及該第二資料線414於基底100的正投影位於第二共用導線644於基底100的正投影之內，但本發明不以此為限。在一些實施例中，觸控導線450於基底100的正投影也可以重疊並延伸出第一共用導線642於基底100的正投影之外，且第一資料線412以及該第二資料線414於基底100的正投影也可以重疊並延伸出第二共用導線644於基底100的正投影之外。

在本實施例中，共用電極620可以位於第一共用導線642與第二共用導線644之間，並連接至第一共用導線642與第二共用導線644，但本發明不以此為限。第一共用導線642可經由開口H以電性連接觸控導線450。藉此，共用電極620可以作為觸控電極。

在上述的設置下，第一共用導線642與第二共用導線644分別重疊於觸控導線450以及資料線（包括第一資料線412及第二資料線414），因此可以提升畫素陣列基板10的畫素開口率，進而具有良好的顯示品質。此外第二共用導線644與資料線（包括第一資料線412及第二資料線414）還可產生儲存電容，因而可以提升畫素陣列基板10的性能。

在本實施例中，第一轉接電極661、第二轉接電極662、第三轉接電極663及第四轉接電極664於結構上皆分離於共用電極620及共用導線640。

值得一提的是，由於第二圖案化導電層400以及畫素電極層500係設置在相同水平面上（例如形成於閘絕緣層120上），因此當整合觸控導線450至畫素陣列基板10上，且第一開關元件T1與第一畫素電極510分別位於觸控導線450的相對兩側時，會需要額外的製程工藝將第一畫素電極510搭接至第一汲極432。然而，在本實施例中，第一轉接電極661經由第一通孔V1及第一接觸窗O1以電性連接第一導電圖案232與第一汲極432。第二轉接電極662經由第二通孔V2及第二接觸窗O2以電性連接第一導電圖案232與第一畫素電極510。此外，如圖2及圖3所述，第二轉接電極662直接接觸第一導電圖案232與第一連接電極442。在上述的設置下，第一畫素電極510可以藉由第一連接電極442及第二轉接電極662電性連接至第一導電圖案232，再藉由第一轉接電極661電性連接至第一汲極432，以跨越觸控導線450而可以電性連接第一開關元件T1。如此一來，畫素陣列基板10可以藉由導電圖案與轉接電極，而使位於觸控導線450相對兩側的第一畫素電極510及第一開關元件T1彼此電性連接。因此，可以簡化畫素陣列基板10的製造工序、具有良好的性能，並具有低製造成本的優點。

另外，如圖2所示，第三畫素電極530可以直接電性連接第三汲極436以電性連接至鄰近的第三開關元件T3。在本實施例中，第三轉接電極663經由第三通孔V3及第三接觸窗O3以電性連接第二導電圖案234與第四汲極438。第四轉接電極664經由第四通孔V4及第四接觸窗O4以電性連接第二導電圖案234與第四畫素電極540。在上述的設置下，第四畫素電極540可以藉由第二連接電極444及第四轉接電極664電性連接至第二導電圖案234，再藉由第三轉接電極663電性連接至第四汲極438，以電性連接第四開關元件T4。如此一來，畫素陣列基板10可以藉由導電圖案與轉接電極，而使位於觸控導線450相對兩側的第四畫素電極540及第四開關元件T4彼此電性連接。

在上述的設置下，由於第一畫素電極510與第二畫素電極520可以電性連接至與第一資料線412電性連接的第一開關元件T1與第二開關元件T2，且第三畫素電極530與第四畫素電極540可以電性連接至與第二資料線414電性連接的第三開關元件T3與第四開關元件T4。基於上述，畫素陣列基板10更可適用於兩點反轉驅動方式（2-Dot Inversion driving method），並藉此改善液晶顯示裝置之搖頭紋的問題。

簡言之，本實施例的畫素陣列基板10可以將導電圖案整合至第一圖案化導電層200並將轉接電極整合至共用電極層600，因此能減少製造畫素陣列基板10所須的光罩數量且不需額外的製程步驟即可完成畫素電極層500與開關元件的電性連接。如此一來，可以簡化製程工序及工藝並降低製作成本。此外，由於可透過轉接電極與導電圖案而可以跨越觸控導線450以將第一畫素電極510電性連接至第一開關元件T1，因此觸控導線450不須與資料線重疊，可降低觸控導線450與資料線之間的耦合電容而提升畫素陣列基板10的性能，還可以增加畫素電極以及走線的設置裕度。另外，還可以透過前述畫素電極與走線的設置而用於解決搖頭紋的問題，以提升畫素陣列基板10的性能，此外，畫素陣列基板10還可以將共用電極層600應用為觸控電極，而能實現觸控功能及開口率俱佳的畫素陣列基板10。

此外，在本實施例中，第一接觸窗O1於基底100上的正投影還可以位於第一通孔V1於基底100上的正投影之內，且第二接觸窗O2於基底100上的正投影還可以位於第二通孔V2於基底100上的正投影之內。在上述的設置下，第一汲極432的部分位於第一通孔V1內，且第一連接電極442的部分位於第二通孔V2內。如此一來，當形成第一轉接電極661時，第一轉接電極661接觸第一汲極432的面積可以提升。此外，當形成第二轉接電極662時，第二轉接電極662接觸第一連接電極442的面積可以提升。因此，還可以提升畫素陣列基板10的性能並減少斷線的風險。

下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。

圖6為本發明另一實施例之畫素陣列基板的上視示意圖，圖6為了方便說明及觀察，僅示意性地繪示部分構件。請參考圖2及圖6，本實施例的畫素陣列基板10A與圖2的畫素陣列基板10相似，主要的差異在於：畫素陣列基板10A的第一開關元件T1與第三開關元件T3電性連接至第一資料線412，且第二開關元件T2與第四開關元件T4電性連接至第二資料線414。請參考圖3，第一源極422與第三源極426電性連接於第一資料線412，第二源極424與第四源極428電性連接於第二資料線414。

觸控導線450位於第一資料線412及第二資料線414之間且位於第一畫素電極510及第二畫素電極520之間。舉例而言，如圖6所示，第一資料線412例如位於第二畫素電極520之左側，第二資料線414位於第一畫素電極510之右側。在本實施例中，第一畫素電極510具體地位於觸控導線450與第二資料線414之間，而第二畫素電極520具體地位於觸控導線450與第一資料線412之間。從另一角度而言，第一開關元件T1與第一畫素電極510分別位於觸控導線450的相對兩側，且第二開關元件T2與第二畫素電極520分別位於觸控導線450的相對兩側。此外，在本實施例中，第三畫素電極530具體地位於觸控導線450與第二資料線414之間，而第四畫素電極540具體地位於觸控導線450與第一資料線412之間。從另一角度而言，第三開關元件T3與第三畫素電極530分別位於觸控導線450的相對兩側，且第四開關元件T4與第四畫素電極540分別位於觸控導線450的相對兩側。

在本實施例中，第一導電圖案232從第一汲極432朝向觸控導線450延伸，且第一導電圖案232從觸控導線450之第一側延伸過觸控導線450之另一側。第二導電圖案234從第二汲極434朝向觸控導線450延伸，且第二導電圖案234從觸控導線450之另一側延伸過觸控導線450之一側。換句話說，第一導電圖案232與第二導電圖案234部分重疊觸控導線450，且觸控導線450橫跨第一導電圖案232以及第二導電圖案234。

在本實施例中，第三導電圖案236從第三汲極436朝向觸控導線450延伸，且第三導電圖案236從觸控導線450之第一側延伸過觸控導線450之另一側。第四導電圖案238從第四汲極438朝向觸控導線450延伸，且第四導電圖案238從觸控導線450之另一側延伸過觸控導線450之一側。換句話說，第三導電圖案236與第四導電圖案238部分重疊觸控導線450，且觸控導線450橫跨第三導電圖案236以及第四導電圖案238。此外，觸控導線450還可以橫跨第一掃描線212、第二掃描線214、第三掃描線216及第四掃描線218，但本發明不以此為限。

如圖6所示，第一轉接電極661經由第一通孔V1以電性連接第一導電圖案232與第一汲極432，且第二轉接電極662經由第二通孔V2以電性連接第一導電圖案232與第一畫素電極510。藉此，第一開關元件T1的第一汲極432電性連接第一畫素電極510。第三轉接電極663經由第三通孔V3以電性連接第二導電圖案234與第二汲極434，且第四轉接電極664經由第四通孔V4以電性連接第二導電圖案234與第二畫素電極520。藉此，第二開關元件T2的第二汲極434電性連接第二畫素電極520。第五轉接電極665經由第五通孔V5以電性連接第三導電圖案236與第三汲極436，且第六轉接電極666經由第六通孔V6以電性連接第三導電圖案236與第三畫素電極530。藉此，第三開關元件T3的第三汲極436電性連接第三畫素電極530。第七轉接電極667經由第七通孔V7以電性連接第四導電圖案238與第四汲極438，且第八轉接電極668經由第八通孔V8以電性連接第四導電圖案238與第四畫素電極540。藉此，第四開關元件T4的第四汲極438電性連接第四畫素電極540。

在本實施例中，第二連接電極444部分重疊第二導電圖案234，且第四轉接電極664接觸第二導電圖案234與第二連接電極444。第三連接電極446部分重疊第三導電圖案236，且第六轉接電極666接觸第三導電圖案236與第三連接電極446。第四連接電極448部分重疊第四導電圖案238，且第八轉接電極668接觸第四導電圖案238與第四連接電極448。在上述的設置下，畫素電極能透過導電圖案及連接電極而跨越觸控導線450以電性連接至開關元件。

基於上述，畫素陣列基板10A適用於具有觸控功能的液晶顯示面板。此外，藉由第一導電圖案232、第二導電圖案234、第三導電圖案236、第四導電圖案238以及轉接電極661、662、663、664、665、666、667、668的設置，能減少製造畫素陣列基板10A所需的光罩數量，使畫素陣列基板10具有低製造成本的優點。

此外，由於第一畫素電極510與第三畫素電極530可以電性連接至與第一資料線412電性連接的第一開關元件T1與第三開關元件T3，且第二畫素電極520與第四畫素電極540可以電性連接至與第二資料線414電性連接的第二開關元件T2與第四開關元件T4。基於上述，畫素陣列基板10A的畫素設置可更具有彈性並適用於行反轉驅動方式（Column Inversion driving method），或其他驅動方式，還可獲致與上述實施例類似的技術功效。

圖7為本發明再一實施例之畫素陣列基板的上視示意圖，圖7為了方便說明及觀察，僅示意性地繪示部分構件。請參考圖2及圖7，本實施例的畫素陣列基板10B與圖3的畫素陣列基板10A相似，主要的差異在於：畫素陣列基板10B的第三畫素電極530相鄰第三開關元件T3設置，且第四畫素電極540相鄰第四開關元件T4設置。

在本實施例中，第三畫素電極530具體地位於觸控導線450與第一資料線412之間，而第四畫素電極540具體地位於觸控導線450與第二資料線414之間。在上述的設置下，第三畫素電極530可以直接電性連接第三汲極436，且第四畫素電極540可以直接電性連接第四汲極438。如此一來，第一畫素電極510與第三畫素電極530可以電性連接至與第一資料線412電性連接的第一開關元件T1與第三開關元件T3，且第二畫素電極520與第四畫素電極540可以電性連接至與第二資料線414電性連接的第二開關元件T2與第四開關元件T4。基於上述，畫素陣列基板10B可適用於點反轉驅動方式（Dot Inversion driving method），並藉此改善液晶顯示裝置之搖頭紋的問題，還可獲致與上述實施例類似的技術功效。

綜上所述，本發明一實施例的畫素陣列基板可以將導電圖案整合至第一圖案化導電層並將轉接電極整合至共用電極層，因此能減少製造畫素陣列基板所須的光罩數量且不需額外的製程步驟即可完成畫素電極層與開關元件的電性連接。如此一來，可以簡化製程工序並降低製作成本，達成製造工序少且性能佳的優點。此外，由於可透過轉接電極與導電圖案而可以跨越觸控導線以將畫素電極電性連接至開關元件，因此觸控導線不須與資料線重疊，可降低觸控導線與資料線之間的耦合電容而提升畫素陣列基板的性能，還可以增加畫素電極以及走線的設置裕度。另外，還可以透過畫素電極與走線的設置而用於解決搖頭紋的問題，以提升畫素陣列基板的性能，此外，畫素陣列基板還可以將共用電極層應用為觸控電極，而能實現觸控功能及開口率俱佳的畫素陣列基板。

此外，還可以透過提升轉接電極接觸連接電極的面積，而提升畫素陣列基板的性能並減少斷線的風險，增加畫素陣列基板的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、10A、10B:畫素陣列基板 100:基底 120:閘絕緣層 140:介電層 200:第一圖案化導電層 212:第一掃描線 214:第二掃描線 216:第三掃瞄線 218:第四掃描線 222:第一閘極 224:第二閘極 226:第三閘極 228:第四閘極 232:第一導電圖案 234:第二導電圖案 236:第三導電圖案 238:第四導電圖案 300:半導體圖案層 310:第一半導體圖案 320:第二半導體圖案 330:第三半導體圖案 340:第四半導體圖案 400:第二圖案化導電層 412:第一資料線 414:第二資料線 422:第一源極 424:第二源極 426:第三源極 428:第四源極 432:第一汲極 434:第二汲極 436:第三汲極 438:第四汲極 442:第一連接電極 444:第二連接電極 446:第三連接電極 448:第四連接電極 450:觸控導線 500:畫素電極層 501:間距 510:第一畫素電極 520:第二畫素電極 530:第三畫素電極 540:第四畫素電極 600:共用電極層 620:共用電極 622:狹縫 640:共用導線 642:第一共用導線 644:第二共用導線 661:第一轉接電極 662:第二轉接電極 663:第三轉接電極 664:第四轉接電極 665:第五轉接電極 666:第六轉接電極 667:第七轉接電極 668:第八轉接電極 A-A’、B-B’、C-C’:剖面線 H:開口 N:方向 O1:第一接觸窗 O2:第二接觸窗 O3:第三接觸窗 O4:第四接觸窗 T1:第一開關元件 T2:第二開關元件 T3:第三開關元件 T4:第四開關元件 V1:第一通孔 V2:第二通孔 V3:第三通孔 V4:第四通孔 V5:第五通孔 V6:第六通孔 V7:第七通孔 V8:第八通孔

圖1為本發明一實施例之畫素陣列基板的畫素電極層的上視示意圖。圖2為本發明一實施例之畫素陣列基板的上視示意圖。圖3為圖2沿剖面線A-A’的剖面示意圖。圖4為圖2沿剖面線B-B’的剖面示意圖。圖5為圖2沿剖面線C-C’的剖面示意圖。圖6為本發明另一實施例之畫素陣列基板的上視示意圖。圖7為本發明再一實施例之畫素陣列基板的上視示意圖。

10:畫素陣列基板

100:基底

200:第一圖案化導電層

212:第一掃描線

214:第二掃描線

216:第三掃瞄線

218:第四掃描線

222:第一閘極

224:第二閘極

226:第三閘極

228:第四閘極

232:第一導電圖案

234:第二導電圖案

300:半導體圖案層

310:第一半導體圖案

320:第二半導體圖案

330:第三半導體圖案

340:第四半導體圖案

400:第二圖案化導電層

412:第一資料線

414:第二資料線

422:第一源極

424:第二源極

426:第三源極

428:第四源極

432:第一汲極

434:第二汲極

436:第三汲極

438:第四汲極

442:第一連接電極

444:第二連接電極

450:觸控導線

500:畫素電極層

501:間距

510:第一畫素電極

520:第二畫素電極

530:第三畫素電極

540:第四畫素電極

600:共用電極層

620:共用電極

622:狹縫

640:共用導線

642:第一共用導線

644:第二共用導線

661:第一轉接電極

662:第二轉接電極

663:第三轉接電極

664:第四轉接電極

A-A’、B-B’、C-C’:剖面線

H:開口

N:方向

O1:第一接觸窗

O2:第二接觸窗

O3:第三接觸窗

O4:第四接觸窗

T1:第一開關元件

T2:第二開關元件

T3:第三開關元件

T4:第四開關元件

V1:第一通孔

V2:第二通孔

V3:第三通孔

V4:第四通孔

Claims

一種畫素陣列基板，包括：一基底；一第一圖案化導電層，設置於該基底上，且包含：一第一掃描線、一第二掃描線、與該第一掃描線連接之一第一閘極、與該第二掃描線連接之一第二閘極及一第一導電圖案，該第一導電圖案分離於該第一閘極、該第二閘極、該第一掃描線及該第二掃描線；一半導體圖案層，設置於該基底上，且包含：一第一半導體圖案，與該第一閘極部份重疊；以及一第二半導體圖案，與該第二閘極部份重疊；一閘絕緣層，設置於該基底上，且設置於該第一半導體圖案與該第一閘極之間及該第二半導體圖案與該第二閘極之間，其中一第一接觸窗與一第二接觸窗位於該閘絕緣層中，且該第一接觸窗與該第二接觸窗分別重疊該第一導電圖案的部分；一第二圖案化導電層，設置於該閘絕緣層上，其中該第二圖案化導電層包含：一第一資料線以及一第二資料線；一第一源極以及一第一汲極，其中該第一源極與該第一汲極電性連接於該第一半導體圖案，該第一源極電性連接於該第一資料線，且該第一閘極、該第一半導體圖案、該第一源極與該第一汲極形成一第一開關元件；一第一連接電極部分重疊該第一導電圖案；以及一觸控導線，分離於該第一資料線、該第一源極、該第一汲極以及該第二資料線，其中該觸控導線橫跨該第一導電圖案；一畫素電極層，設置於該閘絕緣層上，且包含：一第一畫素電極，與該第一導電圖案部份重疊，其中該第一畫素電極電性連接該第一連接電極；一介電層，設置於該基底上，且覆蓋部份該閘絕緣層、該第一開關元件及該畫素電極層，其中多個開口位於該介電層中並重疊該觸控導線，且一第一通孔與一第二通孔位於該介電層中，該第一通孔對應重疊該第一接觸窗，該第二通孔對應重疊該第二接觸窗；以及一共用電極層，設置於該介電層上，且包含：至少一共用電極，具有多個狹縫；多個共用導線連接至該至少一共用電極；以及一第一轉接電極及一第二轉接電極，分離於該至少一共用電極及該些共用導線，該第一轉接電極經由該第一通孔及該第一接觸窗以電性連接該第一導電圖案與該第一汲極，該第二轉接電極經由該第二通孔及該第二接觸窗以電性連接該第一導電圖案與該第一畫素電極，其中該第二轉接電極接觸該第一導電圖案與該第一連接電極，其中該第一畫素電極透過該第一汲極電性連接該第一開關元件。
如申請專利範圍第1項所述的畫素陣列基板，其中該些共用導線包括一第一共用導線以及一第二共用導線，該第一共用導線重疊該觸控導線，且該第一共用導線經由該些開口電性連接該觸控導線。
如申請專利範圍第2項所述的畫素陣列基板，其中該第二共用導線重疊該第一資料線以及該第二資料線的至少其中之一。
如申請專利範圍第1項所述的畫素陣列基板，其中該第二圖案化導電層更包含：一第二源極以及一第二汲極，其中該第二源極與該第二汲極電性連接於該第二半導體圖案，該第二源極電性連接於該第一資料線，且該第二閘極、該第二半導體圖案、該第二源極與該第二汲極形成一第二開關元件。
如申請專利範圍第4項所述的畫素陣列基板，其中該畫素電極層更包含：一第二畫素電極，電性連接該第二汲極，其中該第二畫素電極透過該第二汲極電性連接該第二開關元件，其中該第一畫素電極與該第二畫素電極分別位於該觸控導線的相對兩側，其中該第一畫素電極與該第一開關元件分別位於該觸控導線的相對兩側，且該第二畫素電極與該第二開關元件位於該觸控導線的同一側。
如申請專利範圍第1項所述的畫素陣列基板，其中該第二圖案化導電層更包含：一第二源極以及一第二汲極，其中該第二源極與該第二汲極電性連接於該第二半導體圖案，該第二源極電性連接於該第二資料線，且該第二閘極、該第二半導體圖案、該第二源極與該第二汲極形成一第二開關元件，其中該畫素電極層更包括：一第二畫素電極，電性連接該第二汲極，其中該第二畫素電極透過該第二汲極電性連接該第二開關元件。
如申請專利範圍6項所述的畫素陣列基板，其中該第一圖案化導電層更包含：一第二導電圖案，該第二導電圖案分離於該第一閘極、該第二閘極、該第一掃描線及該第二掃描線，其中一第三通孔與一第四通孔更位於該介電層中，該第三通孔與該第四通孔對應重疊該第二導電圖案的部分，其中該共用電極層更包含：一第三轉接電極及一第四轉接電極，分離於該至少一共用電極及該些共用導線，該第三轉接電極經由該第三通孔以電性連接該第二導電圖案與該第二汲極，該第四轉接電極經由該第四通孔以電性連接該第二導電圖案與該第二畫素電極。
如申請專利範圍7項所述的畫素陣列基板，其中該第二圖案化導電層更包含：一第二連接電極部分重疊該第二導電圖案，其中該第四轉接電極接觸該第二導電圖案與該第二連接電極。
如申請專利範圍8項所述的畫素陣列基板，其中該第一圖案化導電層更包含：一第三掃描線及與該第三掃描線連接之一第三閘極，其中該半導體圖案層更包含一第三半導體圖案，與該第三閘極部份重疊，其中該第二圖案化導電層更包含：一第三源極以及一第三汲極，其中該第三源極與該第三汲極電性連接於該第三半導體圖案，該第三源極電性連接於該第一資料線以及該第二資料線的至少其中之一，且該第三閘極、該第三半導體圖案、該第三源極與該第三汲極形成一第三開關元件，其中該畫素電極層更包含一第三畫素電極，電性連接該第三汲極，且該第三畫素電極透過該第三汲極電性連接該第三開關元件。
申請專利範圍8項所述的畫素陣列基板，其中該觸控導線橫跨該第一掃描線、該第二掃描線以及該第二導電圖案。