CN103458628A - 多层电路板及其制作方法 - Google Patents

Abstract

本发明提供一种多层电路板的制作方法，包括步骤：提供绝缘基底，其具有相对的第一表面和第二表面；在绝缘基底中形成贯穿第一表面和第二表面的通孔、仅暴露在第一表面的第一盲槽图形和仅暴露在第二表面的第二盲槽图形；在绝缘基底上沉积导电材料，以形成埋置在绝缘基底内的导电孔、与第一表面齐平的第一线路图形及与第二表面齐平的第二线路图形，第一线路图形具有组装区及压合区；在第一表面形成第一压合基板从而获得多层基板，第一压合基板包括第一导电线路层和第一胶片；以及去除与组装区对应的第一压合基板，以在多层基板中形成一个暴露在外的凹槽，组装区暴露在凹槽中。本发明还提供一种由以上方法制成的多层电路板。

Description

多层电路板及其制作方法

技术领域

本发明涉及电路板技术，尤其涉及一种具有凹槽的多层电路板及其制作方法。

背景技术

在信息、通讯及消费性电子产业中，电路板是所有电子产品不可或缺的基本构成要件。随着电子产品往小型化、高速化方向发展，电路板也从单面电路板往双面电路板、多层电路板方向发展。多层电路板，尤其是内埋电子元器件的多层电路板更是得到广泛的应用，请参见Takahashi, A.等人于1992年发表于IEEE Trans. on Components, Packaging, and Manufacturing Technology 的文献“High density multilayer printed circuit board for HITAC M~880”。

内埋电子元器件的多层电路板一般具有一个凹槽，以埋置电子元器件。然而，一方面，由于凹槽的存在缩小了线路设计的面积，使得内埋式电路板可能具有较大的厚度；另一方面，凹槽中组装电子元器件时易于出现组装不良的现象，如此则影响电路板的良率和品质。

发明内容

因此，有必要提供一种具有较好产品品质的具有凹槽的多层电路板及其制作方法。

以下将以实施例说明一种多层电路板及其制作方法。

一种多层电路板的制作方法，包括步骤：提供绝缘基底，所述绝缘基底具有相对的第一表面和第二表面；在绝缘基底中形成贯穿第一表面和第二表面的至少一个通孔，并形成仅暴露在第一表面的第一盲槽图形和仅暴露在第二表面的第二盲槽图形；通过镀覆技术在绝缘基底上沉积导电材料，以使导电材料填充在所述至少一个通孔中形成至少一个导电孔，填充在第一盲槽图形中形成第一线路图形，还填充在第二盲槽图形中形成第二线路图形，所述第一线路图形埋置在绝缘基底内且与第一表面齐平，所述第二线路图形埋置在绝缘基底内且与第二表面齐平，所述第一线路图形具有组装区及环绕连接组装区的压合区，所述第一线路图形通过所述至少一个导电孔与第二线路图形电连接；在绝缘基底的第一表面形成第一压合基板从而获得多层基板，所述第一压合基板包括第一导电线路层和第一胶片，所述第一胶片压合在第一导电线路层和第一表面之间，所述第一导电线路层与第一线路图形电连接；以及去除与组装区对应的第一压合基板，从而在多层基板中形成一个暴露在外的凹槽，所述组装区暴露在所述凹槽中。

优选的，在多层基板中形成一个暴露在外的凹槽之后，还包括在凹槽中安装电子元器件的步骤，所述电子元器件与第一线路图形的组装区电连接。

优选的，所述组装区包括多个焊盘，所述电子元器件具有与多个焊盘一一对应的多个连接端子，每个连接端子均通过一个焊球凸块与一个焊盘电连接。

一种多层电路板，其包括压合于一起的第一压合基板和线路基板。所述第一压合基板包括第一导电线路层和第一胶片。所述线路基板包括绝缘基底、第一线路图形、第二线路图形和至少一个导电孔。所述绝缘基底具有相对的第一表面和第二表面，所述第一胶片位于第一导电线路层和第一表面之间。所述第一线路图形、第二线路图形和至少一个导电孔均埋置在绝缘基底内。所述至少一个导电孔暴露在第一表面和第二表面，且与第一表面、第二表面均相齐平。所述第一线路图形仅暴露在第一表面且与第一表面齐平，所述第一线路图形包括组装区及环绕连接组装区的压合区。所述第二线路图形仅暴露在第二表面且与第二表面齐平，所述第二线路图形通过所述至少一个导电孔与第一线路图形电连接。所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽，所述凹槽与组装区相对应，所述组装区暴露在凹槽中。

一种多层电路板，其包括第一压合基板、线路基板和电子元器件。所述第一压合基板和线路基板压合于一起。所述第一压合基板包括第一导电线路层和第一胶片。所述线路基板包括绝缘基底、第一线路图形、第二线路图形和至少一个导电孔。所述绝缘基底具有相对的第一表面和第二表面，所述第一胶片位于第一导电线路层和第一表面之间。所述第一线路图形、第二线路图形和至少一个导电孔均埋置在绝缘基底内。所述至少一个导电孔暴露在第一表面和第二表面，且与第一表面、第二表面均相齐平。所述第一线路图形仅暴露在第一表面且与第一表面齐平，所述第一线路图形包括组装区及环绕连接组装区的压合区。所述第二线路图形仅暴露在第二表面且与第二表面齐平，所述第二线路图形通过所述至少一个导电孔与第一线路图形电连接。所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽，所述凹槽与组装区相对应，所述组装区暴露在凹槽中，所述电子元器件容置于所述凹槽中且安装于线路基板的组装区。

在本技术方案中，通过先在绝缘基板内形成盲槽图形再通过镀覆技术沉积导电材料的方法制成了具有内埋线路的线路基板，该线路基板作为具有凹槽的多层电路板的芯板至少具有以下优点：一方面，暴露在凹槽中的线路基板的焊盘相互之间被绝缘基板的材料隔开，在组装电子元器件时不会出现锡桥现象，保证了组装良率；另一方面，该线路基板可以方便地实现细线路的设计，还可以降低整个多层电路板的厚度，有利于实现电路板的轻薄化、短小化。

附图说明

图1为本技术方案第一实施例提供的双面覆铜基板的示意图。

图2为本技术方案第一实施例提供的绝缘基底的示意图。

图3为使用激光烧蚀图2的绝缘基底后的示意图。

图4为在图3的绝缘基底上沉积导电材料后的示意图。

图5为本技术方案第一实施例提供的线路基板的示意图。

图6为图5的俯视示意图。

图7为在图5的线路基板上设置保护胶片的示意图。

图8为在图7的线路基板的上下两侧分别压合胶片和铜箔后的示意图。

图9为在压合的胶片中形成盲导孔后的示意图。

图10为将压合的铜箔制成导电线路层后获得的四层基板的示意图。

图11为在图10的四层基板中形成一个凹槽的示意图。

图12为在图11的四层基板的凹槽中组装电子元器件后的示意图。

图13为在图10的四层基板的上下两侧分别压合胶片和铜箔后的示意图。

图14为在压合的胶片中形成盲导孔后的示意图。

图15为将压合的铜箔制成导电线路层后获得的六层基板的示意图。

图16为在六层基板中形成一个凹槽的示意图。

图17为在图16的六层基板两侧分别形成防焊层后获得的六层电路板的示意图。

图18为在图17的六层电路板的凹槽中组装电子元器件后的示意图。

主要元件符号说明

绝缘基底	100
		第一表面	111
第二表面	112
		双面覆铜基板	120
上侧铜箔	121
		下侧铜箔	122
通孔	130
		第一盲槽图形	131
第二盲槽图形	132
		导电材料	14
导电孔	101
		第一线路图形	11
第二线路图形	12
		线路基板	10
组装区	1101
		压合区	1102
焊盘	113
		线路	114
保护胶片	15
		第一压合基板	21、61
第二压合基板	22、62
		第一导电线路层	211
第一胶片	212
		第二导电线路层	221
第二胶片	222
		第一铜箔	210
第二铜箔	220
		第一盲导孔	102
第二盲导孔	103
		四层基板	10a
第一开口	213
		凹槽	31、71
第一防焊层	41、81
		第二防焊层	42、82
四层电路板	10b、10c
		电子元器件	50、90
连接端子	51、91
		焊球凸块	52、92
第三胶片	612
		第三铜箔	610
第四胶片	622
		第四铜箔	620
第三盲导孔	104
		第四盲导孔	105
导通孔	106
		第三导电线路层	611
第四导电线路层	621
		六层基板	10d
第二开口	613
		六层电路板	10e、10f

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合附图及多个实施例，对本技术方案提供的多层电路板及其制作方法作进一步的详细说明。

本技术方案第一实施例提供的多层电路板的制作方法，包括步骤：

第一步，请一并参阅图1和图2，提供绝缘基底100，所述绝缘基底100具有相对的第一表面111和第二表面112。

所述绝缘基底100可以是购买的绝缘片材，也可以通过蚀刻购买的覆铜基板而制成。在本实施例中，所述绝缘基底100通过如下步骤形成：首先，提供双面覆铜基板120，所述双面覆铜基板120包括所述绝缘基底100及贴合在绝缘基底100两侧的上侧铜箔121和下侧铜箔122；其次，以化学蚀刻液蚀刻双面覆铜基板120，从而去除上侧铜箔121和下侧铜箔122，即形成了所述绝缘基底100。所述绝缘基底100的厚度为40-80微米。

第二步，请参阅图3，使用激光烧蚀绝缘基底100，在绝缘基底100中形成贯穿第一表面111和第二表面112的至少一个通孔130，并形成仅暴露在第一表面111的第一盲槽图形131和仅暴露在第二表面112的第二盲槽图形132。所述第一盲槽图形131用于构成一个线路图形，其包括多个第一盲槽，所述多个第一盲槽具有基本相同的深度和不同的形状，其包括多个与线路形状对应的盲槽和多个与焊盘形状对应的盲槽。第二盲槽图形132也用于构成一个线路图形，其包括多个第二盲槽，所述多个第二盲槽具有基本相同的深度和不同的形状，也包括多个与线路形状对应的盲槽和多个与焊盘形状对应的盲槽。优选的，第一盲槽的深度等于第二盲槽的深度。一般而言，第一盲槽、第二盲槽的深度均为15-25微米。

第三步，请参阅图4，通过镀覆技术在绝缘基底100上沉积导电材料14，以使导电材料14沉积在至少一个通孔130中、第一盲槽图形131中及第二盲槽图形132中。所述导电材料14可以是铜，也可以是碳黑、镍、银、金等材料，还可以是以上材料的组合。例如，可以通过化学镀铜工艺或黑化工艺在绝缘基底表面沉积化学铜层或碳黑层，然后通过电镀铜工艺在化学铜层或碳黑层表面沉积电镀铜层，如此则可构成全是铜的导电材料14或者由碳黑与铜组成的导电材料14。

本领域技术人员可以理解，如果在沉积导电材料14之前未遮蔽第一表面111和第二表面112，则导电材料14还会沉积在第一表面111和第二表面112上。另外，为了确保在至少一个通孔130中、第一盲槽图形131中及第二盲槽图形132中沉积上足够的导电材料14，通常会稍延长镀覆时间，而使得沉积在至少一个通孔130中、第一盲槽图形131中及第二盲槽图形132中的导电材料14凸出于第一表面111和第二表面112。

请参阅图5，沉积导电材料14后还需经过磨刷或者蚀刻的步骤去除凸出于第一表面111和第二表面112的导电材料14。也就是说，沉积在第一表面111和第二表面112的导电材料14将被去除，同时使得沉积在至少一个通孔130中的导电材料14分别与第一表面111和第二表面112相齐平、第一盲槽图形131中的导电材料14与第一表面111齐平、第二盲槽图形132中的导电材料14与第二表面112齐平。从而，导电材料14填充在所述至少一个通孔130中形成至少一个导电孔101，填充在第一盲槽图形131中形成第一线路图形11，填充在第二盲槽图形132中形成第二线路图形12。所述第一线路图形11埋置在绝缘基底100内且与第一表面111相齐平，所述第二线路图形12埋置在绝缘基底100内且与第二表面112相齐平。所述第一线路图形11和第二线路图形12均包括多条导电线路和多个焊盘，所述第一线路图形11中的导电线路和焊盘均与第一表面111齐平，所述第二线路图形12中的导电线路和焊盘均与第二表面112齐平。如此，紧密结合的绝缘基底100、第一线路图形11和第二线路图形12即可构成具有内埋线路图形的线路基板10。

当然，本领域技术人员可以理解，如果在沉积导电材料14之前遮蔽了第一表面111和第二表面112，而在镀覆时严格控制镀覆条件和镀覆时间，以使得沉积在至少一个通孔130中的导电材料14恰好分别与第一表面111和第二表面112相齐平、第一盲槽图形131中的导电材料14与第一表面111齐平、第二盲槽图形132中的导电材料14与第二表面112齐平，则后续不需要通过磨刷或者蚀刻的步骤去除凸出于第一表面111和第二表面112的导电材料14，即可获得线路基板10。

在本实施方式中，定义所述第一线路图形11包括组装区1101和环绕连接在组装区1101周围的压合区1102，如图6所示。本实施例中组装区1101为长方形，其至少具有多个焊盘113，所述压合区1102环绕所述组装区1101，其至少具有多条线路114。本领域技术人员可以理解，第一线路图形11中的焊盘与线路的数量和形状依据电路板的电路设计而定，一般具有较多的焊盘和线路，在本实施例的图5和图6中，仅示意性绘出压合区1102的一条线路114，示意性绘出组装区1101的两个焊盘113。

第四步，请参阅图7，在所述第一线路图形11的组装区1101设置保护胶片15，以保护组装区1101中的焊盘113。所述保护胶片15可以是离型胶片。保护胶片15的横截面积可以等于或者略小于组装区1101的横截面积，仅需充分覆盖组装区1101中的线路和焊盘113即可。本实施例中，保护胶片15的横截面积略小于组装区1101的横截面积。

第五步，请参阅图8至图10，在线路基板10的第一表面111一侧压合形成第一压合基板21，在第二表面112一侧压合形成第二压合基板22，并使得第一压合基板21与第一线路图形11电导通，第二压合基板22与第二线路图形12电导通。

在本实施方式中，第一压合基板21为单层基板，其包括第一导电线路层211和第一胶片212，第二压合基板22也为单层基板，其包括第二导电线路层221和第二胶片222。具体地，压合第一压合基板21和第二压合基板22可以通过如下工艺实现：首先提供第一胶片212、第一铜箔210、第二胶片222及第二铜箔220；将第一胶片212放置在第一表面111上且覆盖保护胶片15，将第一铜箔210放置在第一胶片212上侧，且还将第二胶片222设置在第二表面112，将第二铜箔220放置在第二胶片222下侧，即，将第一铜箔210、第一胶片212、线路基板10、第二胶片222及第二铜箔220依次堆叠；然后将堆叠的第一铜箔210、第一胶片212、线路基板10、第二胶片222及第二铜箔220放入压合机，一次压合所述第一铜箔210、第一胶片212、线路基板10、第二胶片222及第二铜箔220，形成一个四层压合板，如图8所示。其次通过激光钻孔技术在四层压合板中形成至少一个第一盲孔和至少一个第二盲孔，所述至少一个第一盲孔仅贯穿第一压合基板21的第一铜箔210和第一胶片212，所述至少一个第二盲孔仅贯穿第二压合基板22的第二铜箔220和第二胶片222；然后通过化学镀铜工艺和电镀铜工艺在所述至少一个第一盲孔和至少一个第二盲孔内沉积铜层，从而将所述至少一个第一盲孔制成第一盲导孔102，将第二盲孔制成第二盲导孔103，如图9所示。再次，通过图像转移工艺和化学蚀刻工艺选择性地蚀刻第一铜箔210和第二铜箔220，从而将第一铜箔210制成第一导电线路层211，将第二铜箔220制成第二导电线路层221，第一导电线路层211通过至少一个第一盲导孔102与第一线路图形11电导通，第二导电线路层221通过至少一个第二盲导孔103和第二线路图形12电导通，如此即可获得如图10所示的四层基板10a。所述第一导电线路层211和第二导电线路层221中均具有多条导电线路和多个焊盘，具体的电路设计可依需求而定。

优选的，在选择性蚀刻第一铜箔210时，蚀刻去除与组装区1101的边界对应的部分第一铜箔210，在第一导电线路层211中形成与组装区1101的边界对应的第一开口213。

第六步，请参阅图11，去除与组装区1101对应的部分第一压合基板21，从而在四层基板10a中形成一个仅贯穿第一压合基板21的且与组装区1101相对应的凹槽31，并去除贴合在组装区1101表面的保护胶片15。

具体地，可以通过如下步骤形成凹槽31：首先使用激光沿着组装区1101的边界切割第一压合基板21，即切割第一导电线路层211及第一胶片212。切割之后，组装区1101上方的该部分第一压合基板21即与其他区域的第一压合基板21相互分离，也就是说，组装区1101上方的第一压合基板21即与压合区1102上方的第一压合基板21相互分离。如此，剥离该部分与组装区1101对应的第一压合基板21即可形成凹槽31。在本实施例中，由于第一导电线路层211中的第一开口213的存在，直接以激光从第一开口213中沿组装区1101的边界切割第一胶片212，然后直接剥离组装区1101上方的该部分第一胶片212即可去除与组装区1101对应的该部分第一压合基板21，从而形成凹槽31。本领域技术人员可以理解，当保护胶片15与第一胶片212之间的粘合力较好而与组装区1101表面的粘合力较差时，即当保护胶片15与第一胶片212之间的粘合力优于保护胶片15与组装区1101表面之间的粘合力时，在剥离第一胶片212时即可同时自组装区1101表面剥离保护胶片15；当保护胶片15与第一胶片212之间的粘合力较差而与组装区1101表面的粘合力较好时，即当保护胶片15与第一胶片212之间的粘合力差于保护胶片15与组装区1101表面之间的粘合力时，可以在剥离第一胶片212之后再从组装区1101表面剥离保护胶片15。此时，在剥离第一胶片212之后，保护胶片15暴露在凹槽31中，可以比较容易地从组装区1101表面剥离保护胶片15，暴露出组装区1101的焊盘113。

所述凹槽31具有与组装区1101对应的形状及位置，在本实施例中，凹槽31的形状如图6所示的组装区1101的形状及位置相对应，即，凹槽31为位于四层基板10a中部的长方形盲槽。

在形成凹槽31之前或者在形成凹槽31之后，还可以在第一导电线路层211表面设置第一防焊层41，在第二导电线路层221表面设置第二防焊层42，从而保护第一导电线路层211和第二导电线路层221中的线路和焊盘。如此，即可获得具有凹槽31的四层电路板10b。

第七步，请参阅图12，在凹槽31中安装电子元器件50，所述电子元器件50与第一线路图形11的组装区1101电连接。具体地，首先提供所述电子元器件50，其可以为主动元件或被动元件，例如芯片。所述电子元器件50的表面具有多个连接端子51，所述多个连接端子51与组装区1101中的多个焊盘113一一对应。其次，在每个连接端子51表面设置焊球凸块52，且将电子元器件50放置于凹槽31中，使得每个焊盘113均与与其对应的连接端子51表面的焊球凸块52相接触。再次，通过回焊使得每个焊球凸块52熔融并固化后电连接一个连接端子51和一个焊盘113。如此，即可实现电子元器件50与第一线路图形11的电连接，获得构装了电子元器件50的四层电路板10c。

优选的，还可以在所述电子元器件50与凹槽31之间填充封装粘合材料，以更好固定电子元器件50。

根据第一实施例的以上步骤制得的四层电路板10c如图12所示，其包括第一防焊层41、第一压合基板21、线路基板10、第二压合基板22、第二防焊层42及电子元器件50。所述第一压合基板21、线路基板10和第二压合基板22依次压合。所述第一压合基板21包括第一导电线路层211和第一胶片212。第一防焊层41设置于第一压合基板21表面，且覆盖第一导电线路层211。所述第二压合基板22包括第二导电线路层221和第二胶片222。第二防焊层42设置于第二压合基板22表面，且覆盖第二导电线路层221表面。所述线路基板10包括绝缘基底100和内埋在绝缘基底100中的第一线路图形11、第二线路图形12和至少一个导电孔101。其中，第一线路图形11仅暴露在第一表面111且与第一表面111齐平，第二线路图形12仅暴露在第二表面112且与第二表面112齐平。导电孔101暴露在第一表面111、第二表面112，且与第一表面111、第二表面112均齐平，用于电连接第一线路图形11和第二线路图形12。第一导电线路层211、第一线路图形11、第二线路图形12及第二导电线路层221通过导电孔101、第一盲导孔102及第二盲导孔103电导通。所述四层电路板10c具有贯穿第一压合基板21和第一防焊层41的凹槽31，凹槽31为一个暴露在外部的盲槽。第一线路图形11的组装区1101暴露在凹槽31中。电子元器件50设置于凹槽31中，安装于组装区1101的多个焊盘113上且暴露在外。电子元器件50具有多个连接端子51，其通过多个焊球凸块52与第一线路图形11实现电连接。

由于第一线路图形11是埋置在绝缘基底100内的，各焊盘113之间被绝缘基底100的材料隔开，因此在凹槽31内组装电子元器件50时，各焊球凸块52之间不会出现锡桥（solder bridge）的现象，保证了电子元器件50组装的良率。

另外，由于第一线路图形11是通过蚀刻后镀覆形成，可以方便地实现细线路的设计；而由于第一线路图形11埋置在绝缘基底100内，相较于先前技术而言，可以降低整个四层电路板10c的厚度，实现电路板的轻薄化、短小化。

本领域技术人员可以理解，第一实施例的制作多层电路板的方法中的步骤并非均为必要技术特征。例如，在第三步中，可以仅在线路基板10上侧压合第一压合基板21，而不同时在线路基板10下侧压合第二压合基板22，如此，经过后续步骤之后，可以制成具有一个凹槽的三层电路板。同样，第一实施例制得的四层电路板10c中的元件也并非均为必要技术特征，例如，第一防焊层41和第二防焊层42。另外，第一导电线路层211、第一线路图形11、第二线路图形12及第二导电线路层221并不限于通过导电孔101、第一盲导孔102及第二盲导孔103实现电导通，也可以不形成第一盲导孔102和第二盲导孔103，而形成至少一个贯穿四层电路板10c的导通孔，以实现各层电导通。

当然，本领域技术人员可以理解，除了制作具有一个凹槽的三层电路板或者四层电路板之外，本技术方案可以制作具有任意数量凹槽的任意层数的多层电路板。例如，在第六步中也可以形成一个以上的凹槽，例如两个或三个凹槽，如此即可制成具有两个以上凹槽的多层电路板。再例如，在图10所示的四层基板10a两侧继续加成胶片和铜箔，即可制成四层以上的多层电路板。以下，以制作具有一个凹槽的六层电路板为例进行说明。

本技术方案第二实施例提供的多层电路板的制作方法，包括步骤：

第一步，请参阅图7，提供第一实施例中第四步获得的设置了保护胶片15之后的线路基板10。

第二步，请参阅图8至图10及图13至图15，在绝缘基底100的第一表面111一侧压合形成第一压合基板61，在第二表面112一侧压合形成第二压合基板62，并使得第一压合基板61与第一线路图形11电导通，第二压合基板62与第二线路图形12电导通。

在本实施方式中，第一压合基板61为多层基板，其包括第一胶片212、第一导电线路层211、第三胶片612及第三导电线路层611，第二压合基板62也为多层基板，其包括第二胶片222、第二导电线路层221、第四胶片622及第四导电线路层621。具体地，形成第一压合基板61和第二压合基板62可以通过如下工艺实现：首先，请参阅图8至图10，通过第一实施例中第五步中的具体步骤，在线路基板10的第一表面111一侧压合形成第一胶片212和第一导电线路层211，在线路基板10的第二表面112一侧压合形成第二胶片222和第二导电线路层221，第一导电线路层211通过至少一个第一盲导孔102与第一线路图形11电导通，第二导电线路层221通过至少一个第二盲导孔103和第二线路图形12电导通，如此即可获得如图10所示的四层基板10a。其次，请参阅图13，提供第三胶片612、第三铜箔610、第四胶片622及第四铜箔620；将第三胶片612放置在第一导电线路层211上方，将第三铜箔610放置在第三胶片612上，且还将第四胶片622设置在第二导电线路层221下方，将第四铜箔620放置在第四胶片622下侧，即将第三铜箔610、第三胶片612、四层基板10a、第四胶片622及第四铜箔620依次堆叠；然后将堆叠的第三铜箔610、第三胶片612、四层基板10a、第四胶片622及第四铜箔620放入压合机，一次压合所述第三铜箔610、第三胶片612、四层基板10a、第四胶片622及第四铜箔620，形成一个六层压合板，如图13所示。再次，通过钻孔技术在六层压合板中形成至少一个第三盲孔、至少一个第四盲孔和至少一个通孔，所述至少一个第三盲孔仅贯穿第三铜箔610和第三胶片612，所述至少一个第四盲孔仅贯穿第四铜箔620和第四胶片622，所述至少一个通孔贯穿第三铜箔610、第三胶片612、四层基板10a、第四胶片622及第四铜箔620；然后通过化学镀铜工艺和电镀铜工艺在所述至少一个第三盲孔内、至少一个第四盲孔内及至少一个通孔内沉积铜层，从而将所述至少一个第三盲孔制成第三盲导孔104，将第四盲孔制成第四盲导孔105，将至少一个通孔制成导通孔106，如图14所示。最后，通过图像转移工艺和化学蚀刻工艺选择性地蚀刻第三铜箔610和第四铜箔620，从而将第三铜箔610制成第三导电线路层611，将第四铜箔620制成第四导电线路层621，第三导电线路层611通过至少一个第三盲导孔104与第一导电线路层211电导通，第四导电线路层621通过至少一个第四盲导孔105和第二导电线路层221电导通，至少一个导通孔106可以电导通第三导电线路层611、第一导电线路层211、第一线路图形11、第二线路图形12、第二导电线路层221及第四导电线路层621，如此即可获得如图15所示的六层基板10d。所述第三导电线路层611和第四导电线路层621中均具有多条导电线路和多个焊盘，具体的电路设计可依需求而定。

优选的，在选择性蚀刻第三铜箔610时，蚀刻去除与组装区1101的边界对应的部分第三铜箔610，在第三导电线路层611中形成与组装区1101的边界对应的第二开口613，所述第二开口613和第一开口213相互对应。

第三步，请参阅图16，去除与组装区1101对应的部分第一压合基板61，从而在六层基板10d中形成一个仅贯穿第一压合基板61的且与组装区1101相对应的凹槽71，并去除贴合在组装区1101表面的保护胶片15。

具体地，可以通过如下步骤形成凹槽71：首先使用激光沿着组装区1101的边界切割第一压合基板61，即切割第三导电线路层611、第三胶片612、第一导电线路层211及第一胶片212。切割之后，组装区1101上方的该部分第一压合基板61即与其他区域的第一压合基板61相互分离，也就是说，组装区1101上方的第一压合基板61即与压合区1102上方的第一压合基板61相互分离。如此，剥离组装区1101上方的该部分第一压合基板61即可形成凹槽71。在本实施例中，由于第三导电线路层611中第二开口613及第一导电线路层211中第一开口213的存在，且由于第二开口613和第一开口213均与组装区1101的边界对应，因此直接以激光从第二开口613中切割第三胶片612和第一胶片212后，即可将该部分位于组装区1101上方的第一压合基板61从线路基板10表面剥离。

本领域技术人员可以理解，当保护胶片15与第一胶片212之间的粘合力较好而与组装区1101表面的粘合力较差时，即当保护胶片15与第一胶片212之间的粘合力优于保护胶片15与组装区1101表面之间的粘合力时，在剥离第一胶片212时即可同时自组装区1101表面剥离保护胶片15；当保护胶片15与第一胶片212之间的粘合力较差而与组装区1101表面的粘合力较好时，即当保护胶片15与第一胶片212之间的粘合力差于保护胶片15与组装区1101表面之间的粘合力时，可以在剥离第一胶片212之后再从组装区1101表面剥离保护胶片15。此时，在剥离第一胶片212之后，保护胶片15暴露在凹槽71中，可以比较容易地从组装区1101表面剥离保护胶片15，暴露出组装区1101的焊盘113。

在剥离该部分与组装区1101对应的第一压合基板61并剥离保护胶片15后，即可形成凹槽71。凹槽71为一个与组装区1101的形状及位置相对应的、暴露在外的盲槽。组装区1101暴露在凹槽71中，即焊盘113也暴露在外。在本实施例中，凹槽71为一个与图6中所示的组装区1101形状、位置对应的长方形盲槽。

请参阅图17，在形成凹槽71之后，还在第三导电线路层611表面设置第一防焊层81，在第四导电线路层621表面设置第二防焊层82，从而保护第三导电线路层611和第四导电线路层621中的线路和焊盘。如此，即可获得具有凹槽71的六层电路板10e。

本领域技术人员可以理解，第一防焊层81和第二防焊层82也可以在形成凹槽71之前形成。此时，第一防焊层81可以仅在与压合区1102对应的第三导电线路层611的表面形成；或者，第一防焊层81也可以在整个第三导电线路层611的表面形成，仅需在剥离与组装区1101对应的第一压合基板61时，同时去除与组装区1101对应的该部分第一防焊层81即可。

第四步，请参阅图18，在凹槽71中安装电子元器件90，所述电子元器件90与第一线路图形11的组装区1101电连接。具体地，首先提供所述电子元器件90，电子元器件90可以为主动元件或被动元件，例如电容、电阻、芯片等。所述电子元器件90的表面具有多个连接端子91，所述多个连接端子91与组装区1101中的多个焊盘113一一对应。其次，在每个连接端子91表面设置焊球凸块92，且将电子元器件90放置于凹槽81中，使得每个焊盘113均与与其对应的连接端子91表面的焊球凸块92相接触。再次，通过回焊使得每个焊球凸块92熔融并固化后电连接一个连接端子91和一个焊盘113。如此，即可实现电子元器件90与第一线路图形11的电连接，获得构装了电子元器件90的六层电路板10f。

优选的，还可以在所述电子元器件90与六层电路板10e之间填充封装粘合材料。

根据第二实施例的以上步骤制得的六层电路板10f如图18所示，其包括第一防焊层81、第一压合基板61、线路基板10、第二压合基板62、第二防焊层82及电子元器件90。所述第一压合基板61、线路基板10和第二压合基板62依次压合于一起。所述第一压合基板61包括依次贴合的第三导电线路层611、第三胶片612、第一导电线路层211和第一胶片212。所述第一防焊层81设置于第三导电线路层611表面。所述第二压合基板62包括依次贴合的第四导电线路层621、第四胶片622、第二导电线路层221和第二胶片222。所述第二防焊层82设置于第四导电线路层621表面。所述线路基板10如前所述，包括绝缘基底100和内埋在绝缘基底100中的第一线路图形11、第二线路图形12和至少一个导电孔101。第三导电线路层611、第一导电线路层211、第一线路图形11、第二线路图形12、第二导电线路层221及第四导电线路层621通过导电孔101、第一盲导孔102、第二盲导孔103、第三盲导孔104、第四盲导孔105、导通孔106相互电导通。所述六层电路板10f具有贯穿第一压合基板61的凹槽71，凹槽71为一个暴露在外部的盲槽。即，第一防焊层81暴露出所述凹槽71。所述第一线路图形11的组装区1101暴露在凹槽71中。电子元器件90设置于凹槽71中，安装于组装区1101的多个焊盘113上且暴露在外。电子元器件90具有多个连接端子91，其通过多个焊球凸块92与第一线路图形11的多个焊盘113实现电连接。

由于第一线路图形11是埋置在绝缘基底100内的，各焊盘113之间被绝缘基底100的材料隔开，因此在凹槽71内组装电子元器件90时，各焊球凸块92之间不会出现锡桥（solder bridge）的现象，保证了电子元器件90组装的良率。另外，由于第一线路图形11是通过蚀刻后镀覆形成，可以方便地实现细线路的设计；而由于第一线路图形11埋置在绝缘基底100内，相较于先前技术而言，可以降低整个六层电路板10f的厚度，实现电路板的轻薄化、短小化。

本领域技术人员可以理解，使用本技术方案的以上步骤的变形可以制作具有其他数量的凹槽的其他层数的多层电路板。例如，通过在图15的六层基板10d的上侧或者两侧继续压合胶片和铜箔，可以制成具有更多层数的多层电路板。也就是说，本技术方案制作出的多层电路板中的第一压合基板的层数不限，还可以包括三层及以上的导电线路层。当然，多层电路板中凹槽的数量也不限，可以为两个、三个或更多，可以依需要在多层电路板内安装的电子元器件的数量而进行开设。

在本技术方案的制作多层电路板的过程中，通过先在绝缘基板内形成盲槽图形再通过镀覆技术沉积导电材料的方法制成了具有内埋线路的线路基板，该线路基板作为具有凹槽的多层电路板的芯板至少具有以下优点：一方面，暴露在凹槽中的线路基板的焊盘相互之间被绝缘基板的材料隔开，在组装电子元器件时不会出现锡桥现象，保证了组装良率；另一方面，该线路基板可以方便地实现细线路的设计，还可以降低整个多层电路板的厚度，有利于实现电路板的轻薄化、短小化。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (15)

1.一种多层电路板的制作方法，包括步骤：

提供绝缘基底，所述绝缘基底具有相对的第一表面和第二表面；

在绝缘基底中形成贯穿第一表面和第二表面的至少一个通孔，并形成仅暴露在第一表面的第一盲槽图形和仅暴露在第二表面的第二盲槽图形；

通过镀覆技术在绝缘基底上沉积导电材料，以使导电材料填充在所述至少一个通孔中形成至少一个导电孔，填充在第一盲槽图形中形成第一线路图形，还填充在第二盲槽图形中形成第二线路图形，所述第一线路图形埋置在绝缘基底内且与第一表面齐平，所述第二线路图形埋置在绝缘基底内且与第二表面齐平，所述第一线路图形具有组装区及环绕连接组装区的压合区，所述第一线路图形通过所述至少一个导电孔与第二线路图形电连接；

在绝缘基底的第一表面形成第一压合基板从而获得多层基板，所述第一压合基板包括第一导电线路层和第一胶片，所述第一胶片压合在第一导电线路层和第一表面之间，所述第一导电线路层与第一线路图形电连接；以及

去除与组装区对应的第一压合基板，从而在多层基板中形成一个暴露在外的凹槽，所述组装区暴露在所述凹槽中。

2.如权利要求1所述的多层电路板的制作方法，其特征在于，在多层基板中形成一个暴露在外的凹槽之后，还包括在凹槽中安装电子元器件的步骤，所述电子元器件与第一线路图形的组装区电连接。

3.如权利要求2所述的多层电路板的制作方法，其特征在于，通过镀覆技术在绝缘基底上沉积导电材料之后，还通过磨刷或者蚀刻的步骤去除凸出于第一表面和第二表面的导电材料，以使填充在所述至少一个通孔中的导电材料与第一表面、第二表面均齐平，使得填充在第一盲槽图形中的导电材料与第一表面齐平，使得填充在第二盲槽图形中的导电材料与第二表面齐平。

4.如权利要求2所述的多层电路板的制作方法，其特征在于，在形成第一线路图形和第二线路图形之后，在绝缘基底的第一表面形成第一压合基板之前，所述多层电路板的制作方法还包括在组装区表面设置保护胶片的步骤；在去除与组装区对应的该部分第一压合基板的同时或者之后，所述多层电路板的制作方法还去除所述保护胶片的步骤。

5.如权利要求2所述的多层电路板的制作方法，其特征在于，在绝缘基底的第一表面形成第一压合基板包括步骤：

提供第一铜箔和所述第一胶片；

依次堆叠所述第一铜箔、第一胶片和绝缘基底，并一次压合所述第一铜箔、第一胶片和绝缘基底；

通过钻孔及镀覆技术在第一胶片中形成至少一个第一盲导孔以电连接第一铜箔和第一线路图形；以及

通过图像转移工艺和化学蚀刻工艺选择性蚀刻第一铜箔从而将第一铜箔制成所述第一导电线路层。

6.如权利要求2所述的多层电路板的制作方法，其特征在于，所述第一压合基板包括依次贴合的第三导电线路层、第三胶片、第一导电线路层和第一胶片，所述第三胶片压合在第三导电线路层和第一导电线路层之间，所述第一胶片压合在第一导电线路层和第一表面之间，在绝缘基底的第一表面形成第一压合基板包括步骤：

提供第一铜箔和所述第一胶片；

依次堆叠所述第一铜箔、第一胶片和绝缘基底，并一次压合所述第一铜箔、第一胶片和绝缘基底；

通过钻孔及镀覆技术在第一胶片中形成至少一个第一盲导孔以电连接第一铜箔和第一线路图形；

通过图像转移工艺和化学蚀刻工艺选择性蚀刻第一铜箔从而将第一铜箔制成所述第一导电线路层；

提供第三铜箔和所述第三胶片；

将第三胶片压合于第三铜箔和第一导电线路层之间；

通过钻孔及镀覆技术在第三胶片中形成至少一个第三盲导孔以电连接第铜三铜箔和第一导电线路层；以及

通过图像转移工艺和化学蚀刻工艺选择性蚀刻第三铜箔从而将第三铜箔制成所述第三导电线路层。

7.如权利要求2所述的多层电路板的制作方法，其特征在于，在绝缘基底的第一表面形成第一压合基板的同时，还在绝缘基底的第二表面形成第二压合基板，所述第二压合基板包括第二导电线路层和第二胶片，所述第二胶片压合在第二导电线路层和第二表面之间，所述第二导电线路层和第二线路图形电连接。

8.如权利要求2所述的多层电路板的制作方法，其特征在于，在形成凹槽之前或者之后，还在第一压合基板表面形成防焊层。

9.一种多层电路板，其包括压合于一起的第一压合基板和线路基板，所述第一压合基板包括第一导电线路层和第一胶片，所述线路基板包括绝缘基底、第一线路图形、第二线路图形和至少一个导电孔，所述绝缘基底具有相对的第一表面和第二表面，所述第一胶片位于第一导电线路层和第一表面之间，所述第一线路图形、第二线路图形和至少一个导电孔均埋置在绝缘基底内，所述至少一个导电孔暴露在第一表面和第二表面，且与第一表面、第二表面均相齐平，所述第一线路图形仅暴露在第一表面且与第一表面齐平，所述第一线路图形包括组装区及环绕连接组装区的压合区，所述第二线路图形仅暴露在第二表面且与第二表面齐平，所述第二线路图形通过所述至少一个导电孔与第一线路图形电连接，所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽，所述凹槽与组装区相对应，所述组装区暴露在凹槽中。

10.一种多层电路板，其包括第一压合基板、线路基板和电子元器件，所述第一压合基板和线路基板压合于一起，所述第一压合基板包括第一导电线路层和第一胶片，所述线路基板包括绝缘基底、第一线路图形、第二线路图形和至少一个导电孔，所述绝缘基底具有相对的第一表面和第二表面，所述第一胶片位于第一导电线路层和第一表面之间，所述第一线路图形、第二线路图形和至少一个导电孔均埋置在绝缘基底内，所述至少一个导电孔暴露在第一表面和第二表面，且与第一表面、第二表面均相齐平，所述第一线路图形仅暴露在第一表面且与第一表面齐平，所述第一线路图形包括组装区及环绕连接组装区的压合区，所述第二线路图形仅暴露在第二表面且与第二表面齐平，所述第二线路图形通过所述至少一个导电孔与第一线路图形电连接，所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽，所述凹槽与组装区相对应，所述组装区暴露在凹槽中，所述电子元器件容置于所述凹槽中且安装于线路基板的组装区。

11.如权利要求9或10所述的多层电路板，其特征在于，所述多层电路板还包括第二压合基板，所述第二压合基板包括第二导电线路层和第二胶片，所述第二胶片压合在第二导电线路层和第二表面之间，所述第二导电线路层和第二线路图形电连接。

12.如权利要求11所述的多层电路板，其特征在于，所述多层电路板还包括第一防焊层和第二防焊层，所述第一防焊层设置在第一导电线路层表面且暴露出所述凹槽，所述第二防焊层设置在第二导电线路层表面。

13.如权利要求11所述的多层电路板，其特征在于，所述第一导电线路层通过至少一个第一盲导孔与第一线路图形电连接，所述第二导电线路层通过至少一个第二盲导孔与第二线路图形电连接，所述第一压合基板还包括第三导电线路层和第三胶片，所述第三胶片压合在第三导电线路层和第一导电线路层之间，所述第三导电线路层通过至少一个第三盲导孔与第一导电线路层电连接，所述第二压合基板还包括第四导电线路层和第四胶片，所述第四胶片压合在第四导电线路层和第二导电线路层之间，所述第四导电线路层通过至少一个第四盲导孔与第二导电线路层电连接。

14.如权利要求13所述的多层电路板，其特征在于，所述多层电路板还包括第一防焊层和第二防焊层，所述第一防焊层设置在第三导电线路层表面且暴露出所述凹槽，所述第二防焊层设置在第四导电线路层表面。

15.如权利要求10所述的多层电路板，其特征在于，所述组装区包括多个焊盘，所述电子元器件具有与多个焊盘一一对应的多个连接端子，每个连接端子均通过一个焊球凸块与一个焊盘电连接。

Images