[go: up one dir, main page]

CN103889168A - 承载电路板、承载电路板的制作方法及封装结构 - Google Patents

承载电路板、承载电路板的制作方法及封装结构 Download PDF

Info

Publication number
CN103889168A
CN103889168A CN201210559728.9A CN201210559728A CN103889168A CN 103889168 A CN103889168 A CN 103889168A CN 201210559728 A CN201210559728 A CN 201210559728A CN 103889168 A CN103889168 A CN 103889168A
Authority
CN
China
Prior art keywords
substrate
conducting wire
sandwich layer
circuit substrate
electric contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210559728.9A
Other languages
English (en)
Inventor
胡文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210559728.9A priority Critical patent/CN103889168A/zh
Priority to TW101150353A priority patent/TWI465171B/zh
Publication of CN103889168A publication Critical patent/CN103889168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种承载电路板，其包括芯层电路基板、绝缘基板、介电胶片、第一外层导电线路层及第二外层导电线路层，所述绝缘基板内具有与芯层电路基板相对应的开孔，第一开孔的横截面积大于芯层电路基板的横截面积，所述芯层电路基板收容于所述开孔内，所述介电胶片连接于芯层电路基板及绝缘基板的一侧表面，并形成于开孔内，以填充绝缘基板与芯层电路基板之间的空隙，所述第一外层导电线路层形成于绝缘基板远离介电胶片的表面，所述第二外层导电线路层形成于介电胶片的表面，承载电路板具有收容槽，所述芯层电路基板的第一电性接触垫从所述收容槽露出。本发明还提供所述承载电路板的制作方法及一种包括所述承载电路板的封装结构。

Description

承载电路板、承载电路板的制作方法及封装结构
技术领域
本发明涉及电路板制作领域，尤其涉及一种承载电路板、承载电路板的制作方法及封装结构。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。常见的电路板的外层导电线路的焊盘暴露在电路板的同一侧，且暴露于同一侧的焊盘处于同一平面上。当芯片构装于暴露在外的焊盘上时，焊盘均位于芯片的下方，从而增加了具有芯片的电路板的高度，扩大了具有芯片的电路板的体积。
发明内容
因此，有必要提供一种承载电路板、承载电路板的制作方法及封装结构，可以得到具有收容槽的电路板，以使得采用所述电路板形成封装结构时，至少部分芯片收容于所述收容槽中，从而减少封装结构的厚度，缩小封装结构的体积。
一种承载电路板的制作方法，包括步骤：提供芯层电路基板，所述芯层电路基板包括玻璃基底、多个第一电性接触垫及可剥离保护层，所述玻璃基板内设置有多个金属导电柱，所述第一电性接触垫与对应的金属导电柱相互电连接，所述可剥离保护层形成于第一电性接触垫表面；提供支撑板、绝缘基板及介电胶片，所述绝缘基板内形成有与芯层电路基板形状对应的开孔，所述开孔的横截面积大于芯层电路基板的横截面积；将芯层电路基板及绝缘基板设置于支撑板的一侧，使得所述可剥离保护层与支撑板相接触，所述芯层电路基板收容于所述开孔内，所述介电胶片位于芯层电路基板及绝缘基板远离支撑板的一侧，形成堆叠结构；压合所述堆叠结构，使得部分介电胶片填充至开孔内以连接芯层电路基板及绝缘基板，所述介电胶片、芯层电路基板及绝缘基板共同构成电路基板；分离所述支撑板与电路基板；在所述绝缘基板远离所述介电胶片的表面形成多个第二电性接触垫，在所述介电胶片远离所述绝缘基板的表面形成第二外层导电线路层；以及去除所述可剥离保护层，形成一收容槽，所述第一电性接触垫从所述收容槽底部露出，得到承载电路板。
一种承载电路板，其包括芯层电路基板、绝缘基板、介电胶片、第一外层导电线路层及第二外层导电线路层，所述芯层电路基板包括玻璃基底及多个第一电性接触垫，所述玻璃基板内设置有多个金属导电柱，所述第一电性接触垫与对应的金属导电柱一端相互电连接，所述绝缘基板内具有与芯层电路基板相对应的开孔，第一开孔的横截面积大于芯层电路基板的横截面积，所述芯层电路基板收容于所述开孔内，所述介电胶片连接于芯层电路基板及绝缘基板的一侧表面，并形成于开孔内，以填充绝缘基板与芯层电路基板之间的空隙，所述第一外层导电线路层形成于绝缘基板远离介电胶片的表面，所述第二外层导电线路层形成于介电胶片的表面，承载电路板具有收容槽，所述芯层电路基板的第一电性接触垫从所述收容槽露出。
一种封装结构，其包括第一芯片及所述的承载电路板，所述第一芯片通过第一焊球与收容槽内的第一电性接触垫相互连接。
与现有技术相比，本技术方案提供的电路板及其制作方法，先提供一个具有第一导电线路图形的芯层电路基板及一个形成有开孔的绝缘基板，然后采用介电胶片将芯层电路基板及绝缘基板相互连接，而后再制作形成外层导电线路层。由于芯层电路基板内的导电线路与外层的导电线路分开制作，可以使得芯层电路基板的导电线路采用细线路，而外层的导电线路可以采用相对较粗的线路，不仅实现了细线路电路板的功能，而且避免了在无需形成细线路区域仍需要技术复杂且制程昂贵的细线路制作技术来形成导电线路的可能，减少了电路板的制作工艺，降低了电路板的制成成本。另外，在制作过程中，采用的绝缘基板的厚度大于芯层电路基板的厚度，当芯层电路基板收容于绝缘基板的开孔后，形成一个收容槽。所述的电路承载板在进行封装时，可以使得封装于其上的芯片部分或者全部收容于所述收容槽内，从而可以减小封装后的封装结构的尺寸。
进一步地，现有技术中采用塑胶作为芯层电路基板的基底由于芯层电路基板，而芯片通常采用硅制成。由于塑胶的热膨胀系数与硅的热膨胀系数相差较大，在将芯片封装时，易于造成由于涨缩不一致而导致的质量问题。本技术方案中，芯层电路基板采用玻璃基底，玻璃的热膨胀系数与硅相差较小，从而可以提高形成的封装结构的品质。
附图说明
图1为本技术方案提供的芯层电路基板的剖面示意图。
图2至8为本技术方案提供的芯层电路基板制作过程的示意图。
图9及图10为本技术方案提供的绝缘基板的剖面示意图。
图11为本技术方案提供的支撑板的剖面示意图。
图12为本技术方案提供的介电胶片的剖面示意图。
图13为堆叠所述芯层电路基板、绝缘基板、支撑板及介电胶片形成堆叠结构后的剖面示意图。
图14为压合所述堆叠结构得到两个电路基板后的剖面示意图。
图15为将两个电路基板与支撑板分离后的剖面示意图。
图16为在电路基板中型通孔及盲孔后的剖面示意图。
图17为在电路基板的相对两表面形成第一外层导电线路层和第二外层导电线路层后的剖面示意图。
图18为图17的电路基板去除可剥离保护层后的剖面示意图。
图19为本技术方案提供的承载电路板的剖面示意图。
图20为本技术方案提供的封装结构的剖面示意图。
主要元件符号说明
芯层电路基板 10
玻璃基板 11
第一导电线路层 12
可剥离保护层 13
第一绝缘层 14
第一电性接触垫 15
第一通孔 111
金属导电柱 112
第一表面 113
第二表面 114
阻挡图形 115
第一盲孔 1111
导电孔 141
第一电性接触垫 121
支撑板 20
本体 20a
第一绝缘基板 31
第一开孔 33
第二绝缘基板 32
第二开孔 34
离型膜 201
第一介电胶片 41
第二介电胶片 42
电路基板 103
第二通孔 311
第二盲孔 312
导电通孔 313
导电盲孔 314
第一外层导电线路层 410
第二外层导电线路层 420
第二电性接触垫 411
第三电性接触垫 421
堆叠结构 101
收容槽 102
第一防焊层 430
第一开口 431
第二防焊层 440
第二开口 441
第一保护层 123
第二保护层 450
第三保护层 460
封装结构 200
第一芯片 50
第四电性接触垫 51
连接基板 60
绝缘基底 61
第一导电图形 62
第二导电图形 63
第五电性接触垫 621
第六电性接触垫 631
第三防焊层 64
第四防焊层 65
第二芯片 70
键合导线 71
封装胶体 72
第一焊球 81
第二焊球 82
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案以具体实施例对本技术方案提供的电路板、电路板制作方法及封装结构进行详细说明。
本技术方案提供的电路板的制作方法包括如下步骤：
第一步，请参阅图1，提供两个芯层电路基板10。
所述芯层电路基板10包括玻璃基板11、第一导电线路层12、第一绝缘层14、多个第一电性接触垫15及可剥离保护层13。
玻璃基板11具有相对的第一表面113和第二表面114。所述玻璃基板11的厚度为100微米至500微米。所述第一导电线路层12形成于玻璃基板11的第一表面113。所述玻璃基板11内形成有贯穿玻璃基板11的多个第一通孔111，每个第一通孔111内形成有填充对应第一通孔111的金属导电柱112。每个金属导电柱112的一端与第一导电线路层12相互电连接。每个金属导电柱112的另一端与玻璃基板11的第二表面114平齐。相邻的金属导电柱112之间的间距可以为100微米至200微米之间。
所述第一绝缘层14形成于玻璃基板11的第一表面113一侧，并覆盖所述第一导电线路层12。所述第一电性接触垫15形成于第一绝缘层14远离玻璃基板11的一侧表面。所述第一绝缘层14内形成有多个导电孔141，第一导电线路层12及第一电性接触垫15通过所述导电孔141相互电导通。相邻的第一电性接触垫15之间的间距为50微米至100微米。
所述可剥离保护层13覆盖所述第一电性接触垫15，以防止所述第一电性接触垫15在后续的制作步骤中被损坏。所述可剥离保护层13可以为聚丙烯薄膜、聚乙烯薄膜或者聚对苯二甲酸乙二醇酯等高分子薄膜。优选地，本实施方式中，所述可剥离保护层13为聚对苯二甲酸乙二醇酯薄膜。所述可剥离保护层13也可以为其他业界常用的可剥离膜或者可剥离胶。
请一并参阅图1至图8，所述芯层电路基板10的可以采用如下方法制作：
首先,提供玻璃基板11,并在玻璃基板11内形成多个与第一通孔111一一对应的多个第一盲孔1111。
本步骤可以采用如下方法实现：先在玻璃基板11的第一表面113印刷形成光阻层，然后经过曝光及显影形成阻挡图形115。再采用喷沙、超声波钻孔或者湿蚀刻的方式，在未被阻挡图形115遮蔽的玻璃基板11的第一表面113一侧形成多个第一盲孔1111。所述多个第一盲孔1111的孔径小于50微米。
然后，在所述多个第一盲孔1111内形成金属导电柱112。
本步骤具体为，先采用溅镀或者蒸镀的方式，在第一盲孔1111的内壁及第一表面113形成沉积铜层，再采用电镀的方式，在第一盲孔1111内形成金属导电柱112，并在第一表面113形成一导电层。之后，采用化学机械平坦化的方式，将第一表面113的第一导电层去除。
接着，在玻璃基板11的第一表面113形成第一导电线路层12。所述第一导电线路层12可以采用化学镀然后电镀的方式形成。第一导电线路层12与金属导电柱112相互电连接。
接着，在第一导电线路层12表面形成第一绝缘层14。第一绝缘层14的材料可以为聚酰亚胺。在第一绝缘层14内，形成有多个开口，使得部分第一导电线路层12从开口露出。所述开口的宽度小于或者等于10微米。
接着，从第二表面114一侧对玻璃基板11进行薄化处理，使得每个金属导电柱112的另一端从玻璃基板11的第二表面114一侧露出。
本步骤可以采用打磨的方式，在厚度方向上将部分的玻璃基板11去除。
接着，在第一绝缘层14远离第一导电线路层12一侧形成多个第一电性接触垫15。
所述第一电性接触垫15的形成包括：先在第一绝缘层14的开口处形成沉积金属层，所述沉积金属层可以采用化学沉积的方式形成。所述沉积金属层可以为钛、铜或者镍。然后，在沉积金属层上形成焊球或者导电膏，从而得到多个第一电性接触垫15。
最后，在多个第一电性接触垫15一侧形成可剥离保护层13。
第二步，请一并参阅图9至图12，提供第一绝缘基板31、第二绝缘基板32、支撑板20、第一介电胶片41和第二介电胶片42。
第一绝缘基板31和第二绝缘基板32采用绝缘材料制作，其可以为硬性材料，也可以为软性材料制成。
第一绝缘基板31内形成有在厚度方向上贯穿第一绝缘基板31的第一开孔33。第一开孔33与芯层电路基板10相对应。第一开孔33的形状与芯层电路基板10的形状相同，第一开孔33的横截面积大于芯层电路基板10的横截面积。
第二绝缘基板32内形成有在厚度方向上贯穿第二绝缘基板32的第二开孔34。第二开孔34与芯层电路基板10相对应。第二开孔34的形状与芯层电路基板10的形状相同，第二开孔34的横截面积大于芯层电路基板10的横截面积。
优选地，第一绝缘基板31和第二绝缘基板32的厚度与芯层电路基板10的厚度相等。
支撑板20包括本体20a及形成于本体20a相对两表面的离型膜201。所述离型膜201可以为聚丙烯薄膜、聚乙烯薄膜以及聚对苯二甲酸乙二醇酯等高分子薄膜，优选为聚对苯二甲酸乙二醇酯薄膜，本实施例中即采用聚对苯二甲酸乙二醇酯薄膜作为所述离型膜201。所述离型膜201也可以为其他业界常用的离型纸。
第一介电胶片41和第二介电胶片42可以为本技术领域常见的半固化胶片。
第三步，请参阅图13，将两个芯层电路基板10分别设置于支撑板20的相对两侧，芯层电路基板10的可剥离保护层13的一侧表面贴于支撑板20表面，并将第一绝缘基板31和第二绝缘基板32分别设置于支撑板20的相对两侧，并使得一个芯层电路基板10位于第一绝缘基板31的第一开孔33内，另一个芯层电路基板10位于第二绝缘基板32的第二开孔34内，第一介电胶片41位于一个芯层电路基板10及第一绝缘基板31远离支撑板20的一侧，第二介电胶片42位于另一芯层电路基板10及第二绝缘基板32远离支撑板20的一侧，形成堆叠结构101。
第四步，请参阅图14，压合所述堆叠结构101，使得第一介电胶片41填充至第一开孔33内，使得芯层电路基板10与第一绝缘基板31之间的空隙被第一介电胶片41填充，从而第一介电胶片41、第一绝缘基板31及位于第一开孔33内的芯层电路基板10成为一个电路基板103。并使得第二介电胶片42填充至第二开孔34内，使得芯层电路基板10与第二绝缘基板32之间的空隙被第二介电胶片42填充，从而第二介电胶片42、第二绝缘基板32及位于第二开孔34内的芯层电路基板10成为另一个电路基板103。
在压合过程中，在高温高压状态下，第一介电胶片41和第二介电胶片42可以产生流动。第一介电胶片41和第二介电胶片42的材料可以为聚酰亚胺（Polyimide, PI）、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN) 、PP (Prepreg)或ABF (Ajinomoto Build-up film)等，优选为PP或ABF。
第五步，请一并参阅图15，将两个电路基板103与支撑板20相互分离。
由于支撑板20表面具有离型膜201，电路基板103可以容易地与支撑板20相互分离。
由于后续的制作步骤相同，以下仅以一个电路基板103的后续制作为例来进行说明。
第六步，请参阅图16，在电路基板103的所述第一介电胶片41及第一绝缘基板31中形成至少一个第二通孔311，在所述第一介电胶片41形成多个第二盲孔312，使得金属导电柱112从对应的第二盲孔312露出。
本步骤中，所述第二通孔311及第二盲孔312均可以采用激光烧蚀的方式形成。所述第二通孔311贯穿所述第一介电胶片41及第一绝缘基板31。第二通孔311也可以采用机械钻孔的方式形成。第二通孔311的个数可以为一个，也可以为多个。图4中以形成两个第二通孔311为例进行说明。所述第二盲孔312仅贯穿所述第一介电胶片41，并暴露出金属导电柱112。第二盲孔312的个数可以为一个，也可以为多个，图4中以形成两个第二盲孔312为例进行说明。
可以理解的是，在此步骤之后，还可以进一步包括去胶渣（desmear）的步骤，以将第二通孔311及第二盲孔312内部的胶渣去除，从而可以有效地防止在后续进行电镀时，胶渣影响形成的导电孔的导电性。
第五步，请一并参阅图17，在第一绝缘基板31的的表面形成第一外层导电线路层410，在第一介电胶片41的表面形成第二外层导电线路层420。所述第一外层导电线路层410包括多个与外界进行电连接的第二电性接触垫411及多条导电线路（图未示）。第二外层导电线路层420包括多个用于与外界进行电连接的第三电性接触垫421及多条导电线路。
本步骤具体可采用如下方法：
首先，采用化学镀铜的方式，在第一绝缘基板31的表面及可剥离保护层13上形成第一导电种子层，在第二通孔311内壁、第二盲孔312内壁及第一介电胶片41的表面上形成第二导电种子层。
可以理解的是，也可以采用其他方法，如黑化或者化学吸附导电粒子等，在第一绝缘基板31的表面、第二通孔311内壁、第二盲孔312内壁及第一介电胶片41的表面形成第一导电种子层及第二导电种子层。
其次，在第一导电种子层和第二导电种子层的表面分别形成光致抗蚀剂层，并采用曝光及显影的方式，将与欲形成第一外层导电线路层410对应的部分去除得到第一光致抗蚀剂图形，将与欲形成第二外层导电线路层420对应的部分去除得到第二光致抗蚀剂图形。
接着，在从第一光致抗蚀剂图形的空隙露出的第一导电种子层表面形成第一电镀铜层，在从第二光致抗蚀剂图形露出的第二导电种子层表面形成第二电镀铜层。
最后，采用剥膜的方式去除第一光致抗蚀剂图形和第二光致抗蚀剂图形，并采用微蚀的方式去除原被第一光致抗蚀剂图形覆盖的第一导电种子层，去除原被第二光致抗蚀剂图形覆盖的第二导电种子层。如此，位于第一绝缘基板31表面的第一导电种子层及形成在其上的第一电镀铜层共同构成第一外层导电线路层410。位于第一介电胶片41表面的第二导电种子层及形成在其上的第二电镀铜层共同构成第二外层导电线路层420。位于第二通孔311内的第二导电种子层及形成上其上的第二电镀铜层共同构成贯穿第一介电胶片41及第一绝缘基板31的导电通孔313。位于第二盲孔312内的第二导电种子层及形成上其上的第二电镀铜层共同构成第二导电盲孔314。所述第一外层导电线路层410及第二外层导电线路层420通过所述导电通孔313相互电连通。第二外层导电线路层420及金属导电柱112的通过第二导电盲孔314相互电连通。
第七步，请参阅图18，采用剥膜的方式去除可剥离保护层13，从而形成一个收容槽102。
第八步，请参阅图19，在第一外层导电线路层410的表面及从所述第一外层导电线路层410露出的第一绝缘基板31的表面形成第一防焊层430，在第二外层导电线路层420的表面及从所述第二外层导电线路层420露出的第一介电胶片41的表面形成第二防焊层440。所述第一防焊层430内具有与多个第二电性接触垫411一一对应的多个第一开口431，每个第二电性接触垫411从对应的第一开口431露出。所述第二防焊层440内具有与多个第三电性接触垫421一一对应的多个第二开口441，每个第三电性接触垫421从对应的第二开口441露出。
第九步，在第一导电线路层12的每个第一电性接触垫121的表面形成一个第一保护层123。在每个第二电性接触垫411从第一开口431露出的表面形成一个第二保护层450。在每个第三电性接触垫421从第二开口441露出的表面形成一个第三保护层460，得到承载电路板100。
本实施例中，所述第一保护层123、第二保护层450及第三保护层460可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构，也可以为上述金属中两种或者两种以上的多层结构。第一保护层123、第二保护层450及第三保护层460也可以为有机保焊层（OSP）。当第一保护层123及第二保护层450为金属时，第一保护层123、第二保护层450及第三保护层460可以采用化学镀的方式形成。当第一保护层123、第二保护层450及第三保护层460为有机保焊层时，第一保护层123、第二保护层450及第三保护层460可以采用化学方法形成。
可以理解的是，在本技术方案提供的制作方法中，在第三及第四步中，可以仅在支撑板20的一侧设置芯层电路基板10、绝缘基板及介电胶片，即在制作过程中，仅进行一个承载电路板100的制作。
在承载电路板100中，由于在前面步骤中的可剥离保护层13被去除，从而承载电路板100具有一个收容槽102，第一电性接触垫121从所述收容槽102露出。
请参阅图19，本技术方案提供一种采用上述方法制作的承载电路板100，其包括芯层电路基板10、第一绝缘基板31、第一介电胶片41、第一外层导电线路层410及第二外层导电线路层420。
所述第一绝缘基板31内具有与芯层电路基板10相对应的第一开孔33，第一开孔33的横截面积大于芯层电路基板10的横截面积。所述芯层电路基板10收容于所述第一开孔33内。所述第一介电胶片41连接于芯层电路基板10及第一绝缘基板31的一侧表面，并形成于第一开孔33内，以填充第一绝缘基板31与芯层电路基板10之间的空隙，使得第一绝缘基板31、芯层电路基板10及第一介电胶片41成为一个整体。
所述第一外层导电线路层410形成于第一绝缘基板31远离第一介电胶片41的表面。所述第二外层导电线路层420形成于第一介电胶片41的表面。第一绝缘基板31内形成有至少一个第二导电通孔313，所述第一外层导电线路层410与第二外层导电线路层420通过所述导电通孔313相互电导通。
第一绝缘基板31的厚度大于所述芯层电路基板10的厚度，在第一外层导电线路层410一侧，承载电路板100具有收容槽102。所述芯层电路基板的第一电性接触垫151从所述收容槽102露出。
所述第一外层导电线路层410包括多个第二电性接触垫411。所述第二外层导电线路层420包括多个第三电性接触垫421。
所述承载电路板100还包括第一防焊层430和第二防焊层440。所述第一防焊层430内具有与多个第二电性接触垫411一一对应的多个第一开口431，每个第二电性接触垫411从对应的第一开口431露出。所述第二防焊层440内具有与多个第三电性接触垫421一一对应的多个第二开口441，每个第三电性接触垫421从对应的第二开口441露出。
所述承载电路板100还包括第一保护层123、第二保护层450和第三保护层460。第一保护层123形成在第一导电线路层12的每个第一电性接触垫121的表面。第二保护层450形成在每个第二电性接触垫411从第一开口431露出的表面。第三保护层460形成在每个第三电性接触垫421从第二开口441露出的表面。
请参阅图20，本技术方案还提供一种包括上述承载电路板100的封装结构200。
所述封装结构200包括承载电路板100、第一芯片50、连接基板60及第二芯片70。
所述第一芯片50封装于所述承载电路板100。第一芯片50的横截面积与收容槽102的横截面积大致相等。所述第一芯片50具有与多个第一电性接触垫121一一对应的多个第四电性接触垫51。每个第一电性接触垫121与对应的第四电性接触垫51通过第一焊球81相互连通。所述第一焊球81的材质可以为锡、铅或铜，或者为锡、铅或铜的合金。由于承载电路板100内具有收容槽102，从而可以使得所述第一焊球81收容于所述收容槽102内，或者将部分或全部的第一芯片50也收容于所述收容槽102内。
连接基板60包括绝缘基底61、分别设置于该绝缘基底61相对两侧的第一导电图形62和第二导电图形63以及分别形成于第一导电图形62和第二导电图形63的第三防焊层64和第四防焊层65。所述绝缘基底61内形成有导电孔，所述第一导电图形62和第二导电图形63通过所述导电孔相互电连通。所述第一导电图形62包括与多个第二电性接触垫411一一对应的多个第五电性接触垫621。所述第二导电图形63包括多个第六电性接触垫631。
第三防焊层64具有多个第三开口，每个第五电性接触垫621从对应的第三开口露出。第四防焊层65内形成有多个第四开口，每个第六电性接触垫631从对应的第四开口露出。
连接基板60封装于承载电路板100。具体地，每个第五电性接触垫621与对应的第二电性接触垫411通过第二焊球82相互电连接。
第二芯片70封装于连接基板60。本实施例中，第二芯片70为导线键合（wire bonding, WB）芯片，并将第二芯片70与第六电性接触垫631电性连接。具体的，第二芯片70具有多个键合接点以及自多个键合接点延伸的多个条键合导线71，键合导线71与第六电性接触垫631一一对应。多个条键合导线71的一端电性连接该第二芯片70，另一端分别电性连接该多个第六电性接触垫631，从而使第二芯片70与第二导电图形63电连接。
本实施例中，采用封装胶体72将键合导线71、第二芯片70及连接基板60外露的第三防焊层64和第六电性接触垫631表面进行包覆封装。本实施例中，该封装胶体72为黑胶，当然，该封装胶体72也可以其它封装胶体材料，并不以本实施例为限。
本技术方案提供的电路板及其制作方法，先提供一个具有第一导电线路图形的芯层电路基板及一个形成有开孔的绝缘基板，然后采用介电胶片将芯层电路基板及绝缘基板相互连接，而后再制作形成外层导电线路层。由于芯层电路基板内的导电线路与外层的导电线路分开制作，可以使得芯层电路基板的导电线路采用细线路，而外层的导电线路可以采用相对较粗的线路，不仅实现了细线路电路板的功能，而且避免了在无需形成细线路区域仍需要技术复杂且制程昂贵的细线路制作技术来形成导电线路的可能，减少了电路板的制作工艺，降低了电路板的制成成本。
另外，在制作过程中，采用的绝缘基板的厚度大于芯层电路基板的厚度，当芯层电路基板收容于绝缘基板的开孔后，形成一个收容槽。所述的电路承载板在进行封装时，可以使得封装于其上的芯片部分或者全部收容于所述收容槽内，从而可以减小封装后的封装结构的尺寸。
更进一步地，现有技术中采用塑胶作为芯层电路基板的基底由于芯层电路基板，而芯片通常采用硅制成。由于塑胶的热膨胀系数与硅的热膨胀系数相差较大，在将芯片封装时，易于造成由于涨缩不一致而导致的质量问题。本技术方案中，芯层电路基板采用玻璃基底，玻璃的热膨胀系数与硅相差较小，从而可以提高形成的封装结构的品质。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (16)

1.一种承载电路板的制作方法，包括步骤：
提供芯层电路基板，所述芯层电路基板包括玻璃基底、多个第一电性接触垫及可剥离保护层，所述玻璃基板内设置有多个金属导电柱，所述第一电性接触垫与对应的金属导电柱相互电连接，所述可剥离保护层形成于第一电性接触垫表面；
提供支撑板、绝缘基板及介电胶片，所述绝缘基板内形成有与芯层电路基板形状对应的开孔，所述开孔的横截面积大于芯层电路基板的横截面积；
将芯层电路基板及绝缘基板设置于支撑板的一侧，使得所述可剥离保护层与支撑板相接触，所述芯层电路基板收容于所述开孔内，所述介电胶片位于芯层电路基板及绝缘基板远离支撑板的一侧，形成堆叠结构；
压合所述堆叠结构，使得部分介电胶片填充至开孔内以连接芯层电路基板及绝缘基板，所述介电胶片、芯层电路基板及绝缘基板共同构成电路基板；
分离所述支撑板与电路基板；
在所述绝缘基板远离所述介电胶片的表面形成多个第二电性接触垫，在所述介电胶片远离所述绝缘基板的表面形成第二外层导电线路层；以及
去除所述可剥离保护层，形成一收容槽，所述第一电性接触垫从所述收容槽底部露出，得到承载电路板。
2.如权利要求1所述的承载电路板的制作方法，其特征在于，在形成所述第一外层导电线路层和第二外层导电线路层时，还在所述介电胶片及绝缘基板内形成导电通孔，所述第一外层导电线路层和第二导电线路层通过所述导电通孔相互电导通。
3.如权利要求1所述的承载电路板的制作方法，其特征在于，在形成所述第一外层导电线路层和第二外层导电线路层时，还形成电导通芯层电路基板的导电线路层与第二外层导电线路层的导电盲孔。
4.如权利要求1所述的承载电路板的制作方法，其特征在于，所述绝缘基板的厚度大于所述芯层电路基板的厚度。
5.如权利要求1所述的承载电路板的制作方法，其特征在于，还包括在所述第一电性接触垫及第二电性接触垫的表面均形成保护层。
6.如权利要求1所述的承载电路板的制作方法，其特征在于，所述支撑板的表面具有离型膜。
7.如权利要求1所述的承载电路板的制作方法，其特征在于，所述芯层电路基板还包括第一绝缘层，所述第一绝缘层形成于玻璃基板的表面，并覆盖所述第一导电线路层，所述第一电性接触垫形成于第一绝缘层远离玻璃基板的一侧表面，所述第一电性接触垫穿过所述第一绝缘层与第一导电线路层相互电连接。
8.如权利要求7所述的承载电路板的制作方法，其特征在于，制作所述芯层电路基板包括步骤：
提供玻璃基板,所述玻璃基板具有相对的第一表面和第二表面，并从第一表面一侧在玻璃基板内形成多个第一盲孔；
在所述多个第一盲孔内形成金属导电柱；
在玻璃基板的第一表面形成第一导电线路层，所述金属导电柱与所述第一导电线路层相互电连接；
在第一导电线路层表面形成第一绝缘层，所述第一绝缘层内，形成有多个开口；
对玻璃基板进行薄化处理，使得每个金属导电柱的另一端从玻璃基板的第二表面一侧露出；
在第一绝缘层远离第一导电线路层一侧形成多个第一电性接触垫；以及
在多个第一电性接触垫一侧形成可剥离保护层。
9.一种承载电路板的制作方法，包括步骤：
提供两个芯层电路基板，每个所述芯层电路基板包括玻璃基底、多个第一电性接触垫及可剥离保护层，所述玻璃基板内设置有多个金属导电柱，所述第一电性接触垫与对应的金属导电柱相互电连接，所述可剥离保护层形成于第一电性接触垫表面；
提供支撑板、两个绝缘基板及两个介电胶片，每个所述绝缘基板内形成有与芯层电路基板形状对应的开孔，所述开孔的横截面积大于芯层电路基板的横截面积；
将一个芯层电路基板及一个绝缘基板设置于支撑板的一侧，另一个芯层电路基板及另一个绝缘基板设置于支撑板的另一侧，使得所述可剥离保护层与支撑板相接触，所述芯层电路基板收容于所述开孔内，所述介电胶片位于芯层电路基板及绝缘基板远离支撑板的一侧，形成堆叠结构；
压合所述堆叠结构，使得部分介电胶片填充至开孔内以连接芯层电路基板及绝缘基板，每个所述介电胶片、芯层电路基板及绝缘基板共同构成一个电路基板；
分离所述支撑板与两个电路基板；
在每个电路基板的所述绝缘基板远离所述介电胶片的表面形成多个第二电性接触垫，在所述介电胶片远离所述绝缘基板的表面形成多个二外层导电线路层；以及
去除每个所述可剥离保护层，形成一收容槽，所述第一电性接触垫从所述收容槽底部露出，得到两个承载电路板。
10.一种承载电路板，其包括芯层电路基板、绝缘基板、介电胶片、第一外层导电线路层及第二外层导电线路层，所述芯层电路基板包括玻璃基底及多个第一电性接触垫，所述玻璃基板内设置有多个金属导电柱，所述第一电性接触垫与对应的金属导电柱一端相互电连接，所述绝缘基板内具有与芯层电路基板相对应的开孔，第一开孔的横截面积大于芯层电路基板的横截面积，所述芯层电路基板收容于所述开孔内，所述介电胶片连接于芯层电路基板及绝缘基板的一侧表面，并形成于开孔内，以填充绝缘基板与芯层电路基板之间的空隙，所述第一外层导电线路层形成于绝缘基板远离介电胶片的表面，所述第二外层导电线路层形成于介电胶片的表面，承载电路板具有收容槽，所述芯层电路基板的第一电性接触垫从所述收容槽露出。
11.如权利要求10所述的承载电路板，其特征在于，所述介电胶片内形成有导电盲孔，每个金属导电柱的另一端通过所述导电盲孔与第二外层导电线路相互电连接。
12.如权利要求10所述的承载电路板，其特征在于，所述绝缘基板及所述介电胶片内形成有导电通孔，所述第一外层导电线路层与第二外层导电线路层通过所述导电通孔电导通。
13.如权利要求10所述的承载电路板，其特征在于，所述绝缘基板的厚度大于所述芯层电路基板的厚度。
14.如权利要求10所述的承载电路板，其特征在于，所述第一电性接触垫的表面形成有保护层。
15.一种封装结构，其包括第一芯片及如权利要求8至11任一项所述的承载电路板，所述第一芯片通过第一焊球与收容槽内的第一电性接触垫相互连接。
16.如权利要求15所述的封装结构，其特征在于，还包括连接基板及第二芯片，所述第二芯片封装于所述连接基板，所述连接基板通过第二焊球与第二外层导电线路层线路电连接。
CN201210559728.9A 2012-12-21 2012-12-21 承载电路板、承载电路板的制作方法及封装结构 Pending CN103889168A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210559728.9A CN103889168A (zh) 2012-12-21 2012-12-21 承载电路板、承载电路板的制作方法及封装结构
TW101150353A TWI465171B (zh) 2012-12-21 2012-12-27 承載電路板、承載電路板的製作方法及封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210559728.9A CN103889168A (zh) 2012-12-21 2012-12-21 承载电路板、承载电路板的制作方法及封装结构

Publications (1)

Publication Number Publication Date
CN103889168A true CN103889168A (zh) 2014-06-25

Family

ID=50957826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210559728.9A Pending CN103889168A (zh) 2012-12-21 2012-12-21 承载电路板、承载电路板的制作方法及封装结构

Country Status (2)

Country Link
CN (1) CN103889168A (zh)
TW (1) TWI465171B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置
CN110730574A (zh) * 2018-07-17 2020-01-24 株式会社日立电力解决方案 双面电路非氧化物系陶瓷基板及其制造方法
CN110859022A (zh) * 2018-08-24 2020-03-03 三赢科技（深圳）有限公司 电路板及应用该电路板的电子装置
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件
CN115424542A (zh) * 2022-11-03 2022-12-02 长春希达电子技术有限公司 无缝拼接Micro-LED显示面板与其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板
TWI556704B (zh) * 2016-03-03 2016-11-01 Non - welded multilayer circuit board and its manufacturing method
TWI613943B (zh) * 2016-07-12 2018-02-01 晶片固定結構的製造方法
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
TWI691239B (zh) * 2018-08-24 2020-04-11 鴻海精密工業股份有限公司 電路板及應用該電路板的電子裝置
TWI711133B (zh) * 2019-07-26 2020-11-21 大陸商上海兆芯集成電路有限公司 電子結構及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266403B (en) * 2003-12-31 2006-11-11 Phoenix Prec Technology Corp Method for fabricating semiconductor package substrate with opening penetrating therethrough
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置
CN110730574A (zh) * 2018-07-17 2020-01-24 株式会社日立电力解决方案 双面电路非氧化物系陶瓷基板及其制造方法
US12028984B2 (en) 2018-07-17 2024-07-02 Hitachi Power Solutions Co., Ltd. Double-sided circuit non-oxide-based ceramic substrate and method for manufacturing same
CN110859022A (zh) * 2018-08-24 2020-03-03 三赢科技（深圳）有限公司 电路板及应用该电路板的电子装置
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件
CN115424542A (zh) * 2022-11-03 2022-12-02 长春希达电子技术有限公司 无缝拼接Micro-LED显示面板与其制备方法
CN115424542B (zh) * 2022-11-03 2023-02-28 长春希达电子技术有限公司 无缝拼接Micro-LED显示面板与其制备方法

Also Published As

Publication number Publication date
TWI465171B (zh) 2014-12-11
TW201427522A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
TWI507096B (zh) 多層電路板及其製作方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
US20180019178A1 (en) Chip packaging and composite system board
US8987602B2 (en) Multilayer electronic support structure with cofabricated metal core
TW201427510A (zh) 具有內埋元件的電路板及其製作方法
CN103904050A (zh) 封装基板、封装基板制作方法及封装结构
US20140027156A1 (en) Multilayer type coreless substrate and method of manufacturing the same
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
US20140014398A1 (en) Coreless subtrate and method of manufacturing the same
US20160219709A1 (en) Embedded board and method of manufacturing the same
CN103811362A (zh) 层叠封装结构及其制作方法
CN110268510B (zh) 一种分立器件的封装方法及分立器件
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN103857210A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN107770946A (zh) 印刷布线板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140625