[go: up one dir, main page]

TWI465171B - 承載電路板、承載電路板的製作方法及封裝結構 - Google Patents

承載電路板、承載電路板的製作方法及封裝結構 Download PDF

Info

Publication number
TWI465171B
TWI465171B TW101150353A TW101150353A TWI465171B TW I465171 B TWI465171 B TW I465171B TW 101150353 A TW101150353 A TW 101150353A TW 101150353 A TW101150353 A TW 101150353A TW I465171 B TWI465171 B TW I465171B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
conductive
electrical contact
core circuit
Prior art date
Application number
TW101150353A
Other languages
English (en)
Other versions
TW201427522A (zh
Inventor
Wen Hung Hu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201427522A publication Critical patent/TW201427522A/zh
Application granted granted Critical
Publication of TWI465171B publication Critical patent/TWI465171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

承載電路板、承載電路板的製作方法及封裝結構
本發明涉及電路板製作領域，尤其涉及一種承載電路板、承載電路板的製作方法及封裝結構。
印刷電路板因具有裝配密度高等優點而得到了廣泛的應用。關於電路板的應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。常見的電路板的外層導電線路的焊盤暴露在電路板的同一側，且暴露於同一側的焊盤處於同一平面上。當晶片構裝於暴露在外的焊盤上時，焊盤均位於晶片的下方，從而增加了具有晶片的電路板的高度，擴大了具有晶片的電路板的體積。
有鑑於此，提供一種承載電路板、承載電路板的製作方法及封裝結構，可以得到具有收容槽的電路板，以使得採用所述電路板形成封裝結構時，至少部分晶片收容於所述收容槽中，從而減少封裝結構的厚度，縮小封裝結構的體積實屬必要。
一種承載電路板的製作方法，包括步驟：提供芯層電路基板，所述芯層電路基板包括玻璃基底、多個第一電性接觸墊及可剝離保護層，所述玻璃基板內設置有多個金屬導電柱，所述第一電性接觸墊與對應的金屬導電柱相互電連接，所述可剝離保護層形成於第一電性接觸墊表面；提供支撐板、絕緣基板及介電膠片，所述絕緣基板內形成有與芯層電路基板形狀對應的開孔，所述開孔的橫截面積大於芯層電路基板的橫截面積；將芯層電路基板及絕緣基板設置於支撐板的一側，使得所述可剝離保護層與支撐板相接觸，所述芯層電路基板收容於所述開孔內，所述介電膠片位於芯層電路基板及絕緣基板遠離支撐板的一側，形成堆疊結構；壓合所述堆疊結構，使得部分介電膠片填充至開孔內以連接芯層電路基板及絕緣基板，所述介電膠片、芯層電路基板及絕緣基板共同構成電路基板；分離所述支撐板與電路基板；在所述絕緣基板遠離所述介電膠片的表面形成多個第二電性接觸墊，在所述介電膠片遠離所述絕緣基板的表面形成第二外層導電線路層；以及去除所述可剝離保護層，形成一收容槽，所述第一電性接觸墊從所述收容槽底部露出，得到承載電路板。
一種承載電路板，其包括芯層電路基板、絕緣基板、介電膠片、第一外層導電線路層及第二外層導電線路層，所述芯層電路基板包括玻璃基底及多個第一電性接觸墊，所述玻璃基板內設置有多個金屬導電柱，所述第一電性接觸墊與對應的金屬導電柱一端相互電連接，所述絕緣基板內具有與芯層電路基板相對應的開孔，第一開孔的橫截面積大於芯層電路基板的橫截面積，所述芯層電路基板收容於所述開孔內，所述介電膠片連接於芯層電路基板及絕緣基板的一側表面，並形成於開孔內，以填充絕緣基板與芯層電路基板之間的空隙，所述第一外層導電線路層形成於絕緣基板遠離介電膠片的表面，所述第二外層導電線路層形成於介電膠片的表面，承載電路板具有收容槽，所述芯層電路基板的第一電性接觸墊從所述收容槽露出。
一種封裝結構，其包括第一晶片及所述的承載電路板，所述第一晶片通過第一焊球與收容槽內的第一電性接觸墊相互連接。
本技術方案提供的電路板及其製作方法，先提供一個具有第一導電線路圖形的芯層電路基板及一個形成有開孔的絕緣基板，然後採用介電膠片將芯層電路基板及絕緣基板相互連接，而後再製作形成外層導電線路層。由於芯層電路基板內的導電線路與外層的導電線路分開製作，可以使得芯層電路基板的導電線路採用細線路，而外層的導電線路可以採用相對較粗的線路，不僅實現了細線路電路板的功能，而且避免了在無需形成細線路區域仍需要技術複雜且制程昂貴的細線路製作技術來形成導電線路的可能，減少了電路板的製作工藝，降低了電路板的製成成本。另外，在製作過程中，採用的絕緣基板的厚度大於芯層電路基板的厚度，當芯層電路基板收容於絕緣基板的開孔後，形成一個收容槽。所述的電路承載板在進行封裝時，可以使得封裝於其上的晶片部分或者全部收容於所述收容槽內，從而可以減小封裝後的封裝結構的尺寸。
進一步地，現有技術中採用塑膠作為芯層電路基板的基底由於芯層電路基板，而晶片通常採用矽製成。由於塑膠的熱膨脹係數與矽的熱膨脹係數相差較大，在將晶片封裝時，易於造成由於漲縮不一致而導致的品質問題。本技術方案中，芯層電路基板採用玻璃基底，玻璃的熱膨脹係數與矽相差較小，從而可以提高形成的封裝結構的品質。
本技術方案以具體實施例對本技術方案提供的電路板、電路板製作方法及封裝結構進行詳細說明。
本技術方案提供的電路板的製作方法包括如下步驟：
第一步，請參閱圖1，提供兩個芯層電路基板10。
所述芯層電路基板10包括玻璃基板11、第一導電線路層12、第一絕緣層14、多個第一電性接觸墊15及可剝離保護層13。
玻璃基板11具有相對的第一表面113和第二表面114。所述玻璃基板11的厚度為100微米至500微米。所述第一導電線路層12形成於玻璃基板11的第一表面113。所述玻璃基板11內形成有貫穿玻璃基板11的多個第一通孔111，每個第一通孔111內形成有填充對應第一通孔111的金屬導電柱112。每個金屬導電柱112的一端與第一導電線路層12相互電連接。每個金屬導電柱112的另一端與玻璃基板11的第二表面114平齊。相鄰的金屬導電柱112之間的間距可以為100微米至200微米之間。
所述第一絕緣層14形成於玻璃基板11的第一表面113一側，並覆蓋所述第一導電線路層12。所述第一電性接觸墊15形成於第一絕緣層14遠離玻璃基板11的一側表面。所述第一絕緣層14內形成有多個導電孔141，第一導電線路層12及第一電性接觸墊15通過所述導電孔141相互電導通。相鄰的第一電性接觸墊15之間的間距為50微米至100微米。
所述可剝離保護層13覆蓋所述第一電性接觸墊15，以防止所述第一電性接觸墊15在後續的製作步驟中被損壞。所述可剝離保護層13可以為聚丙烯薄膜、聚乙烯薄膜或者聚對苯二甲酸乙二醇酯等高分子薄膜。優選地，本實施方式中，所述可剝離保護層13為聚對苯二甲酸乙二醇酯薄膜。所述可剝離保護層13也可以為其他業界常用的可剝離膜或者可剝離膠。
請一併參閱圖1至圖8，所述芯層電路基板10的可以採用如下方法製作：
首先,提供玻璃基板11,並在玻璃基板11內形成多個與第一通孔111一一對應的多個第一盲孔1111。
本步驟可以採用如下方法實現：先在玻璃基板11的第一表面113印刷形成光阻層，然後經過曝光及顯影形成阻擋圖形115。再採用噴沙、超聲波鑽孔或者濕蝕刻的方式，在未被阻擋圖形115遮蔽的玻璃基板11的第一表面113一側形成多個第一盲孔1111。所述多個第一盲孔1111的孔徑小於50微米。
然後，在所述多個第一盲孔1111內形成金屬導電柱112。
本步驟具體為，先採用濺鍍或者蒸鍍的方式，在第一盲孔1111的內壁及第一表面113形成沉積銅層，再採用電鍍的方式，在第一盲孔1111內形成金屬導電柱112，並在第一表面113形成一導電層。之後，採用化學機械平坦化的方式，將第一表面113的第一導電層去除。
接著，在玻璃基板11的第一表面113形成第一導電線路層12。所述第一導電線路層12可以採用化學鍍然後電鍍的方式形成。第一導電線路層12與金屬導電柱112相互電連接。
接著，在第一導電線路層12表面形成第一絕緣層14。第一絕緣層14的材料可以為聚醯亞胺。在第一絕緣層14內，形成有多個開口，使得部分第一導電線路層12從開口露出。所述開口的寬度小於或者等於10微米。
接著，從第二表面114一側對玻璃基板11進行薄化處理，使得每個金屬導電柱112的另一端從玻璃基板11的第二表面114一側露出。
本步驟可以採用打磨的方式，在厚度方向上將部分的玻璃基板11去除。
接著，在第一絕緣層14遠離第一導電線路層12一側形成多個第一電性接觸墊15。
所述第一電性接觸墊15的形成包括：先在第一絕緣層14的開口處形成沉積金屬層，所述沉積金屬層可以採用化學沉積的方式形成。所述沉積金屬層可以為鈦、銅或者鎳。然後，在沉積金屬層上形成焊球或者導電膏，從而得到多個第一電性接觸墊15。
最後，在多個第一電性接觸墊15一側形成可剝離保護層13。
第二步，請一併參閱圖9至圖12，提供第一絕緣基板31、第二絕緣基板32、支撐板20、第一介電膠片41和第二介電膠片42。
第一絕緣基板31和第二絕緣基板32採用絕緣材料製作，其可以為硬性材料，也可以為軟性材料製成。
第一絕緣基板31內形成有在厚度方向上貫穿第一絕緣基板31的第一開孔33。第一開孔33與芯層電路基板10相對應。第一開孔33的形狀與芯層電路基板10的形狀相同，第一開孔33的橫截面積大於芯層電路基板10的橫截面積。
第二絕緣基板32內形成有在厚度方向上貫穿第二絕緣基板32的第二開孔34。第二開孔34與芯層電路基板10相對應。第二開孔34的形狀與芯層電路基板10的形狀相同，第二開孔34的橫截面積大於芯層電路基板10的橫截面積。
優選地，第一絕緣基板31和第二絕緣基板32的厚度與芯層電路基板10的厚度相等。
支撐板20包括本體20a及形成於本體20a相對兩表面的離型膜201。所述離型膜201可以為聚丙烯薄膜、聚乙烯薄膜以及聚對苯二甲酸乙二醇酯等高分子薄膜，優選為聚對苯二甲酸乙二醇酯薄膜，本實施例中即採用聚對苯二甲酸乙二醇酯薄膜作為所述離型膜201。所述離型膜201也可以為其他業界常用的離型紙。
第一介電膠片41和第二介電膠片42可以為本技術領域常見的半固化膠片。
第三步，請參閱圖13，將兩個芯層電路基板10分別設置於支撐板20的相對兩側，芯層電路基板10的可剝離保護層13的一側表面貼於支撐板20表面，並將第一絕緣基板31和第二絕緣基板32分別設置於支撐板20的相對兩側，並使得一個芯層電路基板10位於第一絕緣基板31的第一開孔33內，另一個芯層電路基板10位於第二絕緣基板32的第二開孔34內，第一介電膠片41位於一個芯層電路基板10及第一絕緣基板31遠離支撐板20的一側，第二介電膠片42位於另一芯層電路基板10及第二絕緣基板32遠離支撐板20的一側，形成堆疊結構101。
第四步，請參閱圖14，壓合所述堆疊結構101，使得第一介電膠片41填充至第一開孔33內，使得芯層電路基板10與第一絕緣基板31之間的空隙被第一介電膠片41填充，從而第一介電膠片41、第一絕緣基板31及位於第一開孔33內的芯層電路基板10成為一個電路基板103。並使得第二介電膠片42填充至第二開孔34內，使得芯層電路基板10與第二絕緣基板32之間的空隙被第二介電膠片42填充，從而第二介電膠片42、第二絕緣基板32及位於第二開孔34內的芯層電路基板10成為另一個電路基板103。
在壓合過程中，在高溫高壓狀態下，第一介電膠片41和第二介電膠片42可以產生流動。第一介電膠片41和第二介電膠片42的材料可以為聚醯亞胺（Polyimide, PI）、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN) 、PP (Prepreg)或ABF (Ajinomoto Build-up film)等，優選為PP或ABF。
第五步，請一併參閱圖15，將兩個電路基板103與支撐板20相互分離。
由於支撐板20表面具有離型膜201，電路基板103可以容易地與支撐板20相互分離。
由於後續的製作步驟相同，以下僅以一個電路基板103的後續製作為例來進行說明。
第六步，請參閱圖16，在電路基板103的所述第一介電膠片41及第一絕緣基板31中形成至少一個第二通孔311，在所述第一介電膠片41形成多個第二盲孔312，使得金屬導電柱112從對應的第二盲孔312露出。
本步驟中，所述第二通孔311及第二盲孔312均可以採用鐳射燒蝕的方式形成。所述第二通孔311貫穿所述第一介電膠片41及第一絕緣基板31。第二通孔311也可以採用機械鑽孔的方式形成。第二通孔311的個數可以為一個，也可以為多個。圖4中以形成兩個第二通孔311為例進行說明。所述第二盲孔312僅貫穿所述第一介電膠片41，並暴露出金屬導電柱112。第二盲孔312的個數可以為一個，也可以為多個，圖4中以形成兩個第二盲孔312為例進行說明。
可以理解的是，在此步驟之後，還可以進一步包括去膠渣（desmear）的步驟，以將第二通孔311及第二盲孔312內部的膠渣去除，從而可以有效地防止在後續進行電鍍時，膠渣影響形成的導電孔的導電性。
第五步，請一併參閱圖17，在第一絕緣基板31的的表面形成第一外層導電線路層410，在第一介電膠片41的表面形成第二外層導電線路層420。所述第一外層導電線路層410包括多個與外界進行電連接的第二電性接觸墊411及多條導電線路（圖未示）。第二外層導電線路層420包括多個用於與外界進行電連接的第三電性接觸墊421及多條導電線路。
本步驟具體可採用如下方法：
首先，採用化學鍍銅的方式，在第一絕緣基板31的表面及可剝離保護層13上形成第一導電種子層，在第二通孔311內壁、第二盲孔312內壁及第一介電膠片41的表面上形成第二導電種子層。
可以理解的是，也可以採用其他方法，如黑化或者化學吸附導電粒子等，在第一絕緣基板31的表面、第二通孔311內壁、第二盲孔312內壁及第一介電膠片41的表面形成第一導電種子層及第二導電種子層。
其次，在第一導電種子層和第二導電種子層的表面分別形成光致抗蝕劑層，並採用曝光及顯影的方式，將與欲形成第一外層導電線路層410對應的部分去除得到第一光致抗蝕劑圖形，將與欲形成第二外層導電線路層420對應的部分去除得到第二光致抗蝕劑圖形。
接著，在從第一光致抗蝕劑圖形的空隙露出的第一導電種子層表面形成第一電鍍銅層，在從第二光致抗蝕劑圖形露出的第二導電種子層表面形成第二電鍍銅層。
最後，採用剝膜的方式去除第一光致抗蝕劑圖形和第二光致抗蝕劑圖形，並採用微蝕的方式去除原被第一光致抗蝕劑圖形覆蓋的第一導電種子層，去除原被第二光致抗蝕劑圖形覆蓋的第二導電種子層。如此，位於第一絕緣基板31表面的第一導電種子層及形成在其上的第一電鍍銅層共同構成第一外層導電線路層410。位於第一介電膠片41表面的第二導電種子層及形成在其上的第二電鍍銅層共同構成第二外層導電線路層420。位於第二通孔311內的第二導電種子層及形成上其上的第二電鍍銅層共同構成貫穿第一介電膠片41及第一絕緣基板31的導電通孔313。位於第二盲孔312內的第二導電種子層及形成上其上的第二電鍍銅層共同構成第二導電盲孔314。所述第一外層導電線路層410及第二外層導電線路層420通過所述導電通孔313相互電連通。第二外層導電線路層420及金屬導電柱112的通過第二導電盲孔314相互電連通。
第七步，請參閱圖18，採用剝膜的方式去除可剝離保護層13，從而形成一個收容槽102。
第八步，請參閱圖19，在第一外層導電線路層410的表面及從所述第一外層導電線路層410露出的第一絕緣基板31的表面形成第一防焊層430，在第二外層導電線路層420的表面及從所述第二外層導電線路層420露出的第一介電膠片41的表面形成第二防焊層440。所述第一防焊層430內具有與多個第二電性接觸墊411一一對應的多個第一開口431，每個第二電性接觸墊411從對應的第一開口431露出。所述第二防焊層440內具有與多個第三電性接觸墊421一一對應的多個第二開口441，每個第三電性接觸墊421從對應的第二開口441露出。
第九步，在第一導電線路層12的每個第一電性接觸墊121的表面形成一個第一保護層123。在每個第二電性接觸墊411從第一開口431露出的表面形成一個第二保護層450。在每個第三電性接觸墊421從第二開口441露出的表面形成一個第三保護層460，得到承載電路板100。
本實施例中，所述第一保護層123、第二保護層450及第三保護層460可以為錫、鉛、銀、金、鎳、鈀等金屬或其合金的單層結構，也可以為上述金屬中兩種或者兩種以上的多層結構。第一保護層123、第二保護層450及第三保護層460也可以為有機保焊層（OSP）。當第一保護層123及第二保護層450為金屬時，第一保護層123、第二保護層450及第三保護層460可以採用化學鍍的方式形成。當第一保護層123、第二保護層450及第三保護層460為有機保焊層時，第一保護層123、第二保護層450及第三保護層460可以採用化學方法形成。
可以理解的是，在本技術方案提供的製作方法中，在第三及第四步中，可以僅在支撐板20的一側設置芯層電路基板10、絕緣基板及介電膠片，即在製作過程中，僅進行一個承載電路板100的製作。
在承載電路板100中，由於在前面步驟中的可剝離保護層13被去除，從而承載電路板100具有一個收容槽102，第一電性接觸墊121從所述收容槽102露出。
請參閱圖19，本技術方案提供一種採用上述方法製作的承載電路板100，其包括芯層電路基板10、第一絕緣基板31、第一介電膠片41、第一外層導電線路層410及第二外層導電線路層420。
所述第一絕緣基板31內具有與芯層電路基板10相對應的第一開孔33，第一開孔33的橫截面積大於芯層電路基板10的橫截面積。所述芯層電路基板10收容於所述第一開孔33內。所述第一介電膠片41連接於芯層電路基板10及第一絕緣基板31的一側表面，並形成於第一開孔33內，以填充第一絕緣基板31與芯層電路基板10之間的空隙，使得第一絕緣基板31、芯層電路基板10及第一介電膠片41成為一個整體。
所述第一外層導電線路層410形成於第一絕緣基板31遠離第一介電膠片41的表面。所述第二外層導電線路層420形成於第一介電膠片41的表面。第一絕緣基板31內形成有至少一個第二導電通孔313，所述第一外層導電線路層410與第二外層導電線路層420通過所述導電通孔313相互電導通。
第一絕緣基板31的厚度大於所述芯層電路基板10的厚度，在第一外層導電線路層410一側，承載電路板100具有收容槽102。所述芯層電路基板的第一電性接觸墊151從所述收容槽102露出。
所述第一外層導電線路層410包括多個第二電性接觸墊411。所述第二外層導電線路層420包括多個第三電性接觸墊421。
所述承載電路板100還包括第一防焊層430和第二防焊層440。所述第一防焊層430內具有與多個第二電性接觸墊411一一對應的多個第一開口431，每個第二電性接觸墊411從對應的第一開口431露出。所述第二防焊層440內具有與多個第三電性接觸墊421一一對應的多個第二開口441，每個第三電性接觸墊421從對應的第二開口441露出。
所述承載電路板100還包括第一保護層123、第二保護層450和第三保護層460。第一保護層123形成在第一導電線路層12的每個第一電性接觸墊121的表面。第二保護層450形成在每個第二電性接觸墊411從第一開口431露出的表面。第三保護層460形成在每個第三電性接觸墊421從第二開口441露出的表面。
請參閱圖20，本技術方案還提供一種包括上述承載電路板100的封裝結構200。
所述封裝結構200包括承載電路板100、第一晶片50、連接基板60及第二晶片70。
所述第一晶片50封裝於所述承載電路板100。第一晶片50的橫截面積與收容槽102的橫截面積大致相等。所述第一晶片50具有與多個第一電性接觸墊121一一對應的多個第四電性接觸墊51。每個第一電性接觸墊121與對應的第四電性接觸墊51通過第一焊球81相互連通。所述第一焊球81的材質可以為錫、鉛或銅，或者為錫、鉛或銅的合金。由於承載電路板100內具有收容槽102，從而可以使得所述第一焊球81收容於所述收容槽102內，或者將部分或全部的第一晶片50也收容於所述收容槽102內。
連接基板60包括絕緣基底61、分別設置於該絕緣基底61相對兩側的第一導電圖形62和第二導電圖形63以及分別形成於第一導電圖形62和第二導電圖形63的第三防焊層64和第四防焊層65。所述絕緣基底61內形成有導電孔，所述第一導電圖形62和第二導電圖形63通過所述導電孔相互電連通。所述第一導電圖形62包括與多個第二電性接觸墊411一一對應的多個第五電性接觸墊621。所述第二導電圖形63包括多個第六電性接觸墊631。
第三防焊層64具有多個第三開口，每個第五電性接觸墊621從對應的第三開口露出。第四防焊層65內形成有多個第四開口，每個第六電性接觸墊631從對應的第四開口露出。
連接基板60封裝於承載電路板100。具體地，每個第五電性接觸墊621與對應的第二電性接觸墊411通過第二焊球82相互電連接。
第二晶片70封裝於連接基板60。本實施例中，第二晶片70為導線鍵合（wire bonding, WB）晶片，並將第二晶片70與第六電性接觸墊631電性連接。具體的，第二晶片70具有多個鍵合接點以及自多個鍵合接點延伸的多個條鍵合導線71，鍵合導線71與第六電性接觸墊631一一對應。多個條鍵合導線71的一端電性連接該第二晶片70，另一端分別電性連接該多個第六電性接觸墊631，從而使第二晶片70與第二導電圖形63電連接。
本實施例中，採用封裝膠體72將鍵合導線71、第二晶片70及連接基板60外露的第三防焊層64和第六電性接觸墊631表面進行包覆封裝。本實施例中，該封裝膠體72為黑膠，當然，該封裝膠體72也可以其他封裝膠體材料，並不以本實施例為限。
本技術方案提供的電路板及其製作方法，先提供一個具有第一導電線路圖形的芯層電路基板及一個形成有開孔的絕緣基板，然後採用介電膠片將芯層電路基板及絕緣基板相互連接，而後再製作形成外層導電線路層。由於芯層電路基板內的導電線路與外層的導電線路分開製作，可以使得芯層電路基板的導電線路採用細線路，而外層的導電線路可以採用相對較粗的線路，不僅實現了細線路電路板的功能，而且避免了在無需形成細線路區域仍需要技術複雜且制程昂貴的細線路製作技術來形成導電線路的可能，減少了電路板的製作工藝，降低了電路板的製成成本。
另外，在製作過程中，採用的絕緣基板的厚度大於芯層電路基板的厚度，當芯層電路基板收容於絕緣基板的開孔後，形成一個收容槽。所述的電路承載板在進行封裝時，可以使得封裝於其上的晶片部分或者全部收容於所述收容槽內，從而可以減小封裝後的封裝結構的尺寸。
更進一步地，現有技術中採用塑膠作為芯層電路基板的基底由於芯層電路基板，而晶片通常採用矽製成。由於塑膠的熱膨脹係數與矽的熱膨脹係數相差較大，在將晶片封裝時，易於造成由於漲縮不一致而導致的品質問題。本技術方案中，芯層電路基板採用玻璃基底，玻璃的熱膨脹係數與矽相差較小，從而可以提高形成的封裝結構的品質。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100．．．承載電路板
10．．．芯層電路基板
11．．．玻璃基板
12．．．第一導電線路層
13．．．可剝離保護層
14．．．第一絕緣層
15．．．第一電性接觸墊
111．．．第一通孔
112．．．金屬導電柱
113．．．第一表面
114．．．第二表面
115．．．阻擋圖形
1111．．．第一盲孔
141．．．導電孔
121．．．第一電性接觸墊
20．．．支撐板
20a．．．本體
31．．．第一絕緣基板
33．．．第一開孔
32．．．第二絕緣基板
34．．．第二開孔
201．．．離型膜
41．．．第一介電膠片
42．．．第二介電膠片
103．．．電路基板
311．．．第二通孔
312．．．第二盲孔
313．．．導電通孔
314．．．導電盲孔
410．．．第一外層導電線路層
420．．．第二外層導電線路層
411．．．第二電性接觸墊
421．．．第三電性接觸墊
101．．．堆疊結構
102．．．收容槽
430．．．第一防焊層
431．．．第一開口
440．．．第二防焊層
441．．．第二開口
123．．．第一保護層
450．．．第二保護層
460．．．第三保護層
200．．．封裝結構
50．．．第一晶片
51．．．第四電性接觸墊
60．．．連接基板
61．．．絕緣基底
62．．．第一導電圖形
63．．．第二導電圖形
621．．．第五電性接觸墊
631．．．第六電性接觸墊
64．．．第三防焊層
65．．．第四防焊層
70．．．第二晶片
71．．．鍵合導線
72．．．封裝膠體
81．．．第一焊球
82．．．第二焊球
圖1為本技術方案提供的芯層電路基板的剖面示意圖。
圖2至8為本技術方案提供的芯層電路基板製作過程的示意圖。
圖9及圖10為本技術方案提供的絕緣基板的剖面示意圖。
圖11為本技術方案提供的支撐板的剖面示意圖。
圖12為本技術方案提供的介電膠片的剖面示意圖。
圖13為堆疊所述芯層電路基板、絕緣基板、支撐板及介電膠片形成堆疊結構後的剖面示意圖。
圖14為壓合所述堆疊結構得到兩個電路基板後的剖面示意圖。
圖15為將兩個電路基板與支撐板分離後的剖面示意圖。
圖16為在電路基板中型通孔及盲孔後的剖面示意圖。
圖17為在電路基板的相對兩表面形成第一外層導電線路層和第二外層導電線路層後的剖面示意圖。
圖18為圖17的電路基板去除可剝離保護層後的剖面示意圖。
圖19為本技術方案提供的承載電路板的剖面示意圖。
圖20為本技術方案提供的封裝結構的剖面示意圖。
10．．．芯層電路基板
31．．．第一絕緣基板
41．．．第一介電膠片
411．．．第二電性接觸墊
421．．．第三電性接觸墊
430．．．第一防焊層
431．．．第一開口
440．．．第二防焊層
441．．．第二開口
123．．．第一保護層
450．．．第二保護層
460．．．第三保護層
100．．．承載電路板

Claims (16)

  1. 一種承載電路板的製作方法，包括步驟：
    提供芯層電路基板，所述芯層電路基板包括玻璃基底、多個第一電性接觸墊及可剝離保護層，所述玻璃基板內設置有多個金屬導電柱，所述第一電性接觸墊與對應的金屬導電柱相互電連接，所述可剝離保護層形成於第一電性接觸墊表面；
    提供支撐板、絕緣基板及介電膠片，所述絕緣基板內形成有與芯層電路基板形狀對應的開孔，所述開孔的橫截面積大於芯層電路基板的橫截面積；
    將芯層電路基板及絕緣基板設置於支撐板的一側，使得所述可剝離保護層與支撐板相接觸，所述芯層電路基板收容於所述開孔內，所述介電膠片位於芯層電路基板及絕緣基板遠離支撐板的一側，形成堆疊結構；
    壓合所述堆疊結構，使得部分介電膠片填充至開孔內以連接芯層電路基板及絕緣基板，所述介電膠片、芯層電路基板及絕緣基板共同構成電路基板；
    分離所述支撐板與電路基板；
    在所述絕緣基板遠離所述介電膠片的表面形成多個第二電性接觸墊，在所述介電膠片遠離所述絕緣基板的表面形成第二外層導電線路層；以及
    去除所述可剝離保護層，形成一收容槽，所述第一電性接觸墊從所述收容槽底部露出，得到承載電路板。
  2. 如請求項1所述的承載電路板的製作方法，其中，在形成所述第一外層導電線路層和第二外層導電線路層時，還在所述介電膠片及絕緣基板內形成導電通孔，所述第一外層導電線路層和第二導電線路層通過所述導電通孔相互電導通。
  3. 如請求項1所述的承載電路板的製作方法，其中，在形成所述第一外層導電線路層和第二外層導電線路層時，還形成電導通芯層電路基板的導電線路層與第二外層導電線路層的導電盲孔。
  4. 如請求項1所述的承載電路板的製作方法，其中，所述絕緣基板的厚度大於所述芯層電路基板的厚度。
  5. 如請求項1所述的承載電路板的製作方法，其中，還包括在所述第一電性接觸墊及第二電性接觸墊的表面均形成保護層。
  6. 如請求項1所述的承載電路板的製作方法，其中，所述支撐板的表面具有離型膜。
  7. 如請求項1所述的承載電路板的製作方法，其中，所述芯層電路基板還包括第一絕緣層，所述第一絕緣層形成於玻璃基板的表面，並覆蓋所述第一導電線路層，所述第一電性接觸墊形成於第一絕緣層遠離玻璃基板的一側表面，所述第一電性接觸墊穿過所述第一絕緣層與第一導電線路層相互電連接。
  8. 如請求項7所述的承載電路板的製作方法，其中，製作所述芯層電路基板包括步驟：
    提供玻璃基板,所述玻璃基板具有相對的第一表面和第二表面，並從第一表面一側在玻璃基板內形成多個第一盲孔；
    在所述多個第一盲孔內形成金屬導電柱；
    在玻璃基板的第一表面形成第一導電線路層，所述金屬導電柱與所述第一導電線路層相互電連接；
    在第一導電線路層表面形成第一絕緣層，所述第一絕緣層內，形成有多個開口；
    對玻璃基板進行薄化處理，使得每個金屬導電柱的另一端從玻璃基板的第二表面一側露出；
    在第一絕緣層遠離第一導電線路層一側形成多個第一電性接觸墊；以及
    在多個第一電性接觸墊一側形成可剝離保護層。
  9. 一種承載電路板的製作方法，包括步驟：
    提供兩個芯層電路基板，每個所述芯層電路基板包括玻璃基底、多個第一電性接觸墊及可剝離保護層，所述玻璃基板內設置有多個金屬導電柱，所述第一電性接觸墊與對應的金屬導電柱相互電連接，所述可剝離保護層形成於第一電性接觸墊表面；
    提供支撐板、兩個絕緣基板及兩個介電膠片，每個所述絕緣基板內形成有與芯層電路基板形狀對應的開孔，所述開孔的橫截面積大於芯層電路基板的橫截面積；
    將一個芯層電路基板及一個絕緣基板設置於支撐板的一側，另一個芯層電路基板及另一個絕緣基板設置於支撐板的另一側，使得所述可剝離保護層與支撐板相接觸，所述芯層電路基板收容於所述開孔內，所述介電膠片位於芯層電路基板及絕緣基板遠離支撐板的一側，形成堆疊結構；
    壓合所述堆疊結構，使得部分介電膠片填充至開孔內以連接芯層電路基板及絕緣基板，每個所述介電膠片、芯層電路基板及絕緣基板共同構成一個電路基板；
    分離所述支撐板與兩個電路基板；
    在每個電路基板的所述絕緣基板遠離所述介電膠片的表面形成多個第二電性接觸墊，在所述介電膠片遠離所述絕緣基板的表面形成多個二外層導電線路層；以及
    去除每個所述可剝離保護層，形成一收容槽，所述第一電性接觸墊從所述收容槽底部露出，得到兩個承載電路板。
  10. 一種承載電路板，其包括芯層電路基板、絕緣基板、介電膠片、第一外層導電線路層及第二外層導電線路層，所述芯層電路基板包括玻璃基底及多個第一電性接觸墊，所述玻璃基板內設置有多個金屬導電柱，所述第一電性接觸墊與對應的金屬導電柱一端相互電連接，所述絕緣基板內具有與芯層電路基板相對應的開孔，第一開孔的橫截面積大於芯層電路基板的橫截面積，所述芯層電路基板收容於所述開孔內，所述介電膠片連接於芯層電路基板及絕緣基板的一側表面，並形成於開孔內，以填充絕緣基板與芯層電路基板之間的空隙，所述第一外層導電線路層形成於絕緣基板遠離介電膠片的表面，所述第二外層導電線路層形成於介電膠片的表面，承載電路板具有收容槽，所述芯層電路基板的第一電性接觸墊從所述收容槽露出。
  11. 如請求項10所述的承載電路板，其中，所述介電膠片內形成有導電盲孔，每個金屬導電柱的另一端通過所述導電盲孔與第二外層導電線路相互電連接。
  12. 如請求項10所述的承載電路板，其中，所述絕緣基板及所述介電膠片內形成有導電通孔，所述第一外層導電線路層與第二外層導電線路層通過所述導電通孔電導通。
  13. 如請求項10所述的承載電路板，其中，所述絕緣基板的厚度大於所述芯層電路基板的厚度。
  14. 如權利要求10所述的承載電路板，其特徵在於，所述第一電性接觸墊的表面形成有保護層。
  15. 一種封裝結構，其包括第一晶片及請求項8至11任一項所述的承載電路板，所述第一晶片通過第一焊球與收容槽內的第一電性接觸墊相互連接。
  16. 如請求項15所述的封裝結構，其中，還包括連接基板及第二晶片，所述第二晶片封裝於所述連接基板，所述連接基板通過第二焊球與第二外層導電線路層線路電連接。
TW101150353A 2012-12-21 2012-12-27 承載電路板、承載電路板的製作方法及封裝結構 TWI465171B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210559728.9A CN103889168A (zh) 2012-12-21 2012-12-21 承载电路板、承载电路板的制作方法及封装结构

Publications (2)

Publication Number Publication Date
TW201427522A TW201427522A (zh) 2014-07-01
TWI465171B true TWI465171B (zh) 2014-12-11

Family

ID=50957826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150353A TWI465171B (zh) 2012-12-21 2012-12-27 承載電路板、承載電路板的製作方法及封裝結構

Country Status (2)

Country Link
CN (1) CN103889168A (zh)
TW (1) TWI465171B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI711133B (zh) * 2019-07-26 2020-11-21 大陸商上海兆芯集成電路有限公司 電子結構及其製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板
TWI556704B (zh) * 2016-03-03 2016-11-01 Non - welded multilayer circuit board and its manufacturing method
TWI613943B (zh) * 2016-07-12 2018-02-01 晶片固定結構的製造方法
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
JP6446155B1 (ja) 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法
TWI691239B (zh) * 2018-08-24 2020-04-11 鴻海精密工業股份有限公司 電路板及應用該電路板的電子裝置
CN110859022A (zh) * 2018-08-24 2020-03-03 三赢科技（深圳）有限公司 电路板及应用该电路板的电子装置
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件
CN115424542B (zh) * 2022-11-03 2023-02-28 长春希达电子技术有限公司 无缝拼接Micro-LED显示面板与其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266403B (en) * 2003-12-31 2006-11-11 Phoenix Prec Technology Corp Method for fabricating semiconductor package substrate with opening penetrating therethrough
TWI378519B (zh) * 2007-08-24 2012-12-01 Teramikros Inc

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266403B (en) * 2003-12-31 2006-11-11 Phoenix Prec Technology Corp Method for fabricating semiconductor package substrate with opening penetrating therethrough
TWI378519B (zh) * 2007-08-24 2012-12-01 Teramikros Inc

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI711133B (zh) * 2019-07-26 2020-11-21 大陸商上海兆芯集成電路有限公司 電子結構及其製造方法

Also Published As

Publication number Publication date
CN103889168A (zh) 2014-06-25
TW201427522A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI504329B (zh) 封裝基板、封裝結構以及封裝基板的製作方法
TWI670814B (zh) 單層無芯基板
US12165964B2 (en) Component carrier with embedded interposer laterally between electrically conductive structures of stack and method for manufacturing the component carrier
CN107393899B (zh) 芯片封装基板
KR20170009128A (ko) 회로 기판 및 그 제조 방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP4990826B2 (ja) 多層印刷回路基板の製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2010171387A (ja) 回路基板構造及びその製造方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
CN104576402B (zh) 封装载板及其制作方法
JP7610563B2 (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
TWI511634B (zh) 電路板製作方法
JP2018101776A (ja) プリント回路基板及びパッケージ
US20210391213A1 (en) Interposer board without feature layer structure and method for manufacturing the same
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR20150083401A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN104851847B (zh) 封装装置及其制作方法