CN102938244B - 显示面板及其主动元件阵列基板 - Google Patents

Abstract

本发明揭露一种显示面板及其主动元件阵列基板，此主动元件阵列基板包含多个像素单元、多条扫描线以及多条数据线。这些像素单元排列成一个X×Y的像素阵列，X与Y均为正整数，X>Y>1。这些扫描线耦接这些像素单元。这些数据线符合一排列方式，并于像素阵列内耦接这些像素单元。所述的排列方式符合第i条数据线耦接第j列的第i-j+1个像素单元，i=1～X，i≧j，其中当i≦Y时，j＝1～i，反的，当i>Y时，j＝1～Y，i与j均为正整数。

Description

显示面板及其主动元件阵列基板

技术领域

本发明有关于一种显示面板及其主动元件阵列基板，且特别是有关于一种具有窄框边的主动元件阵列基板以及显示面板。

背景技术

一般而言，显示面板是由主动元件阵列基板、对向基板以及显示介质所构成。在制作主动元件阵列时，通常会于主动元件阵列基板的非显示区(周边区域)同时制作与晶粒-玻璃接合制程或晶粒-薄膜接合制程相配合的周边线路。

图1为已知一种主动元件阵列基板的上视示意图。请参照图1，主动元件阵列基板10包括基板11、多条扫描线12、多条数据线13、多个像素单元14、栅极驱动芯片15以及源极驱动芯片16。基板11具有显示区A及围绕显示区A的非显示区B。扫描线12皆朝左至右的走向而相互平行地配置于基板11上。数据线13皆朝上至下的走向而相互平行地配置于基板11上，并与这些数据线13彼此垂直地交错，以形成位于显示区A内的多个像素单元14。

基板11具有互为相邻的第一侧边11a与第二侧边11b。栅极驱动芯片15位于基板11的第一侧边11a的非显示区B中，且与这些扫描线12电性连接。源极驱动芯片16位于基板11的第二侧边11b的非显示区B中，且与这些数据线13电性连接。尤其是，扫描线12透过显示区A左右两侧的非显示区B来进行周边线路的走线布局(wire routing)，以电性连接栅极驱动芯片15。数据线13透过显示区A上下两侧的非显示区B来进行周边线路的走线布局(wirerouting)，以电性连接源极驱动芯片16。

然而，由于显示面板的诸多应用逐渐朝向轻、薄、短、小的趋势，如：移动电话、数字相机等电子产品，加上栅极驱动芯片以及源极驱动芯片各占用于基板二侧边的非显示区的大部分空间，导致此主动元件阵列基板产生一个不易实现窄边框的问题。

因此，如何提供一种解决方案以解决主动元件阵列基板不易实现窄边框的问题，以提高电子产品的可携带性，实为当前亟待解决的一项课题。

发明内容

本发明提供一种主动元件阵列基板，其具有窄框边，可提高空间利用率。

本发明提出一种主动元件阵列基板，此主动元件阵列基板包含多个像素单元、多条扫描线以及多条数据线。这些像素单元排列成一个X×Y的像素阵列，X与Y均为正整数，X>Y>1。这些扫描线耦接这些像素单元。这些数据线符合一排列方式，并于像素阵列内耦接这些像素单元。所述的排列方式符合第i条数据线耦接第j列的第i-j+1个像素单元，i=1～X，i≧j，其中当i≦Y时，j＝1～i，反的，当i>Y时，j＝1～Y，i与j均为正整数。

此外，在本发明的一实施例中，这些数据线中的第m条数据线还耦接第n列第X+Y-n-m+1个像素单元，其中m=1～(X-Y)，n=(Y-m+1)～Y，m与n均为正整数。

本发明又提出一种主动元件阵列基板，此主动元件阵列基板包括一基板、一像素阵列、多条扫描线以及多条数据线。像素阵列是由多个像素单元所排成于基板上，包含相对的第一侧与第二侧以及相对的第三侧与第四侧，第一侧与第二侧皆位于第三侧与第四侧之间。扫描线平行且间隔地配置于像素阵列内。数据线配置于像素阵列内，与这些扫描线皆通过像素阵列的第一侧。各数据线于像素阵列内交替地朝像素阵列的第二侧以及第四侧的方向延伸，以致于像素阵列内形成一与这些扫描线交错配置的阶梯状。

在本发明的一实施例中，所述像素阵列包含多个平行配置的像素列与像素行。各像素行的这些像素单元以及各像素列的这些像素单元皆为线性且彼此间隔排列。这些扫描线平行这些像素行，且各扫描线耦接其中一像素行中所有的像素单元。

在本发明的一实施例中，各数据线耦接不同像素列中至少一像素单元。

在本发明的一实施例中，各数据线所耦接的所有像素单元均未排列于像素阵列的同一像素行，亦未排列于像素阵列的同一像素列中。

在本发明的一实施例中，各数据线包含多个第一段以及多个第二段。这些第一段平行这些扫描线。这些第二段垂直这些扫描线，各第二段连接于任二相邻的第一段之间，且分别位于不同的像素行内。

在本发明的一实施例中，像素阵列依据一X×Y阵列方式所排列，其中X、Y为正整数，X>Y>1。

在本发明的一实施例中这些扫描线的数量与数据线的数量一致，皆为X个。

在本发明的一实施例中，当各扫描线启动其中一像素行中所有像素单元时，只有数量为Y个的数据线分别提供像素单元数据至对应的像素行中所有的像素单元。

在本发明的一实施例中，共有数量为（X-Y）个数据线通过像素阵列的第四侧，且分别自像素阵列外延伸至像素阵列的第二侧。

在本发明的一实施例中，这些数量为（X-Y）个的数据线通过像素阵列的第二侧，且于像素阵列内交替地朝第一侧以及第三侧的方向延伸，以致于像素阵列内形成另一与这些扫描线交错配置的阶梯状。

在本发明的一实施例中，主动元件阵列基板还包含至少一源极驱动芯片以及至少一栅极驱动芯片。源极驱动芯片位于基板的一侧。栅极驱动芯片与源极驱动芯片共同位基板的同侧。

本发明又提出一种主动元件阵列基板。此主动元件阵列基板包含多个像素单元、多条扫描线以及多条数据线。像素单元排列成一像素阵列。各扫瞄线均耦接同一行的这些像素单元。这些数据线均呈阶梯状而斜向耦接这些像素单元。各数据线所耦接的所有像素单元均未排列于像素阵列的同一行，且各数据线所耦接的所有像素单元亦未排列于像素阵列的同一列。

在本发明的一实施例中，像素阵列依据一X×Y的阵列方式排列，其中X>Y>1，X、Y为正整数。

在本发明的一实施例中，共有数量为（X-Y）个的数据线从像素阵列的一侧伸出，分别延伸至像素阵列的另一侧，其中此二侧互为相邻。

本发明又提供一种显示面板，其具有上述的主动元件阵列基板，可降低制造成本、增加产品可携带性。

此种显示面板包括上述的主动元件阵列基板、对向基板以及显示介质。显示介质配置于对向基板与主动元件阵列基板之间。

综上所述，由于本发明的主动元件阵列基板具有独特的线路设计，因此本发明可减少框边宽度，进而提高空间利用率。此外，由于本发明的显示面板具有上述的主动元件阵列基板，因此本发明可降低制造成本且增加产品可携带性。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：

图1为已知一种主动元件阵列基板的上视示意图；

图2为本发明的主动元件阵列基板的上视示意图；

图3为本发明一实施例的像素阵列的上视示意图；

图4a~图4d为针对某个数据线于9x5像素阵列中的右下走向示意图；

图5a~图5d为针对某个数据线于9x5像素阵列中的左上走向示意图；

图6为本发明另一实施例的像素阵列的上视示意图；

图7a～图7b为单一扫描线与其对应五条数据线于9x5像素阵列中的示意图；

图8为本发明一实施例的显示面板的示意图。

【主要元件符号说明】

100：显示面板

200：对向基板

300：显示介质

400：主动元件阵列基板

410：基板

420：源极驱动芯片

430：栅极驱动芯片

440：像素阵列

441：第一侧

442：第二侧

443：第三侧

444：第四侧

450、450a~450x：像素单元

451：像素列

452：像素行

500、501~502：扫描线

600、600a~600f、600A~600J、601～606：数据线

610：第一段

620：第二段

A：显示区

B：非显示区

具体实施方式

以下将以附图及详细说明清楚说明本发明的精神，如熟悉此技术的人员在了解本发明的实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。

本发明的主动元件阵列基板包含一由多个像素单元所排列成的像素阵列、多条扫描线与多条数据线。扫瞄线耦接同一行的像素单元。数据线大致均以阶梯状排列方式而斜向地耦接所有像素单元。如此，由于本发明的主动元件阵列基板上的阶梯状线路布局设计，使得主动元件阵列基板上的线路减少占用主动元件阵列基板框边区域的空间，有助减少主动元件阵列基板侧边宽度，或提高使用主动元件阵列基板侧边的空间利用率。

图2为本发明的主动元件阵列基板的上视示意图。请参照图2，一种主动元件阵列基板400包括一基板410、一或多个源极驱动芯片420、一或多个栅极驱动芯片430、一像素阵列440、多条扫描线500（scan line）以及多条数据线600（source line或data line）。基板410包括一显示区A以及与显示区A邻接的非显示区B。像素阵列440配置于基板410上，像素阵列440的所在区域被定义为上述的显示区A，而非显示区B为基板410扣除显示区A后的框边区域。

像素阵列440是由多个像素单元450（或称子像素单元，sub pixels）所排成，这些像素单元450例如为红色像素单元、蓝色像素单元与绿色像素单元。像素阵列440包含相对的第一侧441与第二侧442以及相对的第三侧443与第四侧444，第一侧441与第二侧442皆位于第三侧443与第四侧444之间。

源极驱动芯片420位于基板410一侧的框边区域内。栅极驱动芯片430与源极驱动芯片420共同位基板410同侧的框边区域内。如此，更加有助本发明主动元件阵列基板400实现窄框边特性，进而提高空间利用率。此外，源极驱动芯片420与栅极驱动芯片430亦可整合为单一个体，然而，本发明不仅限于上述变化。

扫描线500的数量小于等于数据线600的数量，且扫描线500相互平行且间隔地配置于像素阵列440内。具体来说，扫描线500连接栅极驱动芯片430，且通过像素阵列440的第一侧441与第二侧442，意即，扫描线500从基板410一侧的框边区域（即非显示区B）经像素阵列440延伸至基板410另一框边区域（即非显示区B）。

数据线600间隔地配置于像素阵列440内，均呈以约略呈阶梯状的走向而朝图中右下的方向斜向地耦接大部分像素单元450。具体来说，数据线600通过像素阵列440的第一侧441，并进入像素阵列440后，于像素阵列440内交替地朝像素阵列440的第二侧442的方向以及朝像素阵列440的第四侧444的方向延伸，使得数据线600于像素阵列440内形成与扫描线500交错配置的第一阶梯状路线（如图4c的数据线600c的走向）。

更详细而言，所述像素阵列440包含多个平行配置的像素列451与像素行452。像素行452，如图2所示，是朝图中上、下的走向而相互平行。像素列451，如图3所示，是朝图中左、右的走向而相互平行。像素列451的走向与像素行452的走向相正交。各像素行452中的像素单元450以及各像素列451中的像素单元450皆为线性且彼此间隔排列。扫描线500平行像素行452，且各扫描线500耦接每一像素行452中所有的像素单元450。

此外，各数据线600所耦接的所有像素单元450均未排列于像素阵列440的同一像素行452，亦未排列于像素阵列440的同一像素列451中。更详细而言，各数据线600包含多个第一段610以及多个第二段620。各第二段620直接连接于任二相邻的第一段610之间，且分别位于不同的像素行452内，并于不同的像素行452内耦接至少一个像素单元450。第一段610朝图中上、下的走向延伸，不限与扫描线500相互平行或不相互平行。第二段620图中左、右的走向延伸，不限与扫描线500相互垂直或不相互垂直，

然而，本发明不限于此，各数据线也可耦接不同像素列中的二个以上的像素单元，及/或不同像素行中的二个以上的像素单元。

另外，由图2可知，部分数量的数据线600自第四侧444伸出像素阵列440后便分别延伸至像素阵列440的第二侧442，并分别自像素阵列440的第二侧442伸入像素阵列440后，便于像素阵列440内交替地朝第一侧441的方向以及第三侧443的方向延伸，以致于像素阵列440内形成与扫描线500交错配置的第二阶梯状路线（如图5d的数据线600f的走向）。如此，不位于第一阶梯状路线内的其余像素单元450也可通过第二阶梯状路线而与数据线600相耦接，因此不需另外配置更多数量的数据线，进而有助降低制造成本以及主动元件阵列基板的窄框边特征的实现。

图3为本发明一实施例的像素阵列的上视示意图。参阅图3，更进一步地以数学方式描述上述数据线600的第一阶梯状路线与像素单元450的耦接关系。

上述的像素阵列440为一X×Y阵列，其中X与Y均为正整数，X>Y>1。故，各像素列451中像素单元450为1～X，其数量为X个，也分别与扫描线500与数据线600的数量一致。各像素行452中像素单元450的数量为1～Y，其数量为Y个。

数据线600符合第一排列方式而耦接所述的大部分像素单元450，以形成上述的第一阶梯状路线。所述的第一排列方式是符合第i条数据线600耦接第j列的第i-j+1个像素单元450，i=1～X，i≧j，其中当i≦Y时，j＝1～i，反的，当i>Y时，j＝1～Y，i与j均为正整数。

举例来说，图4a~图4d为针对某个数据线于9x5像素阵列440中的右下走向示意图。

如图4a所示，当X＝9，Y=5为例，且当第i条数据线600是从右至左边的顺序，且像素阵列440的第j列是从上至下的顺序时，以下提供几例解释数据线依据上述的第一排列方式于9x5像素阵列440内的走向变化以及与像素单元的耦接关系（以下通过网点方块表示被耦接的像素单元）：

如图4a所示，当i=1，符合i≦5，j＝1～1，因此第1条数据线600a耦接像素阵列440第1列的第(1-1+1=1)个像素单元450a(如网点方块所示)；

如图4b所示，当i=3，符合i≦5，j＝1～3，因此第3条数据线600b耦接像素阵列440第1列的第(3-1+1=3)个像素单元450b(如网点方块所示)、第2列的第(3-2+1=2)个像素单元450c(如网点方块所示)以及第3列的第(3-3+1=1)个像素单元450d(如网点方块所示)；

如图4c所示，当i=7，符合i>5，j＝1～5，因此第7条数据线600c耦接像素阵列440第1列的第(7-1+1=7)个像素单元450e(如网点方块所示)、第2列的第(7-2+1=6)个像素单元450f(如网点方块所示)、第3列的第(7-3+1=5)个像素单元450g(如网点方块所示)、第4列的第(7-4+1=4)个像素单元450h(如网点方块所示)以及第5列的第(7-5+1=3)个像素单元450i(如网点方块所示)。

如图4d所示，当i=9，符合i>5时，j＝1～5，因此第9条数据线600d耦接像素阵列440第1列的第(9-1+1＝9)个像素单元450j(如网点方块所示)、第2列的第(9-2+1=8)个像素单元450k(如网点方块所示)、第3列的第(9-3+1=7)个像素单元450l(如网点方块所示)、第4列的第(9-4+1＝6)个像素单元450m(如网点方块所示)以及第5列的第(9-5+1=5)个像素单元450n(如网点方块所示)。

此外，复参阅图3，以下亦以数学方式描述上述数据线600于第二阶梯状路线的数量，以及上述数据线600于第二阶梯状路线内与像素单元450的耦接关系。

在此实施例中，共有数量为（X-Y）个数据线600自像素阵列440内伸出像素阵列440的第四侧444，且分别从像素阵列440外延伸至像素阵列440的第二侧442。这些数量为（X-Y）个的数据线600通过像素阵列440的第二侧442，且于像素阵列440内交替地朝第一侧441以及第三侧443的方向延伸，以致于像素阵列440内形成与扫描线500交错配置的上述的第二阶梯状路线。

上述的数据线600自像素阵列440的第二侧442伸入像素阵列440后，这些数据线600符合第二排列方式而耦接其余部分的像素单元450，以形成上述的第二阶梯状路线。所述的第二排列方式是符合数据线600中的第m条数据线600还耦接第n列第X+Y-n-m+1个像素单元450，其中m=1～(X-Y)，n=(Y-m+1)～Y，m与n均为正整数。

举同一例来说，图5a~图5d为针对某个数据线600于9x5像素阵列440中的左上走向示意图。

同上例中，如图5a，当X＝9，Y=5，且当第m条数据线600是从右至左边的顺序，且像素阵列440的第n列是从上至下的顺序时，则m=1～(9-5＝4)，以下提供几例解释数据线依据上述的第二排列方式于9x5像素阵列内的走向变化以及与像素单元的耦接关系（以下通过网点方块表示被耦接的像素单元）：

如图5a所示，当m=1，n=(5-1+1=5)～5，则第1条数据线600a还耦接像素阵列440第5列第(9+5-5-1+1=9)个像素单元450o(如网点方块所示)；

如图5b所示，当m=2，n=(5-2+1=4)～5，则第2条数据线600e还耦接像素阵列440第5列第(9+5-5-2+1=8)个像素单元450p(如网点方块所示)以及第4列第(9+5-4-2+1=9)个像素单元450q(如网点方块所示)；

如图5c所示，当m=3，n=(5-3+1＝3)～5，则第3条数据线600b还耦接像素阵列440第5列第(9+5-3-2+1=7)个像素单元450r(如网点方块所示)、第4列第(9+5-4-3+1＝8)个像素单元450s(如网点方块所示)以及第3列第(9+5-3-3+1＝9)个像素单元450t(如网点方块所示)；

如图5d所示，当m=4，n=(5-4+1=2)～5，则第4条数据线600f还耦接像素阵列440第5列第(9+5-5-4+1=6)个像素单元450u(如网点方块所示)、第4列第(9+5-4-4+1＝7)个像素单元450v(如网点方块所示)、第3列第(9+5-3-4+1＝8)个像素单元450w(如网点方块所示)以及第2列第(9+5-2-4+1=9)个像素单元450x(如网点方块所示)。

图6为本发明另一实施例的像素阵列440的上视示意图。请参阅图6，图6中第一至第九像素行452的顺序改为从左至右边的顺序。虽然图6中的数据线600的第一阶梯状走向是朝图中左下的方向斜向地耦接大部分像素单元450，数据线600的第二阶梯状走向是朝图中右上的方向斜向地耦接其余像素单元450，但是，图6中的数据线600朝左下的走向亦适用于上述第一排列方式的规则，而数据线600朝右上的走向亦适用上述第二排列方式的规则。

图7a~图7b为9x5像素阵列中其中一扫描线与其对应五条数据线的操作示意图，其中通过网点方块表示被启动的像素单元。

操作时，如图7a所示，当驱动上述主动元件阵列基板400时，首先依序对扫描线输入一像素单元开启电压，接着，当依序对扫描线输入像素单元开启电压时，依序对与这些扫瞄线交错的数据线输入像素单元数据。

举例而言，如图7a所示，从右至左边的顺序中，当对第1条扫瞄线501输入像素单元开启电压至像素阵列440第1行的所有像素单元450A~E时，第1～5条数据线601~605分别对像素阵列440第1行由上至下顺序的第1～5个像素单元450A~E输入像素单元数据。即，第1条数据线601对像素阵列440第1行中由上至下顺序的第1个像素单元450A(如网点方块所示)输入像素单元数据、第2条数据线602对像素阵列440第1行中由上至下顺序的第2个像素单元450B(如网点方块所示)输入像素单元数据、第3条数据线603对像素阵列440第1行中由上至下顺序的第3个像素单元450C(如网点方块所示)输入像素单元数据、第4条数据线604对像素阵列440第1行中由上至下顺序的第4个像素单元450D(如网点方块所示)输入像素单元数据，以及第5条数据线605对像素阵列440第1行中由上至下顺序的第5个像素单元450E(如网点方块所示)输入像素单元数据。

参阅如图7b所示，当第2条扫瞄线502输入一像素单元开启电压至第2行像素行的所有像素单元450F~J时，第2～6条数据线602~606分别对像素阵列440第2行由上至下顺序的第1～5个像素单元450F~J输入像素单元数据。即，第2条数据线602对像素阵列440第2行中由上至下顺序的第1个像素单元450F(如网点方块所示)输入像素单元数据、第3条数据线603对像素阵列440第2行中由上至下顺序的第2个像素单元450G(如网点方块所示)输入像素单元数据、第4条数据线604对像素阵列440第2行中由上至下顺序的第3个像素单元450H(如网点方块所示)输入像素单元数据、第5条数据线605对像素阵列440第2行中由上至下顺序的第4个像素单元450I(如网点方块所示)输入一像素单元数据，以及第6条数据线606对像素阵列440第2行中由上至下顺序的第5个像素单元450J(如网点方块所示)输入像素单元数据。

故，依此类推可知，以上述的像素阵列440为X×Y阵列而言，当X条（例如9条）扫描线各自启动所对应的像素行中所有像素单元时，只有数量为Y条（例如5条）数据线分别提供像素单元数据至对应的像素行的所有像素单元，不需使用所有数据线。

图8为本发明一实施例的显示面板100的示意图。请参照图8，上述的主动元件阵列基板400更可应用于一显示面板100中。显示面板100包括对向基板200、显示介质300以及上述的主动元件阵列基板400。对向基板200配置于主动元件阵列基板400上方。显示介质300配置于对向基板200与主动元件阵列基板400之间。显示面板100例如是液晶显示面板、电泳式显示面板或其他显示面板。对向基板200例如是彩色滤光基板，而显示介质300则例如为液晶层或是其他的材料。在本实施例中，显示面板100例如是一种横向显示(Landscape viewing)的显示面板，然而，本发明不仅限于此。

综上所述，由于本发明的主动元件阵列基板具有独特的线路设计，因此本发明可减少框边宽度，进而提高空间利用率。此外，由于本发明的显示面板具有上述的主动元件阵列基板，因此本发明可降低制造成本且增加产品可携带性。

本发明所揭露如上的各实施例中，并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (12)

1.一种主动元件阵列基板，其特征在于，包括：

一基板；

一像素阵列，由多个像素单元所排成于该基板上，包含相对的第一侧与第二侧与相对的第三侧与第四侧，该第一侧与该第二侧皆位于该第三侧与该第四侧之间；

多条扫描线，平行且间隔地配置于该像素阵列内；以及

多条数据线，配置于该像素阵列内，与所述多条扫描线皆通过该像素阵列的该第一侧，每一所述数据线于该像素阵列内交替地朝该像素阵列的该第二侧以及该第四侧的方向延伸，以致于该像素阵列内形成一与所述多条扫描线交错配置的阶梯状；

该像素阵列包含多个平行配置的像素列与像素行，每一所述像素行的所述多个像素单元以及每一所述像素列的所述多个像素单元皆为线性且彼此间隔排列，所述多条扫描线平行所述多个像素行，且每一所述扫描线耦接所述多个像素行其中之一中所有像素单元。

2.根据权利要求1所述的主动元件阵列基板，其特征在于，每一所述数据线耦接不同像素列中至少一像素单元。

3.根据权利要求2所述的主动元件阵列基板，其特征在于，每一所述数据线所耦接的所有像素单元均未排列于该像素阵列的同一像素行，亦未排列于该像素阵列的同一像素列中。

4.根据权利要求1所述的主动元件阵列基板，其特征在于，每一所述数据线包含：

多个第一段，平行所述多条扫描线；以及

多个第二段，垂直所述多条扫描线，每一所述第二段连接于任二相邻的所述第一段之间，且分别位于不同的像素行内。

5.根据权利要求1所述的主动元件阵列基板，其特征在于，该像素阵列依据一X×Y阵列方式所排列，X、Y为正整数，X＞Y＞1。

6.根据权利要求5所述的主动元件阵列基板，其特征在于，所述多条扫描线的数量与数据线的数量一致，皆为X个。

7.根据权利要求5所述的主动元件阵列基板，其特征在于，当每一所述扫描线启动所述多个像素行其中之一中所有像素单元时，只有数量为Y个的所述数据线分别提供像素单元数据至对应的所述多个像素行的所有像素单元。

8.根据权利要求5所述的主动元件阵列基板，其特征在于，共有数量为(X-Y)个数据线通过该像素阵列的该第四侧，且分别自该像素阵列外延伸至该像素阵列的该第二侧。

9.根据权利要求8所述的主动元件阵列基板，其特征在于，所述数量为(X-Y)个的数据线通过该像素阵列的该第二侧，且于该像素阵列内交替地朝该第一侧以及该第三侧的方向延伸，以致于该像素阵列内形成另一与所述多条扫描线交错配置的阶梯状。

10.根据权利要求1所述的主动元件阵列基板，其特征在于，还包含：

至少一源极驱动芯片，位于该基板的一侧；以及

至少一栅极驱动芯片，与该源极驱动芯片共同位于该基板的同侧。

11.一种主动元件阵列基板，其特征在于，包含：

多个像素单元，排列成一像素阵列；

多条扫描线，每一所述扫瞄线均耦接同一行的所述多个像素单元；以及

多条数据线，所述多条数据线均呈阶梯状而斜向耦接所述多个像素单元，每一所述数据线所耦接的所有所述像素单元均未排列于该像素阵列的同一行，且每一所述数据线所耦接的所有所述像素单元亦未排列于该像素阵列的同一列；

该像素阵列依据一X×Y的阵列方式排列，X＞Y＞1，X、Y为正整数；

共有数量为(X-Y)个的所述数据线从该像素阵列的一侧伸出，分别延伸至该像素阵列的另一侧，其中该侧与该另一侧相邻。

12.一种显示面板，其特征在于，包含：

一如权利要求1～11其中之一所述的主动元件阵列基板；

一对向基板，配置于该主动元件阵列基板上方；以及

一显示介质，配置于该对向基板与该主动元件阵列基板之间。