[go: up one dir, main page]

CN102881712B - 一种阵列基板及其制造方法、oled显示装置 - Google Patents

一种阵列基板及其制造方法、oled显示装置 Download PDF

Info

Publication number
CN102881712B
CN102881712B CN201210372198.7A CN201210372198A CN102881712B CN 102881712 B CN102881712 B CN 102881712B CN 201210372198 A CN201210372198 A CN 201210372198A CN 102881712 B CN102881712 B CN 102881712B
Authority
CN
China
Prior art keywords
tft
drain
gate
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210372198.7A
Other languages
English (en)
Other versions
CN102881712A (zh
Inventor
牛菁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210372198.7A priority Critical patent/CN102881712B/zh
Publication of CN102881712A publication Critical patent/CN102881712A/zh
Priority to US14/041,186 priority patent/US9099404B2/en
Priority to EP13186639.4A priority patent/EP2713398B1/en
Application granted granted Critical
Publication of CN102881712B publication Critical patent/CN102881712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种阵列基板及其制造方法、OLED显示装置，涉及显示装置制造领域，可以提高显示装置的有效发光面积，简化制作工艺，降低产品的生产难度和生产成本。阵列基板包括：由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元包括第一TFT、第二TFT和像素电极，所述第一TFT的栅极连接所述栅线，所述第一TFT的源极连接所述数据线，所述第二TFT的漏极连接所述像素电极，所述第一TFT的源极和漏极与所述第二TFT的栅极形成于同一层，且所述第一TFT的漏极与所述第二TFT的栅极直接相连接。本发明实施例用于制造显示装置。

Description

一种阵列基板及其制造方法、OLED显示装置
技术领域
本发明涉及显示装置制造领域，尤其涉及一种阵列基板及其制造方法、OLED显示装置。
背景技术
在现有的各种显示装置中，由于OLED(Organic Light-EmittingDiode，有机发光二极管)显示器与CRT(Cathode Ray Tube，阴极射线管)显示器或TFT-LCD(Thin Film Transistor-Liquid CrystalDisplay，薄膜晶体管液晶显示器)相比具有更轻和更薄的外观设计、更宽的可视视角、更快的响应速度以及更低的功耗等特点，因此OLED显示器已逐渐作为下一代显示设备而备受人们的关注。
OLED显示装置是自发光器件，其通常包括像素电极、与像素电极相对设置的对电极以及设置于像素电极与对电极之间的有机发光层。OLED显示装置通过将电压施加到包括像素电极和对电极上以使设置于像素电极和对电极之间的有机发光层两端形成电场，从而使得电子和空穴能够在有机发光层中彼此复合而发光。其中，可以通过具有电路单元的阵列基板控制施加在像素电极上的电压，从而控制OLED显示装置的显示效果。
现有技术中，为了更好地控制OLED显示装置的显示效果，阵列基板的电路单元通常采用两个TFT(Thin Film Transistor，薄膜晶体管)的结构，其中，第一TFT是开关晶体管，第二TFT是驱动晶体管，局部像素单元的结构可以如图1所示，图2为图1的A-A向截面图。图1中，栅线13与TFT11的栅极即第一栅极111连接，数据线14与TFT11的源极即第一源极112相连，TFT11的第一漏极113透过过孔a连接到TFT12的栅极即第二栅极121。平行于数据线14的Vdd线15连接到TFT12的源极即第二源极122，TFT12的第二漏极123与像素电极16连接。由截面图2可知，两个TFT形成于基板10上，且均采用底栅结构，第一栅极111和第二栅极121上依次还形成有栅绝缘层101、由氧化物形成的有源层102以及刻蚀阻挡层103。第一漏极113通过过孔a与连接电极17相连，第二栅极121通过过孔b与连接电极17相连，这样，与像素电极16同层的连接电极17即可以连接第一漏极113与第二栅极121。为避免连接电极17与其他电极之间出现短路，像素电极16覆盖区域应当避开连接电极17所在区域，如图1所示，相应的像素电极16上设置的有机发光层18也应当避开连接电极17所在区域，连接电极17所在区域需由遮光材料19覆盖，有机发光层18与遮光材料19的表面设置有对电极110从而构成OLED显示装置。
由于连接电极17的存在，该连接电极17所在区域需要由黑矩阵覆盖，从而使得OLED显示装置的有效发光区域面积减少、显示亮度降低。另一方面，这样一种结构的OLED显示装置的阵列基板从栅极的设置到像素电极的设置需要经历7次掩模工序，以分别形成栅极层、栅绝缘层、有源层、刻蚀阻挡层、源漏电极层、树脂层以及像素电极和连接电极，同时为了连接第一漏极113和第二栅极121，需要在基板上设置多个过孔，这将导致OLED显示装置的制作工艺更加复杂，从而大大提高了产品的生产难度和生产成本。
发明内容
本发明的实施例提供一种阵列基板及其制造方法、OLED显示装置，可以提高显示装置的有效发光面积，简化制作工艺，降低产品的生产难度和生产成本。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板，包括：由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元包括第一TFT、第二TFT和像素电极，所述第一TFT的栅极连接所述栅线，所述第一TFT的源极连接所述数据线，所述第二TFT的漏极连接所述像素电极。
所述第一TFT的源极和漏极与所述第二TFT的栅极形成于同一层，且所述第一TFT的漏极与所述第二TFT的栅极直接相连接。
本发明实施例的另一方面，提供一种OLED显示装置，包括：阵列基板、对电极以及位于所述阵列基板的像素电极与所述对电极之间的有机发光层，所述阵列基板为如上所述的阵列基板。
本发明实施例的另一方面，提供一种阵列基板的制造方法，包括：
在基板上分别形成第一TFT的栅极、第二TFT的源极和漏极以及栅绝缘层的图形；
在所述基板的表面通过构图工艺依次形成有源层以及刻蚀阻挡层的图形；
形成所述第一TFT的源极和漏极与所述第二TFT的栅极的图形；
形成具有过孔的树脂层，所述过孔的底部为所述第二TFT的漏极；
形成像素电极，所述像素电极通过所述过孔与所述第二TFT的漏极相连接。
本发明实施例的又一方面，还提供一种阵列基板的制造方法，包括：
在基板上分别形成第一TFT的源极和漏极、第二TFT的栅极以及栅绝缘层的图形；
在所述基板的表面通过构图工艺依次形成有源层以及刻蚀阻挡层的图形；
形成所述第一TFT的栅极与所述第二TFT的源极和漏极的图形；
形成具有过孔的树脂层，所述过孔的底部为所述第二TFT的漏极；
形成像素电极，所述像素电极通过所述过孔与所述第二TFT的漏极相连接。
本发明实施例提供的阵列基板及其制造方法、OLED显示装置，该阵列基板包括由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元又包括第一TFT、第二TFT和像素电极，该第一TFT的源极和漏极与该第二TFT的栅极形成于同一层。两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，增大了开口率，提高了显示装置的显示亮度；同时，一顶栅、一底栅的双TFT结构也使得基板从形成第一层金属层到最终形成像素电极之间所需的掩膜工序可以减少且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中一种阵列基板的局部结构俯视图；
图2为图1的A-A向剖视图；
图3a为本发明实施例提供的一种阵列基板的局部结构俯视图；
图3b为图3a的B-B向剖视图；
图4为本发明实施例提供的另一阵列基板的结构示意图；
图5为本发明实施例提供的一种OLED显示装置的结构示意图；
图6为本发明实施例提供的一种阵列基板的制造方法的流程示意图；
图7a为形成第一金属层和栅绝缘层图案的基板结构示意图；
图7b为形成有源层图案的基板结构示意图；
图7c为形成刻蚀阻挡层图案的基板结构示意图；
图7d为形成第二金属层图案的基板结构示意图；
图7e为形成树脂层和像素电极的基板结构示意图；
图8为本发明实施例提供的另一阵列基板的制造方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的阵列基板30，如图3a所示，包括：由横纵交叉的栅线31和数据线32在基板300上划分出的多个子像素单元，每个子像素单元包括第一TFT33、第二TFT34和像素电极35，第一TFT33的栅极331连接栅线31，第一TFT33的源极332连接数据线32，第二TFT34的漏极343连接像素电极35。
其中，如图3b所示，第一TFT33的源极332和漏极333与第二TFT34的栅极341形成于同一层，且第一TFT33的漏极333与第二TFT34的栅极341直接相连接。
本发明实施例提供的阵列基板，包括由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元又包括第一TFT、第二TFT和像素电极，该第一TFT的源极和漏极与该第二TFT的栅极形成于同一层。两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，增大了开口率，提高了显示装置的显示亮度；同时，一顶栅、一底栅的双TFT结构也使得基板从形成第一层金属层到最终形成像素电极之间所需的掩膜工序由现有技术中的7次减少到6次且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
需要说明的是，阵列基板30还包括正电源输入Vdd线36。在实际应用中，位于同一行的子像素单元中的第二TFT的源极均可以与该Vdd线相连接。
进一步地，在如图3a所示的阵列基板3中，像素电极35可以完全覆盖子像素单元区域。
在本发明实施例中，由于两个TFT分别采用一顶栅、一底栅的结构，其中，第一TFT的漏极应当与第二TFT的栅极直接相连接。因此在实际应用的过程中，阵列基板具体可以包括第一TFT仍然采用底栅结构、而第二TFT采用顶栅结构的阵列基板，或者第一TFT采用顶栅结构、而第二TFT仍然采用底栅结构的阵列基板。
在如图3b所示的阵列基板30中，即是以第一TFT仍然采用底栅结构、而第二TFT采用顶栅结构的阵列基板为例进行的说明。
如图3b所示，第一TFT33的栅极331与第二TFT34的源极342和漏极343均形成于基板300的表面。
具体的，基板300具体可以是包括玻璃基板或透明树脂基板在内的透明基板。在基板300的表面可以沉积金属层和栅绝缘层，通过一次构图工艺处理该金属层和栅绝缘层最终形成第一TFT33的栅极331、第二TFT34的源极342和漏极343以及栅绝缘层301的图形。
像素电极35可以通过过孔c与第二TFT34的漏极343相连接。
进一步地，可以在第一TFT33的栅极331与第二TFT34的源极342和漏极343的表面依次形成有有源层302、刻蚀阻挡层303、第一TFT33的源极332和漏极333与第二TFT34的栅极341、树脂层304以及像素电极35。
具体的，需要通过6次构图工艺以逐层形成包括第一TFT33的栅极331、第二TFT34的源极342和漏极343、有源层302、刻蚀阻挡层303、第一TFT33的源极332和漏极333与第二TFT34的栅极341、树脂层304以及像素电极35。其中，以上各层级结构在位于第二TFT34的漏极343上方处均应当具有开口区域，以形成底部为第二TFT34的漏极343的过孔c。
进一步地，第二TFT34的源极342和漏极343的边缘均可以为斜面，有源层302可以形成在第二TFT34的源极342和漏极343之间，通过该斜面与第二TFT34的源极342和漏极343接触，如图3b所示，有源层302可以形成在第二TFT34的源极342和漏极343之间。
这样一来，可以保证第二TFT34的源极342和漏极343均与有源层302具有较大的接触面，从而确保了源漏极与有源层之间的电连接的稳定性，进一步提高了显示装置产品的质量。
进一步地，过孔c中可以填充有遮光材料37，该遮光材料37的表面可以与像素电极35的表面相平。
在阵列基板的制作过程中，为了避免不必要的暗态漏光，通常需要在子像素单元边缘处，即栅线和数据线位置处形成一层黑矩阵，过孔c中填充的遮光材料37可以与子像素单元边缘处的黑矩阵在同一次构图工艺中形成。这样一来，可以确保位于像素电极上的有机发光层厚度均匀，从而保证了子像素单元各个区域的有机发光层的发光量一致，提高了显示装置的显示质量。
采用本发明实施例提供的这样一种阵列基板，两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极，令像素电极覆盖整个子像素区域。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，提高了显示装置的显示亮度；同时，一顶栅、一底栅的双TFT结构也使得基板从形成第一层金属层到最终形成像素电极之间所需的掩膜工序由现有技术中的7次减少到6次且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
或者，本发明实施例提供的阵列基板30还可以如图4所示，其中，第一TFT采用顶栅结构、而第二TFT仍然采用底栅结构的阵列基板。
如图4所示，第一TFT33的源极332和漏极333与第二TFT34的栅极341均形成于基板300的表面。
像素电极35同样可以通过过孔d与第二TFT34的漏极343相连接。由于第二TFT34的漏极343位于第二TFT34的顶部，与前述实施例中的过孔c相比，这样一种结构的过孔d只需穿透树脂层而无需穿透栅绝缘层以及刻蚀阻挡层，这样一来使得过孔的制作变得相对简单，从而进一步降低了显示装置的生产难度。
与前述实施例类似的，在基板300的表面可以沉积金属层和栅绝缘层，通过一次构图工艺处理该金属层和栅绝缘层最终形成第一TFT33的源极332和漏极333、第二TFT34的栅极341以及栅绝缘层301的图形。
进一步地，可以在第一TFT33的源极332和漏极333与第二TFT34的栅极341的表面依次形成有栅绝缘层301、有源层302、刻蚀阻挡层303、第一TFT33的栅极331与第二TFT34的源极342和漏极343、树脂层304以及像素电极35。
在本发明实施例所提供的阵列基板中，同样需要通过6次构图工艺以逐层形成包括第一TFT33的源极332和漏极333、第二TFT34的栅极341以及栅绝缘层301、有源层302、刻蚀阻挡层303、第一TFT33的栅极331与第二TFT34的源极342和漏极343、树脂层304以及像素电极35。这样，在基板上从形成第一层金属层到最终形成像素电极共需经历6次掩膜工序。
采用这样一种结构的阵列基板，由于第一TFT的漏极与第二TFT的栅极形成于同一层且直接相连接，从而进一步简化了生产工艺。
进一步地，第一TFT33的源极332和漏极333的边缘均为斜面，有源层302可以形成在第一TFT33的源极332和漏极333之间，通过该斜面与第一TFT33的源极332接触，如图4所示，有源层302可以形成在第一TFT33的源极332和漏极333之间。
这样一来，可以保证第二TFT34的源极342和漏极343均与有源层302具有较大的接触面，从而确保了源漏极与有源层之间的电连接的稳定性，进一步提高了显示装置产品的质量。
进一步地，与前述实施例类似的，过孔d中同样可以填充有遮光材料37，该遮光材料37的表面可以与像素电极35的表面相平。
采用本发明实施例提供的这样一种阵列基板，两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极，令像素电极覆盖整个子像素区域。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，增大了开口率，提高了显示装置的显示亮度；另一方面，该结构的采用也使得基板从形成第一层金属层到最终形成像素电极之间所需的掩膜工序由现有技术中的7次减少到6次且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
本发明实施例提供的阵列基板可以广泛地适用于各种现有的OLED显示装置中。例如，在如图5所示的OLED显示装置50中，该OLED显示装置50具体可以包括：
阵列基板30、对电极51以及位于阵列基板30的像素电极35与对电极51之间的有机发光层52，其中，阵列基板30可以为如上所述的阵列基板30。
需要说明的是，在本发明实施例中，OLED显示装置50中的阵列基板30是以图3b所示的阵列基板30为例进行的说明，而并不是对本发明所做的限制。
由于阵列基板30的结构在前述实施例中已做了详细的描述，故此处不再赘述。
本发明实施例提供的OLED显示装置，包括阵列基板，该阵列基板包括由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元又包括第一TFT、第二TFT和像素电极，该第一TFT的源极和漏极与该第二TFT的栅极形成于同一层。两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，提高了显示装置的显示亮度；另一方面，由于采用底栅和顶栅相结合的方式，也使得基板从形成第一层金属层到最终形成像素电极之间所需的掩膜工序由现有技术中的7次减少到6次且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
本发明实施例提供的阵列基板的制造方法如图6所示，包括：
S601、在基板上分别形成第一TFT的栅极、第二TFT的源极和漏极以及栅绝缘层的图形。
具体的，由于第一TFT的栅极需要与栅线相连接，同时第二TFT的源极需要与正电源输入Vdd线连接，因此可以在基板上通过一次构图工艺分别形成栅线、Vdd线、第一TFT的栅极、第二TFT的源极和漏极以及栅绝缘层的图形。
S602、在该第一TFT的栅极与该第二TFT的源极和漏极的表面通过构图工艺依次形成栅绝缘层、有源层以及刻蚀阻挡层的图形。
其中，第二TFT的源极和漏极的边缘均可以为斜面，有源层302可以形成在第二TFT34的源极342和漏极343之间，通过该斜面与第二TFT34的源极342和漏极343接触。
S603、形成该第一TFT的源极和漏极与该第二TFT的栅极的图形。
具体的，由于第一TFT的源极需要与数据线相连接，因此可以通过一次构图工艺分别形成数据线、第一TFT的源极和漏极与第二TFT的栅极的图形。
S604、形成具有过孔的树脂层，该过孔的底部为该第二TFT的漏极。
S605、形成像素电极，该像素电极通过该过孔与第二TFT的漏极相连接。
本发明实施例提供的阵列基板的制造方法，该阵列基板包括由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元又包括第一TFT、第二TFT和像素电极，该第一TFT的源极和漏极与该第二TFT的栅极形成于同一层。两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，提高了显示装置的显示亮度；另一方面，由于采用底栅和顶栅相结合的方式，也使得基板从形成第一层金属层到最终形成像素电极之间所需的掩膜工序由现有技术中的7次减少到6次且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
进一步地，如图6所示，阵列基板的制造方法还可以包括：
S606、在形成有像素电极的该阵列基板的过孔中填充遮光材料，该遮光材料的表面与该像素电极的表面相平。
在阵列基板的制作过程中，为了避免不必要的暗态漏光，通常需要在子像素单元边缘处，即栅线和数据线位置处形成一层黑矩阵，过孔c中填充的遮光材料可以与子像素单元边缘处的黑矩阵在同一次构图工艺中形成。这样一来，可以确保像素电极上的有机发光层厚度均匀，从而保证了子像素单元各个区域的有机发光层的发光量一致，提高了显示装置的显示质量。
以下对本发明实施例所提供的阵列基板的制造方法进行举例说明。
首先，需要在基板300上沉积第一金属层和栅绝缘层301，经过曝光、显影、刻蚀后得到图7a所示的图形结构，其中，第一金属层分别形成栅线31、Vdd线36(栅线31和Vdd线36图7a中未示出)、第一TFT33的栅极331与第二TFT34的源极342和漏极343的图形，栅绝缘层301仅覆盖有金属存在的区域。进一步地，可以通过控制成膜和刻蚀条件，令第二TFT34的源极342和漏极343均有较小坡度角，边缘为一斜面。
直接在形成上述结构的基板300上沉积有源层302，经曝光、显影、刻蚀后得到图形化的有源层结构，其中，该有源层可以选择IGZO(indium gallium zinc oxide，铟镓锌氧化物)材料制成，且该有源层302可以填充在第二TFT34的源极342和漏极343之间，其结构可以如图7b所示。
接下来，如图7c所示，在基板300上沉积氧化硅材料形成刻蚀阻挡层303，刻蚀完成后得到的图形在第一TFT33位置与现有技术的结构一样都是充当刻蚀保护层，刻蚀阻挡层303在第二TFT34的漏极343位置处需要留出过孔c的图形，并将下层的栅绝缘层301一起刻蚀完全，同时在其他位置处覆盖基板表面以充当绝缘层。
在基板300上沉积第二金属层，经曝光、显影、刻蚀后得到图7d所示的结构。该段工艺中，数据线32、第一TFT33的源极332和漏极333与第二TFT34的栅极341的图形同时形成，且第一TFT33的源极332与第二TFT34的栅极341直接连接。
在基板300上涂覆树脂层并对其进行曝光、显影，得到在第二TFT34的漏极343处开口的树脂层304，然后再沉积像素电极层，通过构图工艺处理后形成分别覆盖单个子像素区域的像素电极35，其结构如图7e所示。
在基板300上涂覆黑色树脂，通过构图工艺处理后得到黑矩阵图形，其正面投影与数据线和栅线的投影重合，且线宽略大于数据线和栅线。同时，在过孔c中也填充了与像素电极35上表面齐平的遮光材料37，从而最终得到如图3b所示的阵列基板。该结构可以保证上层有机发光体厚度的均匀性，保证了显示装置亮度的均匀。
在本发明实施例中，由于两个TFT分别采用一顶栅、一底栅的结构，其中，第一TFT的漏极应当与第二TFT的栅极直接相连接。因此在实际应用的过程中，阵列基板具体可以包括第一TFT仍然采用底栅结构、而第二TFT采用顶栅结构的阵列基板，或者第一TFT采用顶栅结构、而第二TFT仍然采用底栅结构的阵列基板。在上述实施例中，即是以第一TFT仍然采用底栅结构、而第二TFT采用顶栅结构的阵列基板为例进行的说明。
在阵列基板中，若第一TFT采用顶栅结构、而第二TFT仍然采用底栅结构，该阵列基板的制造方法如图8所示，包括：
S801、在基板上分别形成第一TFT的源极和漏极、第二TFT的栅极以及栅绝缘层的图形。
具体的，由于第一TFT的源极需要与数据线相连接，因此可以在基板上通过一次构图工艺分别形成数据线、第一TFT的源极和漏极、第二TFT的栅极以及栅绝缘层的图形。
S802、在该基板的表面通过构图工艺依次形成有源层以及刻蚀阻挡层的图形。
其中，第一TFT的源极和漏极的边缘均为斜面，有源层302可以形成在第一TFT33的源极332和漏极333之间，通过该斜面与第一TFT33的源极332接触。
S803、形成该第一TFT的栅极与该第二TFT的源极和漏极的图形。
具体的，由于第一TFT的栅极需要与栅线相连接，同时第二TFT的源极需要与正电源输入Vdd线连接，因此可以通过一次构图工艺分别形成栅线、Vdd线、第一TFT的栅极与第二TFT的源极和漏极的图形。
S804、形成具有过孔的树脂层，该过孔的底部为第二TFT的漏极。
S805、形成像素电极，该像素电极通过该过孔与第二TFT的漏极相连接。
本发明实施例提供的阵列基板的制造方法，该阵列基板包括由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元又包括第一TFT、第二TFT和像素电极，该第一TFT的源极和漏极与该第二TFT的栅极形成于同一层。两个TFT采用这样一种一顶栅、一底栅的结构，可以使得第一TFT的漏极与第二TFT的栅极直接相连，从而可以无需设置连接第一TFT的漏极与第二TFT的栅极的连接电极。这样一来，可以减少黑矩阵的覆盖面积，从而显著增加了有效发光区域的面积，提高了显示装置的显示亮度；另一方面，由于采用底栅和顶栅相结合的方式，也使得从形成第一层金属层到最终形成像素电极之间所需的掩膜工序由现有技术中的7次减少到6次且无需形成大量的过孔，这将大大简化制作工艺，有效降低了产品的生产难度和生产成本。
进一步地，如图8所示，阵列基板的制造方法还可以包括：
S806、在形成有像素电极的该阵列基板的过孔中填充遮光材料，该遮光材料的表面与该像素电极的表面相平。
采用这样一种方法制作的阵列基板如图4所示，由于第二TFT34的漏极343位于第二TFT34的顶部，与前述实施例中的过孔c相比，这样一种结构的过孔d只需穿透树脂层而无需穿透栅绝缘层以及刻蚀阻挡层，这样一来使得过孔的制作变得相对简单，从而进一步降低了显示装置的生产难度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种阵列基板，包括：由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元，每个子像素单元包括第一TFT、第二TFT和像素电极，所述第一TFT的栅极连接所述栅线，所述第一TFT的源极连接所述数据线，所述第二TFT的漏极连接所述像素电极，其特征在于，
所述第一TFT的源极和漏极与所述第二TFT的栅极形成于同一层，且所述第一TFT的漏极与所述第二TFT的栅极直接相连接，所述像素电极完全覆盖子像素单元区域，所述子像素单元边缘处形成有黑矩阵，其中，用于连接所述像素电极与所述第二TFT的漏极的过孔中填充的遮光材料与所述黑矩阵在同一次构图工艺中形成。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括正电源输入Vdd线；
位于同一行的所述子像素单元中的所述第二TFT的源极均与所述Vdd线相连接。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述第一TFT的栅极与所述第二TFT的源极和漏极均形成于所述基板的表面；
所述像素电极通过过孔与所述第二TFT的漏极相连接。
4.根据权利要求3所述的阵列基板，其特征在于，
所述第一TFT的栅极、所述第二TFT的源极和漏极以及栅绝缘层通过一次构图工艺形成；
在形成有上述结构的所述基板表面依次形成有有源层、刻蚀阻挡层、所述第一TFT的源极和漏极与所述第二TFT的栅极、树脂层以及所述像素电极。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二TFT的源极和漏极的边缘均为斜面；
所述有源层形成在所述第二TFT的源极和漏极之间，通过所述斜面与所述第二TFT的源极和漏极接触。
6.根据权利要求3所述的阵列基板，其特征在于，所述过孔中填充有遮光材料；
所述遮光材料的表面与所述像素电极的表面相平。
7.根据权利要求1或2所述的阵列基板，其特征在于，所述第一TFT的源极和漏极与所述第二TFT的栅极均形成于所述基板的表面；
所述像素电极通过过孔与所述第二TFT的漏极相连接。
8.根据权利要求7所述的阵列基板，其特征在于，
所述第一TFT的源极和漏极、所述第二TFT的栅极以及栅绝缘层通过一次构图工艺形成；
在形成有上述结构的所述基板表面依次形成有有源层、刻蚀阻挡层、所述第一TFT的栅极与所述第二TFT的源极和漏极、树脂层以及所述像素电极。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一TFT的源极和漏极的边缘均为斜面；
所述有源层形成在所述第一TFT的源极和漏极之间，通过所述斜面与所述第一TFT的源极和漏极接触。
10.根据权利要求7所述的阵列基板，其特征在于，所述过孔中填充有遮光材料；
所述遮光材料的表面与所述像素电极的表面相平。
11.一种OLED显示装置，包括：阵列基板、对电极以及位于所述阵列基板的像素电极与所述对电极之间的有机发光层，其特征在于，所述阵列基板为如权利要求1至10任一所述的阵列基板。
12.一种阵列基板的制造方法，其特征在于，包括：
在基板上分别形成第一TFT的栅极、第二TFT的源极和漏极以及栅绝缘层的图形；
在所述基板的表面通过构图工艺依次形成有源层以及刻蚀阻挡层的图形；
形成所述第一TFT的源极和漏极与所述第二TFT的栅极的图形；
形成具有过孔的树脂层，所述过孔的底部为所述第二TFT的漏极；
形成像素电极，所述像素电极通过所述过孔与所述第二TFT的漏极相连接，所述像素电极、所述第一TFT和所述第二TFT形成子像素单元，所述像素电极完全覆盖子像素单元区域，所述子像素单元边缘处形成有黑矩阵，其中，所述过孔中填充的遮光材料与所述黑矩阵在同一次构图工艺中形成。
13.根据权利要求12所述的方法，其特征在于，还包括：
在形成有所述像素电极的所述阵列基板的过孔中填充遮光材料，所述遮光材料的表面与所述像素电极的表面相平。
14.根据权利要求12所述的方法，其特征在于，所述在基板上分别形成第一TFT的栅极、第二TFT的源极和漏极以及栅绝缘层图形包括：
在基板上通过一次构图工艺分别形成栅线、Vdd线、第一TFT的栅极、第二TFT的源极和漏极以及栅绝缘层的图形。
15.根据权利要求12所述的方法，其特征在于，所述形成所述第一TFT的源极和漏极与所述第二TFT的栅极的图形包括：
通过一次构图工艺分别形成数据线、所述第一TFT的源极和漏极与所述第二TFT的栅极的图形。
16.根据权利要求12至15任一所述的方法，其特征在于，所述第二TFT的源极和漏极的边缘均为斜面；
所述有源层形成在所述第二TFT的源极和漏极之间，通过所述斜面与所述第二TFT的源极和漏极接触。
17.一种阵列基板的制造方法，其特征在于，包括：
在基板上分别形成第一TFT的源极和漏极、第二TFT的栅极以及栅绝缘层的图形；
在所述基板的表面通过构图工艺依次形成有源层以及刻蚀阻挡层的图形；
形成所述第一TFT的栅极与所述第二TFT的源极和漏极的图形；
形成具有过孔的树脂层，所述过孔的底部为所述第二TFT的漏极；
形成像素电极，所述像素电极通过所述过孔与所述第二TFT的漏极相连接，所述像素电极、所述第一TFT和所述第二TFT形成子像素单元，所述像素电极完全覆盖子像素单元区域，所述子像素单元边缘处形成有黑矩阵，其中，所述过孔中填充的遮光材料与所述黑矩阵在同一次构图工艺中形成。
18.根据权利要求17所述的方法，其特征在于，还包括：
在形成有所述像素电极的所述阵列基板的过孔中填充遮光材料，所述遮光材料的表面与所述像素电极的表面相平。
19.根据权利要求17所述的方法，其特征在于，所述在基板上分别形成第一TFT的源极和漏极、第二TFT的栅极以及栅绝缘层的图形包括：
在基板上通过一次构图工艺分别形成数据线、第一TFT的源极和漏极、第二TFT的栅极以及栅绝缘层的图形。
20.根据权利要求17所述的方法，其特征在于，所述形成所述第一TFT的栅极与所述第二TFT的源极和漏极的图形包括：
通过一次构图工艺分别形成栅线、Vdd线、所述第一TFT的栅极与所述第二TFT的源极和漏极的图形。
21.根据权利要求17至20任一所述的方法，其特征在于，所述第一TFT的源极和漏极的边缘均为斜面；
所述有源层形成在所述第一TFT的源极和漏极之间，通过所述斜面与所述第一TFT的源极和漏极接触。
CN201210372198.7A 2012-09-28 2012-09-28 一种阵列基板及其制造方法、oled显示装置 Active CN102881712B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210372198.7A CN102881712B (zh) 2012-09-28 2012-09-28 一种阵列基板及其制造方法、oled显示装置
US14/041,186 US9099404B2 (en) 2012-09-28 2013-09-30 Array substrate and manufacturing method thereof, OLED display device
EP13186639.4A EP2713398B1 (en) 2012-09-28 2013-09-30 Array substrate and manufacturing method thereof, oled display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210372198.7A CN102881712B (zh) 2012-09-28 2012-09-28 一种阵列基板及其制造方法、oled显示装置

Publications (2)

Publication Number Publication Date
CN102881712A CN102881712A (zh) 2013-01-16
CN102881712B true CN102881712B (zh) 2015-02-25

Family

ID=47482982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210372198.7A Active CN102881712B (zh) 2012-09-28 2012-09-28 一种阵列基板及其制造方法、oled显示装置

Country Status (3)

Country Link
US (1) US9099404B2 (zh)
EP (1) EP2713398B1 (zh)
CN (1) CN102881712B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387985B (zh) * 2014-03-14 2022-05-17 群创光电股份有限公司 显示装置
CN104362127A (zh) * 2014-11-21 2015-02-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制造设备
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
CN111627967B (zh) * 2016-09-08 2022-12-23 群创光电股份有限公司 显示设备
CN109147572B (zh) * 2018-09-30 2020-12-01 武汉天马微电子有限公司 显示面板和显示装置
CN109920823B (zh) * 2019-03-07 2020-12-11 合肥鑫晟光电科技有限公司 像素单元及其制造方法、显示基板
CN110993645A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111628003A (zh) * 2020-04-16 2020-09-04 福建华佳彩有限公司 一种晶体管结构及制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988638A (en) * 1988-11-07 1991-01-29 Xerox Corporation Method of fabrication a thin film SOI CMOS device
KR940012653A (ko) * 1992-11-09 1994-06-24 이헌조 박막트랜지스터 제조방법
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
DE102004059396B3 (de) * 2004-12-09 2006-09-14 Polyic Gmbh & Co. Kg Integrierte Schaltung aus vorwiegend organischem Material
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR20080030799A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 기판
KR100978264B1 (ko) * 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
EP1950804A2 (en) * 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
KR101532590B1 (ko) * 2008-03-28 2015-06-30 삼성디스플레이 주식회사 유기발광 기판, 이의 제조방법 및 이를 갖는 유기발광표시장치
KR101790161B1 (ko) * 2010-08-09 2017-10-26 삼성디스플레이 주식회사 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치
CN102576722B (zh) * 2010-09-29 2015-05-27 株式会社日本有机雷特显示器 El显示面板、el显示装置以及el显示面板的制造方法
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN102629621B (zh) * 2012-01-09 2015-08-12 京东方科技集团股份有限公司 一种电路、阵列基板及制作方法、显示器
CN202796957U (zh) * 2012-09-28 2013-03-13 京东方科技集团股份有限公司 一种阵列基板及oled显示装置

Also Published As

Publication number Publication date
US9099404B2 (en) 2015-08-04
US20140091291A1 (en) 2014-04-03
EP2713398A1 (en) 2014-04-02
EP2713398B1 (en) 2018-11-28
CN102881712A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102881712B (zh) 一种阵列基板及其制造方法、oled显示装置
CN107565041B (zh) 有机发光显示装置及其制造方法
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN107424957A (zh) 柔性tft基板的制作方法
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
WO2018209977A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN106898617A (zh) 基板及其制备方法、显示面板和显示装置
CN110660813A (zh) 一种oled面板及制作方法
CN107768386A (zh) Tft阵列基板及其制作方法以及液晶显示面板
KR102033615B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN103794633A (zh) 一种阵列基板及其制作方法、显示装置
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104157609B (zh) Tft基板的制作方法及其结构
CN108878673A (zh) 显示基板及其制作方法、显示装置
CN104157608B (zh) Tft基板的制作方法及其结构
CN202796957U (zh) 一种阵列基板及oled显示装置
CN104867946B (zh) Esl型tft基板结构及其制作方法
CN104218070A (zh) 阵列基板及显示装置
CN208028063U (zh) 一种感光组件、阵列基板、显示装置
CN103219341B (zh) 一种阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant