[go: up one dir, main page]

CN102201413A - Pmos存储单元及由其构成的pmos存储单元阵列 - Google Patents

Pmos存储单元及由其构成的pmos存储单元阵列 Download PDF

Info

Publication number
CN102201413A
CN102201413A CN201010220014.6A CN201010220014A CN102201413A CN 102201413 A CN102201413 A CN 102201413A CN 201010220014 A CN201010220014 A CN 201010220014A CN 102201413 A CN102201413 A CN 102201413A
Authority
CN
China
Prior art keywords
pmos
memory cell
doped region
well
pmos memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010220014.6A
Other languages
English (en)
Other versions
CN102201413B (zh
Inventor
张有志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Cayman Islands Business Silicon Polytron Technologies Inc
Original Assignee
Programmable Microelectronics Taiwan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Programmable Microelectronics Taiwan Corp filed Critical Programmable Microelectronics Taiwan Corp
Publication of CN102201413A publication Critical patent/CN102201413A/zh
Application granted granted Critical
Publication of CN102201413B publication Critical patent/CN102201413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明揭露由两个晶体管组成的PMOS存储单元及由其所构成的PMOS存储单元阵列，所述PMOS存储单元的其中一个PMOS具有选择栅极，另一个PMOS具有浮置栅极。上述存储单元中与浮置栅极重叠的控制栅极，其是由位于绝缘结构上的多晶硅层所构成。

Description

PMOS存储单元及由其构成的PMOS存储单元阵列
技术领域
本发明是有关于一种PMOS闪存(flash meomry)，且特别是有关于一种多次可程序(multiple time programmable；MTP)的PMOS闪存。
背景技术
单一多晶硅非挥发EEPROM存储单元通常只有一层多晶硅层(polysiliconlayer)，因此存储单元与其相关的逻辑电路可以使用相同的半导体制程来制造之。此单一多晶硅存储单元具有一个浮置栅极及一个埋入式控制栅极。浮置栅极与位于源极与漏极间的通道区重叠，而控制栅极与则以类似MOS电容器方式，与浮置栅极互相电容耦合。虽然早期单一多晶硅存储单元主要是以NMOS技术来制造，但是最近半导体工业发展出单一多晶硅PMOS存储单元的技术，例如被美国第5736764号专利揭露者，其标题为“PMOS Flash EEPROM Cellwith Single Poly”。
美国第7078761号专利又对上述以PMOS技术制造出的单一多晶硅EEPROM存储单元再度改进之，将存储单元的控制栅极置于第二N井中来让控制栅极与第一N井保持电绝缘的状态。具有控制栅极的晶体管以及具有选择栅极的晶体管，皆位于上述第一N井之上。然而为了可以电性抹除存储单元的数据，位于第二N井中的控制栅极需要占据相当大的面积，使得内存电路的密度提升受到相当大的限制。
发明内容
因此，本发明的目的在于提供一种由两个晶体管组成的PMOS存储单元(memory cell)及由其构成的PMOS存储单元阵列，以减少控制栅极所占据的面积，以及提升PMOS内存电路的密度。
为了实现上述目的，本发明提供一种由两个晶体管组成的PMOS存储单元，其中一个PMOS具有选择栅极，另一个PMOS具有浮置栅极。上述存储单元中与浮置栅极重叠的控制栅极，其是由位于绝缘结构上的多晶硅层所构成。
依据本发明的一实施例，本发明提供一种由两个晶体管组成的PMOS存储单元，其特点在于，该PMOS存储单元至少包含：一选择PMOS，该选择PMOS的一源极与一漏极是分别由位于一N井中的一第一掺杂区与一第二掺杂区所构成；一浮置PMOS，该浮置PMOS的一源极与一漏极是分别由位于该N井中的该第二掺杂区与一第三掺杂区所构成；以及一控制栅极，其是由位于一绝缘结构上的一第一多晶硅层所构成，且该控制栅极与该浮置栅极的延伸部分重叠。
所述的PMOS存储单元，其中该选择栅极与该浮置栅极是由一第二多晶硅层所构成。
所述的PMOS存储单元，其中该绝缘结构为场氧化层或浅沟渠隔离。
所述的PMOS存储单元，其中该浮置栅极的延伸部分位于该N井之外。
所述的PMOS存储单元，其中该浮置栅极的延伸部分位于该绝缘结构之上。
依据本发明另一实施例，本发明提供一种由两个晶体管组成的PMOS存储单元所构成的PMOS存储单元阵列，其特点在于，该PMOS存储单元阵列至少包含：多个选择PMOS，其具有一长条的选择栅极，其中每一该些选择PMOS的一源极与一漏极是分别由位于一N井中的一第一掺杂区与一第二掺杂区所构成；多个浮置PMOS，其中每一该些浮置PMOS的一源极与一漏极是分别由位于该N井中的该第二掺杂区与一第三掺杂区所构成；以及一长条的控制栅极，其是由位于一绝缘结构上的一第一多晶硅层所构成，且该控制栅极与该浮置栅极的延伸部分重叠。
所述的PMOS存储单元阵列，其中该控制栅极的末端具有一接触点。
所述的PMOS存储单元阵列，其中该选择栅极与该些浮置栅极是由一第二多晶硅层所构成。
所述的PMOS存储单元阵列，其中该浮置栅极的延伸部分位于该N井之外。
所述的PMOS存储单元阵列，其中该浮置栅极的延伸部分位于该绝缘结构之上。
由于上述PMOS存储单元的控制栅极是由位于绝缘结构上的多晶硅层所构成，所以可以大幅减少控制栅极所占据的面积，进而大幅提升PMOS内存电路的密度。
附图说明
图1为依据本发明一实施例的具有两个晶体管的多次可程序PMOS闪存的俯视结构示意图。
图2为图1的具有两个晶体管的多次可程序PMOS闪存的II-II切线的剖面结构示意图。
【主要组件符号说明】
100：PMOS快闪存储单元
105：P型基底
110：N井
115：绝缘结构
120：第一介电层
125：控制栅极
130：第二介电层
135a：选择栅极
135b：浮置栅极
140a：第一P+掺杂区
140b：第二P+掺杂区
140c：第三P+掺杂区
150a：选择PMOS
150b：浮置PMOS
155、160、165及170：接触点
具体实施方式
图1为依据本发明一实施例的具有两个晶体管的多次可程序PMOS闪存的俯视结构示意图。在图1中，每个PMOS快闪存储单元100具有选择PMOS150a以及浮置PMOS 150b。选择PMOS 150a具有选择栅极135a，浮置PMOS150b具有浮置栅极135b。
第一P+掺杂区140a是做为选择PMOS 150a的源极，第二P+掺杂区140b是做为选择PMOS 150a的漏极。同时，第二P+掺杂区140b是做为浮置PMOS150b的源极，第三P+掺杂区140c是做为浮置PMOS 150b的漏极。上述的第一P+掺杂区140a、第二P+掺杂区140b及第三P+掺杂区140c皆位于N井110中。
控制栅极125位于绝缘结构115之上，并且与N井110之间为电绝缘的关系。绝缘结构115例如可为场氧化层(filed oxide)或浅沟渠隔离(shallow trenchisolation)。控制栅极125与浮置栅极135b位于N井110外(亦即位于绝缘结构115上)的延伸部分重叠。上述的控制栅极125、选择栅极135a、第一P+掺杂区140a以及第三P+掺杂区140c分别具有接触点155、165、170及160来与其它金属内连线进行电性连接。
图2为图1的具有两个晶体管的多次可程序PMOS闪存的II-II切线的剖面结构示意图。在图2中，可以清楚地看出控制栅极125是由位于绝缘结构115上的第一多晶硅层所构成。接着，在控制栅极125上形成第二介电层130，以电性绝缘隔离控制栅极125及与其重叠的浮置栅极135b。
上述的选择PMOS 150a以及浮置PMOS 150b皆于P型基底105中的N井110中形成。选择栅极135a以及浮置栅极135b席由第二多晶硅层所构成，且皆以第一介电层120与N井电性隔离。
由于上述的具有两个晶体管的多次可程序PMOS闪存的操作方式(例如程序化、抹除及读取)并未被上述的控制栅极的新设计所改变，因此不再详加赘述。
由上述本发明实施方式可知，由于控制栅极改由位于绝缘结构上的多晶硅层所构成，不再由一个分离的N井所构成。所以，已知的非常大的N井至N井的隔离布局规则(N-well-to-N-well isolation layout rule)被非常小的多晶硅至扩散区的布局规则(poly-to-diffusion layout rule)所取代。因此，依据新设计，可减少高达20％的单元存储单元所占面积。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种由两个晶体管组成的PMOS存储单元，其特征在于，该PMOS存储单元至少包含：
一选择PMOS，该选择PMOS的一源极与一漏极是分别由位于一N井中的一第一掺杂区与一第二掺杂区所构成；
一浮置PMOS，该浮置PMOS的一源极与一漏极是分别由位于该N井中的该第二掺杂区与一第三掺杂区所构成；以及
一控制栅极，其是由位于一绝缘结构上的一第一多晶硅层所构成，且该控制栅极与该浮置栅极的延伸部分重叠。
2.根据权利要求1所述的PMOS存储单元，其特征在于，该选择栅极与该浮置栅极是由一第二多晶硅层所构成。
3.根据权利要求1所述的PMOS存储单元，其特征在于，该绝缘结构为场氧化层或浅沟渠隔离。
4.根据权利要求1所述的PMOS存储单元，其特征在于，该浮置栅极的延伸部分位于该N井之外。
5.根据权利要求1所述的PMOS存储单元，其特征在于，该浮置栅极的延伸部分位于该绝缘结构之上。
6.一种由两个晶体管组成的PMOS存储单元所构成的PMOS存储单元阵列，其特征在于，该PMOS存储单元阵列至少包含：
多个选择PMOS，其具有一长条的选择栅极，其中每一该些选择PMOS的一源极与一漏极是分别由位于一N井中的一第一掺杂区与一第二掺杂区所构成；
多个浮置PMOS，其中每一该些浮置PMOS的一源极与一漏极是分别由位于该N井中的该第二掺杂区与一第三掺杂区所构成；以及
一长条的控制栅极，其是由位于一绝缘结构上的一第一多晶硅层所构成，且该控制栅极与该浮置栅极的延伸部分重叠。
7.根据权利要求6所述的PMOS存储单元阵列，其特征在于，该控制栅极的末端具有一接触点。
8.根据权利要求6所述的PMOS存储单元阵列，其特征在于，该选择栅极与该些浮置栅极是由一第二多晶硅层所构成。
9.根据权利要求6所述的PMOS存储单元阵列，其特征在于，该浮置栅极的延伸部分位于该N井之外。
10.根据权利要求6所述的PMOS存储单元阵列，其特征在于，该浮置栅极的延伸部分位于该绝缘结构之上。
CN201010220014.6A 2010-03-23 2010-07-01 Pmos存储单元及由其构成的pmos存储单元阵列 Active CN102201413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/729,240 US20110233643A1 (en) 2010-03-23 2010-03-23 PMOS Flash Cell Using Bottom Poly Control Gate
US12/729,240 2010-03-23

Publications (2)

Publication Number Publication Date
CN102201413A true CN102201413A (zh) 2011-09-28
CN102201413B CN102201413B (zh) 2013-05-15

Family

ID=44655373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010220014.6A Active CN102201413B (zh) 2010-03-23 2010-07-01 Pmos存储单元及由其构成的pmos存储单元阵列

Country Status (4)

Country Link
US (1) US20110233643A1 (zh)
JP (1) JP2011199240A (zh)
CN (1) CN102201413B (zh)
TW (1) TW201133800A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346662A (zh) * 2017-01-10 2018-07-31 力旺电子股份有限公司 单层多晶硅非易失性存储单元的操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652907B2 (en) * 2011-03-24 2014-02-18 Spansion Llc Integrating transistors with different poly-silicon heights on the same die
US8709890B2 (en) 2011-12-12 2014-04-29 International Business Machines Corporation Method and structure for forming ETSOI capacitors, diodes, resistors and back gate contacts
US9608081B2 (en) 2013-06-27 2017-03-28 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9515152B2 (en) 2013-06-27 2016-12-06 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9406764B2 (en) 2013-06-27 2016-08-02 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9818867B2 (en) * 2013-06-27 2017-11-14 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9362374B2 (en) 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060133151A1 (en) * 2004-12-22 2006-06-22 Ralph Oberhuber Single poly EPROM device
WO2007025956A1 (en) * 2005-08-29 2007-03-08 Texas Instruments Deutschland Gmbh Single-poly eprom device and method of manufacturing
US20070296034A1 (en) * 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736764A (en) * 1995-11-21 1998-04-07 Programmable Microelectronics Corporation PMOS flash EEPROM cell with single poly
US6157568A (en) * 1998-12-23 2000-12-05 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in first polysilicon layer
KR100355662B1 (ko) * 2001-08-25 2002-10-11 최웅림 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법
JP4605956B2 (ja) * 2001-09-19 2011-01-05 株式会社リコー 半導体装置の製造方法
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060133151A1 (en) * 2004-12-22 2006-06-22 Ralph Oberhuber Single poly EPROM device
WO2007025956A1 (en) * 2005-08-29 2007-03-08 Texas Instruments Deutschland Gmbh Single-poly eprom device and method of manufacturing
US20070296034A1 (en) * 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346662A (zh) * 2017-01-10 2018-07-31 力旺电子股份有限公司 单层多晶硅非易失性存储单元的操作方法
CN108346662B (zh) * 2017-01-10 2020-10-13 力旺电子股份有限公司 单层多晶硅非易失性存储单元的操作方法

Also Published As

Publication number Publication date
CN102201413B (zh) 2013-05-15
US20110233643A1 (en) 2011-09-29
TW201133800A (en) 2011-10-01
JP2011199240A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
TWI569418B (zh) 具輔助閘極之非揮發性記憶胞結構
CN102201413B (zh) Pmos存储单元及由其构成的pmos存储单元阵列
CN108206186B (zh) 具有擦除元件的单层多晶硅非易失性存储单元结构
CN104517970B (zh) 非易失性内存单元
KR100744139B1 (ko) 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법
TWI514518B (zh) 非揮發性記憶體結構及其製法
CN101807580B (zh) 带厚栅极氧化层的多次可编程非易失性存储器件
TWI658572B (zh) 具抹除閘極區域的非揮發性記憶體
US7889553B2 (en) Single-poly non-volatile memory cell
US9312014B2 (en) Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
CN107978600A (zh) 单层多晶硅非易失性存储器元件
JP2015128083A (ja) 半導体装置
US8334559B2 (en) Semiconductor storage device and manufacturing method
JP2007335717A (ja) 不揮発性メモリ及びその製造方法
US6323517B1 (en) Non-volatile memory device with single-layered overwriting transistor
TWI601272B (zh) 半導體裝置
TWI467744B (zh) 單層多晶矽可電抹除可程式唯讀記憶裝置
US10388660B2 (en) Semiconductor device and method for manufacturing the same
CN110021606A (zh) 单层多晶硅非挥发性内存单元
TWI662655B (zh) 記憶體結構
JP2004281970A (ja) 電気的に消去可能なプログラマブルロジックデバイス
TWI569377B (zh) 非揮發性記憶體單元
TWI491027B (zh) 非揮發性記憶單元及非揮發性記憶體之佈局
WO2019124356A1 (ja) 半導体装置及びその動作方法
TW201349395A (zh) 記憶體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150917

Address after: Cayman Islands Grand Cayman

Patentee after: British Cayman Islands Business silicon Polytron Technologies Inc

Address before: Taiwan, Hsinchu, China Science and Industry Park, Hsinchu Industrial Road, No. 26, 1, 2 floor

Patentee before: Chingis Technology Co., Ltd.