[go: up one dir, main page]

CN101849288A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101849288A
CN101849288A CN200880114751A CN200880114751A CN101849288A CN 101849288 A CN101849288 A CN 101849288A CN 200880114751 A CN200880114751 A CN 200880114751A CN 200880114751 A CN200880114751 A CN 200880114751A CN 101849288 A CN101849288 A CN 101849288A
Authority
CN
China
Prior art keywords
layer
active region
external zones
semiconductor
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880114751A
Other languages
English (en)
Other versions
CN101849288B (zh
Inventor
原雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101849288A publication Critical patent/CN101849288A/zh
Application granted granted Critical
Publication of CN101849288B publication Critical patent/CN101849288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种在不增大通态电阻的条件下将外围区高耐压化的半导体装置。绝缘栅双极性晶体管具有体区、保护环与集电层。体区被形成在活性区中漂移层的表层。保护环形成在外围区中漂移区的表层且包围体区。集电层形成在漂移层的背面一侧并形成为横跨活性区与外围区。保护环的背面与漂移层的背面间的距离F大于体区的背面与漂移层的背面间的距离。外围区中集电层的厚度H薄于活性区中集电层的厚度D。通过这种结构，与在活性区中相比，在外围区中向较厚的半导体层中被注入更少的载流子。因此，该绝缘栅双极性晶体管中，与在活性区中相比，能够使被注入外围区中的载流子的密度更低。即，该绝缘栅双极性晶体管能够在不增大活性区通态电阻的条件下提高外围区的耐压。

Description

半导体装置
技术领域
本申请要求2007年11月7日申请的日本专利申请第2007-289536号的优先权。在本说明书中以参照的方式引用该申请的全部内容。
本发明涉及一种在不增加导通时的电阻的条件下提高了耐压的半导体装置。例如，涉及一种通态电压较低并且耐压较高的绝缘栅双极性晶体管，或者一种正向电压降较低并且耐压较高的二极管。在本说明书中，“导通时的电阻较低”指的是，正向电压降、通态电阻、或者通态电压较低。
背景技术
已知一种半导体装置，其中，在俯视半导体基板时，被划分为形成有半导体元件的活性区以及包围活性区的外围区。“俯视半导体基板”的表达方式指的是，从与半导体基板的表面垂直的方向观察嵌在半导体基板上的半导体结构，其并不仅限于俯视半导体装置的外观。也存在虽然在外观上无法进行观察，但也被划分为活性区与外围区的半导体装置。
被划分为活性区和外围区的半导体装置具有第一导电型的半导体层，该第一导电型的半导体层被形成为，横跨活性区与外围区的双方。在绝缘栅双极性晶体管的情况下，其漂移层相当于上述这种第一导电型的半导体层。在该半导体层的表层一侧，按照活性区和外围区嵌入有不同的半导体结构。即，在活性区中的半导体层的表层上形成有第二导电型的第一半导体区。在绝缘栅双极性晶体管的情况下，在其活性区中的漂移层的表层上形成有与漂移层导电型相反的体区。
耗尽层是从半导体层的活性区向外围区扩张的层，为了在半导体装置非导通时，缓和耗尽层周缘上的弯曲，有时会在外围区中形成保护环、场限环、或者被称为表面修整(RESURF)层的区域。这些区域含有第二导电型的杂质，并包围形成在活性区中的第一半导体区。即，有时会在外围区中的半导体层的表层上，形成有第二导电型的第二半导体区。由于该第二半导体区包围第一半导体区，所以在外围区中的电场集中被缓和，从而使半导体装置的耐压提高。通过在外围区中的半导体层的表层上设置第二导电型的第二半导体区，且所述第二半导体区包围第二导电型的第一半导体区，从而使半导体装置的耐压提高。并且，第二导电型的第一半导体区被形成在活性区中的半导体层的表层上。在下文中，以保护环为代表对第二半导体区进行说明。但是需要注意的是，本说明书所公开的技术并不限定于保护环。另外在本说明书中，有时将保护环、场限环、或者表面修整(RESURF)层总称为“外围耐压保证区”。
半导体装置的耐压也可通过增厚半导体层来提高。但是如果增厚半导体层，则半导体装置导通时的电阻将会增大。半导体装置的耐压和电阻之间存在折衷关系。即，如果增厚半导体层，则耐压将会提高，但导通时的电阻将会恶化；而如果降低半导体层厚度，则导通时的电阻将会改善，但耐压将会恶化。
如前文所述，有时，在活性区中的半导体层的表层上形成第一半导体区，并且在外围区中的半导体层的表层上形成第二半导体区。此时，多数情况下，第二半导体区的厚度被形成为厚于第一半导体区的厚度。影响耐压的半导体层的有效厚度，被第一半导体区的背面(或者底面)与半导体层的背面(或者底面)之间的距离、以及第二半导体区的背面与半导体层的背面之间的距离所规定。由于第二半导体区厚于第一半导体区，因此外围区中的半导体层的有效厚度薄于活性区中的半导体层的有效厚度。
因此，在被划分为活性区以及包围活性区的外围区的现有半导体装置中，半导体层的有效厚度较薄的外围区的耐压，低于半导体层的有效厚度较厚的活性区的耐压。半导体装置的耐压由半导体层的有效厚度较薄的外围区的耐压决定。如果能够提高外围区中的耐压，那么即使不提高活性区中的耐压，也能够使半导体装置的耐压提高。
目前已经开发出一种阻止外围区中的耐压低于活性区中的耐压的技术，例如，在专利文献1中公开了这种技术。专利文献1中的二极管(半导体装置的一种)具有第一导电型的半导体层(漂移层)、第二导电型的第一半导体区(正极区)、第二导电型的第二半导体区(保护环)和第三半导体层。漂移层被形成为横跨活性区与外围区的双方。正极区被形成在活性区中的半导体层的表层上。保护环被形成在外围区中的半导体层的表层上。第三半导体层被形成在漂移层的背面一侧上。第三半导体层为第一导电型，其有时也被称为负极区。负极区被形成为横跨活性区与外围区的双方。负极区在活性区中较厚，而在外围区中较薄。因此，在外围区中形成的保护环的背面与漂移层的背面之间的距离，大于正极区的背面与漂移层的背面之间的距离。即，外围区中的漂移层的有效厚度厚于活性区中的漂移层的有效厚度。这种结构防止了外围区的耐压低于活性区的耐压的情况。
专利文献1：日本特开平11-40822号公报
发明内容
发明所要解决的问题
但是，专利文献1的方法不能应用于绝缘栅双极性晶体管。在绝缘栅双极性晶体管的情况下，在半导体层(漂移层)的背面形成缓冲层，从而防止了耗尽层延伸至集电层。与漂移层相比，缓冲层含有的与漂移层相同导电类型的杂质浓度更高。当应用专利文献1的技术而在活性区中增加缓冲层的厚度，并在外围区中减小该厚度时，绝缘栅双极性晶体管的通态电压将会升高。当增加缓冲层的厚度时，从集电层向漂移层注入载流子的效率将降低。当在活性区中增加缓冲层的厚度时，注入载流子的效率将降低从而会使通态电压升高。本发明所要解决的一个问题为，提供一种在不使通态电压升高的条件下提高了耐压的绝缘栅双极性晶体管。
用于解决问题的方法
本说明书所公开的一项技术为，使外围区中的漂移层的厚度厚于活性区中的漂移层的厚度。而且，与在活性区中相比，在外围区中更加抑制被注入到漂移层中的载流子量。通过这两种作用，使外围区的耐压提高。
本说明书所公开的绝缘栅双极性晶体管为，在俯视半导体基板时，其被划分为，形成有绝缘栅双极性晶体管元件的活性区以及包围活性区的外围区。该绝缘栅双极性晶体管具有第一导电型的漂移层、第二导电型的体区、第二导电型的外围耐压保证区以及第二导电型的集电层。漂移层被形成为横跨活性区与外围区的双方。体区被形成在活性区中的漂移层的表层上。外围耐压保证区被形成在外围区中的漂移层的表层上，且包围体区。集电层被形成在漂移层的背面一侧并横跨活性区与外围区的双方。该绝缘栅双极性晶体管的特征在于，外围区中的集电层的厚度薄于活性区中的集电层的厚度，并且外围耐压保证区的背面与漂移层的背面之间的距离大于体区的背面与漂移层的背面之间的距离。
在该绝缘栅双极性晶体管中，外围区中的集电层的厚度薄于活性区中的集电层的厚度。因此，即使体区的背面(底面)与外围耐压保证区的背面(底面)为相同的深度，外围区中的漂移层的有效厚度也厚于活性区中的漂移层的有效厚度。由于外围区中的漂移层的有效厚度较厚，所以外围区的耐压会提高。
另外，通常在绝缘栅双极性晶体管中，载流子从集电层被注入到漂移层中。在此，当活性区中的漂移层的厚度厚于外围区中的集电层的厚度时，在活性区中较多的载流子被注入，而在外围区中载流子的注入量降低。由于在活性区中较多的载流子被注入，所以绝缘栅双极性晶体管的通态电压不会升高。在绝缘栅双极性晶体管中，从导通状态变化为断开状态时，载流子从漂移层被排出至集电层中，并且载流子从漂移层被排出至源区。当在外围区的漂移层中积蓄了较多的载流子时，在外围区的漂移层中所积蓄的载流子将被排出，此时载流子集中流过漂移层内的特定部位，从而半导体有可能在电流集中处被破坏。在依据了本说明书所公开的技术的绝缘栅双极性晶体管中，外围区中的载流子的注入量被抑制。因此，当绝缘栅双极性晶体管从导通状态变化为断开状态时，不易引起过大的电流集中。
在本说明书所公开的绝缘栅双极性晶体管中，外围区中的漂移层的有效厚度较厚，并且外围区中的载流子的注入量被抑制，通过此二者的结合作用从而获得了较高的耐压性能。即，该绝缘栅双极性晶体管能够在不提高通态电压的条件下使耐压提高。
本说明书所公开的绝缘栅双极性晶体管优选为，外围耐压保证区的厚度厚于体区的厚度。如果仅使外围耐压保证区的背面与漂移层的背面之间的距离大于体区的背面与漂移层的背面之间的距离，那么简单地通过使外围耐压保证区的厚度薄于体区的厚度便能够实现。但是，为了缓和外围区中的耗尽层的曲率，优选使外围耐压保证区的厚度至少要厚于体区的厚度。
当使外围区中的集电层的厚度薄于活性区中的集电层的厚度时，能够实现以下效果。即，通过上述这种结构，即使令外围耐压保证区的厚度厚于体区的厚度，也能够实现如下关系，即，外围耐压保证区的背面与漂移层的背面之间的距离，大于体区的背面与漂移层的背面之间的距离。
优选为，活性区中漂移层的背面比外围区中漂移层的背面更为凹陷。或者优选为，体区的表面比外围耐压保证区的表面更为凹陷。还优选为，使活性区中漂移层的背面自外围区中漂移层的背面起凹陷，并且使体区的表面自外围耐压保证区的表面起凹陷。当满足上述任何一个条件时，即使令外围耐压保证区的厚度厚于体区的厚度，也能够实现如下关系，即，外围耐压保证区的背面与漂移层的背面之间的距离，大于体区的背面与漂移层的背面之间的距离。
本说明书所公开的一项技术为，通过使与活性区相比在外围区中更加抑制从集电层注入到漂移层中的第二导电型载流子的量，从而在不增高通态电压的条件下提高了外围区的耐压。依据本说明书所公开的技术的绝缘栅双极性晶体管，在漂移层和集电层之间具有缓冲层。该缓冲层被形成为横跨外围区与活性区，并且所含有的第一导电型杂质的浓度高于漂移层。并且，优选为，缓冲层的外围区中的厚度厚于活性区中的厚度。或者，优选为，缓冲层的外围区中的杂质浓度高于活性区中的杂质浓度。缓冲层也可以为，其外围区中的厚度厚于活性区中的厚度，并且其外围区中的杂质浓度高于活性区中的杂质浓度。
缓冲层抑制从集电层向漂移层中注入的载流子量。当增加外围区中的缓冲层的厚度、或者增加杂质浓度时，能够抑制向外围区的漂移层中注入的载流子量。即，根据上述这种结构，能够使外围区的耐压提高。在活性区中，由于缓冲层的厚度较薄、或者杂质浓度较低，所以充足量的载流子被注入到漂移层中。绝缘栅双极性晶体管的通态电压不会升高。另外，缓冲层有时也被称为场阑层(Field stop layer)。
外围耐压保证区的厚度厚于体区的厚度，并且从外围耐压保证区的背面到漂移层的背面的距离大于从体区的背面到漂移层的背面的距离的关系，对绝缘栅双极性晶体管以外的半导体装置(例如二极管或FET：场效应晶体管)也有用。通常来说，如果与在活性区中的半导体层(例如漂移层)的表层上形成的第一导电型的第一半导体区(例如体区)的厚度相比，在外围区中的半导体层的表层上形成的第一导电型的第二半导体区(例如外围耐压保证区)的厚度更厚，并且从第二半导体区的背面到半导体层的背面的距离大于从第一半导体区的背面到半导体层的背面的距离，则能够防止耐压在外围区中降低。
本说明书所公开的另一项技术为，实现一种防止了耐压在外围区中降低的半导体装置。通过本说明书所公开的技术而实现的另一种半导体装置为，被划分为活性区与外围区的半导体装置，并具有第一导电型的半导体层、第二导电型的第一半导体区以及第二导电型的第二半导体区。第一导电型的半导体层被形成为横跨活性区与外围区的双方。第一半导体区被形成在活性区中的半导体层的表层上。第二半导体区被形成在外围区中的半导体层的表层上，并且包围第一半导体区。该半导体装置中，第一半导体区的表面比第二半导体区的表面更为凹陷。并且，该半导体装置中，第二半导体区的厚度厚于第一半导体区的厚度，并且第二半导体区的背面与半导体层的背面之间的距离大于第一半导体区的背面与半导体层的背面之间的距离。
在该半导体装置中，通过使第一半导体区的表面比第二半导体区的表面更为凹陷，从而在使第二半导体区的厚度厚于第一半导体区的厚度的同时，实现了第二半导体区的背面与半导体层的背面之间的距离大于第一半导体区的背面与半导体层的背面之间的距离的关系。通过使第二半导体区的厚度厚于第一半导体区的厚度，能够缓和外围区中的耗尽层的曲率。同时，通过增加外围区中的半导体层的有效厚度，从而提高了外围区的耐压。
该半导体装置可以具体化为晶体管(绝缘栅双极性晶体管等)，该晶体管在半导体层的背面一侧上形成有第二导电型的第三半导体层。另外，该半导体装置也适合具体化为不具备第三半导体层的装置，例如，由第一半导体区与半导体层之间的pn结合而构成的二极管。
发明的效果
根据本说明书所公开的技术，能够实现一种在不增加通态电阻的条件下提高了外围区的耐压的半导体装置。
附图说明
图1为第1实施例中的半导体装置的模式化俯视图。
图2为第1实施例中的半导体装置的模式化剖视图。
图3为第2实施例中的半导体装置的模式化剖视图。
具体实施方式
(第1实施例)下面，参照图1、2对第1实施例中的半导体装置进行说明。本实施例的半导体装置为，将本发明应用于绝缘栅双极性晶体管的例子。图1为绝缘栅双极性晶体管100的模式化俯视图。图2为沿着图1中的II-II线观察时的绝缘栅双极性晶体管100的模式化剖视图。
首先，对绝缘栅双极性晶体管100的结构进行概述。绝缘栅双极性晶体管100被形成在半导体基板14之上。在下文中，将“半导体基板14”简称为“基板14”。在基板14的背面形成有金属制的集电极22。在集电极22的上表面、即基板14的最下层上形成有P+型的集电层20(第三半导体层)。在集电层20之上形成有n型的缓冲层18(杂质高浓度层)。对于缓冲层18的n型杂质浓度将在后文进行叙述。在缓冲层18之上形成有n-型的漂移层16(半导体层)。缓冲层18的n型杂质浓度高于漂移层16的n型杂质浓度。
在漂移层16的表层(图1的漂移层16的上表面一侧)的一部分范围内，形成有p型的体区4(第一半导体区)。在漂移层16的表层的其他范围内，形成有p型的保护环10(第二半导体区)。如图1所示，保护环10包围体区4。在基板14上形成有两层保护环10。两层保护环10双重围绕体区4。保护环的数目并不限定于两层，也可以为一层、或者三层以上。
基板14中形成有体区4的区域为活性区。包围体区4的区域为外围区。保护环10被形成在外围区上。
在活性区中，形成有多个贯穿体区4并到达漂移层的沟槽7。虽然省略了图示，但是在沟槽7的内壁上形成有绝缘膜，并且在其内侧填充有导电性物质。沟槽7内部的导电性物质形成栅电极。在沟槽7的上表面上形成有绝缘层6。在体区4的表面4a上形成有发射极2。另外，发射极2与沟槽7内的导电性物质之间被绝缘层6绝缘。虽然省略了图示，但是在沟槽7的两侧形成有与发射极2接触的n型的发射区。在n型的发射区之间形成有p型的体接触区。体区4经体接触区而与发射极2导通。另外，虽然省略了图示，但是在基板14的表面上，设置有与被填充在沟槽7内部的栅电极连接的栅配线。
绝缘栅双极性晶体管元件由集电层20、缓冲层18、漂移层16、体区4、发射区(未图示)以及沟槽7内的栅电极所形成。即，在活性区中形成有绝缘栅双极性晶体管元件(半导体元件)。换言之，在俯视基板14时，绝缘栅双极性晶体管100被划分为形成有半导体元件的活性区以及包围活性区的外围区。
外围区中的基板14的表面被氧化膜12所覆盖。在氧化膜12的上表面上，形成有贯穿氧化膜12并与保护环10接触的场电极8。
接着，对绝缘栅双极性晶体管100的特征进行说明。
(特征1)外围区中的集电层20的厚度H，薄于活性区中的集电层20的厚度D。通过在外围区中降低集电层20的厚度，能够使从集电层20向外围区的漂移层16中注入的载流子的量，少于从集电层20向活性区的漂移层16中注入的载流子的量。并且，在实施例中，从集电层20向外围区的漂移层16中注入的载流子为空穴。
另外，从保护环10的背面10b到漂移层16的背面16a的距离F，大于从体区4的背面4b到漂移层16的背面16a的距离B。在下文中，有时将距离F称为“外围区中的漂移层16的有效厚度F”。另外，有时将距离B称为“活性区中的漂移层16的有效厚度B”。因此换言之，外围区中的漂移层16的有效厚度F，厚于活性区中的漂移层16的有效厚度B。
在绝缘栅双极性晶体管100中，与在活性区中相比，在外围区中漂移层16的有效厚度更厚，并且被注入的载流子(少数载流子)的量更加受到抑制。由此，与在活性区中相比，在外围区中，更能够降低被积蓄在漂移层16内的少数载流子的密度。其结果为，绝缘栅双极性晶体管100能够在从导通状态变化为断开状态时，使流动在外围区中的电流密度过渡性地降低。另外，绝缘栅双极性晶体管100能够在外围区中有效厚度较厚的漂移层16中保持电位差，从而能够对电场集中进行抑制。换言之，绝缘栅双极性晶体管100能够使外围区的耐压提高。另一方面，与外围区相比，在活性区中，集电层20的厚度更厚，且漂移层16的有效厚度更薄。由此，绝缘栅双极性晶体管100，由于其在变化为导通状态时向在活性区域中较薄的漂移层16内注入了足够量的载流子，所以不会使通态电压增大。
(特征2)保护环10的厚度E厚于体区4的厚度A。通过使保护环10厚于体区4，能够缓和外围区中的耗尽层的曲率。该特征也有助于外围区的耐压提高。
(特征3)漂移层16的表面16a在活性区中比在外围区中更为凹陷。该特征有助于同时实现：使保护环10的厚度E厚于体区4的厚度A、以及使漂移层16的有效厚度在外围区中比在活性区中更厚。
(特征4)体区4的表面4a比保护环10的表面10a更为凹陷。该特征也有助于同时实现：使保护环10的厚度E厚于体区4的厚度A、以及使漂移层16的有效厚度在外围区中比在活性区中更厚。并且，体区4的凹陷通过蚀刻等的加工来形成即可。
(特征5)外围区中的缓冲层18b的n型杂质的浓度，高于活性区中的缓冲层18a的浓度。如前文所述，缓冲层18的n型杂质的浓度高于漂移层16的杂质浓度。因此换言之，漂移层16为n-型，活性区中的缓冲层18a为n+型，而外围区中的缓冲层18b为n++型。
(特征6)外围区中的缓冲层18b的厚度G，厚于活性区中的缓冲层18a的厚度C。缓冲层18越厚，或者n型杂质浓度越高，通过的少数载流子的量越会受到抑制。因此，特征5与特征6抑制了从集电层20向外围区的漂移层16中的载流子注入效率。通过对注入到外围区中的载流子的量进行抑制，能够使外围区的耐压提高。
另外，杂质浓度高于漂移层16的缓冲层18，与同样厚度的漂移层16相比，能够实现更高的耐压。因此，通过使缓冲层18的厚度在外围区中比在活性区中更厚，并且使缓冲层的杂质浓度在外围区中比在活性区中更高，从而与活性区的耐压相比提高了外围区的耐压。
通过使缓冲层18的厚度在外围区中比在活性区中更厚，并且使杂质浓度在外围区中比在活性区中更高，从而能够在不增大通态电压的条件下提高外围区的耐压。
如上文所进行的说明，绝缘栅双极性晶体管100通过特征1～6，从而能够在不增大通态电阻的条件下提高外围区的耐压。
绝缘栅双极性晶体管100提高了外围区的耐压。这与现有的绝缘栅双极性晶体管相比，使耐压被破坏的现象与在外围区中相比更易发生在活性区中。活性区本来被设计为能够承受较大的电流。因此，如果使耐压的破坏在活性区中发生，则能够避免半导体装置被破坏至不能恢复的程度。
并且，使外围区中的集电层20的厚度H薄于活性区中的集电层20的厚度D的特征、与所述特征5、特征6，均为将如下技术性思想具体化了的特征。即，使对外围区中的漂移层16的每单位面积的第二导电型载流子注入量(从集电层被注入的载流子的注入量)，低于对活性区中的漂移层16的每单位面积的第二导电型载流子注入量。另外，上述特征5与特征6，分别单独具有提高耐压的效果。
(第2实施例)接下来，参照图3对第2实施例中的半导体装置进行说明。本实施例的半导体装置为二极管。图3为第2实施例中的二极管200的模式化剖视图。
二极管200被形成在半导体基板214(以下称为基板214)上。在基板214的背面上，形成有金属制的负极电极222。在负极电极222之上，形成有n+型的负极区218(杂质高浓度层)。换言之，在基板214的最下层上，形成有杂质高浓度层218。在杂质高浓度层218之上，形成有n型的半导体层216。
在半导体层216的表层(在图3中为半导体层216的上表面一侧)的一部分范围内，形成有p型的正极区204(第一半导体区)。在半导体层216的表层上的其他范围内，形成有双重包围正极区204的p型的保护环210(第二半导体区)。并且，二极管200的俯视图相当于，在图1中以正极区204来置换体区4，并将沟槽7删除后的图。
在基板214中，形成有正极区204的区域为活性区。包围活性区的区域为外围区。保护环210被形成在外围区上。在俯视基板214时，二极管200被划分为形成有半导体元件的活性区以及包围活性区的外围区。在正极区204的表面204a上形成有正极电极202。
外围区中的基板214的表面被氧化膜212所覆盖。在氧化膜212的上表面上，形成有贯穿氧化膜212并与保护环210接触的场电极208。
下面，对二极管200的特征进行说明。
(特征1)保护环210的背面210b与半导体层216的背面216a之间的距离P，大于正极区204的背面204b与半导体层216的背面216a之间的距离K。在下文中，有时将距离P称为“外围区中的半导体层216的有效厚度P”的情况。另外，有时将距离K称为“活性区中的半导体层216的有效厚度K”的情况。因此换言之，在二极管200中，外围区中的半导体层216的有效厚度P，厚于活性区中的半导体层216的有效厚度K。
在二极管200中，半导体层216的有效厚度在外围区中比在活性区中更厚。因此，能够使耗尽层可扩张的空间，在外围区中比在活性区中更大。由此，能够提高外围区的耐压。另一方面，与在外围区中相比，在活性区中半导体层216的厚度更薄。由此，二极管200不会使向正向施加电压时的正向电压降增大。
(特征2)保护环210的厚度M厚于正极区204的厚度J。通过使保护环210厚于正极区204，能够缓和外围区中的耗尽层的曲率。由此，也提高了外围区的耐压。
(特征3)正极区204的表面204a比保护环210的表面210a更为凹陷。该特征能够同时实现：使保护环210的厚度M厚于正极区204的厚度J，以及使半导体层216的有效厚度在外围区中比在活性区中更厚。并且，正极区204的凹陷通过蚀刻等的加工来形成即可。
通过上述特征1～3，使得二极管200能够在不使正向电压降增大的条件下提高外围区的耐压。
以上虽然详细地对本发明的具体实施例进行了说明，但这些只不过是例示，并不用于限定专利的权利要求范围。在专利的权利要求所记载的技术中，包括对以上所例示的具体实施例进行各种各样的变形、变更后的技术。
例如，在上述的实施例中，半导体装置具有两层保护环。保护环的数量可以为一层，也可以为三层。另外，在上述的实施例中，将第二半导体区设定为保护环。但第二半导体区也可以为场限环、或者为表面修整(RESURF)层。另外，本发明并不限定于沟槽型的半导体装置。本发明也适合应用于平型的半导体装置、例如平型绝缘栅双极性晶体管上。
在本发明或者附图中进行说明的技术要素，是单独或者以各种组合的形式来发挥技术上的有用性的，其并不限定于申请时权利要求中记载的组合。另外，在本说明书或者附图中所例示的技术为，可以同时达成多个目的的技术，且达成其中一个目的本身，也具有技术上的有用性。

Claims (10)

1.一种绝缘栅双极性晶体管，在俯视半导体基板时，其被划分为，形成有绝缘栅双极性晶体管元件的活性区以及包围活性区的外围区，其特征在于，具有：
第一导电型的漂移层，其被形成为横跨活性区与外围区；
第二导电型的体区，其被形成在活性区中的漂移层的表层上；
第二导电型的外围耐压保证区，其被形成在外围区中的漂移层的表层上，且包围体区；
第二导电型的集电层，其被形成在漂移层的背面一侧并横跨活性区与外围区，
其中，外围区中的集电层的厚度薄于活性区中的集电层的厚度，
外围耐压保证区的背面与漂移层的背面之间的距离大于体区的背面与漂移层的背面之间的距离。
2.如权利要求1所述的绝缘栅双极性晶体管，其特征在于，外围耐压保证区的厚度厚于体区的厚度。
3.如权利要求1或2所述的绝缘栅双极性晶体管，其特征在于，活性区中漂移层的背面比外围区中漂移层的背面更为凹陷。
4.如权利要求1至3中的任意一项所述的绝缘栅双极性晶体管，其特征在于，体区的表面比外围耐压保证区的表面更为凹陷。
5.如权利要求1至4中的任意一项所述的绝缘栅双极性晶体管，其特征在于，
在漂移层的背面和集电层之间形成有缓冲层，该缓冲层所含有的第一导电型的杂质的浓度高于漂移层，
外围区中的缓冲层的厚度厚于活性区中的缓冲层的厚度。
6.如权利要求1至5中的任意一项所述的绝缘栅双极性晶体管，其特征在于，
在漂移层的背面和集电层之间形成有缓冲层，且与漂移层相比，该缓冲层所含有的第一导电型的杂质的浓度更高，
外围区中的缓冲层的杂质浓度高于活性区中的缓冲层的杂质浓度。
7.一种绝缘栅双极性晶体管，在俯视半导体基板时，其被划分为，形成有绝缘栅双极性晶体管元件的活性区以及包围活性区的外围区，其特征在于，具有：
第一导电型的漂移层，其被形成为横跨活性区与外围区；
第二导电型的体区，其被形成在活性区中的漂移层的表层上；
第二导电型的外围耐压保证区，其被形成在外围区中的漂移层的表层上，且包围体区；
缓冲层，其被形成在漂移层的背面一侧并横跨活性区与外围区，且与漂移层相比，该缓冲层所含有的第一导电型的杂质的浓度更高；
第二导电型的集电层，其被形成在缓冲层的背面一侧并横跨活性区与外围区，
其中，从集电层向外围区中的漂移层注入的第二导电型载流子的量，少于从集电层向活性区中的漂移层注入的第二导电型载流子的量。
8.如权利要求7所述的绝缘栅双极性晶体管，其特征在于，外围区中的缓冲层的厚度厚于活性区中的缓冲层的厚度。
9.如权利要求7所述的绝缘栅双极性晶体管，其特征在于，外围区中的缓冲层的杂质浓度高于活性区中的缓冲层的杂质浓度。
10.一种半导体装置，在俯视半导体基板时，其被划分为形成有半导体元件的活性区以及包围活性区的外围区，其特征在于，具有：
第一导电型的半导体层，其被形成为横跨活性区与外围区；
第二导电型的第一半导体区，其被形成在活性区中的半导体层的表层上；
第二导电型的第二半导体区，其被形成在外围区中的半导体层的表层上，且包围第一半导体区，
其中，第一半导体区的表面比第二半导体区的表面更为凹陷，
第二半导体区的厚度厚于第一半导体区的厚度，
第二半导体区的背面与半导体层的背面之间的距离大于第一半导体区的背面与半导体层的背面之间的距离。
CN2008801147519A 2007-11-07 2008-11-05 半导体装置 Active CN101849288B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007289536A JP4265684B1 (ja) 2007-11-07 2007-11-07 半導体装置
JP2007-289536 2007-11-07
PCT/JP2008/070109 WO2009060852A1 (ja) 2007-11-07 2008-11-05 半導体装置

Publications (2)

Publication Number Publication Date
CN101849288A true CN101849288A (zh) 2010-09-29
CN101849288B CN101849288B (zh) 2013-02-13

Family

ID=40625740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801147519A Active CN101849288B (zh) 2007-11-07 2008-11-05 半导体装置

Country Status (5)

Country Link
US (1) US7973363B2 (zh)
EP (1) EP2219224B1 (zh)
JP (1) JP4265684B1 (zh)
CN (1) CN101849288B (zh)
WO (1) WO2009060852A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760760A (zh) * 2011-04-26 2012-10-31 三菱电机株式会社 半导体装置
CN103208531A (zh) * 2013-04-07 2013-07-17 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN102171800B (zh) * 2008-10-29 2014-01-29 三垦电气株式会社 半导体装置及其制造方法
CN103650147A (zh) * 2011-07-05 2014-03-19 三菱电机株式会社 半导体装置
CN103681820A (zh) * 2012-08-30 2014-03-26 三星电机株式会社 绝缘栅双极晶体管
CN103715074A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
CN105702576A (zh) * 2014-12-10 2016-06-22 半导体元件工业有限责任公司 具有电子元件的电子器件和形成工艺
CN107425061A (zh) * 2016-05-24 2017-12-01 株洲中车时代电气股份有限公司 新型变掺杂阳极igbt结构及其制作方法
CN108475701A (zh) * 2015-11-27 2018-08-31 Abb瑞士股份有限公司 面积高效的浮置场环终端
CN109478561A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 半导体装置以及其制造方法
CN110676314A (zh) * 2019-10-23 2020-01-10 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器
US12279441B2 (en) 2019-10-23 2025-04-15 Guangdong Midea White Home Appliance Technology Innovation Center Co., Ltd. Insulated gate bipolar transistor, power module, and living appliance

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194330A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8159022B2 (en) 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
KR101261350B1 (ko) 2011-08-08 2013-05-06 아페리오(주) 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법
JP5701447B2 (ja) 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
US8618576B1 (en) * 2012-08-27 2013-12-31 Infineon Technologies Ag Semiconductor device with back side metal structure
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9671351B2 (en) * 2014-04-24 2017-06-06 Stmicroelectronics S.R.L. Multi-sensor optical device for detecting chemical species and manufacturing method thereof
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7043750B2 (ja) * 2017-07-14 2022-03-30 株式会社デンソー ＳｉＣ－ＭＯＳＦＥＴ
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN113809147A (zh) 2020-06-17 2021-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207559B2 (ja) * 1992-10-27 2001-09-10 株式会社東芝 Ｍｏｓ駆動型半導体装置
DE4240027A1 (de) * 1992-11-28 1994-06-01 Asea Brown Boveri MOS-gesteuerte Diode
JPH08102536A (ja) 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JPH1140822A (ja) 1997-07-15 1999-02-12 Nissan Motor Co Ltd 半導体装置
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2001144096A (ja) 1999-11-10 2001-05-25 Sanken Electric Co Ltd 半導体装置
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6536423B2 (en) * 2000-08-14 2003-03-25 Patrick J Conway Patient activated mouth moisturizer
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
DE10205345B9 (de) 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP2002343967A (ja) 2001-05-14 2002-11-29 Toyota Central Res & Dev Lab Inc 半導体装置
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP4840738B2 (ja) 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171800B (zh) * 2008-10-29 2014-01-29 三垦电气株式会社 半导体装置及其制造方法
CN102760760A (zh) * 2011-04-26 2012-10-31 三菱电机株式会社 半导体装置
CN102760760B (zh) * 2011-04-26 2015-04-15 三菱电机株式会社 半导体装置
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
US9640643B2 (en) 2011-07-05 2017-05-02 Mitsubishi Electric Corporation Semiconductor device
CN103650147A (zh) * 2011-07-05 2014-03-19 三菱电机株式会社 半导体装置
CN103681820A (zh) * 2012-08-30 2014-03-26 三星电机株式会社 绝缘栅双极晶体管
CN103715074B (zh) * 2012-09-28 2016-08-03 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
CN103715074A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
CN103208531A (zh) * 2013-04-07 2013-07-17 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN103208531B (zh) * 2013-04-07 2015-07-15 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN105702576B (zh) * 2014-12-10 2020-12-11 半导体元件工业有限责任公司 具有电子元件的电子器件和形成工艺
CN105702576A (zh) * 2014-12-10 2016-06-22 半导体元件工业有限责任公司 具有电子元件的电子器件和形成工艺
CN108475701A (zh) * 2015-11-27 2018-08-31 Abb瑞士股份有限公司 面积高效的浮置场环终端
CN108475701B (zh) * 2015-11-27 2021-03-30 Abb电网瑞士股份公司 面积高效的浮置场环终端
CN107425061A (zh) * 2016-05-24 2017-12-01 株洲中车时代电气股份有限公司 新型变掺杂阳极igbt结构及其制作方法
CN107425061B (zh) * 2016-05-24 2020-01-07 株洲中车时代电气股份有限公司 变掺杂阳极igbt结构及其制作方法
CN109478561A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 半导体装置以及其制造方法
CN109478561B (zh) * 2016-07-20 2022-05-13 三菱电机株式会社 半导体装置以及其制造方法
CN110676314A (zh) * 2019-10-23 2020-01-10 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器
CN110676314B (zh) * 2019-10-23 2021-05-04 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器
US12279441B2 (en) 2019-10-23 2025-04-15 Guangdong Midea White Home Appliance Technology Innovation Center Co., Ltd. Insulated gate bipolar transistor, power module, and living appliance

Also Published As

Publication number Publication date
JP4265684B1 (ja) 2009-05-20
CN101849288B (zh) 2013-02-13
US7973363B2 (en) 2011-07-05
WO2009060852A1 (ja) 2009-05-14
US20100224907A1 (en) 2010-09-09
EP2219224B1 (en) 2012-12-26
JP2009117634A (ja) 2009-05-28
EP2219224A1 (en) 2010-08-18
EP2219224A4 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
CN101849288A (zh) 半导体装置
US7531888B2 (en) Integrated latch-up free insulated gate bipolar transistor
JP3971062B2 (ja) 高耐圧半導体装置
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
US6724043B1 (en) Bipolar MOSFET device
KR100843062B1 (ko) 횡형 박막ＳＯＩ(Ｓｉｌｉｃｏｎ-Ｏｎ-Ｉｎｓｕｌａｔｏｒ) 디바이스
JP5694505B2 (ja) 電力半導体デバイス
US6825537B2 (en) Vertical field effect transistor
US11121250B2 (en) Silicon carbide semiconductor device
US8704297B1 (en) Trench metal oxide semiconductor field effect transistor with multiple trenched source-body contacts for reducing gate charge
CN108198851A (zh) 一种具有增强载流子存储效应的超结igbt
JP2004022941A (ja) 半導体装置
US9293548B2 (en) Semiconductor device
CN1851923A (zh) 集成抗esd二极管的soi ligbt器件单元
US20120175700A1 (en) Trench mos rectifier
US9478648B2 (en) Semiconductor device
US20150187877A1 (en) Power semiconductor device
KR960011939B1 (ko) 반도체장치
US8426944B2 (en) Insulated gate bipolar transistor
US8766317B2 (en) Semiconductor device
US10056374B2 (en) Switching device
US7989878B2 (en) Cathode cell design
US9818743B2 (en) Power semiconductor device with contiguous gate trenches and offset source trenches
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP5290549B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right