KR101261350B1 - 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법 - Google Patents

Abstract

본 발명은 제1 동박과 지지층으로 형성된 캐리어 포일을 사용하는 것을 특징으로 한다. 우선, 제1 동박 표면에 드라이필름을 도포하고 사진, 노광, 현상 공정을 진행하여 상기 드라이필름을 선택적으로 제거함으로써, 상기 드라이필름에 회로패턴을 전사한다. 그리고 나면, 회로패턴이 전사된 드라이필름을 도금마스크로 하여 동도금을 진행해서, 노출된 제1 동박의 표면 위에 제2 동박을 형성한다. 도금마스크로 사용하였던 드라이필름을 박리 제거하고, 제1 동박과 제2 동박 표면 위에 반경화성 절연층을 적층하고 가열 가압하여 라미네이트 함으로써 경화된 절연층 속으로 상기 제2 동박이 삽입되도록 성형하는 것을 특징으로 한다. 마지막으로, 지지층을 박리 제거하고, 노출된 제1 동박을 플래시 에칭으로 제거함으로써 제2 동박으로 구성된 동박 회로를 형성한다.

Description

박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법 {METHOD FOR MANUFACTURING A CIRCUIT PATTERN FOR ULTRA-THIN PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판 제조방법에 관한 것으로서, 특히 인쇄회로기판의 두께를 박형화 하고, 회로패턴 형성 시에 회로패턴의 두께를 항상 일정하게 할 수 있는 회로패턴 형성방법에 관한 것이다.

구체적으로, 본 발명은 동박 회로패턴을 에폭시 수지 절연층 표면 위에 형성하는 것이 아니라, 에폭시 수지 절연층 속에 삽입하여 형성함으로써 기판 전체 두께를 줄이는 제조방법을 제공하고 있으며, 배리어 금속(barrier metal)을 사용함으로써 회로패턴 형성을 위한 에칭 단계에서 불균일한 에칭량에 따라 동박 회로패턴의 두께에 편차가 발생하는 것을 방지한 제조방법을 제공한다.

최근 들어 휴대용 전자제품의 수요가 증대하고 전자제품의 크기가 경박 단소화 함에 따라, 전자제품을 구성하는 인쇄회로기판의 두께가 박형(ultra-thin)화 하고 있다.

도1a 내지 도1e는 종래기술에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다. 도1a를 참조하면, 절연층(100a)을 사이에 두고 양면에 도전층(100b, 100c)이 형성되어 있는 구조(100)로부터 공정이 시작된다. 흔히, 경화된 에폭시 수지층에 동박(copper foil)이 양면에 적층된 동박적층판(CCL; cpper cladded laminate)이 주로 사용된다.

이어서, 도1b를 참조하면, 도전층(100b, 100c) 표면에 드라이필름(D/F; 110)을 도포하고 사진, 노광, 현상, 식각 작업을 진행해서 회로패턴을 드라이필름(110)에 전사(pattern transfer)한다. 도1b에서 드라이필름(110)이 제거되어 도전층(100b, 100c)이 노출된 부위가 회로가 될 부분이다.

도1c를 참조하면, 패턴전사된 드라이필름(110)이 덮고 있는 상태에서 도금(plating)을 실시하면, 노출된 도전층(100b, 100c) 표면 위에만 도전물질(120b, 120c)이 성장하게 된다. 그리고 나면, 도1d에 나타낸 대로, 드라이필름(110)을 박리 제거한다. 도1d에 도시된 단계에서는, 도전물질(120b, 120c)과 도전층(100b, 100c)이 서로 연결되어 있으므로 기판 위의 도전층이 모두 단락된 상태이다. 도1e를 참조하면, 플래시 에칭 공정을 통해 기판 전면을 식각하면 절연층(110a) 위의 도전층(100b, 100c)이 식각 제거되어 회로가 형성된다.

그런데, 도1e에 도시한 종래기술은 도전층 회로가 절연층 위에 형성되므로 회로가 형성된 후 기판의 전체 두께는, 절연층의 두께(T)에 회로의 두께(Δ)를 합한 (T + 2Δ)가 된다. 결국, 절연층의 두께(T)를 얇게 하더라도 회로의 두께(2Δ)로 인하여 기판의 전체 두께를 박형화하는데 기술적 한계가 있다.

또한, 플래시 에칭 공정이 진행되는 동안에 절연층(11a) 위의 도전층(100b, 100c)만이 식각되는 것이 아니라 도전물질(120b, 120c)도 함께 식각되는 것이므로, 도1d의 플래시 에칭의 균일성이 담보되지 않는 경우, 형성되는 동박 회로패턴의 두께에 있어 공정마다 편차가 발생하게 된다.

따라서, 본 발명의 제1 목적은 회로가 형성된 기판의 두께를 박형화하는 인쇄회로기판 제조방법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 기판에 형성하는 동박 회로패턴의 두께를 균일화할 수 있는 제조방법을 제공하는데 있다.

위 제1 목적을 달성하기 위하여, 본 발명은 절연층 속에 동박 회로를 삽입하여 형성함으로써 기판의 두께를 박형화하는 기술을 제공한다. 즉, 종래기술과 달리 동박이 절연층 위로 돌출되는 형태가 아니라, 절연층 속으로 삽입되는 구조를 지니는 것을 특징으로 한다. 또한, 위 제2 목적을 달성하기 위하여, 본 발명은 배리어 금속(barrier metal)을 사용함으로써 회로패턴 형성을 위한 에칭 단계에서 불균일한 에칭량에 따라 동박 회로패턴의 두께에 편차가 발생하는 것을 방지한 제조방법을 제공한다.

이를 위하여, 본 발명은 동박('제1 동박')과 지지층으로 형성된 캐리어 포일을 사용하는 것을 특징으로 한다. 우선, 제1 동박 표면에 드라이필름을 도포하고 사진, 노광, 현상 공정을 진행하여 상기 드라이필름을 선택적으로 제거함으로써, 상기 드라이필름에 회로패턴을 전사한다. 그리고 나면, 회로패턴이 전사된 드라이필름을 도금마스크로 하여 동도금을 진행해서, 노출된 제1 동박의 표면 위에 제2 동박을 형성한다. 도금마스크로 사용하였던 드라이필름을 박리 제거하고, 제1 동박과 제2 동박 표면 위에 반경화성 절연층을 적층하고 가열 가압하여 라미네이트 함으로써 경화된 절연층 속으로 상기 제2 동박이 삽입되도록 성형하는 것을 특징으로 한다. 마지막으로, 지지층을 박리 제거하고, 노출된 제1 동박을 플래시 에칭으로 제거함으로써 제2 동박으로 구성된 동박 회로를 형성한다.

인쇄회로기판에 상층의 동박과 하층의 동박을 비아 홀로 연결하고자 하는 경우, 본 발명은 두 가지의 방법을 제공한다. 비아 필 동도금을 위해 기판 전면에 무전해 동도금을 진행하여 종자층을 형성한 후에 전기 동도금을 실시하게 되므로, 비아 필 동도금을 완료하고 나면, 동박 회로를 단락시키고 있는 동도금을 제거하는 단계가 필요하다. 본 발명은 동박 회로 표면에 상대적 식각률 차이를 바탕으로 선택 식각을 할 수 있는 이종금속을 도포한 상태로 비아 필 도금을 진행한 후, 선택 식각 용액으로 동도금을 해프 에칭함으로써 동박 회로를 복원한다.

즉, 본 발명이 제공하는 제1 실시예는 비아 홀 형성을 위해서, 제2 동박으로 구성된 동박 회로 표면에 이종금속을 도금하고, 선정된 위치에 UV 레이저를 조사해서 이종금속, 제2 동박, 절연층을 제거함으로써, 하층의 동박('제3 동박') 표면을 부분적으로 노출하는 비아 홀을 형성한다. 이어서, 제2 동박과 상기 제3 동박이 비아 홀에 의해 전기적으로 접속되도록 동도금을 진행하고, 이종금속에 대한 식각률이 구리에 대한 식각률에 비해 상대적으로 낮은 선택 식각액(selective etch solution)을 사용해서 절연층 표면에 도금된 동도금층을 제거함으로써, 동도금층에 의해 단락되었던 동박 회로를 복원 형성한다.

본 발명이 제공하는 제2 실시예는 상기 제2 동박으로 구성된 동박 회로 표면에 이종금속을 도금하고, 선정된 위치에 CO₂ 레이저를 조사해서 상기 절연층을 제거함으로써, 하층의 동박('제3 동박') 표면을 부분적으로 노출하는 비아 홀을 형성한다. 이때에, 본 발명의 제2 실시예의 경우 비아 홀이 제작될 위치에는 제2 동박을 형성하여 두지 않는 것을 특징으로 한다. 이어서, 제2 동박과 제3 동박이 비아 홀에 의해 전기적으로 접속되도록 동도금을 진행하고, 이종금속에 대한 식각률이 구리에 대한 식각률에 비해 상대적으로 낮은 선택 식각액(selective etch solution)을 사용해서 절연층 표면에 도금된 동도금층을 제거함으로써, 동도금층에 의해 단락되었던 동박 회로를 복원 형성한다.

본 발명은 동박 회로를 절연층 속에 삽입하여 형성하므로, 기판의 두께를 에폭시 절연층의 두께로 박형화하는 것이 가능하다. 또한, 본 발명은 회로 형성 시에 배리어 메탈(barrier metal)을 에치 레지스트(etch resist)로 사용함으로써 항상 일정한 두께를 담보한 도전층 패턴을 형성할 수 있다.

도1a 내지 도1e는 종래기술에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
도2a 내지 도2l은 본 발명의 제1 실시예를 나타낸 도면.
도3a 내지 도3l은 본 발명의 제2 실시예를 나타낸 도면.

본 발명은 회로를 절연층 표면 위에 올리는 종래기술과 달리, 동박 회로패턴을 절연층 안에 삽입하여 형성함으로써, 기판의 두께를 절연층의 두께로 한정하는 것을 특징으로 한다. 또한, 본 발명은 동박 회로패턴 표면에 이종금속(예를 들어, 니켈)을 형성하므로, 후속 비아 필 도금 공정 후 해프 에칭 단계에서 선택식각(selective etch) 용액을 사용하여 회로를 형성하게 되어, 동박 회로패턴의 두께의 균일성을 확보할 수 있다.

이하에서는 본 발명의 사상을 구현하는 두 가지의 실시예를 예시하기로 하지만 반드시 이에 국한할 필요는 없다.

도2a 내지 도2l은 본 발명의 제1 실시예를 나타낸 도면이다. 도2a를 참조하면, 지지층(200a) 위에 동박(200b, 200c)이 형성된 캐리어 포일(carrie foil)에서 시작한다.

여기서, 캐리어 포일의 동박(200b, 200c; 이하 '제1 동박'이라 칭함)은 매우 얇은 동박으로서, 두께가 얇아 프로세스에 어려움이 있으므로 적절한 강도와 작업성을 부여하기 위하여 지지층(200a)이 결합된 구조이다. 후속 공정에서 가공이 완료되면 지지층(200a)은 박리 제거될 수 있다.

본 발명에서는 한 쌍의 캐리어 포일에 대해 서로 다른 회로패턴을 형성한 후, 후속 공정단계에서 이들 캐리어 포일을 가운데 절연층을 두고 적층하게 되므로, 도2a와 도2b의 도면에서는 각각 두 개의 도면을 도시하고 있다.

또한, 도2a 및 도2b에는, 이해를 쉽게 하기 위하여 두 개의 캐리어 포일에 회로를 각각 분리해서 제작하는 모습을 도시하고 있으나, 본 발명의 바람직한 실시예로서, 이형필름(release film)을 중앙에 두고 양쪽에 캐리어 포일을 형성하고 있는 구조에 대해서, 양측 표면에 회로를 형성한 후에 이형필름을 벗겨내는 방식을 선택할 수 있다.

앞서 설명한 종래기술과 같은 방법으로, 제1 동박(200b, 200c) 표면에 드라이필름(도시생략)을 도포하고, 사진, 노광, 현상, 식각 작업을 진행해서 회로패턴을 드라이필름에 전사하고, 패턴전사된 드라이필름을 도금마스크로 사용해서 노출된 제1 동박(200b) 위에 동도금을 실시한다.

도2b는 캐리어 포일에 회로패턴을 전사하고 동도금을 실시해서 선택적으로 동도금을 형성한 후, 드라이필름을 박리 제거한 후의 모습을 나타낸 도면이다. 여기서, 노출된 제1 동박(200b, 200c) 위에 성장된 동도금을 제2 동박이라 칭하고, 도면부호 210b와 201c로 나타내기로 한다. 그런데, 첨부도면에서 제1 동박(200b, 200c)과 제2 동박(210b, 201c) 양자 모두 동(Cu)이므로, 점선만으로 구별하고 있으며 동일한 무늬로 도시하고 있다.

이어서, 프리프레그(PREPREG)와 같은 반경화성(B 스테이지) 수지, 또는 절연층(220)을 중앙에 두고, 절연층(220) 양면에, 도2b의 단계에서 가공한 캐리어 포일 두 장을, 캐리어 포일 각각의 제1, 2 동박이 절연층(220) 표면을 향하여 마주보도록 포개어 적층을 한 후, 가열 가압하여 라미네이트 공정을 진행한다.

반경화 상태(B-stage)의 절연층(220) 표면 위에 동박 회로패턴을 올려 놓고가열 가압하여 라미네이트 성형하면, 캐리어 포일의 제1, 2 동박(200b, 200c, 201b, 210c)은 절연층(220) 속으로 밀고 들어가게 되므로, 라미네이트 공정이 완료되어 경화 상태(C-stage)에 이르면, 도2c에 도시한 바와 같이, 동박 회로가 절연층(220) 속에 삽입된 형상을 이루게 된다.

그리고 나면, 도2d에 도시한 대로, 캐리어 포일을 구성하고 있던 지지층(200a)을 박리 제거한다. 캐리어 포일의 지지층은 쉽게 벗겨지도록 제작되어 있다. 이어서, 플래시 에칭(flash etch)을 진행해서 노출되어 있는 제1 동박(200b)(흔히, '베이스 동박'이라 칭한다)을 제거한다. 이때에, 제2 동박 역시 약간 에칭이 되지만, 플래시 에칭을 진행하므로 제거되는 양은 미미하다.

최종적으로, 도2e를 참조하면 본 발명에 따른 인쇄회로기판은 종래기술과 달리, 동박 회로(201b, 210c)가 절연층(220)의 속에 삽입되어 형성되므로 결국 기판의 두께는 절연층(220)의 두께에 의해 결정되는 것을 알 수 있다.

여기서, 본 발명에 따라 동박 회로패턴을 절연층 속에 삽입하여 형성하는 제조 단계는 종료된다. 이어서, 기판의 상층회로와 하층회로를 비아 홀(via hole)을 통해 전기적으로 접속하고자 할 경우에는, 이하에서 설명하는 도2f 내지 도2l의 비아 홀 가공 공정을 계속 진행할 수 있다.

도2f를 참조하면, 본 발명은 배리어 금속(barrier metal)로서 이종금속(230)을 제2 동박(210b, 201c) 위에 형성하는 것을 특징으로 한다. 이종금속(230)은 에치 레지스트의 역할을 수행하게 된다. 본 발명에 따른 이종금속의 바람직한 실시예로서 니켈(Ni)을 선택할 수 있으며, 제2 동박(210b) 위에 피복된 이종금속(230)은 후속 공정단계에서 비아 홀 연결 시에 도포된 동박을 식각하는 과정에 제2 동박이 제거되는 것을 방지하는 보호막, 또는 에치 레지스트(etch resist) 역할을 한다.

본 발명의 양호한 실시예로서, 이종금속(230)은 석출 또는 환원방식으로 도금 형성할 수 있다. 예를 들어, 기판을 니켈을 함유한 용액에 담그고 전원을 공급해서 활성화를 진행하면 동박 위에만 니켈이 코팅(coating) 된다.

이어서, 도2g를 참조하면, 상층 동박 회로와 하층 동박 회로를 서로 접속하기 위해서, 선정된 위치에 비아 홀(240)을 형성한다. 비아 홀(240) 형성을 위하여 UV 레이저를 적용할 수 있으며, 통상적으로 UV 레이저의 출력은 에폭시 수지층은 물론 동박, 니켈 등 금속을 천공하기에 충분하다. 또한, 도2g에 도시한 대로, UV 레이저를 이용해서 상층의 금속과 에폭시 수지층만을 제거하고 하층의 동박 표면을 남겨 두도록 제어하는 것 역시 용이하다.

비아 홀(240) 제작이 완성되면 도금을 진행해서 상층의 동박과 하층의 동박을 전기적으로 접속하게 된다. 도2h를 참조하면, 비아 필 (via fill) 도금을 도시하고 있는데, 본 실시예는 비아 홀을 동도금층(Cu; 250)으로 완전히 채워 충진하는 과정을 도시하고 있다.

도2h에서, 제2 동박(210b, 210c)은 동도금층(250)과 재질이 동일한 동(Cu)이므로, 도면부호 210b와 210c를 구별해서 표시하지 아니하고 동일한 무늬로 도시하고 있다.

또한, 본 발명의 또 다른 실시예로서, 비아 홀(240) 위에 패드를 제작할 필요가 없는 경우라면, 비아 필 도금 대신에 비아 홀 벽면 및 표면에만 도금을 실시할 수도 있다.

일반적으로 비아 홀 벽면 및 표면에만 도금을 진행하기 위해서 전기동을 실시하게 되는데, 그 과정은 우선 무전해 동도금을 실시해서 표면에 종자층을 형성한 후 전기도금을 진행하여 비아 홀 표면 및 벽면에 동도금을 형성한다. 이때에, 비아 필 도금이 일반 전기도금과 다른 점은, 도금과정에 억제제를 첨가해서 굴곡진 부분과 평탄한 부분의 도금속도를 달리해서 홀을 동(Cu)으로 가득 채우게 된다.

도2h를 참조하면, 비아 필 도금 과정에서 기판 전면에 동도금층(Cu; 250)이 형성되므로, 기판에 회로로서 형성되었던 동박 회로패턴은 동도금층(250)에 의해 모두 단락되게 된다. 따라서, 동도금층(250) 중 회로를 단락시킨 부분을 에치 제거함으로써 회로를 복원하는 작업이 필요하다.

이를 위하여, 해프 에칭(half etch)을 진행한다. 해프 에칭은 앞서 언급한 플래시 에칭에 비해 다소 두꺼운 동박을 에칭하는 경우에 적용되는 것으로서, 본 발명의 양호한 실시예에 따라 니켈을 이종금속으로 사용한 경우, 알칼리 에칭 용액을 사용해서 진행할 수 있다. 이 경우, 니켈은 알칼리 에칭 용액에 대해 에치 레지스트 역할을 하므로, 니켈이 덮고 있는 제2 동박(210b)은 그대로 둔 채, 노출되어 있는 동도금층(250)만을 에칭 제거할 수 있다.

도2i는 제2 동박(210b)을 보호하는 이종금속(230)이 피복된 상태에서 알칼리 에칭액으로 해프 에칭을 진행함으로써, 동도금층(250)만을 살짝 벗겨내어서 동박 회로를 다시 구현한 모습을 나타낸 도면이다.

도2i를 참조하면, 회로패턴들을 서로 단락시키고 있던 동도금층(250) 일부가 해프 에칭으로 제거되었으며, 이종금속(230)이 덮고 있는 제2 동박(210b)은 선택 에칭(selective etching) 과정에서 보호되고 있음을 확인할 수 있다. 또한, 이 과정 중에 비아 홀 상부의 동도금층은 일부가 식각 제거되었음을 확인할 수 있다. 도2i의 해프 에칭과정에서, 이종금속(230)은 에치 레지스트로서의 역할을 하는 것이다. 그리고 나면, 도2j에 도시한 대로 이종금속(230)을 제거한다.

이후 도2k 및 도2l의 공정은 일반 인쇄회로기판 제조공정과 동일한 것으로서, 솔더레지스트(260)를 도포하고 금도금(270)과 같은 피니시 처리를 하면 패드가 완성된다.

도3a 내지 도3l은 본 발명의 제2 실시예를 나타낸 도면이다. 본 발명의 제2 실시예는 도3g의 비아 홀 가공 단계에서 이산화탄소(CO₂) 레이저를 사용하는 것을 특징으로 하며, 이산화탄소(CO₂) 레이저는 구리 등 금속을 천공하지 못하므로, 도3b의 회로패턴 형성과정에서 비아 홀이 형성될 위치에 동박을 형성되지 아니하도록 패턴을 열어두는 것(도3b에서 점선으로 표시한 부분 A)을 특징으로 한다. 이하, 본 발명의 제2 실시예를 상세히 설명하기로 한다.

도3a를 참조하면, 본 발명의 제2 실시예 역시, 지지층(200a) 위에 동박(200b. 200c)이 형성된 캐리어 포일(carrie foil)에서 시작한다. 제1 실시예와 동일한 방법으로, 드라이필름(도시생략)을 도포하고, 사진, 노광, 현상, 식각 작업을 진행해서 회로패턴을 드라이필름에 전사하고, 패턴전사된 드라이필름을 도금 레지스트로 해서 노출된 제1 동박(200b, 200c) 위에 도금을 실시한다.

도3b는 캐리어 포일의 제1 동박 위에 드라이필름을 도금마스크로 해서 제2 동박(210b)을 형성한 모습을 나타낸 도면으로서, 제2 실시예의 회로패턴은, 후속 공정에서 비아 홀을 형성할 부위(점선으로 표시한 부위 A)에 동도금을 진행하지 아니함으로써 열어 두는 것을 특징으로 한다.

이어서, 도3c에 도시한 바와 같이, 프리프레그(PREPREG)와 같은 반경화성(B 스테이지) 수지, 또는 절연층(220)을 중앙에 두고, 절연층(220) 양면에, 도3b의 단계에서 가공한 캐리어 포일 두 장을, 캐리어 포일 각각의 제, 2 동박(200b, 200c, 210b, 210c)이 절연층(220) 표면을 마주보도록 포개어 적층을 한 후, 가열 가압하여 라미네이트 공정을 진행한다.

그리고 나면, 도3d에 도시한 대로, 캐리어 포일을 구성하고 있던 지지층(200a)을 박리 제거한다. 이어서, 플래시 에칭을 진행해서 노출되어 있는 제1 동박(200b)을 제거하면, 도3e에 나타나 있는 대로, 본 발명의 제2 실시예에 따른 인쇄회로기판 역시, 종래기술과 달리, 동박 회로가 절연층의 속에 삽입되어 형성되는 것을 알 수 있다.

이어서, 기판의 상층회로와 하층회로를 비아 홀(via hole)을 통해 전기적으로 접속하고자 할 경우에는 도3f 내지 도3l의 비아 홀 가공 공정을 계속 진행할 수 있다.

도3f를 참조하면, 본 발명은 이종금속(230)을 제2 동박(210b, 210c) 위에 형성하는 것을 특징으로 한다. 이종금속의 바람직한 실시예로서, 니켈(Ni)을 선택할 수 있으며, 제2 동박(210b, 210c) 위에 피복된 이종금속(230)은 후속 공정단계에서 비아 홀 연결 시에 도포된 동박을 식각하는 과정에 제2 동박이 제거되는 것을 방지하는 보호막 역할을 한다.

본 발명의 양호한 실시예로서, 이종금속(230)은 석출 또는 환원방식으로 도금 형성할 수 있다. 예를 들어, 기판을 니켈을 함유한 용액에 담그고 활성화를 진행하면 동박 위에만 니켈이 덧씌워지게 된다.

이어서, 도3g를 참조하면, 상층 동박 회로와 하층 동박 회로를 서로 접속하기 위해서, 선정된 위치에 비아 홀(240)을 형성한다. 여기서, 본 발명의 제2 실시예는 전술한 제1 실시예와 달리, 비아 홀이 형성될 위치 A에 제2 동박이 형성되어 있지 아니하고 열려 있음을 알 수 있다.

본 발명의 제2 실시예에 따르면, 비아 홀(240) 형성을 위하여 이산화탄소 레이저를 적용할 수 있으며, 에폭시 수지층만을 천공하게 된다. 한편, 비아 홀(240) 제작이 완성되면 도금을 진행해서 상층의 동박과 하층의 동박을 전기적으로 접속하게 되는데, 이하 도3h 내지 도3l에 도시된 공정은, 도2h 내지도2l에 도시한 제1 실시예의 공정과 동일하므로 설명을 생략하기로 한다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

종래기술의 경우 절연층 외부로 도전층이 형성되므로 기판 전체의 두께는 도전층 패턴의 두께만큼 증가하지만, 본 발명과 같이 절연층 내부에 도전층 패턴을 삽입하도록 하면 전체 기판의 두께는 전혀 영향을 미치지 않게 된다. 패턴 보호를 위해 별도의 에치 레지스트로써 배리어 메탈을 사용하지 않을 경우 도전층 제거시 패턴에도 영향을 주게 되어 회로 단선 및 신뢰성 저하의 원인이 될 수 있다. 본 발명에 따른 방법을 적용할 경우, 기판의 두께가 얇고 고신뢰성의 수율을 기대할 수 있는 인쇄회로기판 제품 생산이 가능하게 된다.

100 : 구조
100a, 220 : 절연층
100b, 100c : 도전층
110 : 드라이필름
120b, 120c : 도전물질
200a : 지지층
200b, 200c : 제1 동박
210b, 210c : 제2 동박
230 : 이종금속
240 : 비아 홀
250 : 동도금층
260 : 솔더레지스트
270 : 금도금

Claims (4)

1. 삭제
2. 제1 동박과 지지층으로 형성된 캐리어 포일을 사용해서 인쇄회로기판을 제조하는 방법에 있어서,
   (a) 상기 제1 동박 표면에 드라이필름을 도포하고 사진, 노광, 현상 공정을 진행하여 상기 드라이필름을 선택적으로 제거함으로써, 상기 드라이필름에 회로패턴을 전사하는 단계;
   (b) 상기 회로패턴이 전사된 드라이필름을 도금마스크로 하여 동도금을 진행해서, 노출된 제1 동박의 표면 위에 제2 동박을 형성하는 단계;
   (c) 상기 드라이필름을 박리 제거하는 단계;
   (d) 제1 동박과 제2 동박 표면 위에 반경화성 절연층을 적층하고 가열 가압하여 라미네이트 함으로써 경화된 절연층 속으로 상기 제2 동박이 삽입되도록 성형하는 단계;
   (e) 상기 지지층을 박리 제거하고, 노출된 제1 동박을 플래시 에칭으로 제거함으로써 제2 동박으로 구성된 동박 회로를 형성하는 단계;
   (f) 이종금속을 포함한 용액에서 환원반응을 진행하여 상기 제2 동박의 표면에 이종금속을 석출시켜 도금하는 단계;
   (g) 선정된 위치에 UV 레이저를 조사해서 상기 이종금속, 제2 동박, 절연층을 차례로 제거함으로써, 하층의 동박('제3 동박') 표면을 부분적으로 노출하여 비아 홀을 형성하는 단계;
   (h) 상기 제2 동박과 상기 제3 동박이 상기 비아 홀에 의해 전기적으로 접속되도록 동도금을 진행하는 단계; 및
   (i) 상기 이종금속에 대한 식각률이 구리에 대한 식각률에 비해 상대적으로 낮은 선택 식각액(selective etch solution)을 사용해서 절연층 표면에 도금된 동도금을 제거함으로써, 상기 동도금에 의해 단락되었던 동박 회로를 복원 형성하는 단계;
   를 포함하는 방법.
3. 제1 동박과 지지층으로 형성된 캐리어 포일을 사용해서 인쇄회로기판을 제조하는 방법에 있어서,
   (a) 상기 제1 동박 표면에 드라이필름을 도포하고 사진, 노광, 현상 공정을 진행하여 상기 드라이필름을 선택적으로 제거함으로써, 상기 드라이필름에 회로패턴을 전사하는 단계;
   (b) 상기 회로패턴이 전사된 드라이필름을 도금마스크로 하여 동도금을 진행해서, 노출된 제1 동박의 표면 위에 제2 동박을 형성하는 단계;
   (c) 상기 드라이필름을 박리 제거하는 단계;
   (d) 제1 동박과 제2 동박 표면 위에 반경화성 절연층을 적층하고 가열 가압하여 라미네이트 함으로써 경화된 절연층 속으로 상기 제2 동박이 삽입되도록 성형하는 단계;
   (e) 상기 지지층을 박리 제거하고, 노출된 제1 동박을 플래시 에칭으로 제거함으로써 제2 동박으로 구성된 동박 회로를 형성하는 단계;
   (f) 이종금속을 포함한 용액에서 환원반응을 진행하여 상기 제2 동박의 표면에 이종금속을 석출시켜 도금하는 단계;
   (g) 선정된 위치에 CO₂ 레이저를 조사해서 상기 절연층을 제거함으로써, 하층의 동박('제3 동박') 표면을 부분적으로 노출하는 비아 홀을 형성하는 단계;
   (h) 상기 제2 동박과 상기 제3 동박이 상기 비아 홀에 의해 전기적으로 접속되도록 동도금을 진행하는 단계; 및
   (i) 상기 이종금속에 대한 식각률이 구리에 대한 식각률에 비해 상대적으로 낮은 선택 식각액(selective etch solution)을 사용해서 절연층 표면에 도금된 동도금을 제거함으로써, 상기 동도금에 의해 단락되었던 동박 회로를 복원 형성하는 단계;
   를 포함하는 방법.
4. 삭제

Images