[go: up one dir, main page]

CN101828250B - 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法 - Google Patents

定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法 Download PDF

Info

Publication number
CN101828250B
CN101828250B CN200880111639.XA CN200880111639A CN101828250B CN 101828250 B CN101828250 B CN 101828250B CN 200880111639 A CN200880111639 A CN 200880111639A CN 101828250 B CN101828250 B CN 101828250B
Authority
CN
China
Prior art keywords
semiconductor wafer
wafer
contraposition
alignment mark
workbench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880111639.XA
Other languages
English (en)
Other versions
CN101828250A (zh
Inventor
田中康明
真田觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN101828250A publication Critical patent/CN101828250A/zh
Application granted granted Critical
Publication of CN101828250B publication Critical patent/CN101828250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种将具有对准标记的基板对位的定位装置，具备：将基板对齐第一基准位置的第一对位部、在保持所述基板之前将基板保持构件对齐第二基准位置的第二对位部、在将所述基板保持于所述基板保持部中后检测所述基板的对准标记的位置的位置检测部。根据本发明，可以缩短定位装置的定位动作的执行时间。

Description

定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法
技术领域
本发明涉及定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法。其中，本申请与下述的日本申请相关。对于同意参照文献而将其纳入的指定国，利用参照将下述的申请中记载的内容纳入本申请中，作为本申请的一部分。
日本特愿2007-211672、申请日2007年8月15日
背景技术
专利文献1中记载有将元件之间重合而制造层叠元件的内容。专利文献2中记载有通过将形成了多个芯片的晶片层叠来提高层叠型半导体器件的生产性的内容。在制造层叠型半导体器件的情况下，所层叠的元件在相互地以亚微米量级定位后被贴合。
在以亚微米量级将基板等定位的情况下，以亚微米量级的精度检测出形成于基板上的对准标记的位置。进而使基板移动，使检测出的对准标记的位置与所给的目标位置一致地进行定位。
专利文献1：日本特开2005-026278号公报
专利文献2：日本特开2007-103225号公报
但是，如果使用高精度的位置检测装置，则在对准标记的最初的位置远离目标位置的情况下，就会在定位过程中花费很多时间。由此，层叠型半导体器件制造的生产率也会降低。
发明内容
因此，为了解决上述问题，作为本发明的第一方式提供一种定位装置，其是将具有对准标记的基板定位的定位装置，具备：将基板对齐于第一基准位置的第一对位部；在保持基板之前，将基板保持构件对齐于第二基准位置的第二对位部；在将基板保持于基板保持部后，检测基板的对准标记的位置的位置检测部。
另外，作为本发明的第二方式提供一种贴合装置，其具备上述定位装置，在利用定位装置将分别具有对准标记的一对基板相互定位于相同的位置后相互贴合。
此外，作为本发明的第三方式提供一种层叠基板制造装置，其具备：上述定位装置；利用定位装置将分别具有对准标记的一对基板相互定位于相同的位置后相互贴合的贴合部；对上述已贴合的一对基板加压而将一对基板永久地接合的加压部。
此外，作为本发明的第四方式提供一种曝光装置，其具备上述定位装置，将具有对准标记的图案形成基板及具有对准标记的被曝光基板的至少一方利用定位装置定位。
此外，作为本发明的第五方式提供一种定位方法，其是将具有对准标记的基板定位的定位方法，具备：将基板对齐于第一基准位置的第一对位阶段；在将基板保持之前，将基板保持构件对齐于第二基准位置的第二对位阶段；在将基板保持于基板保持部后，检测基板的对准标记的位置的位置检测阶段。
附图说明
图1是层叠基板制造装置100的整体立体图。
图2是层叠基板制造装置100的俯视概略图。
图3是表示晶片贴合方法的执行过程的流程图。
图4a是晶片预对准装置20的俯视图。
图4b是晶片预对准装置20的侧视图。
图5a是其他的晶片预对准装置20的俯视图。
图5b是其他的晶片预对准装置20的侧视图。
图6a是表示另一个晶片对准装置20的结构的俯视图。
图6b是表示另一个晶片对准装置20的结构的侧视图。
图6c是说明另一个晶片对准装置20的动作的波形图。
图7a是晶片夹具预对准装置40的俯视图。
图7b是晶片夹具预对准装置40的侧视图。
图8是其他的晶片夹具预对准装置40的俯视图。
图9是另一个晶片夹具预对准装置40的俯视图。
图10是表示载放有半导体晶片W的晶片夹具WH的俯视图。
图11是表示定位器(aligner)的结构的示意图。
图12是示意性地表示加压装置70的结构的图。
附图标记说明：AA...定位臂部，AM...对准标记，FM...基准标记，CA1...对准照相机，CA2...对准照相机，CA3...高精度对准照相机，FO...叉部，NC...凹槽，NT...缺口部，RA、RB...导轨，W...半导体晶片，WH...晶片夹具，WL...晶片装载器，WHA...手柄，WHL...晶片夹具装载器，10...晶片暂存盒，20...晶片预对准装置，21...晶片预对准控制装置，22...第一干涉仪，23、43...真空吸盘，25...第一XYθ载台，27...第一定位杆，29...θ载台，30...晶片夹具暂存盒，32...缺口用定位杆，34...缘部用定位杆，42...第二干涉仪，45...第二XYθ载台，47...第二定位杆，40...晶片夹具预对准装置，41...晶片夹具预对准控制装置，46...晶片用顶升销钉，49...工作台，50...定位器，51...定位器控制装置，52...第三干涉仪，53...第二驱动装置，54...第一工作台，55...第一驱动装置，56...第二工作台，70...加压装置，72...冲压构件，74...加热部，80...分离冷却单元，85...层叠基板用暂存盒，90...主控制装置，100...层叠基板制造装置
具体实施方式
图1是层叠基板制造装置100的整体立体图。另外，图2是层叠基板制造装置100的俯视概略图。
层叠基板制造装置100具备：晶片暂存盒10(10-1、10-2)、晶片预对准装置20、晶片夹具暂存盒30、晶片夹具预对准装置40、定位器50、加压装置70、分离冷却单元80、层叠基板用暂存盒85、主控制装置90、晶片装载器WL及晶片夹具装载器WHL。下面，对各部件分别进行说明。
晶片暂存盒10被面向层叠基板制造装置100的外部而可以拆装地安装。晶片暂存盒10包括：收容成为贴合的对象的基板的一方的第一半导体晶片W的晶片暂存盒10-1、收容成为贴合的对象的基板的另一方的第二半导体晶片W的晶片暂存盒10-2。向晶片暂存盒10-1、10-2中分别装填多个晶片，层叠基板制造装置100就可以连续地执行层叠基板的制造。
晶片预对准装置20配置于晶片暂存盒10的附近。晶片预对准装置20执行各个晶片W的简易的对位。对于晶片预对准装置20的详细的结构和作用，将参照图4a、图4b、图5a、图5b、图6a、图6b及图6c在后面叙述。
晶片夹具暂存盒30配置于层叠基板制造装置100的内部，收容多个晶片夹具WH。晶片夹具WH将晶片W吸附而支承。另外，晶片夹具WH在层叠基板制造装置100的内部被轮流使用。
而且，在该层叠基板制造装置100中，晶片夹具WH无论是针对第一半导体晶片W还是针对第二半导体晶片W都可以使用。所以，收容于晶片夹具暂存盒30中的多个晶片夹具WH全都具有相同的规格。但是，也有分开使用多种晶片夹具WH的情况。
晶片夹具预对准装置40配置于晶片夹具暂存盒30的附近。晶片夹具预对准装置40执行使晶片夹具WH对位的预对准。对于晶片夹具预对准装置40的结构及作用，将参照图7a、图7b、图8及图9在后面叙述。
定位器50相对于晶片暂存盒10配置于层叠基板制造装置100的里侧。定位器50在将分别由晶片夹具WH保持的第一半导体晶片及第二半导体晶片相互高精度地定位后，使两者贴合。这里所说的高精度相当于形成于半导体晶片W上的元件的线宽，有时也会达到亚微米量级。
另外，这里所说的定位是指，在使一对半导体晶片W贴合的情况下，按照使形成于一方的半导体晶片W上的元件的连接端子相对于另一方的半导体晶片W的连接端子可以获得有效的电连接的方式，使两者的位置一致。对于定位器50的结构及作用，将参照图10及图11在后面叙述。
加压装置70配置于定位器50的附近。加压装置70对用定位器50贴合的半导体晶片W加压，使贴合永久化。由此，有时也会一边加热一边将贴合了的半导体晶片W加压。对于加压装置70的结构及作用将参照图12在后面叙述。
分离冷却单元80被与加压装置70相邻地配置。分离冷却单元70从粘合好的半导体晶片W上取下夹具WH，并且将贴合好的半导体晶片W及晶片夹具WH冷却。冷却了的半导体晶片W被作为层叠基板收容于层叠基板用暂存盒85中。冷却了的晶片夹具WH被送回晶片夹具暂存盒30。
层叠基板用暂存盒85被面向层叠基板制造装置100的外部地可以拆装地安装。所以，通过将层叠基板用暂存盒85从层叠基板制造装置100上取下，就可以将所蓄积的层叠基板一并收纳。
晶片装载器WL具有作为多关节机械手的沿六个自由度方向(X、Y、Z、θX、θY、θZ)位移的臂。另外，晶片装载器WL沿着轨道RA，在图中以箭头Y表示的方向上大幅度移动。
晶片装载器WH可以搭载半导体晶片W或搭载被贴合而成为层叠基板的半导体晶片移动。但是，无法搬送具有远大于半导体晶片W或层叠基板的质量的晶片夹具WH。所以，晶片装载器WH主要在晶片暂存盒10及晶片预对准装置20之间搬送半导体晶片W。
晶片夹具装载器WHL也具有作为多关节机械手的沿六个自由度方向(X、Y、Z、θX、θY、θZ)位移的臂。另外，晶片夹具装载器WHL沿着轨道RB，在图中以箭头X表示的方向上大幅度移动。
晶片夹具装载器WHL能够耐受晶片夹具WH的搬送负载，并且还可以搬送半导体晶片W。所以，在晶片夹具暂存盒30到晶片夹具预对准装置40之间或者在分离冷却单元80到晶片夹具暂存盒30之间搬送晶片夹具WH。另外，在晶片夹具预对准装置40到定位器50之间、定位器50到加压装置70之间、或加压装置70到分离冷却单元80之间将晶片夹具WH及半导体晶片W一并搬送。此外，有时也针对从分离冷却单元80到层叠用暂存盒85的至少一部分区间，搬送层叠晶片。
主控制装置90控制如上所述的层叠基板制造装置100整体的动作。即，主控制装置90与晶片夹具WH、晶片夹具装载器WHL、晶片预对准装置20、以及晶片夹具预对准装置40等的独立的控制装置进行信号的交接，统筹地控制层叠基板制造装置100整体。另外，还接收电源的接通、切断等来自外部的操作。
图3是表示使用上述层叠基板制造装置100的晶片贴合方法的执行过程的流程图。如图所示，首先利用晶片装载器WL，从晶片暂存盒10中取出半导体晶片W(步骤S101)。接下来，利用晶片装载器WL，将半导体晶片W装填到晶片预对准装置20中，将半导体晶片W预对准(步骤S102)。
另外，利用晶片夹具装载器WHL，从晶片夹具暂存盒30中取出晶片夹具WH(步骤S103)。接下来，利用晶片夹具装载器WHL，将晶片夹具WH装填到晶片夹具预对准装置40中，将晶片夹具WH预对准(步骤S104)。而且，步骤S101、102及步骤S103、104既可以相互并行地执行，也可以依次执行。
然后，利用晶片夹具WH，将预对准了的半导体晶片W搭载在预对准了的晶片夹具WH上(步骤S105)。这样，搭载于晶片夹具WH上的半导体晶片W就以在各预对准的精度的范围中对位的状态由晶片夹具WH保持。这些一连串的步骤S101～步骤S105是针对第一半导体晶片W及第二半导体晶片W分别执行的。
接下来，由晶片夹具WH保持的第一半导体晶片W及第二半导体晶片被利用晶片夹具装载器WHL依次装填到定位器50中(步骤S106)。在定位器50中，例如按照相对于第一半导体晶片W的对准标记，使第二半导体晶片W的对准标记直接或间接地精密地一致的方式，将某个半导体晶片W定位(步骤S107)。这里，所谓“间接地”是指，例如在监视第一半导体晶片W的基准标记和第二半导体晶片W的对准标记的同时将两者定位。关于这样的作业，将参照图11在后面叙述。像这样，被相互定位的第一半导体晶片W及第二半导体晶片W就在定位器50中被相互密合地贴合(步骤S108)。
贴合好的半导体晶片W在保持由晶片夹具WH夹持的状态下，由晶片夹具装载器WHL搬入加压装置70(步骤S109)。像这样，当半导体晶片W被永久地接合时，半导体晶片W及晶片夹具WH就由晶片夹具装载器WHL搬出，向分离冷却单元80搬送。在分离冷却单元80中，因接合而成为层叠基板的半导体晶片W被从晶片夹具WH中取出(步骤S110)。
从晶片夹具WH中取出的层叠基板由晶片装载器WL回收到层叠基板用暂存盒85中(步骤S111)。另外，与层叠基板分离了的晶片夹具WH由晶片夹具装载器WHL送回晶片夹具暂存盒30(步骤S112)。
像这样，通过在半导体晶片W向晶片夹具WH上的搭载之前，将半导体晶片W及晶片夹具WH分别独立地预对准，就可以将搭载于晶片夹具WH上的半导体晶片W的位置不正抑制在一定的范围中。这样，就可以缩短高精度的正式对准的作业时间，提高层叠基板制造等的生产率。
图4a是晶片预对准装置20的俯视图。另外，图4b是晶片预对准装置20的侧视图。
晶片预对准装置20具有：第一XYθ载台25、真空吸盘23、第一激光光波干涉式测长仪(以下记作第一干涉仪)22、晶片用对准照相机CA1及晶片预对准控制装置21。如图中以箭头ARR所示，第一XYθ载台25被伺服控制，沿X方、Y方向及θ方向移动及旋转。
真空吸盘23利用未图示的真空泵使半导体晶片W吸附或脱离。而且，第一XYθ载台25具有未图示的顶升销钉，在与晶片装载器WL交接时具有将半导体晶片W抬起的功能。在真空吸盘23吸附了半导体晶片W的情况下，半导体晶片W就与第一XYθ载台25一起移动或旋转。
在装填在晶片预对准装置20中的半导体晶片W上，形成数十个(shot)～数百个左右的半导体芯片区域CH。另外，在其周围的一部分具有表示半导体晶片W的结晶方向性的凹槽NC。此外，半导体晶片W具有在光刻工序中使用的多个对准标记AM。对准标记AM被以十字形或圆形制成。
晶片用对准照相机CA1的倍率为大约等倍到10倍左右，根据需要也可以具备自动对焦机构。第一XYθ载台25沿X及Y方向移动，以便晶片用对准照相机CA1可以观察对准标记AM，即晶片用对准照相机CA1被固定，使对准标记AM到达其正下方。这样，就可以将晶片用对准照相机CA1自身的位置作为基准，将半导体晶片W对位。而且，虽然在本实施方式中，使用在光刻工序中使用的对准标记AM来进行半导体晶片W的预对准，然而也可以使用其他的标记。
第一干涉仪22随时监视第一XYθ载台25的位置。由第一干涉仪22检测出的第一XYθ载台25的位置被送向晶片预对准控制装置21。另外，晶片用对准照相机CA1观察到的对准标记AM的位置信号也被送向晶片预对准控制装置21。
基于这些第一XYθ载台25的位置及对准标记AM的位置，晶片预对准控制装置21计算半导体晶片W从规定位置起沿X方向、Y方向及θ方向偏移了多少的量，使第一XYθ载台25移动及旋转，以消除该偏移。这样，预对准了的半导体晶片W就在从设计基准值起一定的范围中，例如30μm左右以下的范围中被对位。
对位了的半导体晶片W被解除真空吸盘23的真空吸附，由顶升销钉升高。晶片装载器WL保持着该对位了的半导体晶片W，为搭载到晶片夹具WH上而搬送。
而且，晶片预对准控制装置21也可以使晶片用对准照相机CA1观察2个以上、例如10个左右的对准标记AM。这样，在设计上的对准标记AM与利用晶片用对准照相机CA1观察到的半导体晶片W上的实际的对准标记AM的关系中，可以按照使其重合误差无论是对于哪个半导体芯片区域CH都在平均上变小的方式，使用最小二乘法来修正设计上的半导体芯片区域CH排列，求出实际的半导体芯片区域CH的位置。此种方法的详情公开于日本特开昭62-44429号公报中。
这里，晶片预对准装置20还具有固定于预先确定了的位置上的第一定位杆27。下面，参照图5a及图5b，对晶片装载器WL将半导体晶片W从晶片预对准装置20中搬出时的动作进行说明。
图5a是表示第一定位杆27及晶片装载器WL的作用的俯视图。另外，图5b是表示第一定位杆27及晶片装载器WL的作用的侧视图。
晶片装载器WL具有叉部FO及手柄WHA。此外，在手柄WHA中，具有将叉部FO及手柄WHA定位的定位臂部AA。定位臂部AA具有与第一定位杆27的直径匹配的凹部AA1，被与载放于叉部FO中的半导体晶片W冲突地配置。另外，定位臂部AA具有朝向凹部AA1引导第一定位杆27的锥形部AA2。
当为了接收预对准了的半导体晶片W而将手柄WHA接近晶片预对准装置20时，通过使定位臂部AA抵接于第一定位杆27，就可以使手柄WHA停止在一定的位置。手柄WHA由于是从补偿了半导体晶片W的位置不正的第一XYθ载台25中接收半导体晶片W，因此在仍旧保持对位了的半导体晶片W的状态的同时，接收、搬送半导体晶片W。当第一定位杆27进入手柄WHA时，手柄WHA沿XY方向移动，而由于其移动量很小，因此该移动量被多关节机械手的关节部分吸收。
图6a是表示其他的晶片预对准装置20的结构的俯视图。另外，图6b是表示与图6a相同的晶片预对准装置20的结构的侧视图。
该晶片预对准装置20具备：绕着垂直的轴旋转的θ载台29、在θ载台29的径向与θ载台29的旋转轴正交地配置的线传感器SS。当晶片装载器WL将半导体晶片W载放于θ载台29上时，线传感器SS就移动到半导体晶片W的周缘部，利用线传感器SS观察半导体晶片W的周缘部。而且，虽然θ载台29也具备晶片用顶升销钉及真空吸盘等，然而省略图示。
图6c是说明图6a及图6b所示的晶片预对准装置20的动作的波形图。由于当保持有半导体晶片W的θ载台29旋转时，半导体晶片W的缘部的径向的位置就会连续地变化，因此线传感器SS输出图6c的上段所示的波形的信号。
与之不同，晶片预对准控制装置21进行上述的信号的一阶微分，得到图6c的下段所示的信号。这里，如果一阶微分信号是水平的直线状，则判明是半导体晶片W的中心与θ载台29的旋转轴一致的状态。另外，由于是利用一阶微分，检测半导体晶片W的凹槽NC的位置，因此根据从检测出凹槽NC的位置起的θ载台29的旋转量来判断半导体晶片W的朝向。
利用这些处理，以θ载台29的旋转轴作为基准，判断半导体晶片W被保持于何种位置。所以，例如在将半导体晶片W搭载于晶片夹具WH上的情况下，通过按照消除半导体晶片W的位置不正的方式使晶片夹具WH位移，就可以将半导体晶片W以对齐晶片夹具WH的状态搭载。
图7a是晶片夹具预对准装置40的俯视图。另外，图7b是与图7a相同的晶片预对准装置40的侧视图。
晶片夹具预对准装置40具有第二XYθ载台45、真空吸盘43、第二激光光波干涉式测长仪(以下记作第二干涉仪)42、晶片夹具用对准照相机CA2及晶片夹具预对准控制装置41。如图中以箭头ARR所示，第二XYθ载台45被伺服控制，沿X方向、Y方向及θ方向移动及旋转。
真空吸盘43利用未图示的真空泵使半导体晶片W吸附或脱离。而且，第二XYθ载台45具有未图示的顶升销钉，在与晶片夹具装载器WHL交接时具有抬起晶片夹具WH的功能。此外，第二XYθ载台45在具有用于穿过形成于晶片夹具WH上的3个孔部而交接半导体晶片W的晶片用顶升销钉46的真空吸盘43吸附了晶片夹具WH的情况下，晶片夹具WH与第二XYθ载台45一起移动或旋转。
装填在晶片夹具预对准装置40中的晶片夹具WH例如是利用作为绝缘体的铝陶瓷制成圆盘状，表面被研磨得很平滑。另外，在周缘部的一部分具有缺口部NT。
另外，在晶片夹具WH的内部嵌设有在将半导体晶片W静电吸附时施加电压的施加电极EL。第二XYθ载台45设有产生对施加电极EL施加的直流电压的直流电源DC。在对施加电极EL施加了电压的情况下，晶片夹具WH将半导体晶片W静电吸附而保持。
此外，晶片夹具WH在其周缘部附近具有基准标记FM。基准标记FM被相对于晶片夹具WH的中心对称地设有一对，是在透明的石英玻璃上作为十字形或圆形的标记形成的。晶片夹具WH的设有基准标记FM的区域形成贯穿晶片夹具WH的开口部，可以从晶片夹具WH的表背面观察基准标记FM。
固定于所给的位置的晶片夹具用对准照相机CA2的倍率为大约等倍到10倍左右，根据需要也可以具备自动对焦机构。第二XYθ载台45沿X方向及Y方向移动，以便晶片夹具用对准照相机CA2可以观察基准标记FM，即，使基准标记FM到达晶片夹具用对准照相机CA2的正下方。这样，就可以将晶片夹具用对准照相机CA2的位置作为基准，将晶片夹具WH对位。
第二干涉仪42随时监视第二XYθ载台45的位置。由第二干涉仪42检测出的第二XYθ载台45的位置被送向晶片夹具预对准控制装置41。另外，晶片夹具用对准照相机CA2观察到的基准标记FM的位置信号也被送向晶片夹具预对准控制装置41。
基于这些第二XYθ载台45的位置及基准标记FM的位置，晶片夹具预对准控制装置41计算晶片夹具WH从规定位置起沿X方向、Y方向及θ方向偏移了多少的量，使第二XYθ载台45移动及旋转，以消除该偏移。这样，预对准了的晶片夹具WH就在从设计基准值起一定的范围中，例如30μm左右以下的范围中被对位。
对位了的晶片夹具WH在该位置上待机至搭载上半导体晶片W。如前说明所示，半导体晶片W由于在晶片预对准装置20中以被对位的状态搬送，因此在搭载于对位了的晶片夹具WH上的情况下在半导体晶片W及晶片夹具WH之间产生的位置不正就被压缩在一定的范围中，例如100μm左右以下的范围中。
这里，晶片夹具预对准装置40还具有固定于预先确定的位置的第二定位杆47。虽然图示省略，然而通过使搬送半导体晶片W的晶片装载器WL的定位臂部AA抵接第二定位杆，晶片装载器WL就会在所给的位置停止而将半导体晶片W搭载于晶片夹具WH上。
图8是其他的晶片夹具预对准装置40的俯视图。该晶片夹具预对准装置40具有：载放晶片夹具WH的工作台49、从侧面抵接搭载于工作台49上的晶片夹具WH的3根抵接销钉AP。
抵接销钉AP如图中空白的箭头所示，沿工作台49的径向独立地移动，从侧端面推压晶片夹具WH。这样，就可以在工作台49上使晶片夹具WH沿任意的方向移动。
另外，工作台49绕着垂直于图的纸面的轴旋转。这样，不仅使晶片夹具WH的中心吻合，还使1个抵接销钉AP进入晶片夹具WH的缺口部NT。这样通过将至少3根抵接销钉AP抵接晶片夹具WH，就可以进行预对准。
此外，也可以将如上所述的抵接销钉AP中的1根或2根固定于预先确定的位置。这样，通过将晶片夹具WH向该固定了的抵接销钉AP推压，就可以将该抵接销钉AP的位置作为基准，很简单地将晶片夹具WH预对准。而且，虽然省略了图示，然而在晶片预对准装置20中设有与图8所示的抵接销钉AP相同的对位构件，通过使半导体晶片W抵接对位构件，就可以进行半导体晶片W的预对准。
另外，虽然省略了图示，然而与图6a～图6c所示的晶片预对准装置20相同，将工作台49设为θ载台，并且设有线传感器SS，也可以基于晶片夹具WH的偏心量和旋转量检测出位置不正。
图9是示意性地表示另一个晶片夹具预对准装置的结构的图。该晶片夹具预对准装置包括设于晶片夹具暂存盒30中的缺口用定位杆32及缘部用定位杆34。缺口用定位杆32及缘部用定位杆34在晶片夹具暂存盒30的内部被固定于预先确定的位置。
因此，在将晶片夹具WH收纳于晶片夹具暂存盒30中的情况下，通过按照使缺口用定位杆32进入晶片夹具WH的缺口部NT，使缘部用定位杆34抵接晶片夹具WH的缘部的方式将晶片夹具WH推入，就可以将缺口用定位杆32及缘部用定位杆34的位置作为基准，利用简单的结构将晶片夹具WH以一定的精度对位。
而且，缺口用定位杆32及缘部用定位杆34的配置并不限于晶片夹具暂存盒30。例如，也可以在后述的定位器50的载台上设置缺口用定位杆32及缘部用定位杆34而执行预对准。
如上所述的预对准是利用简洁的操作在短时间内执行的。因此，不会有因执行预对准而使层叠基板制造工序整体的生产率降低的情况。
图10是表示载放有半导体晶片W的晶片夹具WH的俯视图。如图所示，在半导体晶片W上形成有对准标记。另外，晶片夹具WH具备基准标记FM。
可以相对于晶片夹具WH的基准标记FM将半导体晶片W的对准标记AM定位于规定范围内。利用以上操作，晶片夹具WH上的半导体晶片W相对于设计基准值而言，包括WL的误差在内被定位于100μm以下的范围中。
图11是表示执行与图3所示的一连串的工序的步骤S107相当的阶段而使半导体晶片贴合的定位器50的结构的示意图。定位器50具有第三激光光波干涉式测长仪(以下记作第三干涉仪)52、第一工作台54、第二工作台56及高精度对准照相机CA3。
第一工作台54及第二工作台56具有相互面对的水平的保持面。在第一工作台54中，固定保持有第一半导体晶片W的第一晶片夹具WH。另外，在第二工作台56中，固定保持有第二半导体晶片W的第二晶片夹具WH。
另外，第一工作台54由第一驱动装置55支承而微动。第二工作台56由第二驱动装置53支承，至少沿X、Y方向移动。第二工作台56的移动量由第三干涉仪52监视。
高精度对准照相机CA3可以将由第一工作台54保持的第一晶片夹具WH的基准标记FM调整为位于光学系统的物面处，从晶片夹具WH的背面观察该基准标记FM。另外，高精度对准照相机CA3对于由第二工作台56保持的第二晶片夹具WH的基准标记FM或由该晶片夹具WH保持的半导体晶片W的对准标记AM，是从它们的表面侧观察的。
而且，从高精度对准照相机CA3到第一晶片夹具WH的基准标记FM的距离与到第二晶片夹具WH的基准标记的距离相互不同。因此，在观察双方的基准标记FM的情况下，要使高精度对准照相机CA3的位置移动，或使光学系统的焦点位置变化。
另外，而且虽然高精度对准照相机CA3具有20倍左右的倍率，然而与高倍率对应地视野会变窄。具体来说，例如具有400μm×400μm左右的视野。但是，由于利用晶片预对准装置20及晶片夹具预对准装置40，将半导体晶片W及晶片夹具WH预对准，因此基准标记FM或对准标记AM就会可靠地进入高精度对准照相机CA3的视野内。
由第三干涉仪52检测出的第二工作台56的位置被送向定位器控制装置51。另外，高精度对准照相机CA3观察到的对准标记AM及基准标记FM的位置信号也被送向定位器控制装置51。定位器控制装置51基于这些信号，向第一驱动装置55或第二驱动装置53发送驱动信号。
对于使用了定位器50的半导体晶片W的定位工序说明如下。利用晶片夹具装载器WHL搬入定位器50的第一晶片夹具WH最初固定于第二工作台56上。定位器50使用高精度对准照相机CA3及第三干涉仪52，求出第一晶片夹具WH上的基准标记FM与由晶片夹具WH保持的第一半导体晶片W的位置关系。
像这样，被计测出基准标记FM及对准标记AM的相对的位置关系的第一晶片夹具WH及第一半导体晶片W由晶片夹具装载器WHL反转而移向第一工作台54。由于已经判断出第一晶片夹具WH的基准标记FM及第二半导体晶片W的对准标记的位置关系，因此如果从第一晶片夹具WH的背面利用高精度对准照相机CA3检测出基准标记FM的位置，则可以判断出第一半导体晶片W的对准标记的位置。
接下来，晶片夹具装载器WHL将保持有第二半导体晶片W的第二晶片夹具WH搬入空出的第二工作台56而固定。定位器控制装置51使第二驱动装置53动作，在利用第三干涉仪52计测第二工作台56的位置的同时，使高精度对准照相机CA3观察第二晶片夹具WH的基准标记FM。此后，定位器控制装置51使第二半导体晶片W上的对准标记AM依次向高精度对准照相机CA3的视野内移动，利用第三干涉仪52计测第二工作台56的位置。这样就确定出基准标记FM或各对准标记AM的位置关系。
在高精度对准照相机CA3中在视野内配置有与其光轴的位置关系已经确定的指标。更具体来说，具备配置于与显微镜的像面共轭的位置的指标。这样，如果观察高精度对准照相机CA3的视野内的像，则可以求出基准标记FM与高精度对准照相机CA3的光轴的位置关系。
另外，根据基准标记FM相对于高精度对准照相机CA3的指标的位置确定出基准标记FM的位置。由于半导体晶片W上的对准标记AM与晶片夹具WH的基准标记FM的位置关系已经被测定出，因此就可以将基准标记FM作为基准，确定半导体晶片W1的对准标记AM的位置。
当定位器50检测出借助基准标记FM检测到的第一半导体晶片W上的对准标记AM的位置与第二半导体晶片W上的对准标记AM的位置时，即调整该第一半导体晶片W及第二半导体晶片W的重合位置。此时，定位器控制装置51按照使第一半导体晶片W与第二半导体晶片W的对准标记AM的位置误差达到最小的方式，利用最小二乘法进行计算。定位器控制装置51基于该结果使第二工作台56移动。
而且，虽然是根据2片晶片W上的对准标记AM的位置关系进行最佳化处理，然而也可以将使半导体晶片W重合的位置及半导体晶片W的姿势预先设定为基准坐标系，求出各半导体晶片W的位置和姿势。该情况下，对准标记AM的位置在2片半导体晶片之间可以不同。
此外，由于高精度对准照相机CA3可以直接地观察固定于第二工作台56上的半导体晶片W的对准标记AM，因此对于第二晶片夹具WH，也可以不观察基准标记FM地执行定位。另外，在这样的情况下，作为第二晶片夹具，也可以使用没有基准标记FM的晶片夹具WH。此外，由于第二工作台56的位置是由第三干涉仪52精密地观测的，因此无需观察第二晶片夹具WH的基准标记，就可以知道第二半导体晶片W的位置。
当第一、第二半导体晶片W的位置关系被确定时，定位器控制装置51利用第二驱动装置53使2个半导体晶片W相互靠近。此时，定位器控制装置51利用第三干涉仪52测定所要移动的第二工作台56的XY面内的变动，按照压缩在规定的偏差的范围内的方式，一边向第二驱动装置53反馈一边使之靠近。
像这样，第一半导体晶片W及第二半导体晶片W在被相互定位的状态下贴合。但是，由于在该状态下，第一半导体晶片W及第二半导体晶片W并未被粘接，因此使第一晶片夹具WH和第二晶片夹具WH夹住或粘接，保持定位好的状态。被相互夹住的第一晶片夹具WH及第二晶片夹具WH由晶片夹具装载器WHL从定位器50向加压装置70搬送。
而且，晶片预对准装置20及晶片夹具预对准装置40中的半导体晶片W及晶片夹具WH的预对准的精度低于在定位器50中最终求出的精度。但是，由于利用各预对准，将半导体晶片W及晶片夹具WH在各预对准的精度的范围内对位，因此基准标记FM或对准标记AM就会以高概率出现在高精度对准照相机CA3的狭窄的视野内。
另外，由于在半导体晶片W及晶片夹具WH被分别独立地预对准后，将半导体晶片W搭载于晶片夹具WH上，因此可以防止在第一工作台54中的基准标记FM及对准标记AM的检测中花费很多时间。所以，就可以使层叠基板制造的生产率提高。
另外，由于在半导体晶片W及晶片夹具WH被分别独立地预对准后，将半导体晶片W搭载于晶片夹具WH上，因此如前所述，可以将半导体晶片W的对准标记AM与晶片夹具WH的基准标记FM的相对的位置不正的大小压缩在规定的范围内。
在半导体晶片W的对准标记AM与晶片夹具WH的基准标记FM的位置不正的大小例如超过定位器50的第三干涉仪52的可以测定范围的情况下，在为了用定位器50将两个半导体晶片W定位而移动第二工作台56时，就无法用第三干涉仪52测定第二工作台56的移动量。
另外，当各半导体晶片WH的对准标记AM相对于各自对应的各基准标记FM沿相同方向以大致相同的量偏移时，则在为了将两个半导体晶片WH贴合而使之相面对的状态下对准标记AM间的偏移量就会达到大约2倍，因此在对准标记AM相对于基准标记FM的偏移量如上所述很大的情况下，为了将两个半导体晶片W的对准标记AM定位就需要使第二工作台56大幅度移动。由此，利用定位器50的作业变得烦杂，导致生产率的降低。
与之不同，根据本发明，如前所述，由于可以将位置不正的大小压缩在规定的范围内，因此通过将上述规定的范围设定为第二工作台56的移动量不超过干涉仪52的可以测定方法的范围，就可以防止无法实现利用干涉仪52的测定的情况。另外，可以防止由对准标记AM相对于基准标记FM大幅度偏移造成的生产率的降低。
另外，由于可以防止第一工作台54中的基准标记FM及对准标记M的检测不顺利地结束，因此还可以提高层叠基板相对于作为材料的半导体晶片W的材料利用率。此外，可以避免作为高精度对准照相机CA3使用视野大的大型显微镜的情况。
图12是示意性地表示加压装置70的结构的图。加压装置70具有一对冲压构件72、设于各个冲压构件72上的加热部74。
冲压构件72通过使相互面对的推压面接近，而将夹于其间的半导体晶片W及晶片夹具WH加压。加热部74通过将例如由电热线产生的热经由与晶片夹具WH接触的冲压构件72传递而将半导体晶片W加热。这样，就可以使贴合了的一对半导体晶片W永久地粘接，形成多层基板。
而且，也有如下的情况，即，加压装置70通过不加热而利用加压气缸施加规定时间的规定的压力，将半导体晶片W上的作为电极的Cu等金属焊盘之间接合。另外，还有向半导体晶片W之间注入树脂而使之粘接的情况。例如，日本特开2002-64266号公报使用等离子体、离子束、原子束、自由基束、或激光不将半导体晶片加热地将金属焊盘之间结合。
而且，虽然在上述的方式中，将晶片预对准装置20及晶片夹具预对准装置40独立地设置，然而例如也可以在定位器50的第二工作台56中执行晶片夹具的预对准。另外，也可以在相同的第二工作台56中，在晶片夹具WH上搭载半导体晶片W。
此外，如参照图9已经说明的那样，也可以在晶片夹具暂存盒30中执行晶片夹具WH的预对准。利用此种方式，也可以缩小层叠基板制造装置100的设置面积。
另外，虽然在上述的方式中，给出定位器50具备可以观察固定于第二工作台56上的半导体晶片W的对准标记AM的高精度对准照相机CA3的例子，然而也可以取而代之，将分别具备用于观察第一工作台54上的半导体晶片W的对准照相机及用于观察第二工作台56上的半导体晶片W的对准照相机的定位器应用于本发明中。该情况下，由于可以利用上述各对准照相机直接观察各半导体晶片W的对准标记AM，因此在利用定位器50的定位时，可以不将基准标记FM作为基准，而将对准标记AM作为基准，进行两个半导体晶片W的定位。所以，在该情况下，可以不需要第一晶片夹具WH及第二晶片夹具WH的基准标记FM。在不设置第一晶片夹具WH及第二晶片夹具WH的基准标记FM的情况下，可以使用例如图9所示的晶片夹具预对准装置来进行第一晶片夹具WH及第二晶片夹具WH的预对准。
另外，虽然在上述的说明中，例示了层叠基板制造装置100，然而本发明的定位方法对于在半导体装置的制造过程中用于光刻的曝光装置中的被曝光基板及标线片等图案形成基板的定位也是有效的。

Claims (43)

1.一种定位装置，是将具有对准标记的半导体晶片定位的定位装置，其特征在于，具备：
将所述半导体晶片对齐于第一基准位置的第一对位部；
在保持所述半导体晶片的晶片夹具上未保持所述半导体晶片的状态下，将所述晶片夹具对齐于第二基准位置的第二对位部；
检测被保持于所述晶片夹具的所述半导体晶片的对准标记的位置的位置检测部，
所述第一对位部具有检测半导体晶片的对准标记的位置的对准标记检测部，
利用所述位置检测部检测位置的精度高于利用所述对准标记检测部检测位置的精度。
2.根据权利要求1所述的定位装置，其特征在于，
所述第一对位部包括对位构件，其中该对位构件通过抵接于半导体晶片而将该半导体晶片对齐于所述第一基准位置。
3.根据权利要求1所述的定位装置，其特征在于，
所述第一对位部包括对位构件，其中该对位构件通过抵接于向所述第一对位部搬入半导体晶片的搬送装置，而将由所述搬送装置搬送的所述半导体晶片对齐于所述第一基准位置。
4.根据权利要求3所述的定位装置，其特征在于，所述第二对位部通过抵接于所述搬送装置，而将由所述搬送装置搬送的所述半导体晶片与所述晶片夹具对齐而使所述半导体晶片搭载于所述晶片夹具。
5.根据权利要求1所述的定位装置，其特征在于，所述第一对位部具有检测半导体晶片的外形的外形检测部，根据所述外形检测部检测出的半导体晶片的外形与所述第一基准位置的关系将该半导体晶片对位。
6.根据权利要求1所述的定位装置，其特征在于，
所述第二对位部具有检测设于晶片夹具的基准标记的位置的基准标记检测部，
利用所述位置检测部检测位置的精度高于利用所述基准标记检测部检测位置的精度。
7.根据权利要求6所述的定位装置，其特征在于，所述基准标记配置于由所述晶片夹具保持的所述半导体晶片的外侧。
8.根据权利要求1所述的定位装置，其特征在于，
所述第二对位部包括对位构件，其中该对位构件通过使晶片夹具抵接而将该晶片夹具对齐于所述第二基准位置。
9.根据权利要求1所述的定位装置，其特征在于，
所述第二对位部包括对位构件，其中该对位构件通过抵接于向所述第二对位部搬入晶片夹具的搬送装置，而将由该搬送装置搬送的晶片夹具对齐于所述第二基准位置。
10.根据权利要求1所述的定位装置，其特征在于，
所述位置检测部包括显微镜，其中该显微镜具有比利用所述第一对位部进行的对位的容许误差与利用所述第二对位部进行的对位的容许误差的合计更大的视野。
11.根据权利要求10所述的定位装置，其特征在于，所述位置检测部利用所述显微镜从晶片夹具的表面及背面观察设于晶片夹具的基准标记。
12.根据权利要求1所述的定位装置，其特征在于，
所述位置检测部通过检测搭载于具有基准标记的晶片夹具的半导体晶片的对准标记、和该晶片夹具的基准标记，从而检测出该对准标记与该基准标记的相对位置关系。
13.根据权利要求1所述的定位装置，其特征在于，
具备将所述晶片夹具搬送至工作台上的搬送装置，
所述位置检测部检测所述工作台上的所述晶片夹具所保持的所述半导体晶片的对准标记的位置。
14.一种定位装置，其特征在于，具备：
将半导体晶片对齐于第一基准位置的第一对位部；
将保持所述半导体晶片的晶片夹具对齐于第二基准位置的第二对位部，
检测被保持于所述晶片夹具的所述半导体晶片的对准标记的位置的位置检测部，
所述第一对位部具有检测半导体晶片的对准标记的位置的对准标记检测部，
利用所述位置检测部检测位置的精度高于利用所述对准标记检测部检测位置的精度。
15.一种贴合装置，其特征在于，具备权利要求1至14中任意一项所述的定位装置，
在利用所述定位装置将分别具有对准标记的一对半导体晶片相互定位后相互贴合。
16.根据权利要求15所述的贴合装置，其特征在于，
所述一对半导体晶片的一方根据搭载了该一方的半导体晶片的晶片夹具的基准标记的位置进行定位，
所述一对半导体晶片的另一方根据该另一方的半导体晶片的对准标记的位置进行定位。
17.根据权利要求15所述的贴合装置，其特征在于，
所述一对半导体晶片的一方根据搭载了该一方的半导体晶片的晶片夹具的基准标记的位置进行定位，
所述一对半导体晶片的另一方根据将该另一方的半导体晶片及保持该另一方的半导体晶片的晶片夹具一起支承的载台的移动量进行定位。
18.根据权利要求15所述的贴合装置，其特征在于，
具备将所述晶片夹具搬送至工作台上的搬送装置，
所述位置检测部检测所述工作台上的所述晶片夹具所保持的所述半导体晶片的对准标记的位置。
19.根据权利要求18所述的贴合装置，其特征在于，
所述搬送装置在保持了所述半导体晶片的状态下搬送各所述晶片夹具。
20.根据权利要求18所述的贴合装置，其特征在于，
所述工作台具有支承一方的所述晶片夹具的第一工作台和支承另一方的所述晶片夹具的第二工作台，
所述搬送装置将各所述晶片夹具分别搬送至所述第一工作台以及所述第二工作台。
21.根据权利要求15所述的贴合装置，其特征在于，
所述位置检测部，分别检测一方的所述半导体晶片相对于所述位置检测部的相对关系以及另一方的所述半导体晶片相对于所述位置检测部的相对关系。
22.根据权利要求21所述的贴合装置，其特征在于，
所述位置检测部具有显微镜，检测被配置于所述显微镜的视野内的指标和所述一方的半导体晶片以及所述另一方的半导体晶片的各个相对关系。
23.根据权利要求22所述的贴合装置，其特征在于，
所述位置检测部具有观察所述第一工作台上的所述半导体晶片的显微镜和观察所述第二工作台上的所述半导体晶片的显微镜。
24.一种层叠基板制造装置，其特征在于，具备：
权利要求1至14中任意一项所述的定位装置；
利用所述定位装置将分别具有对准标记的一对半导体晶片相互定位后相互贴合的贴合部；
对利用所述贴合部贴合的所述一对半导体晶片加压而将所述一对半导体晶片永久地接合的加压部。
25.一种曝光装置，其特征在于，具备权利要求1至14中任意一项所述的定位装置，
利用所述定位装置将具有对准标记的图案形成半导体晶片及具有对准标记的被曝光半导体晶片的至少一方定位。
26.一种定位方法，是将具有对准标记的半导体晶片定位的定位方法，其特征在于，具备：
将所述半导体晶片对齐于第一基准位置的第一对位阶段；
在保持所述半导体晶片的晶片夹具上未保持所述半导体晶片的状态下，将所述晶片夹具对齐于第二基准位置的第二对位阶段；
检测被保持于所述晶片夹具的所述半导体晶片的对准标记的位置的位置检测阶段，
第一对位阶段包括检测半导体晶片的对准标记的位置的对准标记检测阶段，
并且，在所述位置检测阶段检测位置的精度高于在所述对准标记检测阶段检测位置的精度。
27.一种定位方法，是将具有对准标记的半导体晶片定位的定位方法，其特征在于，具备：
将所述半导体晶片对齐于第一基准位置的第一对位阶段；
将用于保持所述半导体晶片的晶片夹具对齐于第二基准位置的第二对位阶段；
检测被保持于所述晶片夹具的所述半导体晶片的对准标记的位置的位置检测阶段，
第一对位阶段包括检测半导体晶片的对准标记的位置的对准标记检测阶段，
并且，在所述位置检测阶段检测位置的精度高于在所述对准标记检测阶段检测位置的精度。
28.一种定位方法，是将具有对准标记的半导体晶片定位的定位方法，其特征在于，具备：
检测半导体晶片的对准标记的位置的对准标记检测阶段，
能够保持所述半导体晶片，且将搬送至工作台上的晶片夹具对齐于基准位置的对位阶段；
检测所述工作台上的所述晶片夹具所保持的所述半导体晶片的对准标记的位置的位置检测阶段，
并且，在所述位置检测阶段检测位置的精度高于在所述对准标记检测阶段检测位置的精度。
29.根据权利要求26至28中任意一项所述的定位方法，其特征在于，
具备将所述晶片夹具搬送至工作台上的搬送阶段，
在所述位置检测阶段，检测所述工作台上的所述晶片夹具所保持的所述半导体晶片的对准标记的位置。
30.根据权利要求26至29中任意一项所述的定位方法，其特征在于，
在所述位置检测阶段，分别检测所述第一半导体晶片相对于位置检测部的相对关系以及所述第二半导体晶片相对于所述位置检测部的相对关系。
31.根据权利要求26至30中任意一项所述的定位方法，其特征在于，
在所述位置检测阶段，检测被配置于所述位置检测部的显微镜的视野内的指标和所述第一半导体晶片以及所述第二半导体晶片的各个相对关系。
32.一种定位方法，其特征在于，具备：
将半导体晶片对齐于第一基准位置的第一对位阶段；
将保持所述半导体晶片的晶片夹具对齐于第二基准位置的第二对位阶段，
检测被保持于所述晶片夹具的所述半导体晶片的对准标记的位置的位置检测阶段，
所述第一对位阶段包括检测半导体晶片的对准标记的位置的对准标记检测阶段，
并且，在所述位置检测阶段检测位置的精度高于在所述对准标记检测阶段检测位置的精度。
33.一种贴合装置，具备：
对位部，其将第一半导体晶片以及第二半导体晶片分别相对于基准位置进行对位；
第一工作台，其载置用所述对位部对位的所述第一半导体晶片；
第二工作台，其将用对位部对位的所述第二半导体晶片以与所述第一半导体晶片相面对的方式载置，且能与所述第一工作台相对移动；
第二对位部，其将用于保持用对位部对位的所述第一半导体晶片的第一晶片夹具、用于保持用对位部对位的所述第二半导体晶片的第二晶片夹具分别相对于第二基准位置进行对位，
将所述第一工作台上的所述第一半导体晶片和所述第二工作台上的所述第二半导体晶片相互对位并贴合，其特征在于，
所述第二对位部将所述第一晶片夹具以及所述第二晶片夹具分别定位，以便所述第一半导体晶片和所述第一晶片夹具的相对位置以及所述第二半导体晶片和所述第二晶片夹具的相对位置分别在规定范围。
34.根据权利要求33所述的贴合装置，其特征在于，
所述第二对位部将所述第一晶片夹具相对于所述第一半导体晶片的位置进行对位，将所述第二晶片夹具相对于所述第二半导体晶片进行对位。
35.根据权利要求33或34所述的贴合装置，其特征在于，
具备使所述第一工作台和所述第二工作台相对移动的驱动部和测定所述第一工作台和所述第二工作台的相对位置的位置测定部，
所述规定范围是所述第一工作台和所述第二工作台通过所述驱动部移动时所述位置测定部能测定的范围。
36.根据权利要求35所述的贴合装置，其特征在于，所述位置测定部是干涉仪。
37.根据权利要求33至36中任意一项所述的贴合装置，其特征在于，
具备将用所述第二对位部对位的所述第一晶片夹具搬送至所述第一工作台上，将用所述第二对位部对位的所述第二晶片夹具搬送至所述第二工作台上的搬送部。
38.根据权利要求33至37中任意一项所述的贴合装置，其特征在于，
具备分别检测用所述对位部对位的所述第一半导体晶片的对准标记以及所述第二半导体晶片的对准标记的检测部，
所述对位部将所述第一半导体晶片以及所述第二半导体晶片分别对位，以便所述第一半导体晶片以及所述第二半导体晶片的对准标记在所述检测部能检测到的区域。
39.根据权利要求33至38中任意一项所述的贴合装置，其特征在于，
所述检测部分别检测被搬送至所述第一工作台的所述第一晶片夹具所保持的所述第一半导体晶片的对准标记、以及被搬送至所述第二工作台的所述第二晶片夹具所保持的所述第二半导体晶片的对准标记。
40.根据权利要求33至39中任意一项所述的贴合装置，其特征在于，
所述检测部分别检测所述第一半导体晶片相对于所述检测部的相对关系以及所述第二半导体晶片相对于所述检测部的相对关系。
41.根据权利要求40所述的贴合装置，其特征在于，
所述检测部具有显微镜，检测被配置于所述显微镜的视野内的指标和所述第一半导体晶片以及所述第二半导体晶片的各个相对关系。
42.根据权利要求38所述的贴合装置，其特征在于，
所述检测部具有显微镜，所述区域是所述显微镜的视野。
43.一种贴合装置，具备：
对位部，其将第一半导体晶片以及第二半导体晶片分别相对于基准位置进行对位；
第一工作台，其载置用所述对位部对位的所述第一半导体晶片；
第二工作台，其将用对位部对位的所述第二半导体晶片以与所述第一半导体晶片相面对的方式载置，且能与所述第一工作台相对移动，
将所述第一工作台上的所述第一半导体晶片和所述第二工作台上的所述第二半导体晶片相互对位并贴合，其特征在于，
所述对位部将所述第一半导体晶片以及所述第二半导体晶片分别定位，以便相对于所述基准位置的所述第一半导体晶片的位置和相对于所述基准位置的所述第二半导体晶片的位置的偏移量在规定范围。
CN200880111639.XA 2007-08-15 2008-08-12 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法 Active CN101828250B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007211672 2007-08-15
JP2007-211672 2007-08-15
PCT/JP2008/002204 WO2009022469A1 (ja) 2007-08-15 2008-08-12 位置決め装置、貼り合わせ装置、積層基板製造装置、露光装置および位置決め方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210323857.8A Division CN103000553B (zh) 2007-08-15 2008-08-12 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法

Publications (2)

Publication Number Publication Date
CN101828250A CN101828250A (zh) 2010-09-08
CN101828250B true CN101828250B (zh) 2014-05-07

Family

ID=40350527

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200880111639.XA Active CN101828250B (zh) 2007-08-15 2008-08-12 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法
CN201210323857.8A Active CN103000553B (zh) 2007-08-15 2008-08-12 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210323857.8A Active CN103000553B (zh) 2007-08-15 2008-08-12 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法

Country Status (6)

Country Link
US (1) US8964190B2 (zh)
JP (2) JP5359873B2 (zh)
KR (1) KR101546550B1 (zh)
CN (2) CN101828250B (zh)
TW (1) TWI478272B (zh)
WO (1) WO2009022469A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653190B (zh) 2017-11-30 2019-03-11 財團法人金屬工業研究發展中心 對位方法與對位裝置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212299A (ja) * 2009-03-06 2010-09-24 Nikon Corp 積層半導体装置の製造方法
JP5487741B2 (ja) * 2009-06-10 2014-05-07 株式会社ニコン 基板貼り合わせ装置
JP5471111B2 (ja) * 2009-07-21 2014-04-16 株式会社ニコン 反転装置および基板貼り合わせ装置
JP5524550B2 (ja) * 2009-09-15 2014-06-18 株式会社ニコン 基板接合装置、基板接合方法およびデバイスの製造方法
JP5549185B2 (ja) * 2009-11-06 2014-07-16 株式会社ニコン 半導体デバイスの製造方法および基板貼り合せ装置
KR101860956B1 (ko) * 2009-12-18 2018-05-24 가부시키가이샤 니콘 기판홀더쌍, 디바이스의 제조방법, 분리장치, 기판의 분리방법, 기판홀더 및 기판 위치맞춤 장치
JP5549335B2 (ja) * 2010-04-07 2014-07-16 株式会社ニコン 基板観察装置およびデバイスの製造方法
JP5889581B2 (ja) * 2010-09-13 2016-03-22 東京エレクトロン株式会社 ウエハ検査装置
JP4831844B1 (ja) * 2010-09-28 2011-12-07 三菱重工業株式会社 常温接合装置および常温接合方法
CN105122438A (zh) * 2013-04-18 2015-12-02 株式会社岛津制作所 基板检测系统及基板检测方法
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
US11354764B2 (en) 2013-08-22 2022-06-07 Todd Bucciarelli System and method for monitoring electronic communications
JP6036610B2 (ja) * 2013-08-30 2016-11-30 株式会社Ｊｖｃケンウッド 製造装置、及び製造方法
CN104465472B (zh) * 2013-09-22 2020-05-19 盛美半导体设备(上海)股份有限公司 对准装置及对准方法
JP6042564B2 (ja) * 2013-12-06 2016-12-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をアライメントする装置及び方法
JP6404586B2 (ja) * 2014-03-31 2018-10-10 平田機工株式会社 製造方法及び製造装置
CN106292194B (zh) * 2015-05-24 2018-03-30 上海微电子装备（集团）股份有限公司 硅片传输系统
CN113307471A (zh) * 2015-07-24 2021-08-27 Ａｇｃ株式会社 玻璃基板、捆包体以及玻璃基板的制造方法
CN107958839B (zh) * 2016-10-18 2020-09-29 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
KR101984929B1 (ko) * 2017-01-17 2019-06-03 주식회사 네패스 반도체 패키지 제조용 트레이
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
CN106841990B (zh) * 2017-02-16 2019-06-11 京东方科技集团股份有限公司 显示屏检测装置
TWI850225B (zh) * 2018-04-12 2024-08-01 日商尼康股份有限公司 位置對準方法及位置對準裝置
JP6968762B2 (ja) * 2018-07-23 2021-11-17 Ｔｏｗａ株式会社 搬送機構、電子部品製造装置、搬送方法および電子部品の製造方法
US12087588B2 (en) * 2018-10-23 2024-09-10 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP7266398B2 (ja) * 2018-12-11 2023-04-28 株式会社ディスコ 切削装置及び切削装置を用いたウエーハの加工方法
KR102161093B1 (ko) 2018-12-14 2020-09-29 주식회사 엘트린 기판 접합 장치.
TWI711088B (zh) * 2019-01-31 2020-11-21 惠特科技股份有限公司 半導體元件貼合設備
JP7322175B2 (ja) 2019-04-11 2023-08-07 アプライド マテリアルズ インコーポレイテッド 光学デバイスのための多重深度膜
WO2020226093A1 (ja) * 2019-05-08 2020-11-12 東京エレクトロン株式会社 接合装置、接合システム及び接合方法
KR102446236B1 (ko) * 2020-04-02 2022-09-22 (주)엘트린 기판 접합 장치.
KR102472252B1 (ko) * 2020-12-28 2022-11-30 주식회사 테스 기판접합장치의 예비정렬장치 및 예비정렬방법
JP7616898B2 (ja) * 2021-02-17 2025-01-17 東京エレクトロン株式会社 膜厚測定装置、成膜システム及び膜厚測定方法
KR102377051B1 (ko) * 2021-12-13 2022-03-21 주식회사 히트솔 방열판 제조 방법 및 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245586A (zh) * 1996-12-19 2000-02-23 艾利森电话股份有限公司 弹性定位用的凹槽内的凸块
EP0989596A1 (en) * 1997-06-12 2000-03-29 Nikon Corporation Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate
US6214692B1 (en) * 1998-01-13 2001-04-10 Erich Thallner Method and apparatus for the aligned joining of disk-shaped semiconductor substrates
CN1531051A (zh) * 2003-03-12 2004-09-22 ������������ʽ���� 移载装置、搬送装置及移载方法
JP2005251972A (ja) * 2004-03-04 2005-09-15 Nikon Corp ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
CN1787200A (zh) * 2005-10-28 2006-06-14 清华大学 硅晶圆预对准控制方法
KR100697661B1 (ko) * 2005-07-13 2007-03-20 세메스 주식회사 노치 정렬 장치 및 노치 정렬방법
CN101000311A (zh) * 2006-01-11 2007-07-18 索尼株式会社 缺陷检查装置及缺陷检查方法
CN101001518A (zh) * 2006-01-10 2007-07-18 雅马哈发动机株式会社 安装系统以及电子元件的安装方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189230A (en) * 1977-10-26 1980-02-19 Fujitsu Limited Wafer holder with spring-loaded wafer-holding means
US4466073A (en) * 1982-04-26 1984-08-14 The Perkin Elmer Corporation Wafer prealigner using pulsed vacuum spinners
US4892455A (en) * 1987-05-21 1990-01-09 Hine Derek L Wafer alignment and transport mechanism
IL86514A0 (zh) * 1988-05-26 1988-11-15
US5737441A (en) * 1991-12-12 1998-04-07 Nikon Corporation Aligning method and apparatus
CN1180171A (zh) * 1996-09-04 1998-04-29 株式会社爱德万测试 Ic搬运装置
US5825043A (en) * 1996-10-07 1998-10-20 Nikon Precision Inc. Focusing and tilting adjustment system for lithography aligner, manufacturing apparatus or inspection apparatus
WO1999028220A1 (fr) * 1997-12-03 1999-06-10 Nikon Corporation Dispositif et procede de transfert de substrats
JP2001217174A (ja) * 2000-02-01 2001-08-10 Nikon Corp 位置検出方法、位置検出装置、露光方法、及び露光装置
JP2001308003A (ja) * 2000-02-15 2001-11-02 Nikon Corp 露光方法及び装置、並びにデバイス製造方法
JP2002124556A (ja) * 2000-10-13 2002-04-26 Tokyo Seimitsu Co Ltd ウエハ搬送装置
JP4598641B2 (ja) * 2000-11-30 2010-12-15 富士通株式会社 貼り合せ基板製造システム
JP3956350B2 (ja) * 2002-03-25 2007-08-08 東京エレクトロン株式会社 位置決め機能を有する基板処理装置及び位置決め機能を有する基板処理方法
US20040144760A1 (en) * 2002-05-17 2004-07-29 Cahill Steven P. Method and system for marking a workpiece such as a semiconductor wafer and laser marker for use therein
US7053393B2 (en) * 2002-06-04 2006-05-30 Olympus Corporation Alignment apparatus for object on stage
US6836690B1 (en) * 2002-07-19 2004-12-28 Nanometrics Incorporated High precision substrate prealigner
JP2005142537A (ja) * 2003-10-15 2005-06-02 Bondotekku:Kk 縦振接合方法及び装置
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4935074B2 (ja) * 2004-01-07 2012-05-23 株式会社ニコン 積層装置及び集積回路素子の積層方法
WO2005071735A1 (ja) * 2004-01-22 2005-08-04 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP2005294824A (ja) * 2004-03-12 2005-10-20 Bondotekku:Kk 真空中での超音波接合方法及び装置
JP2006100656A (ja) 2004-09-30 2006-04-13 Nikon Corp ウェハ積層時の重ね合わせ方法
JP3962736B2 (ja) * 2004-10-08 2007-08-22 キヤノン株式会社 露光装置およびデバイス製造方法
US7442476B2 (en) * 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
JP5098165B2 (ja) 2005-12-08 2012-12-12 株式会社ニコン ウェハの接合方法、接合装置及び積層型半導体装置の製造方法
US20070166134A1 (en) * 2005-12-20 2007-07-19 Motoko Suzuki Substrate transfer method, substrate transfer apparatus and exposure apparatus
US7732320B2 (en) * 2007-02-05 2010-06-08 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
TWI533394B (zh) * 2007-06-21 2016-05-11 尼康股份有限公司 Conveying method and conveying device
US8139219B2 (en) * 2008-04-02 2012-03-20 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor wafer alignment
JP5036614B2 (ja) * 2008-04-08 2012-09-26 東京応化工業株式会社 基板用ステージ
EP2329322B1 (en) * 2008-09-22 2016-09-07 ASML Netherlands BV Lithographic apparatus and lithographic method
JP5324232B2 (ja) * 2009-01-08 2013-10-23 日東電工株式会社 半導体ウエハのアライメント装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245586A (zh) * 1996-12-19 2000-02-23 艾利森电话股份有限公司 弹性定位用的凹槽内的凸块
EP0989596A1 (en) * 1997-06-12 2000-03-29 Nikon Corporation Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate
US6214692B1 (en) * 1998-01-13 2001-04-10 Erich Thallner Method and apparatus for the aligned joining of disk-shaped semiconductor substrates
CN1531051A (zh) * 2003-03-12 2004-09-22 ������������ʽ���� 移载装置、搬送装置及移载方法
JP2005251972A (ja) * 2004-03-04 2005-09-15 Nikon Corp ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
KR100697661B1 (ko) * 2005-07-13 2007-03-20 세메스 주식회사 노치 정렬 장치 및 노치 정렬방법
CN1787200A (zh) * 2005-10-28 2006-06-14 清华大学 硅晶圆预对准控制方法
CN101001518A (zh) * 2006-01-10 2007-07-18 雅马哈发动机株式会社 安装系统以及电子元件的安装方法
CN101000311A (zh) * 2006-01-11 2007-07-18 索尼株式会社 缺陷检查装置及缺陷检查方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653190B (zh) 2017-11-30 2019-03-11 財團法人金屬工業研究發展中心 對位方法與對位裝置

Also Published As

Publication number Publication date
KR20100074126A (ko) 2010-07-01
CN103000553B (zh) 2016-08-03
US8964190B2 (en) 2015-02-24
KR101546550B1 (ko) 2015-08-21
JP5359873B2 (ja) 2013-12-04
US20100231928A1 (en) 2010-09-16
WO2009022469A1 (ja) 2009-02-19
JP2014030021A (ja) 2014-02-13
TW200917410A (en) 2009-04-16
JPWO2009022469A1 (ja) 2010-11-11
CN103000553A (zh) 2013-03-27
TWI478272B (zh) 2015-03-21
CN101828250A (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN101828250B (zh) 定位装置、贴合装置、层叠基板制造装置、曝光装置及定位方法
TWI517290B (zh) A substrate position alignment device, a substrate alignment method, and a manufacturing method of a multilayer semiconductor
US9418882B2 (en) Device and method for aligning substrates
US20020113969A1 (en) Optical alignment system
JP5353892B2 (ja) アラインメント装置およびアラインメント方法
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
KR20120084288A (ko) 두 개의 기판을 정렬하기 위한 장치
JP6598782B2 (ja) 位置敏感基板デバイス
JP5524550B2 (ja) 基板接合装置、基板接合方法およびデバイスの製造方法
JP5477053B2 (ja) 重ね合わせ装置、ウェハホルダ、位置検出方法およびデバイスの製造方法
JP5549339B2 (ja) 基板相対位置検出方法、積層デバイス製造方法および検出装置
CN113990790B (zh) 键合系统和键合方法
JP5740153B2 (ja) 位置検出装置、基板重ね合わせ装置、及び光軸合わせ方法
CN111508861B (zh) 半导体元件贴合设备
JP5600952B2 (ja) 位置検出装置、基板貼り合わせ装置、位置検出方法、基板貼り合わせ方法、及びデバイスの製造方法
KR20210123161A (ko) 기판 접합 장치.
JPH04270151A (ja) 貼り合わせ装置
JP2014017512A (ja) 基板貼り合わせ方法
JP2011222657A (ja) 基板位置合せ装置、基板貼り合せ装置、積層半導体装置の製造方法及び積層半導体装置
CN118782523A (zh) 用于制造显示面板的设备
JP2010123691A (ja) ウエハ及び半導体装置の製造方法及び装置
JP2011033929A (ja) 基板貼り合わせ装置
JP2011222855A (ja) 基板位置合せ装置、基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置
Eckert et al. Automated assembly in the construction of silicon microstrip detector modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant