JP2006100656A - ウェハ積層時の重ね合わせ方法 - Google Patents

Abstract

【解決課題】
ウェハを積層して積層型半導体装置を製造するとき、重ね合わせるウェハ上のマークを検出してウェハ間のアライメントを行う。この時、すでに積層されたウェハを観察するとウェハ上のアライメントマークが複数個視野内に入り、検出精度が低下する。このために重ね精度が低下して積層型半導体装置の製造歩留まりが悪くなる。
【解決手段】
隣接して積層されるウェハ上のマークを互いに所定の間隔を有して形成する。これにより、例え同じ視野内に複数のマークが入ってもマークの分離が容易になる。
【選択図】
図１

Description

本発明は半導体ウェハの積層工程における重ね合わせ方法に関するもので、特には高精細な半導体装置が形成されたウェハの積層工程等に用いられる、アライメント技術を中心とするウェハ重ね合わせ方法に関するものである。

近年携帯型の電子機器、例えば携帯電話やノートパソコン、携帯型オーディオ機器、デジタルカメラの進歩が著しい。これに伴って、用いられる半導体装置に対してもチップ自体の性能向上に加え、チップの実装技術においても改良が求められ、特に、チップ実装面積の低減と半導体装置の高速駆動化の観点からの実装技術の改良が求められている。

チップ実装面積の低減のために、チップを積層することにより実装面積を増加させずに実装チップ量を増加させ、実効的な実装面積の低減をはかることが行われている。例えば、特開２００１−２５７３０７、２００２−０５０７３５号、特開２０００−４９２２８にはこのような技術が開示されている。第１のものは、チップとチップ又はチップと実装基板をワイヤによって接続するワイヤボンド方式によるものである。第２のものは、チップの裏面に設けられたマイクロバンプを介して、チップとチップ又はチップと実装基板を接続するフリップチップ方式によるものである。第３のものは、ワイアボンド方式、フリップチップ方式の双方を用いて、チップとチップ又はチップと実装基板を接続するものである。

ワイヤボンド方式は半導体ベアチップの周囲にワイヤを張るので半導体ベアチップ自体の占有面積以上の大きな占有面積を必要とし、またワイヤは１本づつ張るので時間がかかる。これに対して、フリップチップ方式では半導体ベアチップの裏面に形成されたマイクロバンプにより接続するため、接続のための面積を特には必要とすることがなく、半導体ベアチップの実装に必要な面積は半導体ベアチップ自体の占有面積にほぼ等しく出来る。また１つの面が全てのバンプを有するように出来るため、配線基板との接続は一括して行える。従ってフリップチップ方式は半導体ベアチップの実装に必要な占有面積を極小化して高密度実装化し、電子機器の小型化を図ると共に工期短縮ためには最も適する方法となっている。

一方、半導体装置の高速駆動化のためには、チップを薄くし、貫通電極を用いてチップとチップ又はチップと実装基板を電気的に接続することにより実現する方法が有力である。例えば、厚さをミクロン単位にして実装する例が特開２０００−２０８７０２に示されている。

このようなチップと実装基板、及びチップとチップ間の接続方法の改良に加え、半導体装置の製造コスト面を低減する手段として、半導体チップが形成されたウェハを個々のチップに分離する前に再配線層や接続バンプの形成や、場合によっては樹脂による封止が行われている。このウェハレベルでの処理が有効である半導体装置は、各々のチップの製造の歩留まりが高く、ピン数が少ない半導体装置であり、特にメモリーの生産に利点が多い。（NIKKEI MICRODEVICE 2000年2月号,56頁 及び NIKKEI ELECTRONICS 2003.9.1 P.127）。

一方、このようにウェハレベルで積層型（３次元）半導体装置を製造するための製造装置の開発も鋭意なされている。例えば、積層されるウェハの位置あわせを行って接合するための装置が学術文献１に紹介されている。（P.Lindner等：2002 Electronic Component and Technology Conference P.1439）。他に、特開平９−１４８２０７号にも同様な技術が開示されている。

上記のような、半導体装置を積層して素子の高密度化、高速動作化を図る技術においては貼り合わせる半導体装置間の位置あわせ（アライメント）が重要な技術の１つである。
従来の位置あわせの代表的な技術としては、
貼り合わせる半導体装置を互いに近接させ、双方の半導体装置上のアライメントマークの面を同時に観察して（例えば、２視野カメラや２視野顕微鏡を用いて観察して）位置を合わせる方法と、
所定の位置関係を有する２つの観察装置下に貼り合わせるべき半導体装置を移動させて別々に半導体装置上のアライメントマークを観察し、マークの観察結果（即ち、マークと各観察装置との位置関係）及び観察装置どうしの位置関係を基に互いの半導体装置の位置関係を計算して位置を合わせる方法がある。
貼り合わせる２面を同時に観察する方法では出来るだけ２面間の間隔を狭めて観察することが重要であり、例えば特許文献１（特開平１０−１６３２５３号）にこの点の改良技術が開示されている。また、異なる２箇所で貼り合わせる２つの面を別々に観察して位置合わせを行う方法では２つの観察装置間の位置関係の精度と観察系自体の精度が重要であり、例えば特許文献２（特開平４−２０６５３４号）にこの点の改良技術が開示されている。

これらの位置あわせ方法により検出するアライメントマークは観察対象(半導体装置が形成されたウェハ)の表面に形成されている。しかしながら、ウェハに付与されたマークをウェハの反対面（半導体装置が形成された面の裏面）より観察し、位置合わせを行なうこともある。この場合、ウェハを透過する赤外線を用いることが一般的に行われている。例えば、特許文献３（特開平４−１９９５２５）にはこの方法が開示されている。赤外線以外の観察方式としては、例えば音波を用いる方法が特許文献４（特開２００３−１４２５３４）に開示されている。
特開平１０−１６３２５３号 特開平４−２０６５３４号 特開平４−１９９５２５号 特開２００３−１４２５３４号

複数の半導体装置が形成されたウェハを積層する方法を説明しながら、本発明の課題を述べる。
まず、複数の半導体装置が形成されたウェハを高精細にアライメントして積層する方法を、図１３を参照しながら、説明する。
（ａ）半導体装置１０３が形成されたウェハ１００の面（以後、回路面と記す）にアライ
メントマーク１０１を形成し、（図１３(a)）
（ｂ）このアライメントマーク１０１と既に積層されたウェハ２００（以後、ウェハ積層
体２００と記す）のアライメントマーク１０４とを、例えば２視野顕微鏡３００に より検出してウェハ１００とウェハ積層体２００の位置あわせを行い、
（図１３(b)）
（ｃ）ウェハ１００とウェハ積層体２００間でフリップチップにより電極接合を行い、
（図１３(c) 図中では電極は不図示である）
（ｄ）接合後、回路面とは逆のウェハ面１０２を研削・研磨して薄層化する。 （図１３(d)）
この工程を繰り返すことにより、薄層化されたウェハが精度良く位置あわせされたウェハ積層体（積層完了ウェハ）が出来る。積層半導体装置間の電気的接続は、例えば図中に示したような薄ウェハを貫通する貫通電極１０５により行われることもある。

ところで、ウェハをアライメントするアライメントマークは図６(a)のようなマークが一般的であり、例えば図６(b)のようにウェハ上の回路面に配置されている。マークの線幅は１０μm〜２０μｍ程度であり、１つの線分の長さは１００μm程度である。（マークの寸法は実際よりずっと大きくなっている。また、マークの数も実際よりも少ない。）
このようなアライメントマークを有するウェハを、上記のような手順に従ってフリップチップ方式によって電極接続しながら積層していくと、隣接して積層されたウェハ上のマークの位置関係はウェハ面に対して垂直な断面内では図７のようになる。この状態でウェハを更に積層するためにウェハ積層体の最上層ウェハのマーク１０４を図７中の矢印の方向から観察すると、図８のように見えることになる。見て判るように、最上層のウェハ上のマーク１０４にフォーカスを合わせると、次層のウェハ上のマーク１０４のフォーカスがボケた像が同時に視野内で観察される。即ち、半導体装置が形成されたウェハや半導体チップを積層して積層型３次元半導体装置を製造する場合、積層数が３層以上になると、マーク観察手段として光学的な検出方法を用いた検出では積層されたウェハ厚とアライメントの観察光の波長により、積層された層のアライメントマークが透過して見え、２つの異なる層のマークが同時に観察されることがある。

このように、２層以上のマークが重なって見えると、マークのコントラストが低下し、位置検出精度が低下してアライメント精度が劣化することになる。そして、この精度低下により、積層型半導体装置の製造歩留まりが低下してしまうという問題がある。

本発明は、本発明はこのような課題を解決するためになされたものであり、ウェハ又は半導体チップを積層する時のアライメントに適した、アライメントマークの配列法を提供することを目的としている。また、他の目的は、チップを積層して形成される積層型半導体装置（半導体チップ）の製造歩留まりの低下を押さえ、コストの上昇を防止する製造方法を提供することである。

上記目的を達成するために、本発明では以下の手段を用いている。
本発明の第１の手段は、
アライメントマークが形成された、複数のウェハを積層するウェハ積層方法であって、隣接して積層される２つのウェハ上のアライメントマークは互いに所定の間隔以上のずれを有して形成されていることである。 このように隣接して積層するウェハ上のアライメントマークを互いに所定の間隔だけずらせて形成することにより、ウェハ積層体のアライメントマークを観察する際に目標マークでないアライメントマークが観察視野内で検出誤差要因となることが回避される。その結果、積層する半導体ウェハの位置あわせの精度が低下することが無くなる。

本発明の第２の手段は、
前記第１の手段を実施する際に、
前記所定の間隔が前記アライメントマーク線幅の半分であることである。

本発明の詳細に関しては実施例の説明時に記す。
本発明の第３の手段は、
積層型半導体装置の製造方法であって、
少なくとも１面に複数の半導体装置とアライメントマークが形成された、積層すべき所定枚数のウェハを準備するウェハ準備工程と、
積層されたウェハ（以下ウェハ積層体と記す）上のアライメントマークとさらに積層すべきウェハ上のアライメントマークとの位置関係を検出する、位置関係検出工程と、
検出されたアライメントマークどうしの該位置関係に基づいて該ウェハ積層体と該積層すべきウェハの位置合わせを行って該ウェハ積層体と該積層すべきウェハを重ね合わせる、ウェハ重ね合わせ工程と、
重ね合わされた該ウェハ積層体と該積層すべきウェハを接合する、ウェハ接合工程と、
所定の枚数分積層されたウェハ（以下積層完了ウェハと記す）を個々の積層型半導体装置に分割するダイシング工程と、
を有し、
前記ウェハ準備工程において、
隣接して積層される２つのウェハ上のアライメントマークは互いに所定の間隔以上のずれを有して形成されていることである。

このようにマークを配置すれば、先の手段の実施時の効果のように２つのマークの分離が容易になり、マーク検出精度が向上する。その結果、マーク検出精度の低下による積層体形成時の製造歩留まりの低下が防止できる。

本発明の第４の手段は、
前記第３の手段を実施する際に、
前記所定の間隔をアライメントマークの線幅の半分とすることである。

本発明の作用・効果は第３の手段と同様、実施例の説明時に記す。

ウェハを積層して高密度、高速度に動作する半導体装置を製造する技術にとって積層するウェハ間のアライメントは最も重要な技術である。このアライメント時に正確にマーク位置を検出出来なければ、アライメント機能は達成出来ない。本発明は薄層化したウェハを介してマークを観察する際に、余分なマークが視野内に入ることによって生じる検出誤差を無くし正しいアライメントを行う大きな効果を有している。

まず重ね合わせ装置を参照しながら、本発明のウェハ積層方法及び積層型半導体装置の製造方法を説明する。
図２に示されたような、複数の半導体装置（チップ）２５とアライメントマーク２３が形成されているウェハを所定の枚数準備する（図１２のＰ１）。 ここで積層された時に隣接するウェハ上のアライメントマーク（単にマークとも記す）は図１のように互いに所定の間隔Δだけ離れた位置に設けられている。間隔はマークを観察した際に２つのマークを容易に分離できる間隔に設定されている。ここで、マーク位置検出の代表的な処理方法を用いて、２つのマークを分離する処理を記す。２つのマークを例えばＣＣＤにより検出し、光量分布の断面をとると、図１０（ａ）のようになる。実線３０１と破線３０２で表現された２つの長方形で表された断面は２つのマークがそれぞれ焦点が合ったとした時の光量分布である。通常、目的マークでない方のマークの像３０２はボケていて、実線で表現された曲線３０３の様な光量分布を有するようになる。従って、２つのマークを同時に観察した場合、光量分布の微分曲線を求めると、図１０（ｂ）のようになる。そこで、観察する２つのマークをマークの幅の少なくとも半分以上だけ離すようにする。そうすると微分曲線が正である目的マーク３０１の一端が、もう一方のマークの微分曲線３０３が負の領域に入ることになり、この一端の検出が容易になる。マークの線幅が同じであると、互いのマークの他端では微分曲線が大きく異なるので、その違いを捉えることは容易である。また、ウェハの回路面に形成されたアライメントマークは一般的な露光装置での露光時のマークと同じように形成すれば良い。例えば、一般的な方法が特開昭５９−１０７５１４に開示されている。

次に、準備したウェハ上のアライメントマークを基に積層するウェハ間の位置合わせを行う（図１２のＰ２）。
先ず、第１のホルダ３にウェハ１を保持し、ホルダ上の基準マーク２２とホルダに保持された第１のウェハ１の位置関係を求める手順を記す。（ホルダ上の基準マーク２２とウェハ上のアライメントマーク２３の位置関係を決定する）。

（図４を参照して）周辺部に複数の基準マーク２２を有する第１のホルダ３に、重ね合わせるべきウェハ１を周知の静電吸着により固定し、（図５を参照して）、この第１のホルダ３を第２のテーブル６上に真空吸着法により固定する。（図４中では、簡単化のためにウェハ上のマークは２個のみが示されている。）そして、図５に示されているように、第２の駆動装置９により第２のテーブル６を移動させて第１のホルダ３上の基準マーク２２の位置を基準顕微鏡７により検出する。次に、第２の駆動装置９により第２のテーブル６を移動させて第１のウェハ１上の複数のアライメントマーク２３を同じく基準顕微鏡７により検出する。この時、移動量計測手段、例えば干渉計１１（固定鏡３１と移動鏡３３を含む）により第２のテーブル６の移動量が計測され、基準マーク２２とアライメントマーク２３との位置関係が求まる。即ち、第１のホルダ３上の基準マーク２２とホルダに保持された第１のウェハ１の位置関係が定まる。（図では一方向のＸ方向の移動のみが記されているが、Ｙ方向の移動に関しても同様である。）
次に、第２のウェハ２のアライメントマークの位置座標を基準座標系中で測定する手順を記す。

第１のウェハを第１のホルダへ保持したのと同様にして、第２のウェハ２を第２のホルダ４に保持する。位置関係が定まった第１のウェハ１と第１のホルダ３を第２のテーブル６より取り外し、第２のウェハ２を保持している第２のホルダ４を第２のテーブル６に固定する。 第２の駆動装置９を動作させて第２のウェハ２上のアライメントマーク２３を順次、基準顕微鏡７の視野内に移動させ、移動量を移動量計測手段、例えば干渉計１１により計測する。これにより基準顕微鏡７の光軸と各アライメントマーク２３の位置関係を得る。この結果、基準座標系（基準顕微鏡７を基にした座標系）での第２のウェハ２上のアライメントマークの位置が定まる。

第２のウェハ２のアライメントマーク２３の座標が求まると、次に（図３を参照）第１のウェハ１を保持する第１のホルダ３を第１のテーブル５に固定し、第１のウェハ１のアライメントマーク２３の基準座標系での位置座標を測定する。この測定のために基準座標系中での座標位置が既知である測定用顕微鏡８を用いる。そして、この測定用顕微鏡の視野内にホルダ３の基準マーク２２が入るようにテーブル５をあらかじめ粗調整を行い、基準マーク２２を観察する。この粗調整では、ウェハのオリエンテーションフラットやノッチを基準にした位置調整を行う。測定用顕微鏡８にはその光軸との関係が定まった指標が視野内に配置されており（実際には指標が顕微鏡の像面と共役な位置に配置されている）、視野内の像を観察すると基準マーク２２と測定用顕微鏡８の光軸の位置関係が求められる。先に記したように、測定用顕微鏡の基準座標系における位置座標は既知であるから、光軸に対する基準マーク２２の位置より基準マーク２２の基準座標系における位置座標が定まる。ところで、ウェハ１上のアライメントマーク２３と基準マーク２２との位置関係は先の測定工程において測定されている。従って、基準マーク２２の基準座標系における位置座標を介して、ウェハ１のアライメントマーク２３の基準座標系での位置座標が決まる。これによって、積層すべきウェハ（本例ではウェハ１）上のアライメントマークと積層されるウェハ（本例ではウェハ２であるが、積層が進行するとウェハ積層体となる）上のアライメントマークの位置関係が定められたことになる。

第１のウェハ１上のアライメントマーク座標と第２のウェハ上のアライメントマークの基準座標系での座標が決められると、次にこの第１，第２のウェハの重ね合わせ位置を調整する（図１２のＰ３）。その調整方法は、第２の駆動装置９を用いておこなう。また、移動機構が第１の駆動装置に組み込まれている場合には、第２の駆動装置９を用いて第２のウェハを平行移動させ、第１の駆動装置１０を用いて第１のウェハを回転させて行うこともできる。尚、本発明に用いる第１，第２の駆動機構は半導体露光装置においてレチクルやウェハを高精細に駆動するステージ機構を用いる。（例えば、電磁駆動を用いた特開２００１−０５７３２５、ＷＯ００／０３６７３４，エアシリンダを用いた特開２００４−１３４６８２参照）。

第１，第２のウェハの位置調整が完了すると、２つのウェハを駆動装置９により互いに近させる。 このとき、干渉計により移動する第２のテーブル６のXY面内の変動を干渉計１１により測定し、所定のズレの範囲内に収まる様に第２の駆動装置にフィードバックをかけながら近接させる。しかし、ウェハの間隔が十分狭く、近接によりウェハ間の位置ずれが小さい場合には面内変動の観察は不要である。

ロードセル２６の出力値により、ウェハ間の接触を確認した後、ホルダ３と４を、ウェハ１，２を接触状態で保持したまま固定する。このために使用する部材を図１１に示す。図１１中、４２は２つのホルダを結合する接続部であり、ベローズになっている。円筒状ゴム材からなる接続端部４３をもう一方のホルダ面に押し当て、排気穴４１から排気することにより２つのホルダを固定する。図１１中の接続部材（４１，４２，４３）は真空吸着以外でも良く、接続端部に電極を配置して静電吸着を行ったり、電磁石を配して磁力吸着を用いても良い。また、一時的な粘着力を有する高分子樹脂を中間に介して固定してもよい。

積層型半導体装置を製造する場合、このように積層されたウェハの電極接合及び場合によってはウェハ間に樹脂を封入して半導体装置の耐久性、特に熱的耐久性を向上させることを行う（図１２のＰ４）。本発明に用いることが出来る電極接合の方法には、異方性導電樹脂接合、非導電性樹脂による圧着接合、合金・拡散接合等である。詳細は、例えば畑田 賢造：「マイクロバンプとマイクロ接合技術の現状と課題」、電子材料、２００２年５月別冊、Ｐ．１４４、酒見 省二、岡崎 誠：「最新フリップチップ実装技術の事例と課題」、同、Ｐ．１６８を参照して実施できる。また、樹脂封止に関しては、例えば、中村 正志：「最近の新規半導体封止材料」、電子材料、２００１年７月 Ｐ．８３参照すればよい。

この接合工程では、図９のように、積層されたウェハ２００を加熱源９０１を有する加熱テーブル９０２に載せて加熱し、同時に加圧装置９０３により圧力を加える。
積層・電極接合後には周知のダイシング方法により個々の半導体装置を切断する（図１２のＰ５）。

上記積層型半導体装置の工程はまとめてフローチャートとして図１２に示されている。

本発明は積層型半導体装置を製造するために利用される技術である。積層型半導体装置は携帯機器を中心とした小型・軽量である電子装置産業にとって必須の部品である。従って、本発明は、産業上大いに利用される技術である。

本発明による、隣接して積層されるウェハ間のマークの位置を示す図である 。 半導体チップとアライメントマークが形成されたウェハを示す。 本発明のウェハ重ね合わせに適したウェハ重ね合わせ装置の概要図である。 ウェハホルダのマークとウェハ上のマークを示す図である。 ウェハとホルダの位置関係を検出する工程を説明する図である。 ウェハ上のマークの代表的な形状である。 従来の隣接するウェハ間のマークの位置と問題点を示す図である。 従来の隣接するウェハ間のマークの位置と問題点を示す図である 接合工程を示す図である。 隣接するウェハ上のマークを観察したときのマーク像の光量分布である。 ウェハを重ね合わせて保持する機構を示す図である。 積層型半導体装置の製造方法を示すフロ−チャ−トである。 従来のウェハ重ね合わせ工程を示す図である。

符号の説明

１，２ ・・・・ ウェハ
３，４ ・・・・ ウェハフォルダ
６ ・・・・ テーブル
７ ・・・・ 基準顕微鏡
８ ・・・・ 測定用顕微鏡
９、１０ ・・・・ 駆動装置
１１ ・・・・ 干渉計
２２ ・・・・ 基準マーク
２３ ・・・・ アライメントマーク
２５ ・・・・ 半導体装置（チップ）
２６ ・・・・ ロードセル
４１，４１，４３ ・・接続部材
１００ ・・・・ 積層されるウェハ
１０１、１０４ ・・・アライメントマーク
１０５ ・・・・ 貫通電極
２００ ・・・・ ウェハ積層体
３００ ・・・・ ２視野顕微鏡
９０１ ・・・・ 加熱源
９０３ ・・・・ 加圧装置

Claims (4)

1. アライメントマークが形成された、複数のウェハを積層するウェハ積層方法であって、隣接して積層される２つのウェハ上のアライメントマークは互いに所定の間隔以上のずれを有して形成されていることを特徴とするウェハ積層方法。
2. 請求項１記載のウェハ積層方法であって、
   前記所定の間隔が前記アライメントマーク線幅の半分であることを特徴とするウェハ積層方法。
3. 積層型半導体装置の製造方法であって、
   少なくとも１面に複数の半導体装置とアライメントマークが形成された、積層すべき所定枚数のウェハを準備するウェハ準備工程と、
   積層されたウェハ（以下ウェハ積層体と記す）上のアライメントマークとさらに積層すべきウェハ上のアライメントマークとの位置関係を検出する、位置関係検出工程と、
   検出されたアライメントマークどうしの該位置関係に基づいて該ウェハ積層体と該積層すべきウェハの位置合わせを行って該ウェハ積層体と該積層すべきウェハを重ね合わせる、ウェハ重ね合わせ工程と、
   該重ね合わされた該ウェハ積層体と該積層すべきウェハを接合する、ウェハ接合工程と、
   所定の枚数分積層されたウェハ（以下積層完了ウェハと記す）を個々の積層型半導体装置に分割するダイシング工程と、
   を有し、
   前記ウェハ準備工程において、
   隣接して積層される２つのウェハ上のアライメントマークは互いに所定の間隔以上のずれを有して形成されていることを特徴とする積層型半導体装置の製造方法。
4. 請求項３記載の積層型半導体装置の製造方法であって、
   前記所定の間隔をアライメントマークの線幅の半分とすることを特徴とする積層型半導体装置の製造方法。