JP2013191893A

JP2013191893A - 積層半導体装置の製造方法

Info

Publication number: JP2013191893A
Application number: JP2013138908A
Authority: JP
Inventors: Shingo Matsuoka; 新吾松岡; Satoru Sanada; 覚真田
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2013-07-02
Filing date: 2013-07-02
Publication date: 2013-09-26

Abstract

【課題】いずれの接合段階の後にも、識別標識を用いた積層半導体装置の製造管理をすることができる積層半導体装置の製造方法を提供する。
【解決手段】複数の半導体基板１２０、１５０を積層して接合する積層半導体装置の製造方法において、前記複数の半導体基板１２０、１５０を順次、接合する接合段階と、前記複数の半導体基板１２０、１５０を識別するバーコード１２４、１５４を、いずれの接合段階の後にもいずれかの前記バーコード１２４、１５４が露出するように、前記接合段階に先立って前記複数の半導体基板１２０、１５０に配する指標配置段階と、を備える。
【選択図】図４

Description

本発明は、複数の半導体基板を積層して接合する積層半導体装置の製造方法に関する。

半導体装置を面積を増やすことなく高性能化することを目的として、複数の半導体チップを積層して接合した積層半導体装置が知られている。この積層半導体装置の製造工程では、半導体ウエハにバーコード等の識別指標を形成することが行われる（例えば、特許文献１参照）。
特開２００７−２７３７８２号公報

ここで、当該製造工程において、識別指標が層内に隠れてしまった場合には、識別指標を用いた積層半導体装置の製造管理ができないこととなる。また、半導体ウエハを薄化するに際して、識別指標が切除されてしまった場合も同様である。

上記課題を解決するために、本発明の第１の態様においては、複数の半導体基板を積層して接合する積層半導体装置の製造方法において、前記複数の半導体基板を順次、接合する接合段階と、前記複数の半導体基板を識別する識別指標を、いずれの接合段階の後にもいずれかの前記識別指標が露出するように、前記接合段階に先立って前記複数の半導体基板に配する指標配置段階と、を備える積層半導体装置の製造方法が提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１には、基板貼り合わせ装置２００を断面図にて示している。基板貼り合わせ装置２００は、複数の半導体素子が形成された半導体基板１２０、１５０を加圧および加熱して貼り合わせることにより、三次元的な積層半導体基板を製造する。各半導体基板１２０、１５０は、図示の例では、それぞれ公知のウエハで構成されている。基板貼り合わせ装置２００は、枠体２１０の内側に配置された、押圧部２２０、加圧ステージ２３０、受圧ステージ２４０、圧力検知部２５０を備える。

枠体２１０は、互いに平行で水平な天板２１２および底板２１６と、天板２１２および底板２１６を結合する複数の支柱２１４とを備える。天板２１２、支柱２１４および底板２１６は、半導体基板１２０、１５０への加圧の反力が作用した場合に変形が生じない程度の剛性を有する。

枠体２１０の内側において、底板２１６の上には、押圧部２２０が配置される。押圧部２２０は、底板２１６の上面に固定されたシリンダ２２２と、シリンダ２２２の内側に配置されたピストン２２４とを有する。ピストン２２４は、図示されていない流体回路、カム、輪列等により駆動されて、図中に矢印Ｚにより示す、底板２１６に対して直角な方向に昇降する。

ピストン２２４の上端には、加圧ステージ２３０が搭載される。加圧ステージ２３０は、ピストン２２４の上端に結合された水平な板状の支持部２３２と、支持部２３２に平行な板状の第１基板保持部２３４とを有する。

第１基板保持部２３４は、複数のアクチュエータ２３５を介して、支持部２３２から支持される。アクチュエータ２３５は、図示された一対のアクチュエータ２３５の他に、紙面に対して前方および後方にも配置される。また、これらアクチュエータ２３５の各々は、相互に独立して動作させることができる。このような構造により、アクチュエータ２３５を適宜動作させることにより、第１基板保持部２３４の傾斜を任意に変えることができる。また、第１基板保持部２３４は、ヒータ２３６を有しており、当該ヒータ２３６により加熱される。

また、半導体基板１５０は、ウエハホルダ３５０に静電吸着されており、第１基板保持部２３４は、真空吸着等により上面にウエハホルダ３５０を吸着する。これにより、半導体基板１５０は、ウエハホルダ３５０及び第１基板保持部２３４と共に揺動する一方、第１基板保持部２３４からの移動あるいは脱落を防止される。

受圧ステージ２４０は、第２基板保持部２４２および複数の懸架部２４４を有する。懸架部２４４は、天板２１２の下面から垂下される。第２基板保持部２４２は、懸架部２４４の下端近傍において下方から支持され、加圧ステージ２３０に対向して配置される。また、半導体基板１２０は、ウエハホルダ３２０に静電吸着されており、第２基板保持部２４２は、真空吸着等により下面にウエハホルダ３２０を吸着する。さらに、懸架部２４４は、ヒータ２４６を有しており、当該ヒータ２４６により加熱される。

第２基板保持部２４２は、下方から懸架部２４４により支持される一方、上方への移動は規制されない。ただし、天板２１２および第２基板保持部２４２の間には、複数のロードセル２５２、２５４、２５６が挟まれる。複数のロードセル２５２、２５４、２５６は、圧力検知部２５０の一部を形成して、第２基板保持部２４２の上方移動を規制すると共に、第２基板保持部２４２に対して上方に印加された圧力を検出する。

図示した状態では、押圧部２２０の支柱２１４はシリンダ２２２の中に引き込まれており、加圧ステージ２３０は降下している。従って、加圧ステージ２３０および受圧ステージ２４０の間には広い間隙がある。

接合の対象となる一対の半導体基板１２０、１５０のうち、一方の半導体基板１５０は、上記間隙に対して側方から挿入されて、加圧ステージ２３０の上に載せられる。他方の半導体基板１２０も同様に挿入され、半導体基板１５０に対向して受圧ステージ２４０に保持される。半導体基板１２０、１５０は、Ｚ方向に直交する平面内で相互に位置合わせされている。なお、基板貼り合わせ装置２００が半導体基板１２０、１５０を位置合わせしてもよく、あるいは、他の位置合わせ装置によって位置合わせされた半導体基板１２０、１５０が基板貼り合わせ装置２００に搬送されてもよい。

ここで、加圧ステージ２３０が受圧ステージ２４０に向かって上昇して、半導体基板１２０と半導体基板１５０とを押圧する。さらに、押圧中に、ヒータ２４６、２３６が加圧ステージ２３０および受圧ステージ２４０を加熱する。これにより、半導体基板１２０、１５０が接合される。

図２には、基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を平面図にて示している。この図に示すように、半導体基板１２０、１５０には、後にダイシングされる多数の半導体チップ１２２、１５２が縦横に形成される。また、半導体基板１２０、１５０の半導体チップ１２２、１５２が形成された領域の外側には、識別指標としてのバーコード１２４、１５４が、レーザ照射法により形成される。即ち、指標配置段階が実施される。

バーコード１２４、１５４は、半導体基板１２０、１５０に付与されたＩＤ番号をバーコード化したものであって、半導体基板１２０、１５０が基板貼り合わせ装置２００へ搬送される搬送経路等に配されたバーコードリーダにより読み取られる。そして、製造管理システムが、読み取られたバーコード１２４、１５４が表すＩＤ番号に対応付けて、半導体基板１２０、１５０等が積層されて形成される積層半導体基板を管理する。即ち、情報管理段階が実施される。なお、バーコード１２４、１５４は、ダイシング工程において半導体チップ１２２、１５２から分離される。

図３には、基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示している。この図に示すように、半導体基板１２０、１５０は、互いに基板積層方向に対向する面１２１、１５１を介して接合される。接合段階が実施される。また、半導体基板１２０、１５０の半導体チップ１２２、１５２には、厚み方向に貫通するスルーホール１２３、１５３が形成されている。スルーホール１２３、１５３には、Ｃｕ等の導電性材料を埋め込んだ埋め込み電極１２６、１５６が形成されている。

また、半導体チップ１２２、１５２の面１２１、１５１におけるスルーホール１２３、１５３上には、半田又はＡｕ等の導電性材料を材料とするバンプ１２８、１５８が形成されている。バンプ１２８は、半導体チップ１２２におけるバンプ１２８が設けられた面１２１から半導体チップ１５２側へ突出しており、バンプ１５８は、半導体チップ１５２におけるバンプ１５８が設けられた面１５１から半導体チップ１２２側へ突出している。スルーホール１２３とスルーホール１５３とは、基板積層方向に見て重合するように配されている。このため、互いに位置合わせされた半導体基板１２０、１５０を、基板貼り合わせ装置２００により加圧加熱することにより、バンプ１２８とバンプ１５８とが熱圧着されて接合され、半導体チップ１２２と半導体チップ１５２とが機械的且つ電気的に接続される。

なお、本実施形態では、バンプ１２８、１５８は、半田を電気鍍金することにより形成した半田バンプとなっており、加圧加熱されることにより熱圧着されて接合される。しかしながら、バンプ１２８、１５８は、半田バンプ以外に、ニッケル、金等により形成されたバンプとしてもよい。この場合には、半導体チップ１２２と半導体チップ１５２との間に充填されるアンダーフィルでバンプ１２８とバンプ１５８との機械的接合強度を補強すればよい。

また、接合段階の前段階の素子形成段階において、半導体基板１２０における半導体基板１５０と対向する面１２１に半導体素子１２７が形成され、半導体基板１５０における面１２１と対向する面１５１に半導体素子１５７が形成されている。即ち、半導体基板１２０と半導体基板１５０とを接合する接合段階では、半導体基板１２０の半導体素子１２７が形成された面１２１と半導体基板１５０の半導体素子１５７が形成された面１５１とを接合する段階が実施される。

また、半導体基板１２０における面１２１の裏面１２９の外周部には、バーコード１２４が形成され、半導体基板１５０における面１５１の外周部には、バーコード１５４が形成されている。ここで、指標配置段階において、バーコード１２４、１５４は、レーザ照射法により半導体基板１２０の裏面１２９、半導体基板１５０の面１５１に形成されるが、この指標配置段階は、半導体素子１２７、１５７を半導体基板１２０、１５０に形成する素子形成段階の前に実施される。これにより、指標配置段階においてレーザアブレーション効果で基板表面から飛散した表面材料により、半導体素子１２７、１５７が汚損されることを防止できる。

図４には、接合段階を経て互いに接合された半導体基板１２０、１５０を側断面図にて示している。この図に示すように、バーコード１２４が、半導体基板１２０の面１２１の裏面１２９に形成されている。これにより、バーコード１２４が、積層半導体基板１０の外側に露出するので、積層半導体基板１０を次工程へ搬送するに際して、バーコードリーダでバーコード１２４からＩＤ番号を読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図５には、薄化段階を経た後の接合段階を側断面図にて示している。この図に示すように、薄化段階において、半導体基板１２０に接合された半導体基板１５０の面１５１の裏面１５９が研磨されることにより、半導体基板１５０が薄化される。そして、研磨された裏面１５９には、バンプ１５８が形成される。

薄化されバンプ１５８が形成された半導体基板１５０と、半導体基板１５０と接合された半導体基板１２０とは、基板貼り合わせ装置２００へ搬送され、基板貼り合わせ装置２００の第２基板保持部２４２に保持される。このとき、半導体基板１２０が第２基板保持部２４２に保持され、半導体基板１５０における、研磨されバンプ１５８が形成された裏面１５９が下向きになる。

また、第１基板保持部２３４には、薄化段階を経る前の半導体基板１５０が保持される。当該半導体基板１５０は、面１５１に半導体素子１５７、バンプ１５８、及びバーコード１５４を形成されている。

未接合の半導体基板１５０と接合済の半導体基板１５０とを接合する接合段階では、接合済の半導体基板１５０の裏面１５９と、未接合の半導体基板１５０の半導体素子１５７が形成された面１５１とが重ね合わされ、半導体基板１２０、１５０と未接合の半導体基板１５０とが加圧加熱される。これにより、接合済の半導体基板１５０に存するバンプ１５８と、未接合の半導体基板１５０に存するバンプ１５８とが熱圧着されて接合される。

ここで、一対の半導体基板１５０を互いに接合した後、半導体基板１２０の裏面１２９に形成されたバーコード１２４が、積層半導体基板１０の外側に露出する。このため、積層半導体基板１０を次工程へ搬送するに際して、バーコード１２４からＩＤ番号をバーコードリーダで読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図６には、積層半導体基板１０を構成する全ての半導体基板が接合された状態を側断面図にて示している。この図に示すように、接合済の半導体基板１５０の裏面１５９側にさらに複数の半導体基板１５０が積層されて接合される。複数の半導体基板１５０は、裏面１５９と、半導体素子１５７が形成された面１５１とを重ね合わせて接合される。半導体基板１５０の各々は、半導体基板１５０と接合された後、裏面１５９を研磨することにより薄化され、薄化された後に裏面１５９にバンプ１５８を形成される。

ここで、半導体基板１５０の各々が接合済の半導体基板１５０と接合された後、半導体基板１２０の裏面１２９に形成されたバーコード１２４が、積層半導体基板１０の外側に露出する。これにより、いずれの接合段階の後にも、常に、バーコード１２４が、積層半導体基板１０の外側に露出するので、いずれの接合段階の後にも、バーコード１２４からＩＤ番号をバーコードリーダで読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図７には、積層半導体装置１００を側断面図にて示している。この図に示すように、積層半導体装置１００では、最下層の半導体チップ１２２の下面に、外部接続基板としてのインターポーザ１７２が接合され、最上層の半導体チップ１５２の上面に、封止部としてのモールド部１８２が形成されている。また、各層の間にはアンダーフィル１８４が充填されている。

インターポーザ１７２には複数のスルーホール１７３が、スルーホール１２３の位置に対応して形成されている。スルーホール１７３には、Ｃｕ等の導電性材料を埋め込んだ埋め込み電極１７６が形成されている。また、インターポーザ１７２の下面にはスルーホール１７３の位置に対応して、半田又はＡｕ等の導電性材料を材料とするボール状のバンプ１７８が形成されている。なお、上述のダイシング工程において、バーコード１２４、１５４が半導体チップ１２２、１５２から分離されることから、積層半導体装置１００は、バーコード１２４、１５４を具備しない。

図８には、積層半導体装置１００の他の製造方法における接合段階を側断面図にて示している。この図に示すように、本製造方法では、半導体基板１２０を第１基板保持部２３４で保持して、半導体基板１５０を第２基板保持部２４２で保持する。半導体基板１２０は、半導体素子１２７が形成された面１２１が上向きとなるように、第１基板保持部２３４に保持され、半導体基板１５０は、半導体素子１５７が形成された面１５１が上向きとなるように、第２基板保持部２４２に保持される。

ここで、バーコード１５４が、半導体基板１５０における半導体基板１２０と接合される面１５１の裏面１５９に設けられている。このため、半導体基板１２０と半導体基板１５０とが接合された後、半導体基板１５０の裏面１５９に形成されたバーコード１５４が、積層半導体基板１０の外側に露出する。従って、当該接合段階の後にも、バーコード１２４からＩＤ番号をバーコードリーダで読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図９には、さらに半導体基板１５０を接合する段階を側断面図にて示している。この図に示すように、バンプ１５８が形成された半導体基板１５０と、当該半導体基板１５０と接合された半導体基板１２０とは、基板貼り合わせ装置２００へ搬送され、第２基板保持部２４２に保持される。このとき、半導体基板１２０が第１基板保持部２３４に保持され、半導体基板１５０における、バンプ１５８が形成された面１５１が上向きになる。

また、第２基板保持部２４２には、未接合の半導体基板１５０が保持される。未接合の半導体基板１５０は、接合済の半導体基板１５０と対向する面１５１にバンプ１５８が形成され、当該面１５１の裏面１５９に半導体素子１５７及びバーコード１５４が形成されている。

未接合の半導体基板１５０と接合済の半導体基板１５０とを接合する接合段階では、接合済の半導体基板１５０の半導体素子１５７が形成された面１５１と、未接合の半導体基板１５０の半導体素子１５７が形成された面１５１の裏面１５９とが重ね合わされる。そして、接合済の半導体基板１５０と未接合の半導体基板１５０とが加圧加熱される。これにより、接合済の半導体基板１５０に存するバンプ１５８と、未接合の半導体基板１５０に存するバンプ１５８とが熱圧着されて接合される。

ここで、一対の半導体基板１５０を接合した後、新たに接合された半導体基板１５０の裏面１５９に形成されたバーコード１５４が、積層半導体基板１０の外側に露出する。このため、積層半導体基板１０を次工程へ搬送するに際して、バーコード１５４からＩＤ番号をバーコードリーダで読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図１０には、積層半導体基板１０を構成する全ての半導体基板が接合された状態を側断面図にて示している。この図に示すように、接合済の半導体基板１５０の裏面１５９側にさらに複数の半導体基板１５０が積層して接合される。複数の半導体基板１５０は、裏面１５９と、半導体素子１５７が形成された面１５１とを重ね合わせて接合される。半導体基板１５０の各々は、半導体基板１５０と接合された後、裏面１５９にバンプ１５８を形成される。

ここで、半導体基板１５０の各々が接合済の半導体基板１５０と接合された後、新たに接合された半導体基板１５０の裏面１２９に形成されたバーコード１５４が、積層半導体基板１０の外側に露出する。これにより、いずれの接合段階の後にも、常に、バーコード１５４が、積層半導体基板１０の外側に露出するので、いずれの接合段階の後にも、バーコード１５４からＩＤ番号をバーコードリーダで読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図１１には、積層半導体装置１００の他の製造方法における接合段階を側断面図にて示している。この図に示すように、本製造方法では、半導体基板１２０の半導体素子１２７が形成された面１２１の裏面１２９と、半導体基板１５０の半導体素子１５７が形成された面１５１の裏面１５９とを互いに対向させて、半導体基板１２０と半導体基板１５０とを接合する。

また、半導体基板１２０の面１２１及び裏面１２９の両面に、バーコード１２４を形成する。また、半導体基板１５０の面１５１及び裏面１５９の両面に、バーコード１５４を形成する。これにより、半導体基板１２０と半導体基板１５０とを接合した後に、バーコード１２４、１５４が、積層半導体基板１０の外側に露出するので、接合段階の後に、バーコードリーダでバーコード１２４又はバーコード１５４からＩＤ番号を読み取り、読み取ったＩＤ番号を用いて積層半導体基板１０を管理することができる。

図１２には、積層半導体装置１００の他の製造方法における接合段階を側断面図にて示している。この図に示すように、本製造方法では、半導体基板１２０の半導体素子１２７が形成された面１２１を半導体基板１５０の半導体素子１５７が形成された面１５１に対向させた状態で、半導体基板１２０と半導体基板１５０とを接合する。また、半導体基板１２０の面１２１の裏面１２９に、バーコード１２４を形成して、バーコード１２４を積層半導体基板１０の外側に露出させる。

図１３には、半導体基板１２０の裏面１２９を研磨して半導体基板１２０を薄化する薄化段階を経た後の積層半導体基板１０を示している。この図に示すように、半導体基板１２０に形成されていたバーコード１２４は、薄化工程において除去される。

ここで、本製造方法では、情報管理段階と薄化段階を経た後、バーコードリーダにより読み取られた後に研磨されて除去されたバーコード１２４と同一の識別情報を有するバーコード１２４を、薄化しない半導体基板１５０の裏面１５９に付し直す。これにより、薄化工程において半導体基板１２０のバーコード１２４を除去した場合でも、薄化工程後に、半導体基板１２０を識別できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

基板貼り合わせ装置２００を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を平面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。互いに接合された一対の半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。積層半導体装置１００を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。基板貼り合わせ装置２００により貼り合わせられる半導体基板１２０、１５０を側断面図にて示す。

１０積層半導体基板、１００積層半導体装置、１２０半導体基板、１２１面、１２２半導体チップ、１２３スルーホール、１２４バーコード、１２６埋め込み電極、１２７半導体素子、１２８バンプ、１２９裏面、１５０半導体基板、１５１面、１５２半導体チップ、１５３スルーホール、１５４バーコード、１５６埋め込み電極、１５７半導体素子、１５８バンプ、１５９裏面、１７２インターポーザ、１７３スルーホール、１７６埋め込み電極、１７８バンプ、１８２モールド部、１８４アンダーフィル、２００基板貼り合わせ装置、２１０枠体、２１２天板、２１４支柱、２１６底板、２２０押圧部、２２２シリンダ、２２４ピストン、２３０加圧ステージ、２３２支持部、２３４第１基板保持部、２３５アクチュエータ、２３６ヒータ、２４０受圧ステージ、２４２第２基板保持部、２４４懸架部、２４６ヒータ、２５０圧力検知部、２５２ロードセル、２５４ロードセル、２５６ロードセル、３２０ウエハホルダ、３５０ウエハホルダ

Claims

二つの半導体基板を積層して接合することにより積層半導体装置を製造する方法であって、
前記二つの半導体基板をそれぞれ識別する識別指標を前記二つの半導体基板にそれぞれ配する指標配置段階と、
前記二つの半導体基板を互いに接合する接合段階とを有し、
前記指標配置段階では、前記接合段階で接合された前記二つの半導体基板の前記識別指標のうち少なくとも一つの前記識別指標が露出するように、前記二つの半導体基板にそれぞれ前記識別指標を配し、
前記接合段階の後に露出した前記識別指標に対応付けて、前記積層半導体装置に関する情報を管理する情報管理段階をさらに有し、
前記指標配置段階は、前記二つの半導体基板の前記識別指標のうち少なくとも一つの前記識別指標が前記接合段階の後に露出するように、前記接合段階に先立って前記二つの半導体基板にそれぞれ前記識別指標を配し、
前記接合段階は、前記識別指標が配された他の半導体基板を前記二つの半導体基板のいずれかに接合する段階を含み、
前記指標配置段階では、複数の前記半導体基板の前記識別指標のうち少なくとも一つの前記識別指標がいずれかの前記接合段階の後に露出するように前記複数の半導体基板にそれぞれ前記識別指標を配し、
前記指標配置段階では、いずれの前記接合段階の後にも露出する面を有する一の前記半導体基板の当該面に前記識別指標を配する積層半導体装置の製造方法。
前記接合段階の後に、少なくとも一つの前記半導体基板の露出している面を薄化する薄化段階を有し、
前記指標配置段階では、前記情報管理段階で管理される情報に対応する前記識別指標を、前記薄化段階で薄化されない前記半導体基板の露出した面に配する請求項１に記載の積層半導体装置の製造方法。
前記接合段階の後に、露出している面を有する少なくとも一つの前記半導体基板の当該面を薄化する薄化段階を有し、
前記薄化段階では、前記半導体基板のうち前記情報管理段階で管理される情報に対応する前記識別指標が付されていない前記半導体基板の前記面を薄化する請求項１に記載の積層半導体装置の製造方法。
前記接合段階の後に、少なくとも一つの前記半導体基板の露出している面を薄化する薄化段階と、
前記情報管理段階で用いられた前記識別指標が前記薄化段階で除去された場合、その前記識別指標が有する識別情報に関連付けられた識別指標を少なくとも一つの前記半導体基板の露出面に付し直す指標再配置段階とを有する請求項１に記載の積層半導体装置の製造方法。
前記接合段階の後に、露出している面を有する少なくとも一つの前記半導体基板の当該面を薄化する薄化段階をさらに有し、
前記指標配置段階では、前記薄化段階の後にもいずれかの前記識別指標が露出するように前記識別指標を前記半導体基板の少なくとも一つに配する請求項１に記載の積層半導体装置の製造方法。
前記接合段階の後に、露出している面を有する少なくとも一つの前記半導体基板の当該面を薄化する薄化段階を有し、
前記薄化段階では、前記半導体基板のうち前記識別指標が露出していない前記半導体基板の前記面を薄化する請求項１に記載の積層半導体装置の製造方法。
前記指標配置段階では、各半導体基板の両面にそれぞれ前記識別指標を配する請求項１から請求項６までのいずれか１項に記載の積層半導体装置の製造方法。
前記接合段階は、各半導体基板における半導体素子が形成された面同士を接合する段階を含む請求項１から請求項７のいずれか一項に記載の積層半導体装置の製造方法。
前記接合段階は、前記二つの半導体基板における半導体素子が形成された面の裏面同士を接合する段階を含む請求項１から請求項８のいずれか１項に記載の積層半導体装置の製造方法。
前記接合段階は、一の前記半導体基板における半導体素子が形成された面と、他の前記半導体基板における半導体素子が形成された面の裏面とを接合する段階を含む請求項１から請求項９までのいずれか１項に記載の積層半導体装置の製造方法。
前記接合段階の前に、前記半導体基板の各々に半導体素子を形成する素子形成段階を有する請求項１から請求項１０までのいずれか１項に記載の積層半導体装置の製造方法。