[go: up one dir, main page]

CN101401199A - 含有连接表面层和衬底区域的部分soi结构制造方法 - Google Patents

含有连接表面层和衬底区域的部分soi结构制造方法 Download PDF

Info

Publication number
CN101401199A
CN101401199A CNA2007800069289A CN200780006928A CN101401199A CN 101401199 A CN101401199 A CN 101401199A CN A2007800069289 A CNA2007800069289 A CN A2007800069289A CN 200780006928 A CN200780006928 A CN 200780006928A CN 101401199 A CN101401199 A CN 101401199A
Authority
CN
China
Prior art keywords
layer
substrate
crystallinity
degree
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800069289A
Other languages
English (en)
Other versions
CN101401199B (zh
Inventor
B·阿斯帕尔
C·拉加赫-布朗夏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Tracit Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracit Technologies SA filed Critical Tracit Technologies SA
Publication of CN101401199A publication Critical patent/CN101401199A/zh
Application granted granted Critical
Publication of CN101401199B publication Critical patent/CN101401199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种用于生产包含表面层(20’)，至少一个埋入层(36，46)，以及支撑(30)的半导体结构的方法，该方法包括：采用第一材料在第一支撑上形成图形(23)的步骤；在所述图形之间和之上形成半导体层的步骤；组装所述半导体层与第二支撑(30)的步骤。

Description

含有连接表面层和衬底区域的部分SOI结构制造方法
技术领域
本发明涉及新结构的半导体组件或MEMS类型器件的制造，特别是SOI和SOI类型器件的制造。
背景技术
使用能够特别获得悬挂在腔体的单晶硅薄膜的SOI(绝缘体上硅)材料来制造大量的微系统或MEMS(微机电系统)。
在电力电子和微系统领域的各种应用中，具有组合了“体”硅衬底和SOI衬底(即，包括在有源层4下的嵌入氧化物(例如SiO2)的局部区域2，如图1所示)功能的结构可以具有很大的优势。
为了得到这种结构，已经提出了很多方法，例如文件FR0216646。
在该类型方法中，必须考虑的一个问题就是异质表面。
如图1所示，在生产具有SOI区和Si区的结构时就存在这个问题。
更具体地，目的是为了发现一种比现有方法更简单的技术，特别是克服要求采用特殊方法的与存在的异质表面相关的问题。
发明内容
本发明首先涉及一种半导体结构的生产方法，这种结构包括表面层，至少一个埋入层或嵌入层，以及支撑，该方法包括：
- 采用第一材料在第一支撑或衬底上形成图形的步骤；
- 由第二半导体材料在所述图形之间和之上形成层的步骤；
- 对半导体层进行热处理以全部或部分地改变其结晶度的步骤；
- 组装所述半导体层与第二支撑或衬底的步骤。
半导体层可以由单晶硅和/或多晶硅和/或非晶硅构成。
半导体层还可以包含第一类型结晶度的区域和与第一类型结晶度不同的第二类型结晶度的区域。例如，它包含非晶材料的区域和多晶材料的区域。另一个例子中，它包含晶体区域和非晶或者多晶材料的区域。
本发明还涉及一种制造半导体结构的方法，该结构包括表面层，至少一个埋入层或嵌入层，以及支撑或者衬底，该方法包括：
- 采用第一材料在第一支撑或衬底上形成图形的步骤；
- 在所述图形之间和之上形成由非晶硅或者单晶硅构成的第二层的步骤；
- 组装该第二层与第二支撑或衬底的步骤。
可以对半导体层进行热处理步骤，以便全部或部分地改变其结晶度。
半导体层可以包含第一类型结晶度的区域和与第一类型结晶度不同的第二类型结晶度的区域。例如，它包含非晶材料的区域和多晶材料的区域。另一个例子中，它包含晶体区域和非晶或者多晶材料的区域。
该发明还涉及另外一种半导体结构的生产方法，该结构包括表面层，至少一个埋入层或嵌入层，以及支撑或衬底，该方法包括：
- 采用第一材料在第一支撑或衬底上形成图形的步骤；
- 在所述图形之间和之上形成半导体层的步骤，该半导体层包括第一类型结晶度的区域和与第一类型结晶度不同的第二类型结晶度的区域；
- 组装第二层与第二支撑或衬底的步骤。
半导体层例如可以由单晶硅和/或多晶硅和/或非晶硅构成。
例如可以从可以是绝缘层的一层上形成图形，例如氧化物层或氮化物层。例如，它可以由热氧化来得到，或者采用LPVCD技术来进行氧化物沉积，或者采用PEVCD技术来进行氧化物沉积。图形可以由任何应用在微电子领域中的其它常规方法来得到。
总的来说，可以形成图形的层可以是由不同材料和/或多层构成的。
总的来说，半导体层也可以通过外延或沉积来形成；在外延的情况下，可以在依赖于执行外延的表面并且生长完成后能够得到相对平坦表面的速度形成半导体层。
在与第二衬底组装之前，可以执行半导体层平坦化的步骤。
在组装半导体层与第二支撑或衬底之前，可以对该半导体层表面进行亲水或疏水准备的步骤。
在组装导体层与第二支撑或衬底后，可以进行退火步骤。
可以执行减薄步骤，以及在减薄前或后对减薄衬底的可选的寻径阶段或磨边步骤。
本发明还涉及一种半导体器件，包括表面层，至少一个嵌入层，和支撑或衬底，嵌入层包括非晶硅或者单晶硅的第一子层以及包括交替的第一材料的图形和非晶硅或单晶硅区域的第二子层。
本发明还涉及一种半导体器件，包括表面层，至少一个埋入层或者嵌入层，以及支撑或衬底，埋入层或嵌入层包括第一子层和第二子层，第一子层包括交替的第一材料的图形和第二半导体材料的区域，第二子层包括第一类型结晶度的区域和第二类型结晶度的区域。
第二子层可以由单晶硅和/或多晶硅和/或非晶硅组成。
基于本发明的一种方法，可以获得包括可变厚度的有源表面层的结构，其某些区域例如通过嵌入或埋入的氧化物层与衬底隔开，其余的区域作为半导体(例如Si)体块(或大块的)；甚至存在与衬底竖直的热和/或电传导。
基于本发明的一种方法，可以获得包括可变厚度的有源表面层的结构，其某些区域例如通过嵌入或埋入的氧化物层与衬底隔开，其余的区域作为半导体(例如Si)体块(或大块的)；甚至存在与衬底竖直的热和/或电传导。
与已知的一些技术相比，本发明避免了异质表面(例如含有交替的SiO2/Si)的平坦化处理。要进行平坦化的表面是同质的(例如是沉积的硅或通过外延生长获得的硅)，无论哪种情况，都能够避免进行特殊和复杂的平坦化方法，以解决不同侵蚀速度(“碟形”)的问题。
本发明也可以应用于其它的半导体中，例如Ga、SiC、AsGa、InP或者SiGe。
附图说明
图1显示了混合的BSOI型结构；
图2A至2G显示了依据本发明的制造方法的各个步骤；
图3显示了本发明的结构的俯视图；
图4显示了依据本发明的可替代器件；
图5显示了在不同表面外延生长的情况。
具体实施方式
将参照图2A至图2G，从例如Si 20的半导体材料开始(图2A)，描述依据本发明的用于得到例如图1中所示结构的方法。
首先生长层22，它将作为通过图形、例如介电层特别是氧化物(例如二氧化硅)构成的埋入层或者嵌入层或者埋入或嵌入层，其厚度将对应于由埋入或者嵌入到最终结构中期望得到的图形23的厚度(图2B)。按照应用的预期功能，层22可以由不同方法来得到：热氧化、或者LPCVD氧化物沉积、或者PECVD氧化沉积等等。该嵌入层22可以由不同的材料(例如：如SixNy的氮化物和/或如Al2O3的氧化物和/或掺杂的硅氧化物(PSG或者BPSG型，等等))，和/或多层(如SixNy的氮化物和/或如Al2O3的氧化物和/或如(PSG或BPSG的掺杂的硅氧化物)构成。
接着，在层22中定义图形23的分布。例如通过光刻和刻蚀层22将这些图形之间的区域24刻蚀到下面衬底20的水平(图2C)。因此，在衬底的表面，得到交替的图形23和图形之间的区域24。图形23的分布可以通过任何其它技术得到，不仅仅是刻蚀。其分布可根据应用的需要来安排。此外，图形可以有不同的形状(从俯视图上看：圆形、和/或方形、和/或其它图形等)以及不同的尺寸(亚微米到毫米)。图形23之间的区域24可以达到衬底20的表面21，从而能够在表面21上使材料的图形23(例中给定的氧化物)和这些图形之间没有材料的并且直接到达衬底20的区域24交替。因此图形直接形成在半导体衬底20上。
可以通过其它的微电子方法例如氧化、氧化沉积、刻蚀、光刻等的组合得到图形。
在如此制备的衬底上执行半导体材料26的沉积或者外延生长(图2D)。总的来说，图形23上层厚为e的层基本与图形23的形状和分布匹配。
因此半导体材料层26直接形成在图形之上和之间。所述图形之间的半导体层与半导体衬底20接触。
图3给出了一个衬底的例子，从俯视图上看，在该衬底上的图形23之间制造了填充有材料26的刻蚀的区域24。
同样也可以制造不同于图形3的结构。
例如，半导体材料26是硅(非晶、多晶或者单晶)，硅的类型根据应用的需要和/或每种技术的可能性来选取，特别是根据必须沉积的厚度来选取。也可以选择其它的半导体材料，例如SiC或GaN或者III到V族类型的材料，这些材料，也存在具有各种类型的结晶度的可能(例如，多晶或者单晶SiC)。
选择同样类型(材料、掺杂等)的半导体26作为将来表面层20’，30’(见图2F和图2G)的材料可以很有优势的。然而，在某些情况下，半导体层26的类型与表面层20’，30’的类型不同可能是有优势的。
材料26交替地接触衬底20的表面21和绝缘图形23。
选择沉积材料的厚度e时考虑平坦化带来的形貌降低，从而获得满足0<e’<e的厚度e’(图2D)，而不会通向氧化物图形23的顶部25，或者不会使所述顶部没有材料沉积在上面。
根据用来制造半导体材料层26的技术类型，可以得到各种的结晶度：例如，在Si的情况下，能够制造单晶硅的外延层，或者采用不同的技术(LPCVD、PECVD等等)沉积多晶或者非晶硅。
将非晶硅沉积在Si(衬底20的表面21)和SiO2(图形23)的交替区域可以导致在多晶材料(表面21上)和非晶材料(图形23上)之间交替的层，然而，在Si(表面21)和SiO2(图形23)的交替区域上外延制造硅通常导致在晶体材料(表面21上)和非晶或者多晶材料(图形23上)之间交替的层。
因此在某些应用中，根据电导和/或热导方面和/或真空技术和/或机械特征方面的要求，层26在不同的结晶度之间交替可以是有优势的。因此，如图4所示，可以在包括图形23和半导体材料26之间的交替的单个子层上形成半导体材料26a和半导体材料26b的交替区域，其中半导体材料26a具有第一类型的结晶度，半导体材料26b具有不同于第一类型的第二类型的结晶度。不同组合的示例如下所示。
此外，可以根据应用的需要，选择沉积层26的物理属性，例如电学(导体，结缘体等等)和/或热学(传导性)和/或机械属性。为了实现这个，能够改变成份(更多或更少的掺杂)和/或层26生成的条件。
为了改变层的结晶度，可以对沉积层26执行热处理，例如，可以沉积非晶和/或多晶硅的层26，然后在1100℃退火。
在与衬底30(见图2E)组装和粘附前进行层26的这种热处理，因此能够从物理上改变所述层26(通过改变其结晶度)。
然后可以使层26达到要求，以得到平滑的表面27(见图2D)，使得能够获得与随后键合阶段相兼容的表面状态。
可以通过平坦化来实现层26的条件，例如，通过化学机械抛光、机械减薄或者化学减薄(干法等离子体轰击或R.IE：能够改变表面形貌的反应离子刻蚀)，或者通过这些不同技术的组合。
例如，如果按照正在进行生长的表面来控制层26的外延速度，例如(图5)，半导体材料表面240上的生长速度可以比氧化物区域25平面的生长速度快，可以基本上减少和/或者避免平坦化过程；控制它们的相对速度能够在该层生长完成后可以获得相对平整的表面。
然后通过分子间粘附将如此制备的衬底20结合到例如由硅组成的衬底30(图2E)。下面给出各种可用的不同类型的表面处理和组合。
在与衬底进行组装前可以进行亲水或者疏水类型的表面处理。如果图形23是电绝缘的(例如由氧化物构成)，则期望的最终结构包括与衬底20’(SOI)隔离开的区域36以及这些区域36之间的导电区域46(图2F)。
在亲水结合的情况下，在结合界面存在自然的氧化层34，氧化层34可能损害衬底20和30之间的欧姆接触。在这种情况下，如果在特殊的应用中需要欧姆接触，可以在高温(>1100℃)对结构进行处理以使得结合界面处的氧化物分解，从而在导电区域46实现欧姆接触。
在某些应用中，可以在较低的温度下执行热处理。
在疏水结合的情况下，被放置接触的表面没有氧化物34，从而直接形成欧姆接触。
结合后，结构优选地在高温下进行退火处理，一方面是为了结合界面的固结(加强结合的强度)，另外一方面，如上面的亲水结合的情况中所述，也是为了界面氧化物的分解和产生欧姆接触。
进行热处理的温度与结构和/或与产生最终结构随后要进行的步骤兼容。
优选地，在层26沉积后，以优选地高于或者等于随后的结合界面的固结温度的温度执行热处理步骤。在某些情况下，它可能低于固结温度。
例如，在硅的情况下，可以在700到1300℃之间的温度进行热处理。
衬底20和/或衬底30可通过其背面进行减薄，以得到未来将在其中制作组件的活性半导体层20’(图2F)。在图2F中是对衬底20进行了减薄。当对衬底30进行减薄时，得到类似图2G的结构，其中垫块23的顶部25转向衬底30’(减薄后的衬底30)，但是通过层36与衬底30’隔离。在图2F中，转向衬底或者减薄的层20’的是垫块23另外的顶部25’，在这个例子中顶部甚至与层20’接触。
可以通过机械研磨和/或化学机械抛光和/或机械抛光和/或化学刻蚀(干法或湿法)技术来进行减薄。
优选地，衬底20将被减薄(图2F)。也可以通过“Smart-
Figure A200780006928D0011155734QIETU
”类型技术，或者通过衬底裂纹来进行减薄。“Smart-
Figure A200780006928D0011155734QIETU
”类型技术例如批露于A.J.Auberton-Herve等人发表在International Journal of HighSpeed Electronics and Systems，Vol10，N0.1(2000)P.131-146上的文章《Why can Smart-Cut change the future of microelectronics？》。
下面将提供根据本发明实施的例子。
实施例1：
在本例中，下列步骤将被执行：
a1)对硅衬底20进行热氧化，例如通过产生2μm的氧化物；
b1)光刻图形24以定义未来的SOI和Si区域；
c1)在定义的未来硅区域的平面刻蚀氧化物22，移去刻蚀掩膜；
d1)清洗表面，通过LPCVD(大约650℃)沉积多晶硅(p-Si)层26，例如沉积厚度大约4μm的层；
e1)在1100℃下进行热处理；
f1)通过化学机械抛光对p-Si表面26进行平坦化以去除SOI和Si区域之间的形貌；然而，一个保留在同质的多晶硅表面上，并且从不移到异质的SiO2/Si表面上；
g1)亲水型清洗，通过衬底20-图形23-层26-组件与无硅衬底30的分子粘附设置直接结合的接触；
h1)在1100℃下进行结合界面的固结热处理；
i1)通过机械研磨，接着进行化学机械抛光来减薄衬底20的背面，例如直至其厚度为10μm(最终厚度可以根据应用的需要在2μm至几百微米(例如500μm)之间改变)。最终得到如图2F所示的结构。
实施例2：
在本例中，下列步骤将被执行：
步骤a2至c2与步骤a1至c1相同。
d2)清洗表面，通过PECVD沉积非晶硅(a-Si)层26，例如沉积厚度大约5μm的层；
e2)在1100℃下进行热处理；
f2)通过化学机械抛光对a-Si表面26进行平坦化以去除SOI和Si区域之间的形貌；
g2)亲水型清洗，通过衬底20和无硅衬底30的分子粘附设置直接结合的接触；
h2)与h1相同；
i2)通过机械研磨，接着进行化学机械抛光来减薄衬底30的背面，例如直至其厚度为20μm。由此得到如图2G所示的结构。
实施例3：
在本例中，下列步骤将被执行：
a3)对硅衬底20进行热氧化，例如通过生成3μm的氧化物；
b3)至c3)：与b1)至c1)相同；
d3)清洗表面，通过LPCVD(大约650℃)沉积多晶硅(p-Si)层26，例如沉积厚度大约在7μm的层；
e3)与e1)相同；
f3)通过干法抛光对p-Si表面26进行平坦化以去除SOI和Si区域之间的形貌，接着通过化学机械抛光进行表面修整；
g3)至h3)：与g1)至h1)相同；
i3)通过机械研磨，接着进行化学机械抛光来减薄衬底20的背面，例如直至其厚度为20μm。由此得到如图2F所示的结构。
实施例4：
在本例中，下列步骤将被执行：
a4)至e4)：与a3)至e3)相同；
f4)通过采用精细砂轮(例如#8000)进行机械研磨对p-Si表面26进行平坦化以去除SOI和Si区域之间的形貌，接着进行化学机械抛光用于修整表面；
g4)至i4)与g3)至i3)相同。
实施例5
在本例中，下列步骤将被执行：
a5)至c5)与a3)至c3)相同；
d5)清洗表面，外延(大约750℃)生长硅层26，例如生长厚度大约10μm的层；
e5)在1100℃下进行热处理；
f5)通过化学机械抛光对Si表面进行平坦化以去除SOI和Si区域之间的形貌；
g5)与g2)相同；
h5)在1150℃下进行结合界面的固结热处理；
i5)通过机械研磨，接着进行化学机械抛光来减薄衬底30的背面，例如直至其厚度为10μm。
实施例6：
在本例中，下列步骤将被执行：
a6)至c6)：与a2)至c2)相同；
d6)清洗表面，通过外延(大约850℃)生长硅层26，例如生长厚度大约10μm的层；
e6)至f6)：与e5)至f5)相同；
g6)疏水型清洗，通过衬底20与无硅衬底30的分子粘附设置直接结合的接触；
h6)在850℃下进行结合界面的固结热处理；
i6)和h5)相同。
本发明涉及的应用领域包括电力电子应用和MEMS的生产。
同样也能够用来生产带有用于提供垂直方向导电的接触垫的绝缘结构。
同样也能够用于生产一些混合组件(在Si上和在SOI上)，以及一些要求热疏散(垂直导热性)的组件。在第二种情况下，可能重要的是导热而不是导电。典型地，能够沉积具有电绝缘特性但是具有好的垂直导热性(例如，对应于要求具有大的热疏散能力的组件)的半导体层，例如非晶硅层。
上面提到的材料之外的一些材料也可以用来作为衬底或者结合层(外延、沉积等等)之一，以满足电传导和/或热传导方面的各种需要，和/或其它要求：SiC(好的导热性能)，或者GaN，或者III到V族等材料都可以使用。

Claims (23)

1、一种用于生产包括表面层(20’、30’)，至少一个埋入层(23、26、36)，以及衬底(30)的半导体结构的方法，该方法特征在于：
-采用第一材料在第一衬底(20)上形成图形(23)的步骤；
-采用第二半导体材料在所述图形之间和之上形成层(26)的步骤；
-对由第二材料构成的层(26)进行热处理以全部或部分地改变其结晶度的步骤；
-组装由第二材料构成的层(26)与第二衬底(30)的步骤。
2、如权利要求1所述的方法，所述由第二材料构成的层是由单晶硅和/或多晶硅和/或非晶硅构成的。
3、如权利要求1或2所述的方法，所述由第二材料构成的层包括第一类型结晶度(26a)的区域和与第一类型结晶度不同的第二类型结晶度(26b)的区域。
4、一种用于生产包含表面层(20’、30’)，至少一个埋入层(23、26、36)，以及衬底(30)的半导体结构的方法，该方法包括：
-采用第一材料在第一支撑(20)上形成图形(23)的步骤；
-采用第二材料在所述图形之间和之上采用非晶硅或者单晶硅形成层(26)的步骤；
-组装由第二材料构成的层(26)与第二衬底(30)的步骤。
5、如权利要求4所述的方法，还包含对非晶硅或者单晶硅层进行热处理从而改变其结晶度的步骤。
6、如权利要求4或5所述的方法，所述非晶硅或者单晶硅层包括第一类型结晶度(26a)的区域和与第一类型结晶度不同的第二类型结晶度(26b)的区域。
7、一种用于生产包含表面层(20’)，至少一个埋入层(23、26、36)，以及衬底(30)的半导体结构的方法，该方法包括：
-采用第一材料在第一衬底(20)上形成图形(23)的步骤，
-采用第二半导体材料在所述图形之间和之上形成层(26)的步骤，其中半导体层包括第一类型结晶度的区域(26a)和与第一类型结晶度不同的第二类型结晶度的区域(26b)，
-组装由第二材料构成的层与第二衬底(30)的步骤。
8、如权利要求7所述的方法，由第二材料构成的层是由单晶硅和/或多晶硅和/或非晶硅构成的。
9、如权利要求1至8中任一所述的方法，所述图形(23)从介电材料构成的第一层(22)中得到。
10、如权利要求9所述的方法，其介电材料为氧化物或者氮化物。
11、如权利要求10所述的方法，所述介电材料为氧化物，由热氧化、或者采用LPCVD技术的氧化物沉积、或者采用PECVD技术的氧化物沉积生产。
12、如权利要求1至11中任一所述的方法，所述图形(23)从不同材料和/或多层构成的第一层(22)中得到。
13、如权利要求1至12中任一所述的方法，由第二材料构成的所述层(26)是通过外延或者沉积形成的。
14、如权利要求13所述的方法，由第二材料构成的所述层(26)是通过外延形成的，速度取决于执行外延的表面。
15、如权利要求1至14中任一所述的方法，包括在与第二衬底(30)组装之前对由第二材料构成的层(26)进行平坦化的步骤。
16、如权利要求1至15中任一所述的方法，在与第二衬底(30)组装之前对由第二材料构成的层(26)的表面进行亲水或者疏水准备的步骤。
17、如权利要求1至16中任一所述的方法，在组装由第二材料构成的层(26)与第二衬底(30)之后执行退火步骤。
18、如权利要求1至17中任一所述的方法，进一步包括减薄两个衬底(20、30)中的至少一个的步骤。
19、如权利要求1至18中任一所述的方法，所述图形(23)通过刻蚀得到。
20、一种包括表面层(20’)，至少一个埋入层或者嵌入层(23，26，36)，和衬底(30)的半导体器件，其特征在于，埋入层或者嵌入层包括由非晶硅或者单晶硅构成的第一子层(36，26a，26b)，以及包括交替的第一种材料构成的图形(23)和非晶硅或单晶硅区域的第二子层。
21、一种包括表面层(20’)，至少一个埋入层或者嵌入层(22，26)，和衬底(30)的半导体器件，其特征在于，埋入层和嵌入层包括第一子层和第二子层，第一子层包括交替的第一材料构成的图形(23)和第二半导体材料构成的区域，第二子层包括第一类型结晶度的区域(26a)和第二类型结晶度的区域(26b)。
22、根据权利要求21所述的器件，所述第二子层是由单晶硅和/或多晶硅和/或非晶硅组成的。
23、根据权利要求20到22任一所述的器件，所述第一材料为介电材料。
CN2007800069289A 2006-02-27 2007-02-26 含有连接表面层和衬底区域的部分soi结构制造方法 Active CN101401199B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0601696A FR2897982B1 (fr) 2006-02-27 2006-02-27 Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR0601696 2006-02-27
US83816206P 2006-08-17 2006-08-17
US60/838,162 2006-08-17
PCT/EP2007/051783 WO2007096426A1 (en) 2006-02-27 2007-02-26 Method for producing partial soi structures comprising zones connecting a superficial layer and a substrate

Publications (2)

Publication Number Publication Date
CN101401199A true CN101401199A (zh) 2009-04-01
CN101401199B CN101401199B (zh) 2011-07-27

Family

ID=37027695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800069289A Active CN101401199B (zh) 2006-02-27 2007-02-26 含有连接表面层和衬底区域的部分soi结构制造方法

Country Status (8)

Country Link
US (2) US7709305B2 (zh)
EP (1) EP1989732A1 (zh)
JP (1) JP2009528675A (zh)
KR (1) KR101026387B1 (zh)
CN (1) CN101401199B (zh)
FR (1) FR2897982B1 (zh)
SG (1) SG169394A1 (zh)
WO (1) WO2007096426A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653676A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(北京)有限公司 衬底结构、半导体器件以及制造方法
CN107533953A (zh) * 2015-03-03 2018-01-02 太阳能爱迪生半导体有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
CN113039635A (zh) * 2018-09-14 2021-06-25 索泰克公司 制造用于混合集成的先进衬底的方法
CN115947299A (zh) * 2022-12-21 2023-04-11 上海芯物科技有限公司 一种表面加工工艺和半导体器件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2926671B1 (fr) * 2008-01-17 2010-04-02 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US9481566B2 (en) 2012-07-31 2016-11-01 Soitec Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
JP6726180B2 (ja) 2014-11-18 2020-07-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
JP6533309B2 (ja) 2015-06-01 2019-06-19 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体の製造方法
SG10201913407TA (en) 2015-11-20 2020-03-30 Globalwafers Co Ltd Manufacturing method of smoothing a semiconductor surface
EP3995608A1 (en) 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
EP3803961B1 (en) 2018-06-08 2023-03-22 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
FR3136317A1 (fr) * 2022-06-01 2023-12-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’une puce photonique

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612757B2 (ja) * 1984-09-04 1994-02-16 工業技術院長 Ｓｏｉ膜の製造方法
JPS61184843A (ja) 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
FR2579809B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
JP2698147B2 (ja) * 1989-02-10 1998-01-19 三洋電機株式会社 Ｓｏｉ構造の形成方法
US4956314A (en) 1989-05-30 1990-09-11 Motorola, Inc. Differential etching of silicon nitride
US5238865A (en) 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
US5466630A (en) 1994-03-21 1995-11-14 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
JPH08255883A (ja) * 1995-03-16 1996-10-01 Sony Corp 半導体基板の製造方法
US5786263A (en) 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US5733813A (en) 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5949108A (en) * 1997-06-30 1999-09-07 Intel Corporation Semiconductor device with reduced capacitance
JP4144047B2 (ja) * 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
US5976945A (en) 1997-11-20 1999-11-02 Vanguard International Semiconductor Corporation Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US5972758A (en) 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
US6335292B1 (en) 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
FR2795554B1 (fr) 1999-06-28 2003-08-22 France Telecom Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP1134808B1 (en) 1999-07-15 2011-10-05 Shin-Etsu Handotai Co., Ltd. A method of producing a bonded wafer
US6245636B1 (en) 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US6235607B1 (en) 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6372657B1 (en) 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
JP2002198525A (ja) 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法
US6531375B1 (en) 2001-09-18 2003-03-11 International Business Machines Corporation Method of forming a body contact using BOX modification
US7256670B2 (en) 2002-08-26 2007-08-14 International Business Machines Corporation Diaphragm activated micro-electromechanical switch
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
ATE415703T1 (de) 2002-12-20 2008-12-15 Soitec Silicon On Insulator Herstellung von hohlräumen in einer siliziumscheibe
FR2849269B1 (fr) 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
KR100546855B1 (ko) * 2002-12-28 2006-01-25 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP3974542B2 (ja) * 2003-03-17 2007-09-12 株式会社東芝 半導体基板の製造方法および半導体装置の製造方法
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US7049660B2 (en) 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
JP4167565B2 (ja) * 2003-07-31 2008-10-15 株式会社東芝 部分ｓｏｉ基板の製造方法
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
KR100566675B1 (ko) * 2004-12-14 2006-03-31 삼성전자주식회사 반도체 장치와 그 제조 방법
US7524707B2 (en) * 2005-08-23 2009-04-28 Freescale Semiconductor, Inc. Modified hybrid orientation technology
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533953A (zh) * 2015-03-03 2018-01-02 太阳能爱迪生半导体有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
CN107533953B (zh) * 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
CN106653676A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(北京)有限公司 衬底结构、半导体器件以及制造方法
CN106653676B (zh) * 2015-11-03 2019-12-24 中芯国际集成电路制造(上海)有限公司 衬底结构、半导体器件以及制造方法
CN113039635A (zh) * 2018-09-14 2021-06-25 索泰克公司 制造用于混合集成的先进衬底的方法
CN115947299A (zh) * 2022-12-21 2023-04-11 上海芯物科技有限公司 一种表面加工工艺和半导体器件

Also Published As

Publication number Publication date
KR20080098424A (ko) 2008-11-07
CN101401199B (zh) 2011-07-27
US20100176397A1 (en) 2010-07-15
KR101026387B1 (ko) 2011-04-07
JP2009528675A (ja) 2009-08-06
US20070200144A1 (en) 2007-08-30
FR2897982B1 (fr) 2008-07-11
US7709305B2 (en) 2010-05-04
US8044465B2 (en) 2011-10-25
SG169394A1 (en) 2011-03-30
WO2007096426A1 (en) 2007-08-30
FR2897982A1 (fr) 2007-08-31
EP1989732A1 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
CN101401199A (zh) 含有连接表面层和衬底区域的部分soi结构制造方法
TWI280661B (en) CMOS fabricated on different crystallographic orientation substrates
US20090233079A1 (en) Techniques for Layer Transfer Processing
JP2011098435A (ja) マイクロエレクトロニクス及びマイクロシステムの新規構造、及びその製造方法
KR101292111B1 (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
JP2013062544A (ja) 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
KR100662694B1 (ko) 열 분산층을 포함하는 박막 반도체 구조
US5677230A (en) Method of making wide bandgap semiconductor devices
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
JP2023112087A (ja) 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
JPH0347740B2 (zh)
US20090280618A1 (en) Method of Planarizing a Semiconductor Device
US8298915B2 (en) Method of transferring a circuit onto a ground plane
WO1993001617A1 (en) Method for the manufacture of a semiconductor component
JP2007531259A (ja) 半導体装置の製造方法及びこの方法により得られる半導体装置
JPH08236615A (ja) 誘電体分離基板及びその製造方法
KR20060084944A (ko) 듀얼 다마신 채널 구조물과 그 제조 방법
KR102546554B1 (ko) 멀티 soi 기판 제조 방법 및 멀티 soi 기판
KR20240169118A (ko) 비아를 포함하는 기판 및 관련 제조 방법
KR20080074176A (ko) 반도체 장치 및 그 제조 방법
JPH02298047A (ja) 誘電体分離型半導体基板の製造方法
SE469863B (sv) Halvledarkomponent, halvledarskiva för framställning av halvledarkomponent samt förfarande för framställning av sådan halvledarskiva
KR20000057899A (ko) 아이솔레이션 구조물 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SOITEC SILICON ON INSULATOR

Free format text: FORMER OWNER: TRACIT TECHNOLOGIES

Effective date: 20100624

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: MOIRANS, FRANCE TO: BEIRNE, FRANCE

TA01 Transfer of patent application right

Effective date of registration: 20100624

Address after: French Bernini

Applicant after: S.O.J. Tec Silicon on Insulator Technologies

Address before: French moirans

Applicant before: Tracit Technologies

C14 Grant of patent or utility model
GR01 Patent grant