[go: up one dir, main page]

KR100566675B1 - 반도체 장치와 그 제조 방법 - Google Patents

반도체 장치와 그 제조 방법 Download PDF

Info

Publication number
KR100566675B1
KR100566675B1 KR1020040105300A KR20040105300A KR100566675B1 KR 100566675 B1 KR100566675 B1 KR 100566675B1 KR 1020040105300 A KR1020040105300 A KR 1020040105300A KR 20040105300 A KR20040105300 A KR 20040105300A KR 100566675 B1 KR100566675 B1 KR 100566675B1
Authority
KR
South Korea
Prior art keywords
single crystal
epitaxial
seed
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040105300A
Other languages
English (en)
Inventor
손용훈
신유균
이종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040105300A priority Critical patent/KR100566675B1/ko
Priority to US11/301,029 priority patent/US7364990B2/en
Application granted granted Critical
Publication of KR100566675B1 publication Critical patent/KR100566675B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

에피택시얼 성장을 이용하여 획득한 단결정 구조물을 포함하는 반도체 장치 및 그 제조 방법에서, 단결정으로 이루어진 제1 시드와 제2 시드를 부분적으로 노출시키는 제1 절연 구조물을 형성한 후, 제1 에피택시얼막과 제2 에피택시얼막이 서로 접하지 않게 상기 제1 시드로부터 상기 제1 에피택시얼막을 성장시키고, 상기 제2 시드로부터 상기 제2 에피택시얼막을 성장시킨다. 그리고, 상기 제1 에피택시얼막과 상기 제2 에피택시얼막의 성장에 의해 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이에 노출된 상기 제1 절연 구조물 상에 비정질로 이루어진 박막을 형성하여 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이를 연결시킨다. 이어서, 상기 비정질을 단결정으로 전환시켜 상기 박막을 연결 구조물로 형성한다. 그 결과, 상기 제1 절연 구조물 상에 상기 제1 에피택시얼막, 상기 제2 에피택시얼막 및 상기 연결 구조물로 이루어지는 제1 단결정 구조물이 형성된다.

Description

반도체 장치와 그 제조 방법{Semiconductor device and method of manufacturing the same}
도 1은 종래의 방법에 따라 에피택시얼 성장에 의해 단결정 구조물을 형성할 때 발생하는 문제점을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 단결정 구조물을 갖는 반도체 장치를 나타내는 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 단결정 구조물을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.
본 발명은 반도체 장치와 그 제조 방법에 관한 것으로서, 보다 상세하게는 에피택시얼 성장(epitaxial growth)을 이용하여 획득한 단결정 구조물을 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정으로 이루어지는 물질은 하나의 결정 구조로 이루어지고, 상기 다결정으로 이루어지는 물질은 다수개 의 결정 구조로 이루어지고, 상기 비정질로 이루어지는 물질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다.
상기 다결정 물질은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 따라서, 상기 다결정 물질은 상기 결정 입계에 의해 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등이 방해받기 때문에 우수한 전기적 특성을 기대하지 못한다. 그러나, 상기 단결정 물질은 하나의 결정 구조로 이루어지기 때문에 결정 입계를 거의 갖지 않는다. 따라서, 상기 단결정 물질은 상기 캐리어의 이동과 제어 등이 비교적 덜 방해받기 때문에 상기 다결정 물질에 비하여 우수한 전기적 특성을 기대할 수 있다.
그러므로, 스택 구조의 박막 트랜지스터(thin film transistor : TFT), 에스오씨(SOC : system on chip) 등과 같은 다층 구조로 이루어지는 반도체 장치는 채널막(channel layer)으로서 상기 단결정 물질로 이루어지는 구조물을 사용한다. 특히, 상기 단결정 물질의 예로서는 단결정 실리콘을 들 수 있다.
상기 반도체 장치의 제조에 있어, 상기 단결정 구조물은 주로 선택적 에피택시얼 성장(selective epitaxial growth : SEG) 또는 에피택시얼 측면 과성장(epitaxial lateral overgrowth : ELO) 등을 수행하여 형성한다.
상기 선택적 에피택시얼 성장 또는 상기 에피택시얼 측면 과성장 등에 의해 상기 단결정 구조물을 형성하는 방법에 대한 예는 미합중국 특허 6,562,707호(issued to Ryu et al.) 등에 개시되어 있다.
상기 미합중국 특허 6,562,707호에는 실리콘 기판과 같은 시드들을 노출시키 는 절연막 패턴을 형성한 후, 소스 가스를 제공하여 상기 시드들로부터 단결정 실리콘으로 이루어지는 에피택시얼막들을 성장시킴으로서 상기 단결정 구조물을 획득하는 방법이 개시되어 있다.
그러나, 상기 방법에 의해 상기 에피택시얼막들을 성장시킬 때 상기 절연막 패턴과 접하는 부위에 마모면(facet)이 형성되면서 서로 이웃하는 에피택시얼막들이 접하는 상황이 빈번하게 발생한다. 이와 같이, 상기 마모면이 형성되면서 서로 이웃하는 에피택시얼막들이 접하게 되면 상기 에피택시얼막들이 접하는 부위의 아래로는 상기 소스 가스의 제공이 차단된다.
상기 소스 가스의 제공이 차단될 경우에는, 도 1에 도시된 바와 같이, 보이드(Ⅰ)가 발생한다. 여기서, 미설명 부호 10은 시드로 제공하기 위한 반도체 기판, 12는 절연막 패턴, 14는 에피택시얼막을 나타낸다.
이와 같이, 상기 보이드가 발생한 단결정 구조물을 채널막으로 사용할 경우에는 반도체 장치의 전기적 신뢰성에 심각한 영향을 끼침은 자명한 사실이다.
본 발명의 일 목적은 보이드가 없는 단결정 구조물을 포함하는 반도체 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 반도체 장치를 용이하게 제조하기 위한 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장 치는 단결정으로 이루어진 제1 시드와 제2 시드를 부분적으로 노출시키는 제1 절연 구조물과 상기 제1 절연 구조물 상에 형성되는 제1 단결정 구조물을 포함한다. 그리고, 상기 제1 단결정 구조물은 상기 단결정으로 이루어지면서 상기 제1 시드로부터 성장된 제1 에피택시얼막과, 상기 단결정으로 이루어지면서 상기 제2 시드로부터 성장된 제2 에피택시얼막 및 비정질로부터 전환된 단결정으로 이루어지면서 상기 제1 에피택시얼막과 제2 에피택시얼막 사이를 연결하는 연결 구조물을 포함한다.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법은 단결정으로 이루어진 제1 시드와 제2 시드를 부분적으로 노출시키는 제1 절연 구조물을 형성한 후, 제1 에피택시얼막과 제2 에피택시얼막이 서로 접하지 않게 상기 제1 시드로부터 상기 제1 에피택시얼막을 성장시키고, 상기 제2 시드로부터 상기 제2 에피택시얼막을 성장시킨다. 그리고, 상기 제1 에피택시얼막과 상기 제2 에피택시얼막의 성장에 의해 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이에 노출된 상기 제1 절연 구조물 상에 비정질로 이루어진 박막을 형성하여 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이를 연결시킨다. 이어서, 상기 비정질을 단결정으로 전환시켜 상기 박막을 연결 구조물로 형성한다.
그 결과, 상기 제1 절연 구조물 상에 상기 제1 에피택시얼막, 상기 제2 에피택시얼막 및 상기 연결 구조물로 이루어지는 제1 단결정 구조물이 형성된다.
상기 다른 목적을 달성하기 위한 본 발명의 또 다른 바람직한 실시예에 따른 반도체 장치의 제조 방법은 단결정으로 이루어진 실리콘 기판 상에 상기 실리콘 기 판의 표면을 부분적으로 노출시키는 개구부들을 갖는 제1 절연 구조물을 형성한 후, 상기 개구부들에 의해 노출된 실리콘 기판을 시드로 사용한 선택적 에피택시얼 성장을 수행하여 상기 실리콘 기판으로부터 상기 개구부들을 경유하는 에피택시얼막들을 성장시킬 때 서로 이웃하는 에피택시얼막들이 서로 접하지 않게 성장시킨다. 그리고, 상기 에피택시얼막들의 성장에 의해 상기 에피택시얼막들 사이에 노출된 상기 제1 절연 구조물 상에 비정질 실리콘으로 이루어진 박막을 형성하여 상기 에피택시얼막들 사이를 연결시킨 후, 상기 비정질 실리콘을 단결정 실리콘으로 전환시켜 상기 박막을 연결 구조물로 형성한다.
그 결과, 상기 제1 절연 구조물 상에 상기 에피택시얼막들과 상기 연결 구조물로 이루어지는 제1 단결정 구조물이 형성된다.
본 발명의 경우에도 상기 에피택시얼막들을 성장시킬 때 상기 제1 절연 구조물과 접하는 부위에서는 마모면이 형성된다. 그러나, 본 발명에서는 서로 이웃하는 상기 에피택시얼막들이 접하기 이전에 상기 에피택시얼막들의 성장을 멈춘다. 그리고, 단결정 구조로 전환이 가능한 비정질 구조를 갖는 박막을 형성하여 상기 마모면을 포함하는 상기 에피택시얼막들 사이를 연결시킨다.
따라서, 본 발명에 의하면 상기 에피택시얼막들을 성장시킬 때 상기 에피택시얼막들 사이에서 발생하는 보이드를 충분하게 줄일 수 있다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 단결정 구조물을 갖는 반도체 장치를 나 타내는 단면도이다.
도 2를 참조하면, 단결정으로 이루어진 제1 시드(24a)와 제2 시드(24b)를 부분적으로 노출시키는 제1 절연 구조물(22)이 있다.
구체적으로, 상기 제1 시드(24a)와 제2 시드(24b)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터(silicon-on-insualtor : SOI) 기판, 단결정 실리콘을 포함하는 물질을 시드로 사용한 선택적 에피택시얼 성장을 수행하여 획득한 에피택시얼막 등을 들 수 있다. 본 실시예에서는 상기 제1 시드(24a)와 제2 시드(24b)로서 실리콘 기판(20)을 선택한다. 따라서, 상기 제1 절연 구조물(22)은 상기 실리콘 기판(20)을 부분적으로 노출시키는 개구부들(21)을 갖는 절연막 패턴인 것이 바람직하다. 특히, 상기 제1 절연 구조물(22)은 산화물로 이루어지는 것이 바람직하다.
상기 제1 절연 구조물(22)을 갖는 결과물 상에는 제1 에피택시얼막, 제2 에피택시얼막 및 연결 구조물(28)을 포함하는 제1 단결정 구조물(32)이 있다. 특히, 상기 제1 단결정 구조물(32)에서 서로 접하는 에피택시얼막(30)은 상기 제1 에피택시얼막과 상기 제2 에피택시얼막을 포함한다.
구체적으로, 상기 제1 에피택시얼막은 상기 제1 시드(24a)로부터 성장시킴으로서 획득하고, 상기 제2 에피택시얼막은 상기 제2 시드(24b)로부터 성장시킴으로서 획득한다. 상기 제1 에피택시얼막의 성장과 상기 제2 에피택시얼막의 성장은 주로 선택적 에피택시얼 성장 또는 에피택시얼 측면 과성장 등을 수행한다. 따라서, 상기 제1 에피택시얼막은 상기 제1 시드(24a)와 동일한 물질로 이루어지고, 상기 제2 에피택시얼막은 상기 제2 시드(24b)와 동일한 물질로 이루어진다.
본 실시예에서 상기 제1 시드(24a)와 제2 시드(24b)로서 상기 실리콘 기판(20)을 사용하기 때문에 상기 제1 에피택시얼막과 상기 제2 에피택시얼막은 단결정 실리콘으로 이루어진다.
상기 연결 구조물(28)은 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이에 형성되어 상기 제1 에피택시얼막과 상기 제2 에피택시얼막을 연결한다. 그리고, 상기 연결 구조물(28)은 비정질 구조로부터 전환된 단결정 구조를 갖는다. 상기 전환은 주로 열처리에 의해 이루어진다. 특히, 상기 열처리에서 상기 제1 에피택시얼막과 상기 제2 에피택시얼막이 시드로 작용하기 때문에 상기 비정질 구조로부터 전환되는 단결정 구조는 단결정 실리콘이다. 그러므로, 상기 연결 구조물(28)은 단결정 실리콘으로 이루어지는 것이 바람직하다.
이와 같이, 본 실시예에서는 단결정 실리콘으로 이루어지는 제1 에피택시얼막, 제2 에피택시얼막 및 연결 구조물을 포함하는 제1 단결정 구조물(32)을 획득할 수 있다. 그러므로, 본 실시예를 통하여 획득하는 제1 단결정 구조물(32)은 채널막으로서 용이하게 적용할 수 있다. 특히, 상기 연결 구조물(28)을 형성함으로서 상기 제1 에피택시얼막과 제2 에피택시얼막 사이에 빈번하게 발생하는 보이드를 충분하게 줄일 수 있다.
이하, 도 2에 도시된 단결정 구조물을 갖는 반도체 장치의 제조 방법을 설명한다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 단결정 구조물을 갖는 반도 체 장치의 제조 방법을 나타내는 단면도들이다.
도 3a를 참조하면, 실리콘 기판(20) 상에 산화물로 이루어지는 절연막을 형성한다. 여기서, 상기 실리콘 기판(20) 상에는 게이트 전극, 금속 배선, 로직 소자 등과 같은 반도체 구조물이 형성되어 있는 것이 바람직하다.
그리고, 사진 식각 공정을 수행하여 상기 절연막을 상기 실리콘 기판(30)의 표면을 노출시키는 개구부들(21)을 갖는 절연막 패턴으로 형성한다. 따라서, 상기 실리콘 기판(20) 상에는 상기 실리콘 기판(20)의 표면인 제1 시드(24a)와 제2 시드(24b)를 노출시키는 제1 절연 구조물(22)이 형성된다.
본 실시예에서는 상기 제1 절연 구조물(22)을 형성한 후, HF 용액 등을 사용하여 상기 제1 시드(24a)와 제2 시드(24b)인 상기 실리콘 기판(20)의 표면 처리를 더 수행할 수도 있다. 이는, 상기 실리콘 기판(20)의 표면에 얇게 형성되는 자연 산화막을 제거하면서 상기 실리콘 기판(20)의 표면에 수소 페시베이션(hydrogen passivation) 처리를 하기 위함이다.
도 3b를 참조하면, 상기 제1 시드(24a)로부터 제1 에피택시얼막(26a)을 성장시키고, 상기 제2 시드(24b)로부터 제2 에피택시얼막(26b)을 성장시킨다.
구체적으로, 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)을 성장시킬 때 공정 온도가 약 750℃ 미만이면 상기 제1 에피택시얼막(26a)의 성장과 상기 제2 에피택시얼막(26b)의 성장이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 공정 온도가 약 1,250℃를 초과하면 상기 제1 에피택시얼막(26a)의 성장과 상기 제2 에피택시얼막(26b)의 성장에 따른 공정 제어가 용이하지 않고, 상 기 실리콘 기판(20) 상에 형성되어 있는 반도체 구조물에 손상을 끼치지 때문에 바람직하지 않다.
따라서, 상기 제1 에피택시얼막(26a)의 성장과 상기 제2 에피택시얼막(26b)의 성장은 약 750 내지 1,250℃의 온도에서 수행하는 것이 바람직하고, 약 800 내지 900℃의 온도에서 수행하는 것이 보다 바람직하다.
그리고, 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)을 성장시킬 때 상기 제1 절연 구조물(22)을 갖는 결과물 상부로 반응 가스를 제공하는 것이 바람직하다. 특히, 상기 반응 가스는 실리콘 소스 가스를 포함하는 것이 바람직하다. 상기 실리콘 소스 가스의 예로서는 실리콘테트라클로라이드(SiCl4), 실란(SiH4), 디클로로실란(SiH2Cl2), 트리클로로염화실란(SiHCl3) 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 본 실시예에서는 상기 반응 가스로서 주로 실리콘테트라클로라이드를 사용한다.
이와 같이, 본 실시예에서는 약 750 내지 1,250℃의 온도에서 실리콘 소스 가스를 포함하는 반응 가스를 제공하면서 상기 제1 시드(24a)로부터 상기 제1 에피택시얼막(26a)을 성장시키고, 상기 제2 시드(24b)로부터 상기 제2 에피택시얼막(26b)을 성장시킨다. 따라서, 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)은 상기 개구부(21)를 경유하여 계속적으로 성장이 이루어진다.
그러나, 본 실시예에서는 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시 얼막(26b)이 서로 접하지 않게 성장시킨다. 즉, 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)이 서로 접하기 이전에 상기 제1 에피택시얼막(26a)의 성장과 상기 제2 에피택시얼막(26b)의 성장을 중단시키는 것이다. 다시 말해, 상기 개구부들(21)에 의해 노출된 실리콘 기판(30)을 시드(24a, 24b)로 사용한 선택적 에피택시얼 성장 또는 에피택시얼 측면 과성장을 수행하여 상기 실리콘 기판(20)으로부터 상기 개구부들(21)을 경유하는 에피택시얼막들(26a, 26b)을 성장시킬 때 서로 이웃하는 에피택시얼막들(26a, 26b)이 서로 접하지 않게 성장시키는 것이다.
상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)과 같이 서로 이웃하는 에피택시얼막들(26a, 26b)이 서로 접하지 않게 성장시키는 것은 주로 상기 에피택시얼막들(26a, 26b)의 성장 속도를 고려한 공정 시간을 제어함에 의해 달성된다.
도 3c를 참조하면, 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)의 성장에 의해 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b) 사이에 노출된 상기 제1 절연 구조물(22) 상에 박막(28)을 형성한다.
구체적으로, 상기 박막(28)을 형성할 때 공정 온도가 약 400℃ 미만이면 상기 박막(28)의 형성을 위한 반응 가스의 반응성이 용이하지 않기 때문에 바람직하지 않고, 상기 공정 온도가 약 600℃를 초과하면 상기 박막(28)이 형성되는 적층 속도의 제어가 용이하지 하지 않기 때문에 바람직하지 않다. 특히, 상기 박막(28)의 형성할 때 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)도 함께 성장하는데 상기 공정 온도가 약 600℃를 초과하면 상기 제1 에피택시얼막(26a)의 성장 속도와 상기 제2 에피택시얼막(26b)의 성장 속도를 용이하게 제어하지 못하기 때문에 더욱 바람직하지 않다.
따라서, 상기 박막(28)은 약 400 내지 600℃의 온도에서 형성하는 것이 바람직하고, 약 520 내지 540℃의 온도에서 형성하는 것이 보다 바람직하다. 또한, 상기 박막(28)의 형성은 약 400℃의 온도에서 약 600℃의 온도로 상승시키는 공정 조건으로도 수행할 수 있다.
그리고, 상기 박막(28)을 형성시킬 때 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)에 의해 노출된 제1 절연 구조물(28) 상부로 반응 가스를 제공하는 것이 바람직하다. 특히, 상기 반응 가스는 실리콘 소스 가스를 포함하는 것이 바람직하다. 상기 실리콘 소스 가스의 예로서는 실리콘테트라클로라이드, 실란, 디클로로실란, 트리클로로염화실란 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 본 실시예에서는 상기 반응 가스로서 주로 실란을 사용한다.
또한, 본 실시예에서는 상기 반응 가스와 함께 캐리어 가스로서 질소 가스를 제공하는 것이 바람직하다. 특히, 상기 질소 가스는 상기 반응 가스인 실리콘 소스 가스로부터 분리된 실리콘 원자가 상기 제1 절연 구조물(28)의 표면, 상기 제1 에피택시얼막(26a)의 표면 및 상기 제2 에피택시얼막(26b)의 표면에서 확산되는 것을 방해하는 범위 내에서 제공되는 것이 바람직하다. 따라서, 상기 질소 가스의 유량은 상기 반응 가스의 유량을 초과하지 않는 정도인 것이 바람직하다.
실제로, 공정 챔버의 크기 등을 고려할 때 상기 반응 가스는 약 20 내지 200sccm으로 제공하고, 상기 질소 가스는 약 0.01 내지 200scc으로 제공한다. 특히, 상기 반응 가스를 약 100sccm으로 제공할 경우 상기 질소 가스는 약 0.01 내지 100sccm으로 제공한다.
이와 같이, 본 실시예에서는 약 400 내지 600℃의 온도에서 실리콘 소스 가스를 포함하는 반응 가스와 질소 가스를 제공하면서 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)에 의해 노출된 제1 절연 구조물(22)의 표면 상에 상기 박막(28)을 형성한다.
특히, 본 실시예에서와 같이 상기 박막(28)을 형성할 때 상기 제1 에피택시얼막(26a)의 성장과 상기 제2 에피택시얼막(26b)의 성장이 함께 이루어진다. 그러나, 상기 박막(28)의 적층 속도가 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)의 성장 속도보다 약 2배 이상 빠르기 때문에 상기 성장에 의해 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)이 서로 접하기 이전에 상기 박막(28)이 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)을 서로 연결시킨다.
따라서, 본 실시예에 의하면 상기 박막(28)을 형성함으로서 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b) 사이에 보이드가 거의 발생하지 않는다. 그러나, 상기 박막(28)은 상기 제1 절연 구조물(22) 상에 적층 공정에 의해 형성하기 때문에 비정질 실리콘으로 이루어진다.
그리고, 본 실시예에서는 상기 시드들(24a, 24b)로부터 상기 에피택시얼막들(26a, 26b)을 성장시키는 공정과 상기 박막(28)을 적층하는 공정을 아웃-시튜(out- situ)로 진행한다. 이와 같이, 상기 아웃-시튜로 상기 성장 공정과 상기 적층 공정을 수행할 경우에는 상기 성장 공정은 낱장 단위로 공정을 수행하는 것이 바람직하고, 상기 적층 공정은 배치 단위로 공정을 수행하는 것이 바람직하다. 아울러, 상기 아웃-시튜로 상기 성장 공정과 상기 적층 공정을 수행할 경우에는 상기 성장 공정에서의 압력과 상기 적층 공정에서의 압력을 서로 달리하는 것이 바람직하다. 예들 들면, 상기 성장 공정은 약 10torr에서 수행하고, 상기 적층 공정은 약 0.4torr에서 수행한다.
그러나, 상기 성장 공정과 상기 적층 공정을 인-시튜(in- situ)로 진행할 수도 있다. 상기 인-시튜로 상기 성장 공정과 상기 적층 공정을 수행할 경우에는 온도 조건을 달리하는 것을 제외하고는 거의 유사한 공정 조건에서 상기 성장 공정과 상기 적층 공정을 수행한다.
도 3d를 참조하면, 상기 박막(28)을 형성함으로서 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)은 상기 박막(28)에 의해 연결되면서 서로 접하게 된다.
그러나, 상기 박막(28)은 비정질 실리콘으로 이루어지기 때문에 상기 비정질 실리콘을 단결정 실리콘으로 전환시킬 필요가 있다. 만약, 상기 비정질 실리콘으로 이루어지는 상기 박막(28)을 상기 채널막인 단결정 구조물로 사용할 경우에는 전기적 신뢰성에 영향을 끼친다.
따라서, 본 실시예에서는 상기 비정질 실리콘을 단결정 실리콘으로 전환시킨다. 상기 전환은 주로 열처리를 수행한다. 만약, 상기 열처리를 수행할 때 온도가 약 570℃ 미만이면 상기 전환이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 650℃를 초과하면 공정 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 열처리는 약 570 내지 650℃의 온도에서 수행하는 것이 바람직하고, 약 600 내지 620℃의 온도에서 수행하는 것이 보다 바람직하다.
이와 같이, 상기 열처리를 수행함으로서 상기 박막(28)은 단결정 실리콘으로 전환된 연결 구조물(29)로 형성된다. 특히, 상기 단결정 실리콘으로 전환이 가능한 것은 상기 열처리를 수행할 때 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)이 시드로 작용하기 때문이다. 또한, 상기 열처리 이외에 레이저를 조사할 경우에도 상기 단결정 실리콘으로 전환이 가능하다.
그러므로, 본 실시예에 의하면 상기 제1 절연 구조물(22) 상에 상기 제1 에피택시얼막(26a), 상기 제2 에피택시얼막(26b) 및 상기 연결 구조물(29)을 포함하는 제1 단결정 구조물(32)이 형성된다. 특히, 상기 제1 단결정 구조물(32)에서 서로 접하는 에피택시얼막(30)은 상기 제1 에피택시얼막(26a)과 상기 제2 에피택시얼막(26b)을 포함한다.
도 3e를 참조하면, 상기 제1 단결정 구조물(32)을 형성한 후, 상기 제1 단결정 구조물(32)의 표면을 평탄화시킨다. 상기 평탄화는 전면 식각, 화학기계적 연마 등을 수행한다. 본 실시예에서는 상기 평탄화로서 화학기계적 연마를 수행한다.
이와 같이, 상기 평탄화를 수행함으로서 상기 제1 단결정 구조물(32)은 제1 채널막(34)으로 형성된다. 그리고, 상기 평탄화를 수행하지 않을 경우에는 상기 제1 단결정 구조물(32)을 채널막으로 사용할 수도 있다.
도 3f를 참조하면, 상기 제1 단결정 구조물(32)로 이루어지는 상기 제1 채널막(34) 상에 상기 제1 채널막(34)의 표면을 노출시키는 개구부들을 갖는 제2 절연 구조물(36)을 형성한다. 여기서, 상기 제1 단결정 구조물(32)로 이루어지는 상기 제1 채널막(34) 상에는 게이트 전극, 금속 배선, 로직 소자 등과 같은 반도체 구조물이 형성되어 있는 것이 바람직하다.
그리고, 상기 도 3b 내지 도 3f에서 설명한 공정과 동일한 공정을 수행하여 상기 제2 절연 구조물(36) 상에 제2 단결정 구조물로 이루어지는 제2 체널막(38)을 형성한다.
계속해서, 본 실시예에서는 상기 제2 단결정 구조물(또는 제2 채널막) 상에 상기 제2 절연 구조물(36)과 동일한 제3 내지 제n(n은 4이상의 자연수) 구조물과 상기 제2 단결정 구조물과 동일한 제3 내지 제n(n은 4이상의 자연수) 단결정 구조물(또는 제3 내지 제n 채널막)을 서로 반복하여 형성한다.
따라서, 본 실시예에 의하면 상기 단결정 구조물들을 계속적으로 적층시킬 수 있기 때문에 다층 구조를 갖는 반도체 장치를 용이하게 형성할 수 있다.
본 발명에 의하면 다층 구조를 갖는 반도체 장치의 제조에서 채널막으로 사용하기 위한 단결정 구조물을 선택적 에피택시얼 성장 또는 에피택시얼 측면 과성장을 수행하여 형성할 때 보이드의 발생을 충분하게 감소시킬 수 있다.
그러므로, 본 발명은 보이드가 거의 발생하지 않는 단결정 구조물을 용이하게 제조함으로서 전기적 신뢰성이 우수한 단결정 구조물의 제공이 가능하다. 따라 서, 본 발명은 우수한 단결정 구조물을 사용하기 때문에 다층 구조를 갖는 반도체 장치의 전기적 특성이 향상됨을 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (30)

  1. 단결정으로 이루어진 제1 시드와 제2 시드를 부분적으로 노출시키는 제1 절연 구조물; 및
    상기 단결정으로 이루어지면서 상기 제1 시드로부터 성장된 제1 에피택시얼막과, 상기 단결정으로 이루어지면서 상기 제2 시드로부터 성장된 제2 에피택시얼막 및 비정질로부터 전환된 단결정으로 이루어지면서 상기 제1 에피택시얼막과 제2 에피택시얼막 사이를 연결하는 연결 구조물로 이루어지는 제1 단결정 구조물을 포함하는 반도체 장치.
  2. 제1 항에 있어서, 상기 제1 시드와 제2 시드는 실리콘 기판 또는 실리콘-온-인슐레이터 기판을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1 항에 있어서, 상기 제1 시드와 제2 시드는 단결정 실리콘을 포함하는 물질을 사용한 선택적 에피택시얼 성장을 수행하여 획득한 에피택시얼막을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제1 항에 있어서, 상기 제1 절연 구조물은 산화물을 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제1 항에 있어서, 상기 연결 구조물은 열처리에 의해 상기 비정질로부터 전환된 단결정으로 이루어진 것을 특징으로 하는 반도체 장치.
  6. 제1 항에 있어서, 상기 제1 단결정 구조물 상에 서로 반복하여 형성되는 상기 제1 절연 구조물과 동일한 제2 내지 제n(n은 3이상의 자연수) 절연 구조물과 상기 제1 단결정 구조물과 동일한 제2 내지 제n(n은 3이상의 자연수) 단결정 구조물을 더 포함하는 반도체 장치.
  7. 단결정으로 이루어진 제1 시드와 제2 시드를 부분적으로 노출시키는 제1 절연 구조물을 형성하는 단계;
    제1 에피택시얼막과 제2 에피택시얼막이 서로 접하지 않게 상기 제1 시드로부터 상기 제1 에피택시얼막을 성장시키고, 상기 제2 시드로부터 상기 제2 에피택시얼막을 성장시키는 단계;
    상기 제1 에피택시얼막과 상기 제2 에피택시얼막의 성장에 의해 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이에 노출된 상기 제1 절연 구조물 상에 비정질로 이루어진 박막을 형성하여 상기 제1 에피택시얼막과 상기 제2 에피택시얼막 사이를 연결시키는 단계; 및
    상기 비정질을 단결정으로 전환시켜 상기 박막을 연결 구조물로 형성함으로서 상기 제1 절연 구조물 상에 상기 제1 에피택시얼막, 상기 제2 에피택시얼막 및 상기 연결 구조물로 이루어지는 제1 단결정 구조물을 획득하는 단계를 포함하는 반 도체 장치의 제조 방법.
  8. 제7 항에 있어서, 상기 제1 시드와 제2 시드는 실리콘 기판 또는 실리콘-온-인슐레이터 기판을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제7 항에 있어서, 상기 제1 시드와 제2 시드는 단결정 실리콘을 포함하는 물질을 사용하는 선택적 에피택시얼 성장을 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제7 항에 있어서, 상기 제1 절연 구조물은 산화물을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제7 항에 있어서, 상기 제1 에피택시얼막과 상기 제2 에피택시얼막은 750 내지 1,250℃의 온도에서 실리콘 소스 가스를 포함하는 반응 가스를 사용하여 성장시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제11 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드(SiCl4), 실란(SiH4), 디클로로실란(SiH2Cl2) 및 트리클로로염화실란(SiHCl 3)으로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제7 항에 있어서, 상기 비정질로 이루어진 박막은 450 내지 600℃의 온도에서 실리콘 소스 가스를 포함하는 반응 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13 항에 있어서, 상기 실리콘 소스 가스는 실리콘테트라클로라이드, 실란, 디클로로실란 및 트리클로로염화실란으로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제13 항에 있어서, 상기 비정질로 이루어진 박막은 질소 가스를 더 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15 항에 있어서, 상기 질소 가스의 유량은 상기 반응 가스의 유량을 초과하지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제7 항에 있어서, 열처리를 수행하여 상기 비정질을 단결정으로 전환시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제17 항에 있어서, 상기 열처리는 570 내지 650℃의 온도에서 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제7 항에 있어서, 상기 제1 단결정 구조물의 표면을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제19 항에 있어서, 상기 평탄화는 화학기계적 연마를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제7 항에 있어서, 상기 제1 단결정 구조물 상에 상기 제1 절연 구조물과 동일한 제2 내지 제n(n은 3이상의 자연수) 구조물과 상기 제1 단결정 구조물과 동일한 제2 내지 제n(n은 3이상의 자연수) 단결정 구조물을 서로 반복하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 단결정으로 이루어진 실리콘 기판 상에 상기 실리콘 기판의 표면을 부분적으로 노출시키는 개구부들을 갖는 제1 절연 구조물을 형성하는 단계;
    상기 개구부들에 의해 노출된 실리콘 기판을 시드로 사용한 선택적 에피택시얼 성장을 수행하여 상기 실리콘 기판으로부터 상기 개구부들을 경유하는 에피택시얼막들을 성장시킬 때 서로 이웃하는 에피택시얼막들이 서로 접하지 않게 성장시키는 단계;
    상기 에피택시얼막들의 성장에 의해 상기 에피택시얼막들 사이에 노출된 상 기 제1 절연 구조물 상에 비정질 실리콘으로 이루어진 박막을 형성하여 상기 에피택시얼막들 사이를 연결시키는 단계; 및
    상기 비정질 실리콘을 단결정 실리콘으로 전환시켜 상기 박막을 연결 구조물로 형성함으로서 상기 제1 절연 구조물 상에 상기 에피택시얼막들과 상기 연결 구조물로 이루어지는 제1 단결정 구조물을 획득하는 단계를 포함하는 반도체 장치의 제조 방법.
  23. 제22 항에 있어서, 상기 제1 절연 구조물은 산화물을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제22 항에 있어서, 상기 에피택시얼막들은 750 내지 1,250℃의 온도에서 반응 가스로서 실리콘테트라클로라이드, 실란, 디클로로실란 및 트리클로로염화실란으로 구성되는 그룹으로부터 선택되는 어느 하나를 사용하여 성장시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제22 항에 있어서, 상기 비정질 실리콘으로 이루어진 박막은 450 내지 600℃의 온도에서 반응 가스로서 실리콘테트라클로라이드, 실란, 디클로로실란 및 트리클로로염화실란으로 구성되는 그룹으로부터 선택되는 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제25 항에 있어서, 상기 비정질 실리콘으로 이루어진 박막은 상기 반응 가스의 유량을 초과하지 않는 유량을 갖는 질소 가스를 더 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제22 항에 있어서, 570 내지 650℃의 온도에서 열처리를 수행하여 상기 비정질 실리콘을 단결정 실리콘으로 전환시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제22 항에 있어서, 상기 제1 단결정 구조물의 표면을 화학기계적 연마에 의해 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제22 항에 있어서, 상기 제1 단결정 구조물 상에 상기 제1 단결정 구조물의 표면을 부분적으로 노출시키는 개구부들을 갖는 제2 절연 구조물을 형성하는 단계;
    상기 개구부들에 의해 노출된 제1 단결정 구조물을 시드로 사용한 선택적 에피택시얼 성장을 수행하여 상기 제1 단결정 구조물로부터 상기 개구부들을 경유하는 에피택시얼막들을 성장시킬 때 서로 이웃하는 에피택시얼막들이 서로 접하지 않게 성장시키는 단계;
    상기 에피택시얼막들의 성장에 의해 상기 에피택시얼막들 사이에 노출된 상기 제2 절연 구조물 상에 비정질 실리콘으로 이루어진 박막을 형성하여 상기 에피 택시얼막들 사이를 연결시키는 단계; 및
    상기 비정질 실리콘을 단결정 실리콘으로 전환시켜 상기 박막을 연결 구조물로 형성함으로서 상기 제2 절연 구조물 상에 상기 에피택시얼막들과 상기 연결 구조물로 이루어지는 제2 단결정 구조물을 획득하는 단계를 포함하는 반도체 장치의 제조 방법.
  30. 제29 항에 있어서, 상기 제2 단결정 구조물 상에 상기 제2 절연 구조물과 동일한 제3 내지 제n(n은 4이상의 자연수) 구조물과 상기 제2 단결정 구조물과 동일한 제3 내지 제n(n은 4이상의 자연수) 단결정 구조물을 서로 반복하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040105300A 2004-12-14 2004-12-14 반도체 장치와 그 제조 방법 Expired - Fee Related KR100566675B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040105300A KR100566675B1 (ko) 2004-12-14 2004-12-14 반도체 장치와 그 제조 방법
US11/301,029 US7364990B2 (en) 2004-12-14 2005-12-13 Epitaxial crystal growth process in the manufacturing of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040105300A KR100566675B1 (ko) 2004-12-14 2004-12-14 반도체 장치와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100566675B1 true KR100566675B1 (ko) 2006-03-31

Family

ID=37180162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040105300A Expired - Fee Related KR100566675B1 (ko) 2004-12-14 2004-12-14 반도체 장치와 그 제조 방법

Country Status (2)

Country Link
US (1) US7364990B2 (ko)
KR (1) KR100566675B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100135885A (ko) * 2008-04-18 2010-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699917B1 (ko) * 2005-11-29 2007-03-28 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
FR2897982B1 (fr) * 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US8274097B2 (en) * 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9673045B2 (en) 2013-09-27 2017-06-06 Intel Corporation Integration of III-V devices on Si wafers
WO2017052610A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for bottom-up filling of three-dimensional semiconductor device topographies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831515A (ja) 1981-08-18 1983-02-24 Nec Corp 半導体薄膜の製造方法
JPS61121433A (ja) 1984-11-19 1986-06-09 Sharp Corp 半導体基板
JPH0233918A (ja) * 1988-07-22 1990-02-05 Matsushita Electron Corp 三次元素子製造方法
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727047A (en) * 1980-04-10 1988-02-23 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4522661A (en) * 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4507158A (en) * 1983-08-12 1985-03-26 Hewlett-Packard Co. Trench isolated transistors in semiconductor films
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
US4680614A (en) 1984-06-25 1987-07-14 Beyer Klaus D Planar void free isolation structure
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JP2611726B2 (ja) * 1993-10-07 1997-05-21 日本電気株式会社 半導体装置の製造方法
JP3414662B2 (ja) 1999-01-19 2003-06-09 株式会社半導体エネルギー研究所 Ｓｒａｍセル及びその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
KR100399352B1 (ko) 2001-04-07 2003-09-26 삼성전자주식회사 선택적 결정 성장을 이용한 반도체 장치 제조 방법
KR100418089B1 (ko) 2001-06-21 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 박막 트랜지스터 제조 방법
KR20040037416A (ko) 2002-10-28 2004-05-07 삼성전자주식회사 셀프 얼라인 콘택 형성 방법 및 이를 이용하여 패드전극을 포함하는 모오스 트랜지스터의 형성 방법.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831515A (ja) 1981-08-18 1983-02-24 Nec Corp 半導体薄膜の製造方法
JPS61121433A (ja) 1984-11-19 1986-06-09 Sharp Corp 半導体基板
JPH0233918A (ja) * 1988-07-22 1990-02-05 Matsushita Electron Corp 三次元素子製造方法
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100135885A (ko) * 2008-04-18 2010-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법

Also Published As

Publication number Publication date
US20070132022A1 (en) 2007-06-14
US7364990B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
US7449767B2 (en) Mixed orientation and mixed material semiconductor-on-insulator wafer
US8501594B2 (en) Methods for forming silicon germanium layers
US8785261B2 (en) Microelectronic transistor having an epitaxial graphene channel layer
CN100444323C (zh) 形成晶格调制半导体基片
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
KR20060039915A (ko) 완화된 실리콘 게르마늄 층의 에피택셜 성장
US20050118783A1 (en) Methods of fabricating semiconductor-on-insulator (SOI) substrates and semiconductor devices using sacrificial layers and void spaces, and SOI substrates and devices fabricated thereby
US7511381B2 (en) Thin film transistor and method of manufacturing the same
KR100566675B1 (ko) 반도체 장치와 그 제조 방법
US5320907A (en) Crystal article and method for forming same
US7749817B2 (en) Single-crystal layer on a dielectric layer
US8455883B2 (en) Stressed semiconductor device and method of manufacturing
KR20050118189A (ko) 스트레인드 실리콘을 이용한 공정에서의 얕은 트렌치 절연
KR100611108B1 (ko) 박막 형성 방법
US7534704B2 (en) Thin layer structure and method of forming the same
US7396733B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
CN1902748A (zh) 浅沟隔离方法及结构
KR100641068B1 (ko) 듀얼 다마신 채널 구조물과 그 제조 방법
JPH04181719A (ja) 結晶物品の形成方法
US7648886B2 (en) Shallow trench isolation process
KR20020028488A (ko) 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법
JP4510707B2 (ja) エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法
KR100611061B1 (ko) 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
KR20070037785A (ko) 스택형 반도체 장치의 채널 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 18

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20240328

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20240328