[go: up one dir, main page]

CN101138077A - 横向半导体装置的制造 - Google Patents

横向半导体装置的制造 Download PDF

Info

Publication number
CN101138077A
CN101138077A CNA2006800040820A CN200680004082A CN101138077A CN 101138077 A CN101138077 A CN 101138077A CN A2006800040820 A CNA2006800040820 A CN A2006800040820A CN 200680004082 A CN200680004082 A CN 200680004082A CN 101138077 A CN101138077 A CN 101138077A
Authority
CN
China
Prior art keywords
horizontal channel
semiconductor body
groove
material layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800040820A
Other languages
English (en)
Inventor
简·雄斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101138077A publication Critical patent/CN101138077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造横向半导体装置的方法，所述方法包括具有顶部和底部主表面(2a、2b)的半导体本体(2)，所述本体包括第一传导类型的漏极漂移区(6a)。所述方法包括步骤：在半导体本体中形成垂直的进入沟槽(20)，所述沟槽从所述半导体本体的顶部主表面(2a)延伸并具有底部和侧壁；形成在漏极漂移区(6a)内延伸的至少一个水平沟槽(16)，所述水平沟槽从成品装置中的垂直沟槽(20)的侧壁延伸；以及形成在至少一个水平沟槽内延伸的RESURF施感结构(22)。依此方式，形成垂直分离的横向RESURF施感结构，而不会遇到关于用于形成RESURF结构的公知技术的问题。

Description

横向半导体装置的制造
技术领域
本发明涉及制造横向半导体装置的方法，例如，绝缘栅极场效应功率晶体管(通常称为“MOSFET”)。本发明还涉及通过这种方法制造的半导体装置。
背景技术
横向半导体装置主要用于集成电路中，而不用于垂直装置，这是因为到横向装置的漏极区的连接可以直接在半导体本体的顶表面处进行。相反，在垂直装置中，漏极区典型地形成于结构的底部，并且必须提供从表面延伸到埋入漏极区的深度处的分离的周边接触区，从而可以大体上增加装置的总导通电阻并使装置的制造复杂。
简单的p-n结的击穿电压视p和n区的掺杂水平而定。已经开发出多种所谓的RESURF(“降低表面场(reduced surface field)”)施感结构(inducingstructure)，用于提高p-n结的击穿电压，而不降低p和n区的掺杂水平。例如，这些结构包括电介质RESURF、场极板(field plate)以及多RESURF(或“超结”)结构。
根据采用的RESURF施感结构的形式，装置可以被制造为可应用从50到1000V或更高的宽电压范围。然而，在使用电介质RESURF或多RESURF结构的横向装置中，只有装置宽度的一部分实际用于电流传导。平行于传导通道的电介质或补偿掺杂区的沟槽对传导不作出贡献。包括典型场极板结构的装置只具有单一传导通道，其中第一场极板设置在半导体本体的顶部上，而第二场极板设置在半导体本体的相对表面上。
US-A-6555873公开了包括多层延伸的漏极结构的高电压晶体管，所述漏极结构包括通过一个或多个电介质层与场极板构件分离的延伸漂移区。
US-A-2003/0102507说明了一种半导体装置，其中第一传导类型的延伸漏极区包括多个埋入层，各所述埋入层都通过埋入第二传导类型的杂质层形成。埋入层大体平行于基板表面延伸，并在深度方向在其之间具有间隔。
本发明设法提供一种制造横向半导体装置的改进方法，其中所述横向半导体装置包括在其漏极漂移区中的RESURF施感结构。
发明内容
本发明提供一种制造横向半导体装置的方法，其中所述横向半导体装置包括具有顶部和底部主表面的半导体本体，所述本体包括第一传导类型的漏极漂移区，其中所述方法包括步骤：
(a)在半导体本体中形成垂直的进入沟槽(access trench)，所述进入沟槽从所述半导体本体的顶部主表面延伸并具有底部和侧壁；
(b)形成在漏极漂移区内延伸的至少一个水平沟槽，所述至少一个水平沟槽从成品装置中的进入沟槽的侧壁延伸；以及
(c)形成在至少一个水平沟槽内延伸的RESURF施感结构。
所主张的方法有利于垂直分离的横向RESURF施感结构的形成，同时避免了与用于形成RESURF结构的公知技术有关的问题。
在此对“垂直”和“水平”方向的引用分别表示大体垂直于、以及大体平行于半导体本体的顶部和底部主表面延伸的方向。
根据本发明的方法制造的装置具有在彼此的顶部堆叠的多个传导通道，且在所述传导通道之间具有包含构成为产生RESURF效应的结构的水平沟槽。与只具有单个水平通道的等效装置相比，这导致用于规定击穿电压的导通电阻的大体减小。
在本发明方法的一个优选实施例中，在步骤(b)中形成多个垂直且水平分离的水平沟槽。这些沟槽可以为水平延伸的柱状或圆柱状形式。这可以通过增加适用于传导的漏极漂移区的横截面面积进一步导致装置的导通电阻减小。
根据本发明的一个实施方式，所述半导体本体可以由以下步骤形成：
-沉积半导体材料层；
-相对于半导体材料沉积可选择蚀刻的材料层；
-使蚀刻材料层的图案形成为大体对应于待形成的至少一个水平沟槽的形状；以及
-沉积进一步的半导体材料层，
其中在步骤(a)中形成的进入沟槽与可蚀刻材料层相交，而步骤(b)包括蚀刻掉可蚀刻材料。
这种方法可以只需要单个光刻用掩模，该掩模用于相对于本体的半导体材料形成可选择蚀刻的材料层的图案。
在进一步的实施例中，半导体本体通过以下步骤形成：
-沉积半导体材料层；
-在半导体材料层和相对于半导体材料可选择蚀刻的材料层之间交替沉积多个材料层，多个层的厚度大体对应于待形成的至少一个水平沟槽的垂直深度；
-使所述多个材料层的图案形成为大体对应于待形成的至少一个水平沟槽的形状；以及
-沉积进一步的半导体材料层，其中：
在步骤(a)中形成的进入沟槽与所述多个层相交，而步骤(b)包括蚀刻掉所述蚀刻材料，并在所述多个层内移除半导体材料。
在外延制作方法在相对于本体的半导体材料可选择蚀刻的材料层的深度上施加限制的情况下，该方法能够形成具有在垂直方向更大尺寸的水平沟槽。
在参照以上的前述两个可实施方式中，例如，半导体本体的半导体材料可以为硅，而相对于所述半导体材料可选择蚀刻的材料可以为硅锗。优选地，在硅锗中的锗原子的比例为15％或更大。特别地，已发现大约25％的锗含量在这种硅锗层上允许硅的高质量外延沉积、以及可靠地制作硅和硅锗的多个交替层。
在本发明的另一实施例中，形成至少一个水平沟槽的步骤包括：
-在半导体本体上的顶部主表面上形成具有大体与待形成的至少一个水平沟槽的形状相对应的窗口的掩膜；以及
-通过窗口将高能量植入剂引入到半导体本体中，以在待形成的至少一个水平沟槽的深度处形成半导体材料的非晶质层；
其中在步骤(a)中形成的进入沟槽与非晶质材料层相交，而步骤(b)还包括使用在为晶质和非晶质形式的半导体本体的半导体材料之间选择的蚀刻剂蚀刻掉非晶质材料。
如果以此方式形成的非晶质层在垂直方向过宽，则可以通过固相外延过程在其侧壁处通过重新形成晶体半导体材料变窄。
该技术可以用不同的植入能量重复几次，以获得所需数量的水平结构。此外，该方法可以包括在这些植入步骤之间的半导体材料层的外延沉积，和/或当所有这种植入都已经进行后，在成品装置中产生更深的水平结构。
优选地，例如，植入剂包括不导电杂质，例如，氩。只有单个额外的光刻用掩模可能需要产生这种结构。
形成至少一个水平沟槽的进一步优选方法包括步骤：
-形成延伸到待形成的至少一个水平沟槽的深度的至少一个垂直沟槽；以及
-在氢气氛中退火半导体本体，使得至少一个垂直沟槽的开口端封闭以留下孔洞。
例如，当待形成的RESURF施感结构包括场极板时，该方法可能特别适用于具有较大垂直尺寸的水平沟槽的形成。
在进一步的优选实施例中，方法还包括步骤：
(d)在半导体本体中形成垂直栅极沟槽，所述栅极沟槽从所述半导体本体与至少一个水平沟槽的相对端相邻的顶部主表面延伸到进入沟槽；
(e)在栅极沟槽的底部和侧壁上形成绝缘层；以及
(f)在栅极沟槽中沉积材料以形成栅极电极。
这种栅极结构可以用于通过减少由于装置中的传导路径的垂直部件造成的任何额外的电阻来减小装置的导通电阻。
附图说明
现在将通过实例并参照相应的简图说明本发明的实施例，其中：
图1是根据本发明的方法制造的横向半导体装置的横截面侧视图；
图2到图5是在根据本发明的第一实施例的横向半导体装置制造中的连续阶段的半导体本体的横截面侧视图；
图6到图8是在根据本发明的第二实施例的横向半导体装置制造中的连续阶段的半导体本体的横截面侧视图；
图9到图14是在根据本发明的第三实施例的横向半导体装置制造中的连续阶段的半导体本体的横截面侧视图；
图15到图19是在根据本发明的第四实施例的横向半导体装置制造中的连续阶段的半导体本体的横截面侧视图；
图20到图22是在显示电介质RESURF结构的不同结构的图1中沿标记A-A的线的横截面平面图；
图23和图24是在根据实施显示电介质RESURF施感结构的结构中的进一步变化的本发明的方法制造的装置的横截面侧视图；
图25和图26是根据实施包括电介质RESURF施感结构的本发明的方法制造的装置的半导体本体的横截面平面图；
图27是通过实施本发明的方法所制造的包括场极板的RESURF施感结构的装置的横截面侧视图；
图28和图29是在显示场极板的RESURF结构的不同结构的图1中沿标记A-A的线的横截面平面图；
图30是根据实施本发明的方法所制造的包括场极板RESURF施感结构的装置的半导体本体的横截面平面图；
图31是通过实施本发明所制造的包括多个RESURF施感结构的装置的横截面侧视图；
图32到图34是在显示多个RESURF结构的不同结构的图1中沿标记A-A的线的横截面平面图；
图35和图36是根据实施本发明的方法所制造的包括多个RESURF施感结构的装置的半导体本体的横截面平面图；以及
图37和图38是通过根据实施本发明的方法所制造的包括沟槽式栅极结构的装置的横截面侧视图；
具体实施方式
应该注意，图式只是简图而没有按比例绘制。这些图的部件的相关尺寸和比例已经在尺寸上放大和缩小，是为了在图中更清晰和方便地表达。在修改或不同的实施例中，相同的参考符号通常用于表示对应或相似的特征。
图1显示了通过根据本发明的一个实施例的方法制造的装置的横截面侧视图。具体地，显示了装置的有效区。该有效区可以通过各种公知的周边终端配置(未示出)环绕其周边粘接。
装置包括源极区4、以及与其横向间隔开的漏极区。漏极区由横靠更高程度掺杂质的漏极接触区6的漏极漂移区6a组成。这些区形成半导体本体2的一部分。源极和漏极区4和6a、6为第一传导类型(在此实例中为n-型)，并通过相对的第二传导类型(在此实例中为p-型)的通道容纳体区域8分开。
例如，由多晶硅形成的栅极10在半导体本体2的顶部主表面2a上形成，并通过绝缘材料层12与所述顶部主表面分离。栅极延伸到通道8延伸到顶部主表面2a的一部分上。
半导体本体2形成于厚层绝缘材料14上(例如，典型地用于绝缘硅片装置(silicon-on-insulator device)中)，绝缘材料14可以设置为将装置与其内形成集成电路的半导体基板隔离。还可以防止与下面的基板形成pn结和/或耗尽层延伸到基板中。RESURF效应通常基于精细的电荷平衡，而下面的半导体可以破坏RESURF效应。
将会理解，在此说明的结构还可以装设在标准的块状晶片(bulkwafer)上以形成分立部件。
漏极接触区6设置在沟槽20中，沟槽20从顶部主表面2a垂直向下延伸到底部主表面2b和绝缘层14。
多个水平的、垂直分离的沟槽从沟槽20的侧壁水平延伸进漏极漂移区6a。RESURF施感结构22设有这些水平沟槽中的每个沟槽。
p+区18为高掺杂p+区，且其目的在于在p型本体区8和源电极之间提供良好的接触。在最普通的操作模式中，该p+区与源极n+区4相互连接(因此处于0V电压)。
在装置的启动状态中将电压信号施加到栅极10的应用施感区域8中的传导通道26、和沿着虚线箭头24指示的路径的电荷载体流，其中所述路径在水平沟槽16之间平行通过漏极漂移区6a延伸到漏极接触区6。
RESURF施感结构22用于沿其长度横过漏极漂移区6a从漏极接触区6朝向栅极10产生一致的电势分布，从而增加装置的击穿电压。
将会理解，通过连接到较深电流路径的漏极漂移区6a的垂直链路的电阻将增加每个路径的电阻。为了解决该问题，该垂直链路的电阻可以通过形成其的漏极漂移区的区域的较高掺杂质减到最小，通过减少水平沟槽16的垂直尺寸和漏极漂移区的干涉部分、或通过改进栅极的结构(参见以下)将其长度减到最小。
现在将参照图2到图5说明用于制造在图1中显示的形式的装置的方法的一个实施例。首先，在硅和硅锗之间交替的层的叠列外延生长在厚绝缘层14上。每个硅锗层在其沉积之后形成图案，使得硅锗层在平面视图中的形状大体对应待形成的水平沟槽所需的形状。依此方式，硅锗的一系列水平延伸、垂直分离的区域30形成于半导体本体2内。根据包含的循环数(即，埋入的SiGe层的数量)以及其厚度，平面化处理，例如，化学机械抛光(CMP)，可以是适合的。例如，如果只使用一个埋入的SiGe层，则将可能不需要CMP。然而，如果使用多于三层的SiGe，则可能需要使半导体本体的顶部表面平坦化。
然后，将掩模材料层沉积到半导体本体的顶部主表面2a上，并接着形成图案以形成限定窗口32a的掩模32。例如，掩模材料可以为二氧化硅、氮化硅或两者的组合。由于通常更好的硅沟槽蚀刻过程的选择性朝向氧化物，所以优选在这种叠列的顶部上具有二氧化硅。
接着，进行蚀刻过程以形成垂直沟槽20，其中所述垂直沟槽的侧壁在其一端与水平硅锗区30的每个相交。然后，使用硅和硅锗之间选择的蚀刻剂进行进一步的蚀刻步骤(图4中的箭头“E”所表示)，以从区域30移除硅锗材料以形成水平延伸的沟槽16。该过程可以为湿式或干式蚀刻过程。
例如，对于干式蚀刻，已经发现在低压力(低于100 mTorr)和高功率(～800瓦)的CF4和O2化学物质的组合(例如，气流比CF4/O2＝5∶1)给出良好的蚀刻速度和选择性。对于湿式蚀刻，氨树胶、过氧化物和水的组合(NH4OH∶H2O2∶H2O＝1∶1∶5)在大约75℃的温度下具有给定的良好结果。
一旦已经形成在图5中显示的结构，就进行进一步的加工，以如下所述将RESURF施感结构组合在沟槽16中。成品装置的其余特征可以利用公知的加工技术形成，这因此将不在此进行说明。
考虑到当前的外延制作方法的限制，发明人认为，关于图2到图5的上述方法最适合用于相对较窄(在垂直方向)的水平沟槽的形成。已经发现，利用此方法，漂移通道和水平沟槽的厚度可以很好地控制下降到大约10nm或更小。因此，根据本发明，此方法可以很容易在多RESURF或电介质RESURF结构的形成中使用。
如果需要形成较宽的沟槽，则可以采用在图6到图8中所说明的可供选择的方法，其中所述形成可能为RESURF结构由绝缘的场极板组成的情况。依此方式，可以形成大约100nm或更厚的沟槽。
如图2所示，代替单层硅锗，交替的薄硅锗和硅层的叠列在每个水平沟槽的所需位置处生长(例如，20nm硅锗和10nm硅)。依此方式，若形成厚的硅锗层而可能另外产生的高应力将通过在硅锗层之间的薄硅层释放。
此外，较薄的硅锗层的使用允许层中采用更高锗含量，而不会产生晶体缺陷。这继而给出了更高的蚀刻选择性，从而可获得更高的蚀刻速度。
在图8中所示的蚀刻过程中，可以使用与以上关于图4的加工步骤提出的蚀刻剂相同的蚀刻剂。当硅和硅锗之间的蚀刻剂的选择不理想时，薄硅层可能与硅锗层同时被移除，以形成更深的沟槽16。这些层的任何其余部分都可以通过各向同性硅的湿式或干式蚀刻移除。
实施用于形成沟槽16的本发明的另一技术在图9到图14中说明。掩模材料层沉积在顶部主表面2a上，并形成图案以形成限定窗口40a的掩模40。窗口40a的形状大体对应于要在半导体本体2中形成的水平沟槽所需的形状。
杂质在相当高的能量(大约150 KeV或更高)下通过窗口40a以高剂量(例如，大约3e14原子/cm-2或更高)植入半导体本体2，以形成埋入的非晶质层44。例如，使用的植入剂可以为氩。如果如此形成的非晶质层在垂直方向过宽，则此尺寸可以通过固相外延过程(在大约500-600℃的低温)减小，以形成图10中所示的窄且适当限定的埋入非晶质层46。这些步骤可以使用如图11和图12所示的较高能量的植入剂重复进行，以形成进一步较深的非晶质层50等，以形成如图13所示的多个非晶质层。
然后，以与以上图3相似的方式，垂直沟槽20从与非晶质材料层相交的半导体本体2的顶部主表面2a蚀刻进半导体本体2。接着，如图14所示，使用单晶硅和非晶硅(例如，过氧化氨混合物(NH4OH-H2O2-H2，APM)或HF溶液)之间选择的蚀刻剂进行蚀刻操作。
图15到图19中说明了使用实施本发明的方法在半导体本体中形成不同深度的水平沟槽的另一过程。采用称为“硅表面迁移效应”的技术，所述技术在Tsumotu Sato等人发表在Jpn.J.Appl.Phys.VOL 39(2000)pp.5033-5038的标题为“Micro-structure transformation ofsilicon...”的论文中说明。该论文的全部内容都在此并入作为参考材料。掩模材料层形成于半导体本体的顶部主表面2a上，并形成图案以形成限定多个窗口50a的掩模。窗口50a均匀分布在形状大体对应于待形成的沟槽的区域上。然后，进行各向异性的蚀刻过程，以在每个窗口50a处形成沟槽52，该窗口延伸到将形成最低水平沟槽的深度处。
如图17所示，接着移除掩模50，并进行高温、低压的氢退火步骤，从而产生硅本体的形状，并因此在其中产生要转换的沟槽，留下水平延伸的空腔54。例如，1100℃的温度和10Torr的压力可以使用大约600s。
然后，如图18所示，图15到图17的步骤可以重复使用较浅的沟槽蚀刻，使得相似条件下的进一步的退火过程产生进一步较浅的水平延伸的空腔58。此步骤顺序可以重复几次以产生所需的空腔数。
在图15到图19所示的过程的修改例中，多个垂直间隔开的空腔可以通过蚀刻定位成更靠近在一起的沟槽的初始阵列在单一退火步骤中形成，如参照Sato文章的图8和图9说明。接下来的加工步骤与对以上讨论的其它实施例说明的步骤相似。
现在将说明在实施本发明的方法中使用的用于形成RESURF施感结构的技术。
电介质RESURF结构可以通过用电介质材料填充水平沟槽16形成图1中所示的结构。成品装置的击穿电压依赖于电介质层的厚度、漏极漂移区6a的深度、以及电介质材料的介电常数。
在一个方法中，沟槽通过沟槽的硅壁的干式或湿式氧化填充有二氧化硅。形成于垂直沟槽20中的氧化物可以在漏极接触区6形成之前通过各向异性蚀刻过程移除。
可供选择地，水平沟槽可以用高K材料填充。例如，适合的材料可以为无掺杂的非晶质硅、或HfO2。此RESURF技术公开在WO-A-2004/102670中(我们的参考号：PHGB030070)。该申请的内容在此并入本文作为参考材料。
如果高K材料不能抵抗高温，则该材料可以优选在高温“前端”加工期间一开始就用材料填充或覆盖沟槽20。然后，沟槽20可以重新打开并引入高K材料。优选地可以旋转高K材料。接着，可以进行低温“后端”加工而不影响高K材料。
填充有电介质的水平沟槽16的可能结构显示在图20到图22中。这些图说明了具有图1中所示结构的装置沿线A-A的横截面平面图。在图20中，填充有电介质的沟槽16为板状，而在图21和图22中，所述沟槽分别包括多个水平且垂直分离的柱状部60、62。
在图22中，柱状部62显示为延伸超过漏极漂移区6a，并进入在通道26之下的通道容纳区8。
图23和图24显示了通过进一步变更的横截面侧视图。在每种情况下，水平沟槽可以为板状或柱状形式，在每种情况下，p-型区18在顶部和底部主表面2a、2b之间垂直延伸。
在图23中，第一组垂直分离的沟槽70从区域18延伸，并在中途朝向漏极漂移区6a横过通道容纳区8，同时，第二组72从漏极接触区6横过漏极漂移区6a延伸大多数路径。相反，在图24中，第一组垂直分离的水平沟槽74从p-型区18延伸横过通道容纳区8，并进入漏极漂移区6a，而第二组76从漏极接触区6延伸并在中途朝向第一组74但与第一组74间隔开而横过漏极漂移区6a。在图23中的组70、72和图24中的组74、76之间的间距或中断是适合的，其中沟槽具有板状结构，以使电流能够从形成于漏极漂移区中的平行路径流向通道26。将会清楚的是，如果沟槽形成有柱状结构，则可以不需要这些中断。
图25和图26说明了用于上述组合填充有电介质的RESURF施感沟槽的形式的装置的有效区域的例示性平面布局。在图25中显示了“板状”沟槽结构，而在图26中显示了“柱状”结构。在此实施例中，柱状部从漏极接触区6径向向外朝向周边源极区4延伸。
图27显示了使用实施本发明的方法所制造的横向半导体装置的横截面侧视图，其中绝缘的场极板80设置在各水平沟槽16中。图28和图29显示了沿图27中标记的线B-B的横截面平面图。
例如，每个场极板都可以连接到源极电势。获得此目的的一种方式显示在图29中，其中连接部分84从场极板的一个边缘延伸，横过通道容纳区8和源极区4。在一些应用中，其中转换速度不是临界的，场极板也可以连接到栅极。
用于进入和蚀刻水平沟槽的进入沟槽网络20可以以使其容纳连接器84的方式进行构造。
每个场极板都可以具有板状或柱状结构。例如，每个柱状部都连接到诸如源极电势的偏压电势。
图30显示了说明这种装置的例示性布局的横截面平面图。
为了在包括水平沟槽16和进入沟槽20的半导体本体中制作绝缘场极板，可以采用以下过程。
使用湿式或干式氧化过程在沟槽的侧壁上形成氧化物。接下来通过多晶硅的沉积来填充水平沟槽，以形成场极板和连接部分84。可以优选在水平沟槽的源极侧形成进入沟槽，以帮助在源极区和场极板之间形成连接。
图31显示了包括通过水平延伸的多个RESURF结构的装置的横截面侧视图。水平沟槽16的侧壁掺杂有与漏极漂移区6a相反传导性的掺杂剂(在此实例中为p-型)。然后，水平沟槽用电介质92填充。区域90的尺寸和掺杂水平选择为使得当与漏极漂移区的相邻部分一起耗尽时，形成电压持续的空间电荷区。即，当耗尽时，在n和p型区中的每单位面积的空间电荷至少平衡到使由空间电荷造成的电场少于将出现雪崩击穿的临界电场强度的程度。
US-A-4754310(我们的参考号：PHB 32740)公开了具有可耗尽的多区(多个RESURF)半导体材料的半导体装置，所述半导体装置包括当耗尽时一起提供电压持续的空间电荷区的交替的p-型和n-型区。用于空间电荷区的这种材料的使用允许在具有规定击穿电压的装置中获得较低的导通电阻，且对于电压MOSFET装置特别有利。US-A-4754310的全部内容从而在此并入本文作为参考材料。
图32到图34显示了沿图31中标记的线C-C剖开的横截面图，以说明图31所示结构的不同实施例。在图32的实施例中，多RESURF施感结构具有“板状”结构，而在图33和图34中，所述多RESURF施感结构具有“柱状”结构。这些图的不同之处在于，在图33中，沟槽16只在中途延伸横过漏极漂移区6a，而在图34中，所述沟槽延伸通过漏极漂移区6a进入通道容纳区8。
图35和图36显示了说明关于图31到图34以上讨论的装置类型的可能布局的横截面平面图。在每种情况中，p-型连接部分94、96显示为延伸横过漏极漂移区6a，以使每个RESURF施感结构与p-型通道容纳区8连接并通过p+区18，实现接地电势。
当制作包括在连接到进入沟槽的漏极漂移区内的水平延伸的沟槽的半导体本体后，可以如下形成多RESURF施感结构。气相或等离子浸没掺杂质可以用于掺杂沟槽16的侧壁。然后，沟槽用电介质填充，或保持清空以在成品装置中留下孔洞，接着如上所讨论完成装置。
为了使由于在此所述的装置结构中形成电流路径的垂直分量造成的导通电阻的增加减至最小，栅极可以形成于从半导体本体2的顶部主表面垂直向下延伸的沟槽中。此结构的两个例示性实施例显示在图37和图38中。
在图37的实施例中，单一栅极100从顶部主表面2a向下延伸到低于通道容纳区8。
在图38中所说明的变更例中，栅极在其沟槽108的侧壁上延伸。沟槽108向下延伸到形成于绝缘层14上的进一步的源极区106。连接部分104在栅极电极102之间并与栅极电极102隔离从顶部主表面延伸到此源极区106，以将所述连接部分连接到装置的源极电极。
如果采用大量的漂移通道(比方说8个或更多个)，则图38中所示的栅极布置可能特别有益，使得用于来自最低通道的载体的垂直路径将与漂移区本身的长度接近相同。如图38所示，来自底部晶体管通道的载体将趋向于沿着通过较低的漂移通道的路径而行，而来自上部晶体管通道的载体将沿着通过上部漂移通道的路径而行。
很显然，许多变更和修改都可能在本发明的范围内。上述特定的实例为n-通道装置，其中源极和漏极区为n-型传导性，通道容纳区为p-型，而电子反型通道26通过栅极10、100或102在通道容纳区中受到感应。通过使用相反传导类型的掺杂剂，可以通过根据本发明的方法制造p-通道装置。在此情况下，源极和漏极区为p-型传导性，通道容纳区为n-型，而孔反型通道通过栅极在通道容纳区中受到感应。
通过阅读本公开内容，本领域的普通技术人员将清楚其它变更和修改。这种变更和修改可以包括在本领域已经公知且可以用于替换或除了在此已经说明的特征使用的等效形势和其它特征。
虽然权利要求已经在此申请中阐明了特征的特定组合，但应该理解，无论其是否涉及与在任何权利要求中主张相同的发明，无论其是否减轻如本发明所给予的任何或所有相同的技术问题，本发明的公开范围还包括任何新颖性特征、或在此公开的无论是明确或含蓄或其任何其概括的特征的任何新颖性组合。
在单独的实施例的上下文中说明的特征还可以在一个实施例中组合设置。相反，为简化起见，在一个实施例的上下文中说明的各种特征也可以单独设置或以任何适合的子组合进行设置。因此，申请人提出，在本申请或由此获得的任何进一步的申请的追诉期间，新的权利要求可以阐明这种特征和/或这种特征的组合。

Claims (15)

1.一种制造横向半导体装置的方法，所述方法包括具有顶部和底部主表面(2a、2b)的半导体本体(2)，所述本体包括第一传导类型的漏极漂移区(6a)，其中所述方法包括步骤：
(a)在所述半导体本体中形成垂直的进入沟槽(20)，所述进入沟槽从所述半导体本体的顶部主表面(2a)延伸并具有底部和侧壁；
(b)形成在漏极漂移区(6a)内延伸的至少一个水平沟槽(16)，所述至少一个水平沟槽从成品装置中的垂直沟槽(20)的侧壁延伸；以及
(c)形成在所述至少一个水平沟槽内延伸的RESURF施感结构(22)。
2.根据权利要求1所述的方法，其中步骤(b)包括形成多个垂直分离的水平沟槽(16)。
3.根据权利要求2所述的方法，其中步骤(b)包括形成多个垂直且水平分离的水平沟槽(16)。
4.根据前述权利要求中任一项所述的方法，其中所述半导体本体可以由以下步骤形成：
-沉积半导体材料层；
-相对于所述半导体材料沉积可选择蚀刻的材料层(30)；
-使所述可蚀刻材料层的图案形成为大体对应于待形成的至少一个
水平沟槽(16)的形状；以及
-沉积进一步的半导体材料层，其中在步骤(a)中形成的进入沟槽(20)与可蚀刻材料层(30)相交，而步骤(b)包括蚀刻掉所述可蚀刻材料。
5.根据权利要求1到3中任一项所述的方法，其中所述半导体本体可以由以下步骤形成：
-沉积半导体材料层；
-在所述半导体材料层和相对于所述半导体材料可选择蚀刻的材料层之间交替沉积多个材料层(34)，所述多个层的厚度大体对应于待形成的至少一个水平沟槽(16)的垂直深度；
-使所述多个材料层的图案形成为大体对应于待形成的至少一个水平沟槽(16)的形状；以及
-沉积进一步的半导体材料层，
其中在步骤(a)中形成的进入沟槽(20)与所述多个层(34)相交，而步骤(b)包括蚀刻掉所述可蚀刻材料，并在所述多个层内移除所述半导体材料。
6.根据权利要求4或5所述的方法，其中所述半导体材料为硅，而所述相对于所述半导体材料可选择蚀刻的材料为硅锗。
7.根据权利要求6所述的方法，其中在硅锗中的锗原子的比例为15％或更大。
8.根据权利要求1到3中任一项所述的方法，其中步骤(b)包括：
-在半导体本体(2)的顶部主表面(2a)上形成具有大体对应于待形成的至少一个水平沟槽(16)的形状的窗(40a)的掩模(40)；以及
-通过所述窗口将高能量植入剂(42)引入到所述半导体本体中，以在所述待形成的至少一个水平沟槽的深度处形成半导体材料的非晶质层(44)，
其中在步骤(a)中形成的进入沟槽(20)与非晶质材料层(44)相交，而步骤(b)还包括使用在为晶质和非晶质形式的所述半导体本体的半导体材料之间选择的蚀刻剂蚀刻掉所述非晶质材料。
9.根据权利要求1到3中任一项所述的方法，其中步骤(b)包括步骤：
-形成延伸到待形成的至少一个水平沟槽(16)的深度处的至少一个垂直沟槽(52)；以及
-在氢气氛中退火半导体本体(2)，使得所述至少一个垂直沟槽的开口端封闭以留下孔洞(54)。
10.根据前述权利要求中任一项所述的方法，其中步骤(c)包括用电介质材料(60)充分地填充至少一个水平沟槽(16)。
11.根据权利要求10所述的方法，其中步骤(c)包括氧化至少一个水平沟槽(16)的壁。
12.根据权利要求1到9中任一项所述的方法，其中步骤(c)包括在至少一个水平沟槽(16)的壁上形成绝缘材料层(82)；并在所述至少一个沟槽中沉积材料以形成场极板(80)。
13.根据权利要求1到9中任一项所述的方法，其中步骤(c)包括将所述第二传导型的掺杂剂引入至少一个沟槽(16)以使其侧壁掺有杂质。
14.根据前述权利要求中任一项所述的方法，包括步骤：
(d)在半导体本体(2)中形成垂直栅极沟槽(108)，所述栅极沟槽从所述半导体本体与至少一个水平沟槽(16)的相对端相邻的顶部主表面(2a)延伸到进入沟槽(20)；
(e)在栅极沟槽的底部和侧壁上形成绝缘层；以及
(f)在栅极沟槽中沉积材料以形成栅极电极(100、102)。
15.一种通过前述权利要求中任一项所述的方法制造的横向半导体装置。
CNA2006800040820A 2005-02-07 2006-02-06 横向半导体装置的制造 Pending CN101138077A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05100846.4 2005-02-07
EP05100846 2005-02-07

Publications (1)

Publication Number Publication Date
CN101138077A true CN101138077A (zh) 2008-03-05

Family

ID=36569986

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800040820A Pending CN101138077A (zh) 2005-02-07 2006-02-06 横向半导体装置的制造

Country Status (4)

Country Link
US (1) US20080261358A1 (zh)
JP (1) JP2008530776A (zh)
CN (1) CN101138077A (zh)
WO (1) WO2006082568A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855222A (zh) * 2012-12-03 2014-06-11 英飞凌科技股份有限公司 半导体器件和制造半导体器件的方法
CN106158933A (zh) * 2015-04-09 2016-11-23 中国科学院上海微系统与信息技术研究所 SiC-LDMOS功率表器件及其制备方法
CN110729307A (zh) * 2018-07-17 2020-01-24 三菱电机株式会社 SiC-SOI器件及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
EP2140495B1 (en) * 2007-03-19 2017-11-08 Nxp B.V. Extended drain transistor with recessed gate and method of producing the same
US20110084356A1 (en) * 2008-06-02 2011-04-14 Nxp B.V. Local buried layer forming method and semiconductor device having such a layer
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
JP5683163B2 (ja) * 2010-07-29 2015-03-11 ルネサスエレクトロニクス株式会社 半導体装置
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
CN102169903B (zh) * 2011-03-22 2013-05-01 成都芯源系统有限公司 Ldmos器件
KR20130040383A (ko) * 2011-10-14 2013-04-24 주식회사 동부하이텍 고전압 트랜지스터 및 그의 제조방법
KR102068842B1 (ko) * 2013-04-16 2020-02-12 매그나칩 반도체 유한회사 반도체 전력소자
US9431490B2 (en) * 2013-08-09 2016-08-30 Infineon Technologies Austria Ag Power semiconductor device and method
US9520492B2 (en) * 2015-02-18 2016-12-13 Macronix International Co., Ltd. Semiconductor device having buried layer
DE102015105679B4 (de) 2015-04-14 2017-11-30 Infineon Technologies Ag Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
CN105870189B (zh) * 2016-04-21 2019-07-19 西安电子科技大学 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管
US10103241B2 (en) 2017-03-07 2018-10-16 Nxp Usa, Inc. Multigate transistor
KR102737508B1 (ko) * 2019-06-03 2024-12-05 삼성전자주식회사 반도체 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
EP1408554B1 (de) * 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
US20020125530A1 (en) * 2001-03-07 2002-09-12 Semiconductor Components Industries, Llc. High voltage metal oxide device with multiple p-regions
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6774434B2 (en) * 2001-11-16 2004-08-10 Koninklijke Philips Electronics N.V. Field effect device having a drift region and field shaping region used as capacitor dielectric
JP3546037B2 (ja) * 2001-12-03 2004-07-21 松下電器産業株式会社 半導体装置の製造方法
US6613622B1 (en) * 2002-07-15 2003-09-02 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
JP4000087B2 (ja) * 2003-05-07 2007-10-31 株式会社東芝 半導体装置およびその製造方法
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
KR20060083218A (ko) * 2003-10-10 2006-07-20 토쿄고교 다이가꾸 반도체 기판, 반도체 장치 및 반도체 기판의 제작방법
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855222A (zh) * 2012-12-03 2014-06-11 英飞凌科技股份有限公司 半导体器件和制造半导体器件的方法
CN103855222B (zh) * 2012-12-03 2017-07-11 英飞凌科技股份有限公司 半导体器件和制造半导体器件的方法
CN106158933A (zh) * 2015-04-09 2016-11-23 中国科学院上海微系统与信息技术研究所 SiC-LDMOS功率表器件及其制备方法
CN106158933B (zh) * 2015-04-09 2018-12-04 中国科学院上海微系统与信息技术研究所 SiC-LDMOS功率器件及其制备方法
CN110729307A (zh) * 2018-07-17 2020-01-24 三菱电机株式会社 SiC-SOI器件及其制造方法
CN110729307B (zh) * 2018-07-17 2023-08-29 三菱电机株式会社 SiC－SOI器件及其制造方法

Also Published As

Publication number Publication date
WO2006082568A2 (en) 2006-08-10
US20080261358A1 (en) 2008-10-23
WO2006082568A3 (en) 2007-04-05
JP2008530776A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
CN101138077A (zh) 横向半导体装置的制造
US9793373B2 (en) Field effect transistor structure with abrupt source/drain junctions
US6967140B2 (en) Quantum wire gate device and method of making same
KR100905210B1 (ko) Ｃｍｏｓ 수직 대체 게이트(ｖｒｇ) 트랜지스터
TWI536462B (zh) 具有突出源極和汲極區之積體電路及形成積體電路之方法
US9818616B1 (en) Controlling threshold voltage in nanosheet transistors
US5545586A (en) Method of making a transistor having easily controllable impurity profile
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
TW569451B (en) Process for fabricating a vertical bipolar junction transistor, process for fabricating an integrated circuit structure, and integrated circuit structure
TWI515905B (zh) 半導體裝置及其形成方法以及鰭式場效二極體
TW580771B (en) Strained fin FETs structure and method
JP5936616B2 (ja) ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ
US10103252B2 (en) Vertical junction FinFET device and method for manufacture
US10002921B2 (en) Nanowire semiconductor device including lateral-etch barrier region
US6174754B1 (en) Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US10943837B2 (en) Device having overlapping semiconductor fins oriented in different directions
US10615177B2 (en) Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method
CN102668093A (zh) 用于鳍式fet和三栅极器件的环绕式接触
KR20010080432A (ko) 계단식 소스/드레인 접합을 갖는 전계 효과 트랜지스터 구조
CN105990336B (zh) 半导体器件结构及其形成方法
US20090152670A1 (en) Semiconductor device and method of fabricating the same
JP2000349289A (ja) 半導体装置およびその製造方法
US10170617B2 (en) Vertical transport field effect transistors
JPH06177377A (ja) 絶縁ゲート電界効果トランジスタ
US6417050B1 (en) Semiconductor component and method of manufacture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080305