[go: up one dir, main page]

JP2008530776A - 横型半導体デバイスおよびその製造方法 - Google Patents

横型半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2008530776A
JP2008530776A JP2007553772A JP2007553772A JP2008530776A JP 2008530776 A JP2008530776 A JP 2008530776A JP 2007553772 A JP2007553772 A JP 2007553772A JP 2007553772 A JP2007553772 A JP 2007553772A JP 2008530776 A JP2008530776 A JP 2008530776A
Authority
JP
Japan
Prior art keywords
groove
semiconductor
semiconductor device
horizontal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007553772A
Other languages
English (en)
Inventor
ソンスキー ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2008530776A publication Critical patent/JP2008530776A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、主頂面２ａおよび主底面２ｂを有し、第一導電型のドレインドリフト領域６ａを含む半導体本体２を具える横型半導体デバイスの製造方法に関するものである。本方法は、半導体本体２内に、主頂面２ａから延在し、底部および側壁部を有する１本の第一垂直溝２０を形成する第一の工程と、完成したデバイスにおいて前記第一垂直溝２０の側壁部から延在する前記ドレインドリフト領域６ａ内に延在する、少なくとも１本の水平溝１６を形成する第二の工程と、前記少なくとも１本の水平溝１６内に延在するＲＥＳＵＲＦ誘導構造２２を形成する第三の工程とを含む。この方法では、垂直に分離された横型ＲＥＳＵＲＦ誘導構造が、ＲＥＳＵＲＦ構造の形成に関して知られた技術に関連する問題に直面することなく形成される。

Description

本発明は、横型半導体デバイス、例えば絶縁ゲート電界効果電力トランジスタ（、通常は「ＭＯＳＦＥＴ」と呼ばれる。）の製造方法に関するものである。本発明はまた、このような方法によって製造される横型半導体デバイスに関するものである。
横型半導体デバイスは、横型デバイスのドレイン領域への接続を、半導体本体の頂面に直接行なうことができるので、縦型デバイスよりもむしろ、集積回路に主に使用される。対照的に、縦型デバイスでは、前記ドレイン領域が、典型的には構造物の底部に形成され、表面から埋込みドレイン領域の深さまで延在する分離された周縁コンタクト領域が設けられなければならず、これは、前記デバイスのトータルのオン抵抗を実質的に増加させ、かつその製造を複雑にする。
単純なｐ−ｎ接合の絶縁破壊電圧は、ｐ領域およびｎ領域のドーピングレベルに依存する。前記ｐ領域およびｎ領域のドーピングレベルを減少させることなく、ｐ−ｎ接合の絶縁破壊電圧を高めるのに役立つ、多数のいわゆるＲＥＳＵＲＦ（reduced surface field）誘導構造が開発されてきた。これらの構造物は、例えば、誘電ＲＥＳＵＲＦ、フィールド板および複数ＲＥＳＵＲＦ配置（すなわち、超接合(super junction)）を具える。
使用されるＲＥＳＵＲＦ誘導構造の形態に応じて、５０Ｖから１０００Ｖ以上の広い電圧範囲にわたって適用することができるデバイスを製造することができる。しかしなから、誘電ＲＥＳＵＲＦ構造または複数ＲＥＳＵＲＦ構造を用いる横型デバイスでは、前記デバイス幅の部分のみが、実際に電流伝導に用いられる。導電チャネルに平行に延びる、誘電体領域または補償的にドープされた領域の溝は、前記導電には寄与しない。典型的なフィールド板構造を含むデバイスは、前記半導体本体の頂面上に設けられる第一フィールド板、および前記半導体本体の反対側の面の上方に設けられる第二フィールド板とともに、単一導電チャネルを有するのみであろう。
特許文献１は、一以上の誘電層によってフィールド板部材から分離された拡張ドリフト領域を有する多層拡張ドレイン構造を含む高電圧トランジスタを開示する。
米国特許第６５５５８７３号公報
特許文献２は、第一導電型の拡張ドレイン領域が複数の埋込み層を含み、これら埋込み層の各々が、第二導電型の不純物層を埋め込むことによって形成される、半導体デバイスを開示する。前記埋込み層は、それらの深さ方向の間に間隔をおいて、基板表面と実質上平行に延在する。
米国特許出願公開第２００３／０１０２５０７号公報
本発明は、ドレインドリフト領域内にＲＥＳＵＲＦ誘導構造を含む横型半導体デバイスの改良された製造方法を提供することを目的とする。
本発明は、主頂面および主底面を有し、第一の導電型のドレインドリフト領域を含む半導体本体を具える横型半導体デバイスの製造方法であって、該方法は、前記半導体本体内に、その主頂面から延在し、一の底部および両側壁部を有する、１本の第一垂直溝を形成する第一の工程と、前記ドレインドリフト領域内に延在し、完成したデバイス内で、前記第一垂直溝の一の側壁部から延びる、少なくとも１本の水平溝を形成する第二の工程と、前記少なくとも１本の水平溝内に延在するＲＥＳＵＲＦ誘導構造を形成する第三の工程とを含む横型半導体デバイスの製造方法を提供する。
この方法は、ＲＥＳＵＲＦ構造の形成に対して知られた技術に関連した問題を回避すると同時に、垂直に分離された横型ＲＥＳＵＲＦ誘導構造の形成を容易にする。
ここでいう、「垂直な」方向は、前記半導体本体の主頂面および主底面に対して実質的に直交して延びる方向を意味し、また、「水平な」方向は、前記半導体本体の主頂面および主底面に対して実質的に平行に延びる方向を意味する。
本発明の方法に従って製造されるデバイスは、複数導電チャネルを有し、これら複数導電チャネルは、それらの間の水平溝と共に、互いの頂面上に積層され、ＲＥＳＵＲＦ効果を作り出すように配置された構造を含む。これは、単一水平チャネルのみを有する均等なデバイスと比較して、所定の絶縁破壊電圧に対するオン抵抗のかなりの減少をもたらす。
本発明の方法の好ましい実施形態では、垂直および水平に分離された複数本の水平溝が第二の工程において形成される。これらの水平溝は、水平に延在する複数のピラーまたはコラムの形であることができる。これは、伝導に利用可能な前記ドレインドリフト領域の断面領域を増加させることによって、デバイスのオン抵抗の更なる減少を生じさせることができる。
本発明の一の実施形態によると、前記半導体本体は、半導体材料からなる一の層を堆積し、前記半導体材料に対し選択的にエッチング可能な材料からなる一の層を堆積し、前記エッチング可能な材料からなる層を、前記形成されるべき少なくとも１本の水平溝の形状に実質上一致するようパターニングし、そして、半導体材料からなるさらなる一の層を堆積することにより形成され、前記第一の工程で形成される前記第一垂直溝は、エッチング可能な材料からなる層と交わり、前記第二の工程は、前記エッチング可能な材料をエッチングにより除くことを有する。
このようなアプローチは、前記半導体本体の半導体材料に対し選択的にエッチング可能な材料からなる層をパターニングするために用いられる、単一フォトリソグラフィックマスクを必要とするのみであるかもしれない。
さらなる実施形態では、前記半導体本体は、半導体材料からなる一の層を堆積し、半導体材料からなる層と、前記半導体材料に対し選択的にエッチング可能な材料からなる層とを交互に積層した材料からなる複数層であって、形成されるべき前記少なくとも１本の水平溝の垂直深さに実質上相当するような厚さをもつ複数層を堆積し、前記複数層を、形成されるべき前記少なくとも１本の水平溝の形状に実質上相当するようにパターニングし、そして、半導体材料からなるさらなる一の層を堆積することにより形成され、前記第一の工程で形成される前記第一垂直溝は、前記複数層と交わり、前記第二の工程は、前記複数層内にて、前記エッチング可能な材料からなる層をエッチングにより除き、そして、前記半導体材料からなる層を除去することを有する。
エピタキシャル製造方法が、前記半導体本体の半導体材料に対し選択的にエッチング可能な材料の層の深さに制限を課す場合、このアプローチは、垂直方向に比較的大きな寸法をもつ水平溝の形成を可能にする。
上述した二つの実施形態では、例えば、前記半導体本体の半導体材料が、シリコンであることができ、シリコンに対し選択的にエッチング可能な材料が、シリコンゲルマニウムであることができる。前記シリコンゲルマニウム中に占めるゲルマニウム原子比は、１５％以上であるのが好ましい。特に、約２５％のゲルマニウム含有量によって、シリコンおよびシリコンゲルマニウムを交互に積層した複数の層の製造の信頼性が高いばかりではなく、このようなシリコンゲルマニウム層上に、シリコンの高品質エピタキシャル堆積を可能にすることを見出した。
本発明の他の実施形態では、前記第二の工程は、前記半導体本体の主頂面の上方に、形成されるべき前記少なくとも１本の水平溝の形状に実質上相当する窓を有するマスクを形成し、そして、形成されるべき前記少なくとも１本の水平溝の深さで、半導体材料からなる一の非晶質層を形成するために、前記窓を介して、高エネルギー注入を前記半導体本体に導入することを有し、前記第一の工程で形成される前記第一垂直溝は、前記非晶質材料からなる層と交わり、前記第二の工程は、前記半導体本体の半導体材料の、結晶質の形態と非晶質の形態との間で選択的なエッチング液を用いて、前記非晶質材料をエッチングで除くことをさらに有する。
この方法において形成される非晶質層の幅が垂直方向に広すぎる場合、この非晶質層は、固相エピタキシャルプロセスによって、その側壁部で、結晶質半導体材料の再構成により狭めることができる。
この技術は、所望数の水平構造を達成するために、異なる注入エネルギーを用いて数回繰り返すことができる。さらにまた、このアプローチは、これら注入工程の間に半導体材料の層のエピタキシャル堆積を含むことができ、および／または、要するに、完成したデバイスのより深い水平構造を作り出すために、このような注入は行なわれてきた。
前記注入物は、例えばアルゴンのような電気的に不活性な不純物を具えるのが好ましい。単一の追加的なフォトリソグラフィマスクのみが、このような構造を作り出すのに必要とされるかもしれない。
少なくとも１本の水平溝を形成するより好適な方法は、形成されるべき少なくとも１本の水平溝の深さまで延びる、少なくとも１本の第二垂直溝を形成し、そして、一のボイドを残すため、前記少なくとも１本の第二垂直溝の開口端が閉ざされるように、水素雰囲気中で前記半導体本体をアニーリングすることを有する。
このアプローチは、例えば、形成されるべきＲＥＳＵＲＦ誘導構造が、フィールド板を含む場合に、より大きな垂直寸法を有する水平溝の形成にとって特に好ましいかもしれない。
さらなる好ましい実施形態では、前記方法は、前記半導体本体内に、その主頂面から、前記少なくとも１本の水平溝の、前記第一垂直溝とは反対の端に隣接して延びる垂直ゲート溝を形成する第四の工程と、前記垂直ゲート溝の底部および側壁部にわたって一の絶縁層を形成する第五の工程と、ゲート電極を形成するために、前記垂直ゲート溝内に材料を堆積する第六の工程とを含む。
このようなゲート構造は、前記デバイスの伝導経路の垂直成分によって生じる、いずれかの付加的な抵抗を減少させることによって、デバイスのオン抵抗を減少させる働きをすることができる。
ここで、本発明の実施形態は、例示によって、また、概略的な図面を参照して説明されるであろう。
図面は、線図的なものであり、縮尺どおりに描かれたものではないということに留意すべきである。これら図面の部分の相対的な寸法および比率は、図面における明瞭および便宜のため、拡大または縮小して示されている。同じ参照符号は、修正された実施形態および異なる実施形態において、対応する特徴または同じ特徴に言及するために一般に用いられる。
本発明の実施形態に従う方法によって製造されるデバイスの断面側面図は、図１に示される。特に、前記デバイスの能動領域が示されている。この能動領域は、種々の知られた（図示しない）周辺のターミナルスキーム（peripheral termination schemes）により、その周縁のまわりで区画されることができる。
前記デバイスは、ソース領域４と、このソース領域４から横方向に間隔を置いて配置されるドレイン領域とを含む。前記ドレイン領域は、極めて高濃度でドープされたドレインコンタクト領域６といっしょにドレインドリフト領域６ａで構成される。これらの領域は、半導体本体２の一部を形成する。前記ソース領域４ならびにドレイン領域６ａおよび６は、第一の導電型（この例ではｎ型）からなり、かつ、対向する第二の導電型（すなわち、この例ではｐ型）からなるチャネル収容本体領域８によって分離される。
例えばポリシリコンから形成されるゲート１０は、前記半導体本体２の主頂面２ａの上方に形成され、かつ、絶縁材料からなる絶縁層１２によって、前記主頂面２ａから分離される。前記ゲートは、前記主頂面２ａまで延びる、チャネル収容本体領域８の部分にわたって延在する。
半導体本体２は、（例えば、典型的に、シリコン・オン・インシュレータ（ＳＯＩ）デバイスで用いられているような）絶縁材料からなる厚い絶縁層である絶縁厚肉層（ＢＯＸ）１４上に形成され、この絶縁厚肉層１４は、集積回路が形成される半導体基板から、前記デバイスを絶縁するために設けることができる。前記半導体本体２は、下側基板とのｐｎ接合の形成および／または前記基板中への空乏層の拡張もまた防止することができる。ＲＥＳＵＲＦ効果は、一般に、綿密な荷電平衡に基づくものであり、前記下側基板は、前記ＲＥＳＵＲＦ効果を妨害するかもしれない。
当然ながら、ここで説明される構造は、個別の構成要素を形成するために、標準バルクウェーハ上に構築されることができることは評価されるであろう。
ドレインコンタクト領域６は、前記主頂面２ａから前記主底面２ｂにまで垂直に下がって延在する第一垂直溝２０内であって、かつ前記絶縁厚肉層１４上に設けられる。
垂直に分離された複数の水平溝は、前記第一垂直溝２０の側壁部から、前記ドレインドリフト領域６ａへ水平に延在する。ＲＥＳＵＲＦ誘導構造２２は、これら水平溝の各々の内部に設けられる。
ｐ＋領域１８は、高度にドープされたｐ＋領域であり、その目的は、ｐ型本体領域８とソース電極との間の良好なコンタクトを提供することである。最も一般的な操作モードでは、このｐ＋領域は、前記ソースｎ＋領域４に相互接続され（、したがって、０Ｖの電圧であ）る。
このデバイスのオン状態における前記ゲート１０への電圧信号の適用は、前記領域８の導電チャネル２６と、前記ドレイン領域６ａを通り、前記ドレインコンタクト領域６へ、前記複数の水平溝１６間で平行に延在する、破線矢印２４によって示される複数の経路に沿った電荷キャリア流とを誘導する。
前記ＲＥＳＵＲＦ誘導構造２２は、ドレインコンタクト領域６から前記ゲート１０へ向って、前記ドレインドリフト領域６ａを横切る、前記構造２２の長さに沿った均一な電位分布を生み出すのに役立ち、その結果、前記デバイスの絶縁破壊電圧を増加させる。
より深い電流経路に接続する、ドレインドリフト領域６ａを通る垂直リンクの抵抗が、各経路の抵抗を増加させるであろうことは評価されるであろう。この問題を解決するために、この垂直リンクの抵抗は、これらが形成される前記ドレインドリフト領域の比較的高濃度ドープ領域によって最小化されることができ、前記水平溝１６の垂直寸法および前記ドレインドリフト領域の介在部分を減少させることによって、または、前記ゲートの構造を修正することによって、その長さを最小化する（以下参照）。
ここで、図１に示される形態のデバイスを製造する方法の一実施形態を、図２〜５を参照して説明する。最初に、シリコン層とシリコンゲルマニウム層とを交互に積層した複数層の積層体を、厚い絶縁層１４の上方にエピタキシャル成長させる。シリコンゲルマニウムの各層は、その堆積後にパターニングされ、その結果、その形状は、平面図にて、形成されるべき前記水平溝のための所望の形状と実質的に対応する。この方法では、水平に延在し、垂直に分離されたシリコンゲルマニウムからなる複数の一連の領域３０は、半導体本体２の内部に形成される。必要とされるサイクル数（、すなわち、埋込みＳｉＧｅ層の数）およびそれらの厚さに依存して、化学機械的研磨（ＣＭＰ）のような平坦化プロセスを使用することができる。例えば、一の埋込みＳｉＧｅ層のみが用いられる場合、ＣＭＰはおそらく必要とされないであろう。しかしなから、三層を超えるＳｉＧｅ層が用いられる場合、前記半導体本体の頂面の平坦化を確実に必要とするであろう。
その後、マスキング材料からなる層が、前記半導体本体の主頂面２ａの上方に堆積され、その後、マスク（ｈａｒｄ ｍａｓｋ）３２を形成するためパターニングされ、窓３２ａを画定する。前記マスキング材料は、例えば二酸化ケイ素、窒化ケイ素またはこれら双方の組合せであることができる。シリコン溝エッチングプロセスの、酸化物へ向かう、一般により良い選択性に起因して、このような積層体の上に二酸化ケイ素を有することは好ましい。
その後、第一垂直溝２０を形成するためにエッチング処理が行われ、前記第一垂直溝２０の側壁部は、前記水平シリコンゲルマニウム領域３０の各々と、これらの一端で交わる。その後、（図４の矢印「Ｅ」によって示される、）さらなるエッチング工程は、シリコンとシリコンゲルマニウムとの間で選択的なエッチング液を用いて行なわれ、水平に延在する水平溝１６を形成するために、前記領域３０から前記シリコンゲルマニウム材料を除去する。これは、ウエットエッチング処理またはドライエッチング処理であることができる。
例えば、ドライエッチングとしては、低圧（１００ｍＴｏｒｒ未満）かつ高電力（〜８００Ｗ）で、ＣＦ４成分とＯ２成分との組合せ（例えばガス流量比ＣＦ４：Ｏ２＝５：１）は、良好なエッチング速度と選択性を与えるということを見出した。ウエットエッチングとしては、約７５℃の温度で、アンモニア、過酸化物および水の組合せ（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１:１:５）が良好な結果をもたらした。
図５に示される構造がいったん形成されると、さらなる処理が、以下に説明するように、前記水平溝１６の中にＲＥＳＵＲＦ誘導構造を組み込むために行なわれる。完成したデバイスの残りの特徴は、知られた処理技術を用いて形成されることができ、したがって、ここでは説明されないであろう。
現在のエピタキシャル製造方法の制約を考慮して、本発明者は、図２〜５に関連して上記で説明されたアプローチが、比較的（垂直方向に）狭い水平溝の形成には最適であると考える。このアプローチを用いて、前記ドリフトチャネルおよび前記水平溝の厚さが、約１０ｎｍ以下にまで寸法を減じて良く制御されることができることが見出された。したがって、このアプローチは、本発明に従う複数のＲＥＳＵＲＦまたは誘電ＲＥＳＵＲＦ構造の形成に容易に使用されることができる。
前記ＲＥＳＵＲＦ構造が絶縁フィールド板から成るところのケースである可能性がある、より広幅の溝の形成が必要とされる場合には、図６〜図８で示される代案のアプローチが使用されることができる。この方法では、約１００ｎｍ以上の溝幅をもつ溝を形成することができる。
シリコンゲルマニウムの単一層の代わりに、図２に示すように、薄いシリコンゲルマニウム層と薄いシリコン層（例えば、シリコンゲルマニウム層：２０ｎｍおよびシリコン層：１０ｎｍ）とを交互に堆積させた積層体が、各水平溝の所望の位置で成長する。この方法では、厚いシリコンゲルマニウム層が形成されると、さもなければ、生じる可能性がある高応力は、前記シリコンゲルマニウム層間の薄いシリコン層を通じて解放される。
更にまた、より薄いシリコンゲルマニウム層の使用によって、結晶欠陥を進展させることなく、より高ゲルマニウム含有量を前記層内に導入することができる。これは、言い換えれば、より高いエッチング選択性を与え、より高いエッチング速度の達成を可能にする。
図８に示されるエッチングプロセスでは、図４のプロセス工程に関連して、上記で提案したように、同じエッチング液を用いることができる。シリコンとシリコンゲルマニウムとの間のエッチング液の選択性が完全ではないので、より深い水平溝１６を形成するために、前記薄いシリコン層は、前記シリコンゲルマニウム層と同時に除去される可能性がある。これら層の残りのいずれも、等方性シリコンのウエットエッチングまたはドライエッチングによって除去することができる。
溝１６の形成のための本発明を具体化する別の技術は、図９〜図１４に示される。マスキング材料からなる層は、前記半導体本体の主頂面２ａの上方に堆積され、そして、窓４０ａを画定するマスク４０を形成するためにパターニングされる。この窓４０ａの形状は、前記半導体本体２内に形成される前記水平溝に要求される形状に実質的に対応する。
不純物は、埋込み非晶質層４４を形成するために、かなり高いエネルギー（約１５０ＫｅＶ以上）で、高ドーズ量（例えば約３×１０１４ａｔｏｍｓ／ｃｍ２以上）によって、前記窓４０ａを通って前記半導体本体２に注入される。使用した注入物は、例えばアルゴンであることができる。このように形成された非晶質層が垂直方向に幅が広すぎるならば、図１０に示されるように、狭くかつ良く閉じ込められた埋込み非晶質層４６を形成するために、この寸法を、（約５００〜６００℃の低温で）固相エピタキシャルプロセスによって減少させることができる。これらの工程は、図１１および１２に示されるように、さらに、より深い非晶質層５０などを形成するために、より高いエネルギー注入を用いて繰り返すことができ、また、図１３に示されるように、複数の非晶質層を形成するために繰り返してもよい。
その後、上述した図３と同様の方法で、第一垂直溝２０は、主頂面２ａから半導体本体２内にエッチングされ、前記非晶質層と交わる。その後、図１４に示されるように、エッチングプロセスは、単結晶と非晶質シリコンとの間で選択的であるエッチング液（例えば、アンモニアと過酸化物との混合物（ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２、ＡＰＭ）またはフッ化水素溶液）を用いて行なわれる。
本発明を具現化する方法において用いられる、半導体本体内に異なる深さで、複数の水平溝を形成するための別のプロセスが、図１５〜図１９に示される。「シリコン表面移動効果（silicon surface migration effect）」と呼ばれる技術が使用され、この技術は、Tsumotu Sato他、「シリコンの微細構造変態・・・」と題された、日本物理学会誌、ＶＯＬ３９（２０００）、５０３３〜５０３８頁の論文に記載されている。この論文の内容の全てが、参考資料としてここに取り入れられる。マスキング材料からなる層は、半導体本体の主頂面２ａの上方に形成され、複数の窓５０ａを画定するマスクを形成するためにパターニングされる。前記窓５０ａは、形成されるべき前記溝の形状に実質的に相当する領域の上方に均等に分布する。その後、異方性エッチングプロセスは、窓５０ａの各々で、最も下側の水平溝が形成されるべき深さまで延びる複数の第二垂直溝５２を形成するために行なわれる。
図１７に示されるように、その後、マスク（ｈａｒｄ ｍａｓｋ）５０は除去され、高温、低圧の水素アニーリング工程が行われ、それにより、シリコン本体の形状およびそれ故にその中の前記第二垂直溝５２に変形が生じ、水平に延在するキャビティ５４を残したままにする。例えば、１１００℃の温度と１０Ｔｏｒｒの圧力で約６００秒間の条件を使用することができる。
図１８に示されるように、図１５〜図１７の工程は、その後、より浅い溝エッチングを用いて繰り返すことができ、これにより、同様な条件下で、さらなるアニーリングプロセスが、さらにより浅く水平に延在するキャビティ５８を生じさせる。これら一連の工程は、所望の数のキャビティを形成するために、数回繰り返すことができる。
図１５〜図１９に示されるプロセスの改良では、垂直に間隔を置いて配置された複数のキャビティは、上記Ｓａｔｏの論文の図８および図９を参照して説明されるように、互いにより近接して配置された前記溝の初期配列をエッチングすることによって、単一のアニーリング工程で形成することができる。その後の処理工程は、上記で論じた他の実施形態に対して説明した工程と同様である。
本発明を具現化する方法で用いるＲＥＳＵＲＦ誘導構造の形成のための技術は、次に説明されるであろう。
誘電ＲＥＳＵＲＦ構造は、複数の水平溝１６に誘電材料を充填することによって、図１に示される配置において形成することができる。完成したデバイスの絶縁破壊電圧は、誘電層の厚さ、前記ドレインドリフト領域６ａの深さおよび前記誘電材料の誘電率に依存するであろう。
一のアプローチでは、前記溝は、該溝のシリコン壁のドライ酸化またはウエット酸化により、二酸化ケイ素が充填される。前記第一垂直溝２０内に形成される酸化物は、ドレインコンタクト領域６の形成前に、異方性エッチングプロセスによって除去することができる。
代案として、前記水平溝は、高誘電率（ｈｉｇｈ−ｋ）材料で充填することができる。好適な材料は、例えば、ドープされていない非晶質シリコン、またはＨｆＯ２であることができる。このＲＥＳＵＲＦ技術は、国際公開第２００４／１０２６７０号パンフレットに開示され、この内容は、参考資料としてここに取り入れられる。
前記高−ｋ材料が高温に耐える性質ではないならば、高温「フロントエンド」処理の間中、初期にある材料で第一垂直溝２０を充填するか、またはキャップするのが好ましいかもしれない。第一垂直溝２０は、その後、再び開口させ、高誘電率材料を導入することができる。前記高誘電率材料は、スピンオンされるのが好ましいかもしれない。比較的低い温度の「バックエンド」処理は、その後、高−ｋ材料に影響を与えることなく行なうことができる。
前記誘電体が充填された複数の水平溝１６の可能な配置は、図２０〜図２２に示される。それらは、図１に示される配置を有するデバイスの、Ａ−Ａ線に沿う横断平面図を示す。図２０では、前記誘電体充填溝１６は、プレート配置であり、図２１および図２２では、それらは水平および垂直に分離された複数のピラー６０、６２をそれぞれ有する。
図２２では、前記ピラー６２は、ドレインドリフト領域６ａを超えて、チャネル２６の真下のチャネル収容領域８内に延びていることが示される。
更なる変形例による断面側面図が図２３および図２４に示される。いずれの場合においても、前記水平溝は、プレートまたはピラーの形であることができる。いずれの場合においても、ｐ型領域１８は、主頂面２ａと主底面２ｂとの間に垂直に延在する。
図２３では、垂直に分離された複数の溝の第一セット７０は、領域１８から、チャネル収容領域８を部分的に横切って、前記ドレインドリフト領域６ａへ向かって延び、一方、第二セット７２は、前記ドレインコンタクト領域６からドレインドリフト領域６ａを横切るほとんどの経路に延在する。対照的に、図２４では、垂直に分離された水平溝の第一セット７４は、ｐ型領域１８から、前記チャネル収容領域８を横切って、前記ドレインドリフト領域６ａ内に延在するとともに、第二セット７６は、ドレインコンタクト領域６から、ドレインドリフト領域６ａを部分的に横切って、前記第一セット７４の方へ向かって延在するが、第一セット７４とは間隔を置いて配置される。図２３の前記第一セット７０と前記第二セット７２との間および図２４の前記第一セット７４と前記第二セット７６との間の間隔または切れ目（break）は、前記溝が、前記ドレインドリフト領域内に形成される平行経路から、前記チャネル２６まで、電流を流すことを可能にするためにプレート配置を有する場合に適している。前記溝がピラー配置で形成されるならば、これらの切れ目が必要とはされないことは明らかであろう。
図２５および２６は、誘電体充填ＲＥＳＵＲＦ誘導溝を組み込む上述した形態のデバイスの能動領域のための代表的な平面配置図を示す。「プレート」溝配置が、図２５に示され、「ピラー」配置が、図２６に示される。本実施形態では、前記ピラーが、前記ドレインコンタクト領域６から、周縁ソース域４に向かって、半径方向外方に延在する。
図２７は、本発明を具現化する一の方法を用いて製造される横型半導体デバイスの断面側面図を示し、この図では、複数の絶縁フィールド板８０が、それぞれの水平溝１６内に設けられている。図２７中で示されるＢ−Ｂ線に沿った横断平面図が、図２８および図２９に示される。
各フィールド板は、例えば、ソース電位に接続することができる。これを達成する一の方法が、図２９に示され、この図では、一の接続部８４が、前記フィールド板８０の一端から、前記チャネル収容領域８およびソース領域４を横切って延びる。スイッチング速度が重要ではない用途の場合には、前記フィールド板は、前記ゲートに接続されていてもよい。
前記水平溝にアクセスしかつエッチングするために用いられるアクセス溝ネットワーク２０は、前記コネクタ８４を収容するような方法で配置することができる。
各フィールド板は、プレート配置またはピラー配置を有してもよい。各ピラーは、例えば、前記ソース電位のようなバイアス電位に接続される。
このようなデバイスの代表的な配置を示す横断平面図が図３０に示されている。
水平溝１６および第一垂直溝２０を含む半導体本体中の絶縁フィールド板を製造するため、以下のプロセスを用いることができる。
酸化物は、ウエット酸化工程またはドライ酸化工程を用いて、前記溝の側壁部上に形成される。これは、その後、多結晶シリコンの堆積させ、前記水平溝を充填させて、前記フィールド板および接続部８４を形成する。前記ソース領域と前記フィールド板との間の接続部の形成を容易にするため、前記水平溝の前記ソース側で、一のアクセス溝を形成することが好ましいかもしれない。
図３１は、水平に延在する複数のＲＥＳＵＲＦ構造を具えるデバイスによる断面側面図を示す。前記水平溝１６の側壁部は、前記ドレインドリフト領域６ａとは反対の導電型（この例では、ｐ型）のドーパントでドープされる。前記水平溝は、その後、誘電体９２で充填される。領域９０の寸法およびドーピングレベルは、それらが前記ドレインドリフト領域の隣接する部分とともに消耗すると、電圧持続空間電荷ゾーン（voltage-sustaining space-charge zone）が形成されるように選択される。すなわち、消耗すると、ｎ型およびｐ型領域における単位面積あたりの空間電荷は、前記空間電荷から生じる電場が、電子なだれ降伏（アバランシェ降伏）が発生するであろう臨界電界強度よりも小さくなる程度までは少なくとも平衡を保つ。
米国特許第４７５４３１０号公報は、消耗したときの電圧持続空間電荷ゾーンをともに設けたｐ型領域およびｎ型領域を交互に具える消耗可能な複数領域（複数ＲＥＳＵＲＦ）半導体材料を備える半導体デバイスを開示する。前記空間電荷ゾーンのためのこのような材料の使用は、所定の絶縁破壊電圧をもつ前記半導体デバイスでの比較的低いオン抵抗の達成を可能にし、特に、電圧ＭＯＳＦＥＴデバイスにとって有利である。上記公報の内容の全ては、参考資料としてここに取り入れられる。
図３２〜図３４は、図３１に示される構造の、異なる実施形態を示すために、図３１で示されるＣ―Ｃ線に沿って切断した断面図を示す。図３２の実施形態では、前記複数のＲＥＳＵＲＦ誘導構造は、「プレート」配置を有し、一方、図３３および図３４では、「ピラー」配置を有する。これらの図３３および図３４は、図３３では、前記溝１６がドレインドリフト領域６ａを部分的に横切って延在するのに対し、図３４では、前記溝１６がドレインドリフト領域６ａを通ってチャネル収容領域８内に延在する点で異なる。
図３１〜図３４に関連して上述したデバイスのタイプの可能な配置を説明する示す横断平面図が、図３５および図３６に示されている。いずれの場合においても、ｐ型接続部９４および９６は、各ＲＥＳＵＲＦ誘導構造から前記ｐ型チャネル収容領域８への接続部を形成するために、前記ドレインドリフト領域６ａを横切って延在することが示され、ｐ＋領域１８を通じて、接地電位が実現する。
一のアクセス溝に接続する前記ドレインドリフト領域内に、水平に延在する複数の溝を具える半導体本体の製造の後、複数のＲＥＳＵＲＦ誘導構造は、以下のように形成することができる。気相ドーピングまたはプラズマ浸入ドーピングは、前記溝１６の側壁部をドープするために用いることができる。その後、前記溝は、誘電体で充填されるか、または完成したデバイスにボイドを残すために空のままにされ、その後、前記デバイスは上述したように完成される。
ここで説明されるデバイス配置で形成される電流経路の垂直成分に起因するオン抵抗の増加を最小にするため、前記ゲートは、前記半導体本体２の主頂面から垂直下方向に延在する一の溝の中に形成することができる。この配置の二つの典型的な実施形態が図３７および図３８に示されている。
図３７の実施形態では、単一ゲート１００が、主頂面２ａから前記チャネル収容領域８の下方へ延在する。
図３８に示される変型例では、前記ゲートが、その垂直ゲート溝１０８の側壁部にわたって延在する。前記垂直ゲート溝１０８は、絶縁厚肉層１４の上方に形成される、さらなるソース領域１０６へ向かって下方に延在する。接続部１０４は、主頂面から、前記ゲート電極１０２の間で且つ前記ゲート電極１０２から絶縁されて、このソース領域１０６まで延在して、前記接続部１０４を前記デバイスのソース電極に接続する。
図３８に示されるゲート配置は、（例えば８以上の）多くのドリフトチャネルが使用されるならば、最下側のチャネルからの担体のための垂直経路は、前記ドリフト領域自体の長さとほぼ同じであるようにすることが、特に有益であるかもしれない。図３８に示されるように、底部トランジスタチャネルからの担体は、下側のドリフトチャネルを通る経路に従う傾向があり、上側トランジスタチャネルからの担体は、上側ドリフトチャネルを通る経路に従うであろう。
多くの変形例および修正例が本発明の範囲内で可能であることは明白であろう。上述した特定の実施例は、ｎ‐チャネルデバイスであり、このデバイスでは、前記ソース領域およびドレイン領域がｎ型導電性を有し、前記チャネル収容領域がｐ型導電性を有し、そして、電子反転チャネル２６が前記ゲート１０、１００または１０２によって、前記チャネル収容領域内に誘導される。反対の導電型ドーパントを用いることにより、ｐ‐チャネルデバイスが、本発明に従う方法により製造されうる。この場合、前記ソース領域およびドレイン領域がｐ型導電性を有し、前記チャネル収容領域がｎ型導電性を有し、正孔反転チャネルが、前記ゲートによって、前記チャネル収容領域内に誘導される。
本開示の内容から、他の様々な変形および修正は、当業者にとって明らかであろう。このような変形および修正は、均等物およびすでに従来技術において知られている他の特徴を含むことができ、また、ここですでに説明された特徴の代わりに、または、これらに加えて用いられることができる。
特許請求の範囲は、複数の特徴の特定の組合せに対し、本出願で系統立てて説明してきたけれども、本発明の記載の範囲が、いずれの請求項において現在記載されているのと同じ発明に関連するものであるにせよ、本発明と同じ技術的問題のいずれかまたは全てを軽減するものであるにせよ、ここで明示的にまたは暗示的に開示されるいずれかの新規な特徴もしくはこれら特徴のいずれかの新規な組合せ、またはこれらのいずれかの概念をも含むといういうことは理解されるべきである。
別個の実施形態において記載された特徴は、単一の実施形態の組合せで設けることもできる。逆に言えば、簡潔さのために、単一の実施形態で記載された種々の特徴は、別個に、または、いずれかの適したサブコンビネーションにおいて設けることもできる。本出願人らは、本出願、またはそれから生じるいずれかのさらなる出願の手続の間中、新規な特許請求の範囲が、このような特徴および／またはこのような特徴の組合せに対して、系統立てて説明できるということを、ここに告知する。
図１は、本発明の方法に従って製造される横型半導体デバイスの断面側面図である。 図２は、本発明の第一実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第一工程での半導体本体の断面側面図である。 図３は、本発明の第一実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第二工程での半導体本体の断面側面図である。 図４は、本発明の第一実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第三工程での半導体本体の断面側面図である。 図５は、本発明の第一実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第四工程での半導体本体の断面側面図である。 図６は、本発明の第二実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第一工程での半導体本体の断面側面図である。 図７は、本発明の第二実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第二工程での半導体本体の断面側面図である。 図８は、本発明の第二実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第三工程での半導体本体の断面側面図である。 図９は、本発明の第三実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第一工程での半導体本体の断面側面図である。 図１０は、本発明の第三実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第二工程での半導体本体の断面側面図である。 図１１は、本発明の第三実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第三工程での半導体本体の断面側面図である。 図１２は、本発明の第三実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第四工程での半導体本体の断面側面図である。 図１３は、本発明の第三実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第五工程での半導体本体の断面側面図である。 図１４は、本発明の第三実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第六工程での半導体本体の断面側面図である。 図１５は、本発明の第四実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第一工程での半導体本体の断面側面図である。 図１６は、本発明の第四実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第二工程での半導体本体の断面側面図である。 図１７は、本発明の第四実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第三工程での半導体本体の断面側面図である。 図１８は、本発明の第四実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第四工程での半導体本体の断面側面図である。 図１９は、本発明の第四実施形態に従う横型半導体デバイスの製造における一連の工程のうちの第五工程での半導体本体の断面側面図である。 図２０は、誘電ＲＥＳＵＲＦ誘導構造の異なる配置の一例を示す、図１でＡ‐Ａで付されたラインに沿った横断平面図である。 図２１は、誘電ＲＥＳＵＲＦ誘導構造の異なる配置の別の一例を示す、図１でＡ‐Ａで付されたラインに沿った横断平面図である。 図２２は、誘電ＲＥＳＵＲＦ誘導構造の異なる配置の他の一例を示す、図１でＡ‐Ａで付されたラインに沿った横断平面図である。 図２３は、誘電ＲＥＳＵＲＦ誘導構造の配置におけるさらなる変形例を示す、本発明を具現化する方法に従って製造されるデバイスの断面側面図である。 図２４は、誘電ＲＥＳＵＲＦ誘導構造の配置におけるさらなる変形例を示す、本発明を具現化する方法に従って製造されるデバイスの断面側面図である。 図２５は、誘電ＲＥＳＵＲＦ誘導構造を含む本発明を具現化する方法に従って製造されるデバイスの半導体本体の横断平面図である。 図２６は、誘電ＲＥＳＵＲＦ誘導構造を含む本発明を具現化する方法に従って製造されるデバイスの半導体本体の横断平面図である。 図２７は、フィールド板ＲＥＳＵＲＦ誘導構造を含む、本発明を具現化する方法によって製造されたデバイスの断面側面図である。 図２８は、フィールド板ＲＥＳＵＲＦ誘導構造の異なる配置を示す、図１にＡ‐Ａで付されたラインに沿った横断平面図である。 図２９は、フィールド板ＲＥＳＵＲＦ誘導構造の異なる配置を示す、図１にＡ‐Ａで付されたラインに沿った横断平面図である。 図３０は、フィールド板ＲＥＳＵＲＦ誘導構造を含む、本発明を具現化する方法に従って製造されたデバイスの半導体本体の横断平面図である。 図３１は、複数ＲＥＳＵＲＦ誘導構造を含む、本発明を具現化する方法によって製造されたデバイスの断面側面図である。 図３２は、複数ＲＥＳＵＲＦ誘導構造の異なる配置を示す、図１にＡ‐Ａで付されたラインに沿った横断平面図である。 図３３は、複数ＲＥＳＵＲＦ誘導構造の異なる配置を示す、図１にＡ‐Ａで付されたラインに沿った横断平面図である。 図３４は、複数ＲＥＳＵＲＦ誘導構造の異なる配置を示す、図１にＡ‐Ａで付されたラインに沿った横断平面図である。 図３５は、複数ＲＥＳＵＲＦ誘導構造を含む、本発明を具現化する方法に従って製造されたデバイスの半導体本体の横断平面図である。 図３６は、複数ＲＥＳＵＲＦ誘導構造を含む、本発明を具現化する方法に従って製造されたデバイスの半導体本体の横断平面図である。 図３７は、溝を掘ったゲート構造を含む、本発明を具現化する方法に従って製造されたデバイスを通る断面側面図である。 図３８は、溝を掘ったゲート構造を含む、本発明を具現化する方法に従って製造されたデバイスを通る断面側面図である。

Claims (15)

  1. 主頂面および主底面を有し、第一の導電型のドレインドリフト領域を含む半導体本体を具える横型半導体デバイスの製造方法であって、該方法は、
    前記半導体本体内に、その主頂面から延在し、一の底部および両側壁部を有する、１本の第一垂直溝を形成する第一の工程と、
    前記ドレインドリフト領域内に延在し、完成したデバイス内で、前記第一垂直溝の一の側壁部から延びる、少なくとも１本の水平溝を形成する第二の工程と、
    前記少なくとも１本の水平溝内に延在するＲＥＳＵＲＦ誘導構造を形成する第三の工程と
    を含む横型半導体デバイスの製造方法。
  2. 前記第二の工程は、垂直に分離された複数本の水平溝の形成を有する請求項１に記載の横型半導体デバイスの製造方法。
  3. 前記第二の工程は、垂直および水平に分離された複数本の水平溝の形成を有する請求項２に記載の横型半導体デバイスの製造方法。
  4. 前記半導体本体は、
    半導体材料からなる一の層を堆積し、
    前記半導体材料に対し選択的にエッチング可能な材料からなる一の層を堆積し、
    前記エッチング可能な材料からなる層を、前記形成されるべき少なくとも１本の水平溝の形状に実質上一致するようパターニングし、そして、
    半導体材料からなるさらなる一の層を堆積することにより形成され、
    前記第一の工程で形成される前記第一垂直溝は、エッチング可能な材料からなる層と交わり、前記第二の工程は、前記エッチング可能な材料をエッチングにより除くことを有する請求項１、２または３に記載の横型半導体デバイスの製造方法。
  5. 前記半導体本体は、
    半導体材料からなる一の層を堆積し、
    半導体材料からなる層と、前記半導体材料に対し選択的にエッチング可能な材料からなる層とを交互に積層した材料からなる複数層であって、形成されるべき前記少なくとも１本の水平溝の垂直深さに実質上相当するような厚さをもつ複数層を堆積し、
    前記複数層を、形成されるべき前記少なくとも１本の水平溝の形状に実質上相当するようにパターニングし、そして、
    半導体材料からなるさらなる一の層を堆積することにより形成され、
    前記第一の工程で形成される前記第一垂直溝は、前記複数層と交わり、前記第二の工程は、前記複数層内にて、前記エッチング可能な材料からなる層をエッチングにより除き、そして、前記半導体材料からなる層を除去することを有する請求項１、２または３に記載の横型半導体デバイスの製造方法。
  6. 前記半導体材料はシリコンであり、前記半導体材料に対し選択的にエッチング可能な材料はシリコンゲルマニウムである請求項４または５に記載の横型半導体デバイスの製造方法。
  7. 前記シリコンゲルマニウム中に占めるゲルマニウム原子比は１５％以上である請求項６に記載の横型半導体デバイスの製造方法。
  8. 前記第二の工程は、
    前記半導体本体の主頂面の上方に、形成されるべき前記少なくとも１本の水平溝の形状に実質上相当する窓を有するマスクを形成し、そして、
    形成されるべき前記少なくとも１本の水平溝の深さで、半導体材料からなる一の非晶質層を形成するために、前記窓を介して、高エネルギー注入を前記半導体本体に導入することを有し、
    前記第一の工程で形成される前記第一垂直溝は、前記非晶質材料からなる層と交わり、前記第二の工程は、前記半導体本体の半導体材料の、結晶質の形態と非晶質の形態との間で選択的なエッチング液を用いて、前記非晶質材料をエッチングで除くことをさらに有する請求項１、２または３に記載の横型半導体デバイスの製造方法。
  9. 前記第２の工程は、
    形成されるべき少なくとも１本の水平溝の深さまで延びる、少なくとも１本の第二垂直溝を形成し、そして、
    一のボイドを残すため、前記少なくとも１本の第二垂直溝の開口端が閉ざされるように、水素雰囲気中で前記半導体本体をアニーリングすることを有する請求項１、２または３に記載の横型半導体デバイスの製造方法。
  10. 前記第三の工程は、前記少なくとも１本の水平溝を、導電材料で実質的に充填することを有する請求項１〜９のいずれか一項に記載の横型半導体デバイスを製造する方法。
  11. 前記第三の工程は、前記少なくとも１本の水平溝の壁部を酸化することを有する請求項１０に記載の横型半導体デバイスの製造方法。
  12. 前記第三の工程は、前記少なくとも１本の水平溝の壁部にわたって絶縁材料からなる層を形成し、そして、フィールド板を形成するために、前記少なくとも１本の水平溝内に材料を堆積することを有する請求項１〜９のいずれか一項に記載の横型半導体デバイスの製造方法。
  13. 前記第三の工程は、前記少なくとも１本の水平溝の側壁部をドープするために、第二導電型のドーパントを、前記少なくとも１本の溝内に導入することを有する請求項１〜９のいずれか一項に記載の横型半導体デバイスの製造方法。
  14. 前記半導体本体内に、その主頂面から、前記少なくとも１本の水平溝の、
    前記第一垂直溝とは反対の端に隣接して延びる垂直ゲート溝を形成する第四の工程と、
    前記垂直ゲート溝の底部および側壁部にわたって一の絶縁層を形成する第五の工程と、
    ゲート電極を形成するために、前記垂直ゲート溝内に材料を堆積する第六の工程と
    を含む、請求項１〜１３のいずれか一項に記載の横型半導体デバイスの製造方法。
  15. 請求項１〜１４のいずれか一項に記載の方法により製造される横型半導体デバイス。
JP2007553772A 2005-02-07 2006-02-06 横型半導体デバイスおよびその製造方法 Withdrawn JP2008530776A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05100846 2005-02-07
PCT/IB2006/050377 WO2006082568A2 (en) 2005-02-07 2006-02-06 Method of manufacturing a lateral semiconductor device

Publications (1)

Publication Number Publication Date
JP2008530776A true JP2008530776A (ja) 2008-08-07

Family

ID=36569986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007553772A Withdrawn JP2008530776A (ja) 2005-02-07 2006-02-06 横型半導体デバイスおよびその製造方法

Country Status (4)

Country Link
US (1) US20080261358A1 (ja)
JP (1) JP2008530776A (ja)
CN (1) CN101138077A (ja)
WO (1) WO2006082568A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033648A (ja) * 2010-07-29 2012-02-16 Renesas Electronics Corp 半導体装置
JP2020013845A (ja) * 2018-07-17 2020-01-23 三菱電機株式会社 ＳｉＣ−ＳＯＩデバイスおよびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
EP2140495B1 (en) 2007-03-19 2017-11-08 Nxp B.V. Extended drain transistor with recessed gate and method of producing the same
US20110084356A1 (en) * 2008-06-02 2011-04-14 Nxp B.V. Local buried layer forming method and semiconductor device having such a layer
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
CN102169903B (zh) * 2011-03-22 2013-05-01 成都芯源系统有限公司 Ldmos器件
KR20130040383A (ko) * 2011-10-14 2013-04-24 주식회사 동부하이텍 고전압 트랜지스터 및 그의 제조방법
US8860136B2 (en) * 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
KR102068842B1 (ko) * 2013-04-16 2020-02-12 매그나칩 반도체 유한회사 반도체 전력소자
US9431490B2 (en) * 2013-08-09 2016-08-30 Infineon Technologies Austria Ag Power semiconductor device and method
US9520492B2 (en) * 2015-02-18 2016-12-13 Macronix International Co., Ltd. Semiconductor device having buried layer
CN106158933B (zh) * 2015-04-09 2018-12-04 中国科学院上海微系统与信息技术研究所 SiC-LDMOS功率器件及其制备方法
DE102015105679B4 (de) 2015-04-14 2017-11-30 Infineon Technologies Ag Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
CN105870189B (zh) * 2016-04-21 2019-07-19 西安电子科技大学 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管
US10103241B2 (en) 2017-03-07 2018-10-16 Nxp Usa, Inc. Multigate transistor
KR102737508B1 (ko) * 2019-06-03 2024-12-05 삼성전자주식회사 반도체 장치
US20230011246A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of low and high voltage devices on substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
DE59707158D1 (de) * 1996-02-05 2002-06-06 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
US20020125530A1 (en) * 2001-03-07 2002-09-12 Semiconductor Components Industries, Llc. High voltage metal oxide device with multiple p-regions
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6774434B2 (en) * 2001-11-16 2004-08-10 Koninklijke Philips Electronics N.V. Field effect device having a drift region and field shaping region used as capacitor dielectric
JP3546037B2 (ja) * 2001-12-03 2004-07-21 松下電器産業株式会社 半導体装置の製造方法
US6613622B1 (en) * 2002-07-15 2003-09-02 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
JP4000087B2 (ja) * 2003-05-07 2007-10-31 株式会社東芝 半導体装置およびその製造方法
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
JPWO2005036638A1 (ja) * 2003-10-10 2006-12-28 国立大学法人東京工業大学 半導体基板、半導体装置及び半導体基板の作製方法
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033648A (ja) * 2010-07-29 2012-02-16 Renesas Electronics Corp 半導体装置
JP2020013845A (ja) * 2018-07-17 2020-01-23 三菱電機株式会社 ＳｉＣ−ＳＯＩデバイスおよびその製造方法

Also Published As

Publication number Publication date
WO2006082568A3 (en) 2007-04-05
CN101138077A (zh) 2008-03-05
WO2006082568A2 (en) 2006-08-10
US20080261358A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP2008530776A (ja) 横型半導体デバイスおよびその製造方法
TWI536462B (zh) 具有突出源極和汲極區之積體電路及形成積體電路之方法
KR100585157B1 (ko) 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
US7795687B2 (en) MOS field effect transistor having plurality of channels
KR100415490B1 (ko) 파워 모스 소자 및 그 제조 방법
CN100456498C (zh) 具有多个叠置沟道的场效应晶体管
US7374986B2 (en) Method of fabricating field effect transistor (FET) having wire channels
US8372716B2 (en) Method of forming a semiconductor device having vertical charge-compensated structure and sub-surface connecting layer
US5545586A (en) Method of making a transistor having easily controllable impurity profile
US7902075B2 (en) Semiconductor trench structure having a sealing plug and method
US20100244125A1 (en) Power semiconductor device structure for integrated circuit and method of fabrication thereof
JP7383760B2 (ja) 半導体装置
KR20210115016A (ko) 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법
JPH11103056A (ja) 横型ｍｏｓ素子を含む半導体装置
US6940129B2 (en) Double gate MOS transistors
KR20200054881A (ko) 초접합 및 산소 삽입된 si 층을 구비한 반도체 장치
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
CN101164149A (zh) 具有沉积氧化物的沟槽金属氧化物半导体场效应晶体管
US20140008722A1 (en) Vertical-gate mos transistor with field-plate access
CN102148143B (zh) 半导体器件和晶体管
CN115241283A (zh) 集成的平面-沟道栅极功率mosfet
CN118053758A (zh) 一种制造半导体器件的方法、使用该方法制造的半导体器件以及根据该方法制造的mosfet器件
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
KR20080081550A (ko) 모스펫 소자 및 그의 제조방법
JP4065797B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090915