[go: up one dir, main page]

TWI536462B - 具有突出源極和汲極區之積體電路及形成積體電路之方法 - Google Patents

具有突出源極和汲極區之積體電路及形成積體電路之方法 Download PDF

Info

Publication number
TWI536462B
TWI536462B TW102106167A TW102106167A TWI536462B TW I536462 B TWI536462 B TW I536462B TW 102106167 A TW102106167 A TW 102106167A TW 102106167 A TW102106167 A TW 102106167A TW I536462 B TWI536462 B TW I536462B
Authority
TW
Taiwan
Prior art keywords
fins
gate
insulating material
forming
gate structures
Prior art date
Application number
TW102106167A
Other languages
English (en)
Other versions
TW201344805A (zh
Inventor
提姆 貝德夫
湯姆 何曼
史帝芬 費拉候史奇
拉夫 尹葛恩
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201344805A publication Critical patent/TW201344805A/zh
Application granted granted Critical
Publication of TWI536462B publication Critical patent/TWI536462B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

具有突出源極和汲極區之積體電路及形成積體電路之方法
本發明大體有關於積體電路及形成積體電路之方法，且更特別的是，有關於具有突出源極和汲極區之積體電路及形成積體電路之方法。
電晶體，例如金屬氧化物半導體場效電晶體(MOSFET)或單單場效電晶體(FET)或MOS電晶體，為絕大多數半導體積體電路(IC)的核心建構塊。FET包含源極和汲極區，在施加至覆在通道上之閘極的偏壓的影響下，電流可在源極和汲極區之間流動通過。有些半導體IC，例如高效能微處理器，可包含數百萬個FET。對於此類IC，減少電晶體尺寸從而增加電晶體密度在半導體製造工業有傳統高度優先性。不過，即使電晶體尺寸減少，仍須維持電晶體效能。
FinFET為適於減少電晶體尺寸同時維持電晶體效能之雙重目標的電晶體類型。FinFET為有由半導體基 板向上延伸之薄鰭片的三維電晶體。通常以其跨導(transconductance)衡量的電晶體效能是與電晶體通道的寬度成正比。在也常被稱為雙閘極電晶體的FinFET，電晶體通道係沿著鰭片的垂直側壁形成，或沿著垂直側壁表面及鰭片的上水平面形成，產生所謂的三閘極電晶體。雙閘極電晶體及三閘極電晶體有寬通道，因而有高效能，這可達成而不實質增加該等電晶體所要求的基板表面面積。
對照為本技術領域所周知因而不需解釋其特徵的平面型MOS電晶體而言，FinFET較鮮為人知，因此提供以下與第1a圖及第1b圖有關的簡要解釋以識別它們的特徵。
第1a圖的剖開透視圖圖示FinFET積體電路(IC)100a之一部份。IC 100a的圖示部份包括由塊狀半導體基板106a形成及由其向上延伸的兩個鰭片102a、104a。閘極電極108a覆在兩個鰭片102a、104a上以及藉由閘極絕緣體(未圖示)與鰭片102a、104a電性絕緣。鰭片102a的末端110a適當地摻雜雜質以形成場效電晶體112a的源極，以及該鰭片的末端114a適當地摻雜雜質以形成FET的汲極。同樣，鰭片104a的末端116a、118a各自形成另一FET 120a的源極及汲極。因此，IC 100a的圖示部份包含有共用閘極電極的兩個FinFET 112a及120a。在另一組態中，如果源極110a及116a電性耦合在一起以及汲極114a及118a電性耦合在一起，該結構成為閘極寬度兩倍於FET 112a或者是120a的兩鰭片型FinFET。按照實現電路的需要，氧 化物層122a在鰭片之間以及在相鄰設備之間形成電性隔離。FinFET 112a的通道沿著鰭片102a的側壁124a在閘極108a下面，沿著鰭片的頂部125a，以及反面側壁(在此透視圖看不到)延伸。FinFET結構的優點在於，儘管鰭片只有以箭頭126a表示的窄寬度，然而通道的寬度至少兩倍於鰭片在氧化物122a之上的高度。因此，通道寬度可遠大於鰭片寬度。
由以上關於如第1a圖所示之FinFET組態的解釋可明白，源極和汲極區都形成於個別鰭片內。共用閘極電極覆在定義各個鰭片之通道區的一個或多個鰭片上，同時除了鰭片中有閘極形成於其上的部份以外，在電晶體間距中形成嵌入鰭片的連續隔離層。根據用於製造積體電路的未公開方法可製成相應的FinFET組態。不過，FinFET仍有另一種可能組態，這將參考第1b圖予以解釋。
第1b圖的透視圖示意圖示對應至三維電晶體組態或三閘極電晶體組態的FinFET積體電路(IC)100b。如圖示，在結合介電材料106b的主動區101b中可提供對應半導體鰭片110b。在此，用填充於半導體鰭片110b之間的介電材料106b的數量或高度來調整有效鰭片高度。在用間隔體結構122b實質代表的閘極結構內可裝設開口120b，可能與閘極介電材料結合，它可形成於主動區101b及半導體鰭片110b的任何暴露表面區上。開口120b圖示於第1b圖(而不是閘極電極材料)以允許清楚地以透視圖圖示IC 100b，而且應瞭解，開口120b係填充適當的閘極 電極材料以形成覆在鰭片110b之上的閘極。應瞭解，介電材料106b可為任何適當的介電材料，例如高介電常數(k)介電材料及其類似者。在鰭片110b末端的主動區101b中各自形成源極區110bS和汲極區110bD。不過，源極區110bS和汲極區110bD都不是由鰭片110b構成，亦即，不是形成於鰭片110b中。圖示於第1b圖的接觸層140b有應力誘發層141b用以增強電荷載子在通道區內的移動率以及形成另一介電層142b於應力誘發層141b上方。IC 100b的製造係藉由蝕刻進入半導體基板之主動區的閘極凹槽(gate recess)以及用適當遮罩或硬遮罩在閘極凹槽內形成鰭片。在用閘極電極材料填充閘極凹槽時，在鰭片上方形成閘極電極於閘極凹槽中。美國專利申請案公開序號2011/0291196揭示相應的製造方法。
如第1b圖所示之FinFET組態顯示會使具有該等FinFET之半導體設備之設備效能降級的各種缺點。由第1b圖顯而易見，當閘極電極形成於凹槽120b內時，會在閘極電極與源極區110bS和汲極區110bD之間形成嚴重寄生電容導致有很高的閘極電容。原因是閘極電極配置於鰭片之側壁表面上的部份覆蓋汲極及源極區中面向閘極電極的表面部份。因此，源極/汲極的表面和閘極電極的表面形成有不合意之高電容的電容器導致寄生電容太高。第1c圖以歸一(normalize)為有效閘極寬度的電容(C，測量單位為fF/微米，縱軸)和閘極偏壓(施加至閘極電極的電壓，測量單位伏特(V)，橫軸)描繪曲線圖示根據如第1a圖所示 之組態的FinFET、根據如第1b圖所示之組態的FinFET及習知平面型FET組態三者的關係。元件符號110c表示代表第1b圖之FinFET的性能曲線。元件符號120c表示代表平面型FET組態的性能曲線，以及元件符號130c表示代表第1a圖之FinFET組態的性能曲線。第1c圖清楚顯示根據鰭片形成於閘極凹槽(如第1b圖所示)內之組態的FinFET有比平面型FET之電容多很多的電容。即使平面型FET與FinFET有相似的有效閘極寬度，FinFET的電容仍大約為平面型FET的電容的兩倍大。原因是在閘極電極與源極/汲極區之間形成相當大的寄生電容，這在平面型FET組態可避免。儘管如第1a圖所示的FinFET組態抑制寄生電容形成於閘極電極和各自在末端形成於鰭片內的源極/汲極區之間，然而相應FinFET的電容仍然高於平面型FET的電容(比較曲線130c與曲線120c)。相較於如第1b圖所示之FinFET，如第1a圖所示之FinFET在閘極電極、源極/汲極區之間有較低的寄生電容，因為它們不是以直接面向對方的方式配置。儘管它們與前述寄生電容有關的特性是有利的，與第1b圖之FinFET相比，如第1a圖所示之FinFET顯示電阻會增加。
第1d圖以電阻(歸一為有效閘極寬度之電阻RON，測量單位為Ω微米，縱軸)和閘極長度(LGate，測量單位為奈米，橫軸)描繪如第1a圖所示之FinFET(以110d表示)與如第1b圖所示之FinFET(以120d圖示)的曲線。第1d圖表明如第1a圖所示之FinFET(有源極和汲極區形成於鰭 片內)的電阻高於如第1b圖所示之FinFET(有源極和汲極區形成於鰭片附近)的電阻。原因是形成於鰭片內的源極和汲極區受限於鰭片寬度以及顯示由於尺寸較小而有惡化的電阻性質。在靜電性能納入考慮時，與如第1b圖所示之FinFET相比，如第1a圖所示之FinFET有較差的設備效能。
第1e圖以在關閉狀態期間之歸一化電性汲極電流(ID,OFF，歸一為有效閘極寬度以及測量單位為nA/微米，縱軸)和在操作期間之歸一化電性汲極飽和電流(ID,Sat，歸一為有效閘極寬度以及測量單位為μA/微米，橫軸)描繪如第1a圖所示之FinFET(以110e表示)與如第1b圖所示之FinFET(以120e表示)的泛用曲線(universal curve)。該圖顯示，在相同的ID,Sat，如第1a圖所示之FinFET在關閉狀態期間的歸一化電性汲極電流實質大於如第1b圖所示之FinFET在關閉狀態期間的歸一化電性汲極電流。通常以相同的ID,off來比較驅動電流(ID,Sat)。
第1c圖至第1e圖圖示根據如第1a圖所示之組態的FinFET，與根據如第1b圖所示之組態的FinFET相比，它有較低的電容，然而與根據如第1b圖所示之組態的FinFET相比，根據第1a圖之FinFET有不利的靜電性能及電阻。
美國專利第6,812,075 B2號揭示一種有自對準狗骨結構的垂直定向FET，其中源極和汲極區各有鄰接通道區的錐形部份(tapered portion)。閘極電極形成於該等錐形部份及該通道區上面而顯著增加閘極電極面向源極和 汲極區的表面。因此，有狗骨結構的已知FET組態甚至有更高的寄生電容同時有有害的靜電性能及高電阻，導致在製造有高效能及低耗電量的半導體設備時出問題。
在製造設備尺寸縮小之MOSFET積體電路遭遇到的另一問題是接觸件的正確安置，例如至個別電晶體之源極及汲極的接觸件。隨著間距(由閘極至閘極的間隔)減少到某一尺寸以下，有用以定位接觸件的自對準方法很重要。為了減少串聯電阻，形成至源極和汲極區的矽化接觸件(silicided contact)也很重要。金屬矽化物不必經受高溫，因此在大部份的高溫加工步驟之後，必須形成矽化接觸件，包括自對準矽化接觸件。
因此，最好提供方法用以製造有改良動態及電氣性質之FinFET的積體電路。也需要提供用以製造有自對準接觸件之積體電路的方法。此外，由以下結合附圖、【發明所屬之技術領域】及【先前技術】的詳細說明及申請專利範圍可明白本揭示內容的其他合意特徵及特性。
因此，本發明目標是要提供有改良動態性能以及有改良電氣性質同時在進一步縮小尺寸節點致能高效能及改良功率特性的FinFET。
為供基本理解本發明的一些態樣，提出以下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要識別本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下 更詳細之說明的前言。
本揭示內容提供具有數個突出部的積體電路及用以形成相應積體電路的方法。根據本揭示內容之一些態樣，可提供一種用於形成積體電路之方法。在矽基板中可提供複數個鰭片及溝渠以及可形成覆於該複數個鰭片上及橫過該複數個鰭片的閘極結構。該等鰭片更可經加工成在鰭片兩側可形成與該等閘極結構對齊的突出部。在該等閘極結構與該等突出部之間可形成絕緣材料。
根據本揭示內容的其他態樣，在半導體塊狀材料上方可形成遮罩圖案(masking pattern)，該遮罩圖案有數個條狀部份及突出部，每個突出部有對各個條狀部份逆向變尖的至少一個錐形部份。根據該遮罩圖案，可移除半導體材料以形成與該等錐形部份接觸的凹槽。該等凹槽皆填充絕緣材料。
根據本揭示內容的其他態樣，可提供一種用於形成積體電路之方法。在矽基板中可形成複數個鰭片及溝渠。在該基板上方形成適當的遮罩或硬遮罩時，在每個鰭片兩側，可形成各自突出離開鰭片而進入溝渠的複數個突出部。隨後，在該等突出部之間，可形成覆於該複數個鰭片上及橫過該複數個鰭片的閘極結構。
根據其他態樣，本揭示內容可提供一種積體電路，其係具有設於基板的一個或多個鰭片以及可形成在該基板上方及橫過該一個或多個鰭片的閘極結構。在該等閘極結構之間，可形成在該一個或多個鰭片兩側的突出 部。在該等突出部與該等閘極結構之間，可提供絕緣材料。
本揭示內容的某些具體實施例，除了或取代上述或由以上說明可明白的以外，有其他態樣。本技術領域中具有通常知識者在讀完以下結合附圖的詳述說明可明白該等態樣。
100a、100b‧‧‧FinFET積體電路(IC)
101b‧‧‧主動區
102a、104a‧‧‧鰭片
106a‧‧‧塊狀半導體基板
106b‧‧‧介電材料
108a‧‧‧閘極
110a‧‧‧鰭片102a的末端
110b‧‧‧半導體鰭片
110bD‧‧‧汲極區
110bS‧‧‧源極區
110c‧‧‧性能曲線
110d‧‧‧第1a圖所示之FinFET
110e‧‧‧第1b圖所示之FinFET
112a‧‧‧場效電晶體
114a‧‧‧鰭片末端
116a、118a‧‧‧鰭片104a的末端
120a‧‧‧另一FET
120b‧‧‧凹槽
120c‧‧‧平面型FET組態的性能曲線
120d、120e‧‧‧第1b圖所示之FinFET
122a‧‧‧氧化物層
122b‧‧‧間隔體結構
124a‧‧‧側壁
125a‧‧‧頂部
126a‧‧‧箭頭
130c‧‧‧第1a圖之FinFET組態的性能曲線
140b‧‧‧接觸層
141b‧‧‧應力誘發層
142b‧‧‧介電層
200‧‧‧積體電路(IC)
202‧‧‧FinFET
204‧‧‧平面型MOS電晶體
206‧‧‧設備區
208‧‧‧平面型設備區
210‧‧‧遮罩圖案、塊狀半導體晶圓
212‧‧‧絕緣材料/淺溝渠隔離(STI)
212a、212b‧‧‧溝渠
212c‧‧‧溝渠280c的底部
212d、212e‧‧‧溝渠
214、214b‧‧‧鰭片
214c‧‧‧暴露表面
214d‧‧‧暴露側壁部份
214e‧‧‧半導體材料
216‧‧‧摻雜阱區
216c‧‧‧突出部
218‧‧‧磊晶層
218d‧‧‧突出部
220‧‧‧矽層
220e‧‧‧材料
222‧‧‧虛擬閘極氧化物層
222‧‧‧高介電常數介電材料
222d‧‧‧錐形表面
224‧‧‧矽鍺(SiGe)或多晶矽層
224‧‧‧閘極材料
226‧‧‧覆蓋層
228、230‧‧‧虛擬閘極結構
232‧‧‧側壁間隔體
240‧‧‧溝渠
241‧‧‧應力誘發材料
242‧‧‧矽/應力誘發材料
244‧‧‧蝕刻中止材料層
246‧‧‧蓋層
248‧‧‧非晶矽層
250‧‧‧光阻遮罩層
252‧‧‧高介電常數(高k)閘極絕緣層
254‧‧‧氮化鈦蓋層
256、259‧‧‧功函數決定材料層
258‧‧‧P型通道閘極區
260‧‧‧旋塗玻璃
262‧‧‧剩餘部份/玻璃
268‧‧‧金屬矽化物接觸件
270‧‧‧金屬閘極電極
272‧‧‧源極/汲極接觸件
274‧‧‧層間電介質(ILD)
276‧‧‧金屬插塞
280c‧‧‧溝渠
285c‧‧‧絕緣材料層
295c‧‧‧錐形表面
304‧‧‧N型通道FinFET
313‧‧‧鰭片
314‧‧‧頂部
400b‧‧‧蝕刻製程
710‧‧‧習知平面型FinFET的曲線
720‧‧‧第1b圖之習知FinFET的曲線
730‧‧‧第1a圖之習知FinFET的曲線
740‧‧‧本發明FinFET的性能曲線
810‧‧‧第1b圖之習知FinFET的性能曲線
820‧‧‧第1a圖之習知FinFET的性能曲線
830‧‧‧本發明FinFET的測量點
910‧‧‧第1b圖所示之FinFET
920‧‧‧第1a圖所示之FinFET
930‧‧‧FinFET的性能曲線
2220b‧‧‧漸尖部份
2222a‧‧‧裸露半導體塊狀材料的區域
2224b‧‧‧突出部
2226b‧‧‧條形遮罩圖案
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件係以相同的元件符號表示。
第1a圖圖示習知FinFET的部份剖開透視圖；第1b圖圖示另一習知FinFET的部份剖開透視圖；第1c圖圖示第1a圖及第1b圖之習知FinFET設備的電容C-VGate曲線圖；第1d圖圖示第1a圖及第1b圖之習知FinFET設備的RON-LGate曲線圖；第1e圖圖示第1a圖及第1b圖之習知FinFET設備ID,off-ID,Sat泛用曲線；第2a圖及第2b圖根據本揭示內容之一些示範具體實施例圖示遮罩圖案的示意圖；第2c圖根據本揭示內容之一些示範具體實施例圖示有鰭片及溝渠形成於其中之基板的示意上視圖；第3圖根據本揭示內容之示範具體實施例圖示積體電路結構在早期成形階段的示意橫截面圖；第4a圖根據本揭示內容之示範具體實施例圖示積體 電路結構在早期成形階段的示意橫截面圖；第4b圖根據本揭示內容之示範具體實施例圖示積體電路結構在另一加工步驟期間的示意橫截面圖；第5a圖及第5b圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意上視圖；第5c圖根據本揭示內容之示範具體實施例圖示如第5b圖所示之積體電路的示意透視圖；第5d圖及第5e圖根據本揭示內容的不同示範具體實施例圖示溝渠在選擇性成長製程期間的示意上視圖；第6圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第7圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第8圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第9圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第10圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第11圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意上視圖；第12圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第13圖根據本揭示內容之示範具體實施例圖示積體 電路結構在進一步加工之後的示意橫截面圖；第14圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第15圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第16圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第17圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第18圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第19圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第20圖根據本揭示內容之示範具體實施例圖示積體電路結構在進一步加工之後的示意橫截面圖；第21a圖根據本揭示內容的具體實施例圖示用所揭示之方法形成之積體電路的電容C-VGate曲線圖；第21b圖根據本揭示內容的具體實施例圖示用所揭示之方法形成之積體電路的RON-LGate曲線圖；以及第21c圖根據本揭示內容的具體實施例圖示用所揭示之方法形成之積體電路的ID,off-ID,Sat泛用曲線。
儘管本發明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應瞭解本文所描述的特定具體實施例不是想 要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入由隨附申請專利範圍定義之本發明精神及範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，但對本技術領域中具有通常知識者而言在閱讀本揭示內容後會是即可實作的例行工作。
以下充分詳述數個具體實施例使得本技術領域中具有通常知識者能製作及使用本發明。應瞭解，基於本揭示內容顯然仍有其他的具體實施例，以及在不脫離本發明範疇的情形下，可做出系統、結構、方法或機械改變。在以下的說明中，給出許多特定細節是為了讓讀者徹底了解，本發明。不過，顯然在沒有該等特定細節下仍可實施本發明。為了避免混淆本發明，因此不詳細揭示一些眾所周知的電路、系統組態、結構組態及製程步驟。
圖示系統具體實施例的附圖為半圖解式且不按比例繪製，特別是，圖中有些尺寸為了圖示清楚而加以誇大。同樣，儘管附圖中的視圖為了便於描述而大體以相同的方向圖示，然而大部份是用任意的方式描繪附圖。大 體而言，可用任何方位操作本發明的具體實施例。
揭示及描述具有一些共用特徵的多個具體實施例，為了闡明及便於圖解說明、描述及理解，為求描述方便起見，相同及類似的特徵通常用相同的元件符號表示。為求描述方便起見，用一個或多個共用圖表描述各種不同的具體實施例。應瞭解，這不是旨在賦予任何其他意義或提供本發明的任何限制。以第一具體實施例、第二具體實施例等等來編號的具體實施例是為了便於描述而非旨在賦予任何其他意義或提供本發明的限制。
此時用附圖描述本揭示內容。示意圖示各種結構、系統及設備的附圖只是用來解釋以及避免本技術領域中具有通常知識者所熟知的細節混淆本揭示內容。儘管如此，仍納入附圖以描述及解釋本揭示內容的示範實施例。應使用與本技術領域中具有通常知識者所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與本技術領域中具有通常知識者所理解之普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於本技術領域中具有通常知識者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
在塊狀基板上可形成數個FinFET，亦即在半導體層內可形成用以容納電晶體之通道區的鰭片元件，其 中鰭片的高度實質小於對應半導體層的厚度。因此，以此意思而言，設於實際鰭片元件下面、有額外半導體容積(例如，矽容積)的任何電晶體組態可視為塊狀組態，不論在塊狀半導體層的“深度”中是否可提供任何其他埋藏絕緣層。在完成鰭片的基本結構及結合低電阻汲極/源極區的兩個或三個閘極結構(在一些示範具體實施例中，可用自對準製造順序實現)之後，公認有效之平面型製程技術可用來調整汲極及源極摻質分布，增強通道區的整體串聯電阻，例如藉由應用應變誘發機構及其類似者。結果，在顯著減少習知FinFET的驅動電流限制時可維持三維電晶體組態的優點，同時提供高效的整體製造流程。
可設計有數百萬個電晶體的積體電路(IC)。許多IC用也被稱為場效電晶體(FET)或MOSFET的金屬氧化物半導體(MOS)電晶體設計。儘管術語“MOS電晶體”嚴格而言是意指具有金屬閘極電極及氧化物閘極絕緣體的設備，然而該術語在本文係用來指稱有位於在半導體基板上方之閘極絕緣體(不論氧化物或者是其他絕緣體)上方之導電閘極電極(不論金屬或者是其他導電材料)的任何半導體設備。使用於IC設計的MOS電晶體可為平面型MOS電晶體或者是FinFET，然而這兩種設備各有某些獨特的優點及缺點。這兩種MOS電晶體可製造成P型通道電晶體及N型通道電晶體，以及兩者製造成具有或沒有移動率增強應力特徵。電路設計者可混合及匹配設備類型，使用P型通道及N型通道、平面型MOS及FinFET、受應力及不受應 力者，以利用各種設備的最佳特性以適合所設計的電路。
根據本揭示內容之一些具體實施例，提供一種用於形成積體電路之方法。該方法包括：蝕刻進入矽基板的複數個溝渠以及用第一絕緣材料填充該等溝渠以界定複數個隔開之矽鰭片。形成覆於該複數個鰭片上及橫過該複數個鰭片的閘極結構。移除該第一絕緣材料用以在該等閘極結構之間形成凹溝渠(recess trench)以及至少暴露該等隔開之矽鰭片的側壁部份使得該等凹溝渠有對應至第一高度的深度。在該等鰭片的暴露側壁部份上形成半導體材料的突出部，其中半導體材料的該等突出部各有向各自鰭片變尖的至少一個錐形表面。用第二絕緣材料填充該等凹溝渠達至少該第一高度。
根據本揭示內容的其他具體實施例，提供一種用於形成積體電路之方法。形成遮罩圖案於矽基板上方以及圖案化條狀圖案化部份以及複數個突出部於該等條狀圖案化部份兩側，每個突出部有向各個條狀圖案化部份變尖的至少一個錐形部份。根據所形成的遮罩來移除基板材料以及用絕緣材料填充該等凹槽。形成覆於該等凹槽上的閘極結構藉此暴露該等錐形部份。
根據本揭示內容的其他具體實施例，提供一種積體電路。該積體電路包含設於半導體基板的一個或多個鰭片，其中該一個或多個鰭片係以形成於半導體基板中的溝渠為界。在基板上方形成橫過該一個或多個鰭片的閘極結構，其中該等閘極結構形成於該一個或多個鰭片的上 表面上以及至少於該一個或多個鰭片之兩個側壁表面的一部份上。在一個或多個鰭片的兩側，形成突出部於該等閘極結構之間，其中每個突出部有向各自鰭片變尖的至少一個錐形表面。在該等溝渠中形成覆蓋該等錐形部份的絕緣材料。
在描述以下附圖時，會根據本揭示內容之各種示範具體實施例來圖解說明用於形成積體電路(IC)及/或數個積體電路(IC)的方法。所提及之製程步驟、程序及材料應被視為只是當作設計成向本技術領域中具有通常知識者圖解說明用於實施本發明之方法的示範具體實施例。不過，應瞭解，本發明不受限於該等示範具體實施例。IC中經圖示之部份可只包含單一FinFET及視需要的平面型MOS電晶體，然而本技術領域中具有通常知識者會認識到實際IC可包含大量的電晶體。根據本揭示內容的圖示FinFET可類似於上述FinFET 112a及120a或100b。如以下所描述的初始步驟可具體有關於P型通道電晶體的製造，但是本技術領域中具有通常知識者應瞭解該等加工步驟也可用來單獨製造N型通道電晶體或結合P型通道電晶體。製造IC的各種步驟為眾所周知，因此為求說明簡潔，只是簡要地提及或完全省略許多習知步驟而不提供習知的製程細節。
第2a圖以平面圖圖示半導體塊狀基板中有遮罩圖案210形成於其上的部份，例如用習知微影技術。該遮罩圖案可留下裸露半導體塊狀材料的區域2222a。該 等區域有兩端為楔形的實質長形形式。本技術領域中具有通常知識者會明白，裸露區域2222a在楔形末端之間延伸的實質長形部份的長度可有關於或為待形成於塊狀基板中之電晶體的閘極長度。本技術領域中具有通常知識者了解，該遮罩圖案可為配置於半導體塊狀材料上方留下裸露區域2222a的遮罩或硬遮罩，亦即，在裸露區域2222a上方沒有遮罩或硬遮罩從而對其他加工保持暴露。根據本文的一些示範具體實施例，可執行一個或多個蝕刻步驟以便移除半導體材料藉此在裸露區域2222a中形成凹槽。本技術領域中具有通常知識者了解，藉由執行時間受控蝕刻步驟可調整該等凹槽的深度。本技術領域中具有通常知識者了解，該蝕刻步驟可為非等向性。然後，該等凹槽(此時在第2a圖以區域2222a表示)可填充絕緣材料。根據一些示範具體實施例，該絕緣材料可為電介質常數小於4.0的所謂低介電常數或超低介電常數材料。本技術領域中具有通常知識者明白，填充絕緣材料之區域的長形部份可界定鰭片。隨後，可執行眾所周知的技術以形成覆於該等凹槽上的閘極結構以及留下實質裸露凹槽的楔形末端。本技術領域中具有通常知識者會了解，在閘極結構兩側可形成源極和汲極區造成源極和汲極區有漸尖部份(tapering portion)以及有絕緣材料形成於該等漸尖部份上。在以第2a圖解釋的示範具體實施例中，源極和汲極區可連接。
第2b圖以平面圖圖示半導體塊狀基板中有遮罩圖案210形成於其上的部份，例如用習知的微影技 術。遮罩圖案210可具有數個突出部2224b藉此可配置該等突出部於條形遮罩圖案2226b兩側。突出部2224b可具有至少一個漸尖部份2220b(請注意，儘管第2b圖圖示兩個漸尖部份，但這對於本揭示內容不構成任何限制；也可以只形成一個漸尖部份於每個突出部)。本技術領域中具有通常知識者會明白，在突出部之間延伸之條形遮罩圖案2226b的長度可有關於或為待形成於塊狀基板之電晶體的閘極長度。本技術領域中具有通常知識者了解，遮罩圖案210可為配置於半導體塊狀材料上方的遮罩或硬遮罩。根據本文的一些示範具體實施例，可執行一個或多個蝕刻步驟以便移除不被遮罩圖案覆蓋的半導體材料藉此形成數個凹槽。本技術領域中具有通常知識者了解，藉由執行時間受控蝕刻步驟可調整該等凹槽的深度。本技術領域中具有通常知識者了解，該蝕刻步驟可為非等向性。然後，該等凹槽可填充絕緣材料。根據一些示範具體實施例，該絕緣材料可為電介質常數小於4.0的所謂低介電常數或超低介電常數材料。隨後，可執行眾所周知的技術以形成上覆塊狀材料中因此形成之圖案化表面以及實質橫過條形遮罩圖案之延伸方向的閘極結構。本技術領域中具有通常知識者會了解，基於本技術領域的習知技術，可形成源極和汲極區於該等突出部，甚至於該等突出部內。
此時用以下附圖描述其他的示範具體實施例。第2c圖以平面圖圖示在成形早期階段的積體電路(IC)200之一部份。圖示部份可包含可形成數個FinFET(例 如，FinFET 202)於其中的設備區206。IC 200可形成於塊狀半導體晶圓(如後續附圖所示的元件符號210)上。絕緣材料212可分離、界定及電性隔離這兩個設備區。該絕緣材料，例如，可為淺溝渠隔離(STI)的一部份。眾所周知，STI可包含可蝕刻進入晶圓210的溝渠以及隨後可填充氧化物或其他絕緣材料。絕緣材料212也可延伸越過設備區206以界定複數個隔開之矽鰭片214。該等鰭片可由STI的成形形成，但是它們在加工的此時不暴露。如以下所解釋的，該等鰭片可稍後暴露。該等鰭片的寬度及高度的調整可基於正被實作之電路的需要。例如，該等鰭片可寬約5至50奈米以及高約5至50奈米。較佳地，該高度及該寬度可配對成使得相對高的鰭片可相對薄以及相對矮的鰭片可相對寬，在此“高”及“矮”、“薄”及“寬”在範圍廣泛的示範尺寸內為相對用語。高度與寬度的配對可讓閘極完全空乏。
本技術領域中具有通常知識者會明白，根據一些替代示範具體實施例，此時可在鰭片的旁邊形成突出部，或可用適當的遮罩圖案形成具有漸尖部份的源極和汲極區。該遮罩圖案可覆蓋鰭片及部份溝渠以留下溝渠的一些部份在裸露鰭片之間。根據如在說明第2a圖及第2b圖時所述的遮罩圖案，可形成該等遮罩圖案。本技術領域中具有通常知識者了解，在相應地遮罩該等鰭片及溝渠之後，藉由移除絕緣材料可在溝渠的無遮罩部份中形成凹槽。如以下在說明第2a圖及第2b圖時所解釋的，在溝渠中形成半導體材料(例如，藉由選擇性沉積半導體材料於在 凹槽內之鰭片的暴露表面上)之後，突出部可對應至突出及漸尖的部份。本技術領域中具有通常知識者了解，沉積於凹槽內鰭片之暴露表面的半導體材料，例如，可為矽、矽鍺、矽硼、碳化矽、矽砷或彼等之組合(此清單不限於明確給出的示範實施例，但是可為任何適當的半導體材料)。本技術領域中具有通常知識者明白，該材料也可具有一些應力誘發性質以賦予應力給鰭片214的至少一部份。相應地填充的凹槽可在每個鰭片兩側形成該材料的突出部。每個鰭片可具有沿著每一邊之一部份形成的至少一個突出部，該等突出部突出進入溝渠以及延伸離開鰭片。該等突出部可具有向各自鰭片變尖的錐形表面。然後，根據本文的一些示範具體實施例，覆於該複數個鰭片上及橫過該複數個鰭片的閘極結構(未圖示)可形成於突出部之間使得該等突出部仍可暴露。本技術領域中具有通常知識者了解，該等閘極結構可配置於突出部之間。本技術領域中具有通常知識者明白，在形成閘極結構之前，可形成絕緣材料層於突出部上，其中該絕緣材料可與圖案化材料不同，亦即，遮罩或硬遮罩的材料，以及對於所形成的絕緣材料層，可選擇性地移除遮罩或硬遮罩。此時用以下附圖解釋用以形成突出部的其他示範具體實施例。
第3圖根據一示範具體實施例以沿著第2c圖之直線X-X繪出的橫截面示意圖示用以形成IC 200的初始方法步驟。第3圖只圖示設備區206及鰭片214之一部份。在形成STI 212後，導電性決定摻質雜質可植入塊狀半導 體晶圓210以形成摻雜阱區(doped well)216。塊狀半導體晶圓210可為矽，混合鍺或碳的矽，或常用來形成積體電路的其他半導體材料，但是為使描述簡潔，在此簡單地稱為矽基板。摻雜阱區216可摻雜N型摻質雜質，例如砷或磷，以形成P型通道FinFET，以及可摻雜P型摻質雜質，例如硼，以形成N型通道FinFET。可遮罩在阱區植入步驟期間不植入的區域，例如，有光阻圖案層的區域。本技術領域中具有通常知識者會明白，多重植入可用來調整植入劑量及摻質分布。也如第3圖所示，可成長覆於該摻雜阱區上的通道矽218之未摻雜磊晶層。在電晶體之通道中的未摻雜矽可協助克服短通道效應及IC的閾值差異。用習知方式可能難以實現未摻雜層，因為植入物在後續熱加工期間會從摻雜阱區四散及向外擴散。根據本揭示內容的示範具體實施例，藉由首先磊晶成長摻雜碳的矽層220(已知它可阻擋硼及砷擴散)，可成功地實現該未摻雜通道。在層220的成長期間，可調整反應劑以增加約0.3%的碳量至成長層。厚約1奈米或約5奈米或約10奈米或在約1奈米至約10奈米之間或在約5奈米至約10奈米之間的碳摻雜層足以實質阻擋阱區的外擴散。可成長厚度至少等於主動鰭片之想要高度的未摻雜層218。本技術領域中具有通常知識者了解，可首先形成STI，然後可摻雜阱區，然後可成長磊晶層，如上述。儘管未圖示，但本技術領域中具有通常知識者會明白，在替代具體實施例中，在晶圓的表面中可蝕刻對準標記，可植入阱區，在平坦表面上可成長磊晶層而沒 有圖案負載效應(pattern loading effect)。
本技術領域中具有通常知識者了解，可省略未摻雜層218及層220。因此，應注意，根據其他示範具體實施例，IC 200可不具有層218及220，亦即，相應附圖不描繪層218、220，然而可出現及圖示於與第3圖有關的附圖。
該方法可繼續，如第4a圖所示，形成覆於鰭片上及橫過鰭片及溝渠的閘極結構。該閘極結構可為閘極結構藉此可執行所謂的先形成閘極製程(gate first process)，或閘極結構可為虛擬閘極，使得可應用閘極取代製程。本技術領域中具有通常知識者了解，本揭示內容不限於先形成閘極製程或取代閘極製程。
在如以下附圖所述的示範具體實施例中，閘極結構可為虛擬閘極結構。根據前述，本技術領域中具有通常知識者了解，這對於本揭示內容不構成任何限制。本技術領域中具有通常知識者明白，儘管會描述虛擬閘極結構，然而也可描述閘極結構。該方法可繼續形成虛擬閘極氧化物層222、矽鍺(SiGe)或多晶矽層224，及覆蓋層226。例如，用化學氣相沉積法(CVD)、低壓化學氣相沉積法(LPCVD)或電漿增強化學氣相沉積法(PECVD)，可沉積該等層中之每一者。層222，例如，可為一層厚1.5至2奈米的氧化矽，層224可為非晶矽鍺或多晶矽層且厚度有50至60奈米，以及覆蓋層226可為厚約40奈米的氮化矽層。可熱成長虛擬閘極氧化物層222而不是沉積。層226、224 及222可經光微影圖案化及蝕刻而形成虛擬閘極結構228及230。在形成虛擬閘極結構228及230後，在虛擬閘極結構的側壁上可形成側壁間隔體232。在設備區208上面可形成類似結構。
本技術領域中具有通常知識者了解，可省略未摻雜層218及層220。因此，應注意，根據其他示範具體實施例，IC 200可不具有層218及220，亦即，相應附圖不描繪層218、220，然而可出現及圖示於與第4a圖有關的附圖。
本技術領域中具有通常知識者明白，如以上在說明第4a圖時提及的虛擬閘極結構228、230在替代示範具體實施例可為閘極結構。藉由形成高介電常數介電材料222、閘極材料224以及覆蓋層226於基板210上方，可形成該等閘極電極結構。隨後，用本技術領域所習知的適當技術，可形成閘極堆疊以及可形成囊封該閘極堆疊的側壁間隔體232。在形成側壁間隔體232之前或之後，可形成覆蓋層226。本技術領域中具有通常知識者了解，在沉積高介電常數材料222、閘極材料224及覆蓋層226之前，執行蝕刻步驟以選擇性地移除在鰭片四周的絕緣材料以便形成有某一所欲深度的凹槽於鰭片之間。用習知技術可得到該所欲深度，例如時間受控蝕刻法或其類似者。該所欲深度可調整鰭片的有效高度。本技術領域中具有通常知識者了解，如第2c圖所示的IC 200可用遮罩或硬遮罩圖案化。該遮罩或硬遮罩可覆在基板上以圖案化橫過鰭片的溝 渠。隨後，可執行前述蝕刻步驟以移除在溝渠中之鰭片四周的絕緣材料以便暴露鰭片的上表面及部份側壁表面以在鰭片之間形成凹槽。然後，在溝渠中可沉積高介電常數材料222及閘極材料224。也有可能形成覆於鰭片上及橫過鰭片的虛擬閘極結構。在形成側壁間隔體於虛擬閘極結構的旁邊後，只移除該虛擬閘極結構用以暴露該基板同時保留側壁間隔體。該等側壁間隔體可用作遮罩圖案供移除在鰭片之間的絕緣材料以及側壁間隔體。因此，藉由沿著橫過該等鰭片的方向形成溝渠於鰭片之間，可形成閘極電極。藉由移除第一絕緣材料可形成該等凹槽。隨後，沿著橫過該等鰭片的方向，在該等鰭片及凹槽上方，可形成有高介電常數材料及閘極材料的閘極堆疊。
第4b圖為沿著第4a圖之直線4b-4b繪出的橫截面圖。如第4b圖所示，在半導體晶圓210的摻雜阱區216中可形成鰭片214。在基板216中可形成界定鰭片214以及可填充第一絕緣材料的溝渠212。用適當蝕刻製程400b可移除溝渠212的第一絕緣材料。根據一些示範具體實施例，可移除溝渠212的所有第一絕緣材料藉此可暴露半導體塊狀材料210在溝渠底部的半導體材料。本技術領域中具有通常知識者會了解，可應用選擇性蝕刻製程。根據一些其他示範具體實施例，只由溝渠212移除一定數量的第一絕緣材料使得溝渠212仍有一部份的絕緣材料以及溝渠只暴露到一定的深度使得在移除第一絕緣材料時，相對於新近形成溝渠之深度，鰭片214的側壁可暴露一定的 高度。本技術領域中具有通常知識者明白，溝渠212中可留下有一定高度的第一絕緣材料用以覆蓋溝渠212的底部。
本技術領域中具有通常知識者了解，可省略未摻雜層218及層220。因此，應注意，根據其他示範具體實施例，IC 200可不具有層218及220，亦即，相應附圖不描繪層218、220，然而可出現及圖示於與第3圖有關的附圖。以下不明確引用層218及220。儘管以下不明確描繪這幾層，然而本技術領域中具有通常知識者了解，層218及220可存在或省略。顯然應注意，儘管層218及220不再圖示以下要描述的附圖，然而本揭示內容的一些示範具體實施例仍可提供層218及220，同時其他示範具體實施例可沒有層218及220。
根據一些示範具體實施例，層218及220可換成形成於鰭片214之上暴露表面上的絕緣材料層(稍後在說明第5c圖時加以描述以及用元件符號285c表示)。可沉積或熱成長取代層218及220的絕緣材料層於鰭片214上。用閘極結構(虛擬閘極結構或閘極結構；比較第4a圖的元件符號228、230)作為遮罩圖案，可完成取代層218及220的絕緣材料層的形成。本技術領域中具有通常知識者會了解，或者，在未摻雜層218上或用它可形成第二絕緣材料。
第5a圖以平面圖圖示形成閘極結構228及230和側壁間隔體232之後的IC 200。根據上文解釋，顯 然閘極結構可為閘極電極結構(“先形成閘極”)或虛擬閘極結構(“取代閘極”或“後形成閘極”)。如第5a圖所示，可形成覆於鰭片214及溝渠212a上的閘極結構228及230。根據如第5a圖所示的示意平面圖，該等閘極結構可遮罩部份的鰭片214及溝渠212a。鰭片214及溝渠212a的無遮罩部份在閘極結構228及230之間可暴露以及可配置於閘極結構228兩側。根據一些示範具體實施例，暴露溝渠212a可填充第一絕緣材料或不填充第一絕緣材料，如以上在說明第4b圖時所述。因此，暴露溝渠212a可用第一絕緣材料填充到一定的高度以及暴露鰭片214的部份側壁可暴露，亦即，可能不接觸第一絕緣材料。或者，暴露溝渠212a可能沒有任何絕緣材料以及部份塊狀基板210(第4b圖)可暴露。應注意，鰭片214的暴露部份以及溝渠212a的暴露部份係指鰭片214中及溝渠中不被閘極結構特別遮罩的部份，亦即，沒有閘極結構形成於其上方的部份(無上覆閘極結構的部份)。
第5b圖的平面圖圖示在半導體材料之突出部形成於鰭片214之暴露側壁部份後(第5a圖)處於更進一步加工階段的IC 200。鰭片214b此時在閘極結構228、230之間有形成於暴露側壁部份上的突出部，因此，用作突出部的遮罩圖案結構，其係對齊閘極結構228、230。本技術領域中具有通常知識者了解，可形成覆於鰭片上的該等閘極結構而鰭片的尺寸是根據塊狀基板210的初始形成。本技術領域中具有通常知識者了解，該等突出部往反向設置 的突出部突出以及延伸進入溝渠212b。如第5b圖所示，該等突出部突出進入溝渠212b以及延伸離開鰭片。因此，該等溝渠212b可採用狗骨形式或形狀。
第5c圖圖示IC 200之一部份的示意透視圖。第5c圖圖示閘極結構228、側壁間隔體232及鰭片214(圖示其中一個以便圖解說明)。應注意，閘極結構228可為虛擬閘極(“後形成閘極”或“取代閘極”)或為閘極(“先形成閘極”)，如以上所解釋的。在鰭片214的暴露表面214c(在第5c圖用虛線示意圖示)上，形成突出部216c。突出部216c可具有向鰭片214變尖的至少一個錐形表面295c。本技術領域中具有通常知識者了解，錐形表面295c對於各自有突出部形成於其上的暴露表面214c可呈斜切。根據一些示範具體實施例，突出部216c可呈實質凸形。
在面向對方的兩個相對突出部216c之間，可形成溝渠280c。根據一些示範具體實施例，溝渠280c可用兩個相對突出部216c以及有閘極結構228及側壁間隔體232形成於上方之第一絕緣材料層(正被該閘極結構遮罩的第一絕緣材料層)的表面定義，該層係配置於鰭片214中被閘極結構228覆蓋的兩個部份之間，亦即，由覆於該等鰭片上之閘極結構228定義的部份。根據一些示範具體實施例，溝渠280c可呈狗骨形式或形狀。溝渠280c的底部212c可用第一絕緣材料形成或者各自用塊狀基板210的半導體材料及摻雜阱區216(參考第2圖至第4圖)形成。在第一絕緣材料形成溝渠280c之底部212c的示範具體實施例中， 溝渠280c的高度定義突出部216c的對應高度。在替代示範具體實施例中，該半導體材料可形成溝渠280c的底部212c。
根據本文的一些特殊示範具體實施例，藉由選擇性成長半導體材料(例如，矽或有材料之矽)於鰭片214兩側的暴露側壁部份上可形成該等突出部，使得所成長的材料可突出進入溝渠212以及可延伸離開鰭片214，亦即，它的暴露側壁表面。有材料的矽可為矽鍺材料、矽硼材料、矽砷材料或矽碳材料。本技術領域中具有通常知識者會了解，根據一些示範具體實施例，該半導體材料可為應力誘發材料以便賦予應力至鰭片214上。本技術領域中具有通常知識者了解，本揭示內容可提供可按逐個部份埋入應力誘發材料的鰭片。
根據一些示範具體實施例，可形成一層絕緣材料285c於鰭片214上，亦即，於鰭片214中用閘極結構228及虛線214c定義的上半部上。本技術領域中具有通常知識者會了解，提供絕緣層285c可能造成半導體材料只形成於鰭片的暴露側壁部份214c上。
根據一些示範具體實施例，選擇性成長的步驟可提供選擇性磊晶成長的步驟。本技術領域中具有通常知識者了解，這是電漿增強化學氣相沉積的變體，其中沉積製程的參數經調適成可以只沉積材料於溝渠280c中之鰭片214的暴露側壁部份214c上，而在鰭片214及閘極結構228上不發生實質材料沉積。一般而言，選擇性磊晶成 長製程可提供供給有第一化學元素的第一反應劑以及有第二化學元素的第二反應劑。在選擇性磊晶成長製程期間，可改變第一反應劑之流率與第二反應劑之流率的比率至少一次。
製程參數，例如溫度、壓力及反應劑氣體的組合物，可經調適成可以只沉積一層材料於鰭片214的暴露部份上，特別是沉積於鰭片214的暴露側壁部份214c上，而其他部份不發生實質沉積。
藉由改變第一反應劑及第二反應劑中之至少一者的流率，可控制第一化學元素及第二化學元素中之至少一者的濃度。一般而言，第一反應劑流率與第二反應劑流率有較大的比率可引起沉積材料中有較大濃度的第一化學元素。
在本揭示內容的一些示範具體實施例中，其中基板216提供矽，以及其中形成於鰭片214及側壁間隔體232上的絕緣層285c可提供二氧化矽及/或氮化矽，第一反應劑可包含鍺烷(GeH4)以及第二反應劑可包含二氯矽烷(SiH2Cl2)。可用氣體形式供給該等反應劑以形成包含矽鍺的應變產生元件(strain-creating element)。另外，可提供作為載子氣體的氫以及可供給HCl以便增加磊晶成長矽鍺的選擇性。
在本揭示內容的其他示範具體實施例中，其中應變產生元件可包含碳化矽，第一反應劑可包含乙烯(C2H4)以及第二反應劑可包含矽烷(SiH4)。另外，可提供鹽 酸(HCl)以便增加成長製程的選擇性。
本技術領域中具有通常知識者了解，在選擇性磊晶成長製程期間可改變第一反應劑之流率與第二反應劑之流率的比率以便影響沉積速率。
在美國專利申請案公開序號2007/0254441及2008/0026531中有討論選擇性磊晶成長。
在形成突出部216c於鰭片214之暴露側壁表面上時，可形成錐形表面。根據一些示範具體實施例，形成錐形表面的可能方式可包括在磊晶沉積期間控制沉積速率。相應的磊晶技術可利用以下效應：磊晶成長的速度取決於將會成長材料於其上之晶面的取向。本技術領域中具有通常知識者了解，例如實質禁止成長矽於(111)表面上。
將以第5d圖及第5e圖解釋根據一些示範具體實施例的選擇性成長製程。第5d圖為IC 200之一部份的平面圖，其係圖示溝渠212d、閘極結構(未圖示)的側壁間隔體232以及鰭片的暴露側壁部份214d(未圖示)。用直線圖示的突出部218d在形成期間的不同時間為有不同尺寸的突出部218d。本技術領域中具有通常知識者了解，取決於有鰭片形成於其中之塊狀基板的晶向及/或取決於鰭片相對於塊狀基板的取向，可執行如第5d圖所示的選擇性成長製程。第5d圖也圖示可形成錐形表面222d。
第5e圖圖示本揭示內容的另一示範具體實施例。在第5e圖的示意圖中，給出半導體材料214e中之溝渠212e以及閘極結構(未圖示)之側壁間隔體232的平面 圖。溝渠212e可界定兩端可用半導體材料214e連接的鰭片(未圖示)。在執行選擇性成長製程時，材料220e可沉積於半導體材料214e的暴露表面上以及不沉積於側壁間隔體232上，亦即，不沉積於配置於側壁間隔體232下方的絕緣材料(未圖示)上。沉積材料220e可形成延伸進入溝渠212e的突出部。在材料220e成長於鄰近側壁間隔體232的表面上時，沉積材料220e可形成錐形表面222e。
在上述製程後，第5b圖的溝渠212b、第5c圖的280c、第5d圖的212d以及第5e圖的212e可填充第二絕緣材料。根據一些示範具體實施例，該第二絕緣材料可填充到有對應至突出部(例如，第5c圖的突出部216c)之高度的高度。根據一些替代示範具體實施例，該第二絕緣材料可填充成可覆蓋閘極結構，以及可執行平坦化步驟，例如化學機械研磨步驟，以暴露閘極結構的上表面。
根據一些示範具體實施例，該第二絕緣材料可不同於第一絕緣材料。根據本文的一些示範具體實施例，該第二絕緣材料可為介電常數實質小於或等於4.0的材料。該第二絕緣材料可為以下各物中之一者：氧化矽、摻氟氧化矽、摻碳氧化矽、多孔氧化矽、含氫矽酸鹽類(hydrogen silsesquioxane)、甲基倍半矽氧烷(methylsilsesquioxane)、聚亞醯胺、聚降冰片烯(polynorbornene)、苯環丁烯(benzocyclobutene)、以及聚四氟乙烯(polytetrafluoroethylene)，或可包含彼等之組合。
根據一些示範具體實施例，該第二絕緣材料 在移除溝渠的第一絕緣材料之前可與形成於鰭片上之絕緣層的材料不同(例如，比較第5c圖的285c)。根據一些示範具體實施例，本技術領域中具有通常知識者明白，用於絕緣層的可能材料可由氮化矽給定。本技術領域中具有通常知識者了解，在形成第二絕緣材料於突出部的上表面上時，其中該第二絕緣材料在移除溝渠之第一絕緣材料之前與形成於鰭片上之絕緣層的材料不同，有可能各自選擇性地提供應力誘發材料於鰭片上以及於突出部上。根據一些示範具體實施例，可以只形成一層應力誘發材料於突出部上方。應注意，在鰭片上方可以不形成應力誘發層，因為絕緣層在移除溝渠之第一絕緣材料之前形成於鰭片上。因此，鰭片上的絕緣層與填入溝渠第二絕緣材料和閘極結構一起提供用於形成應力誘發層於突出部上方的遮罩圖案，例如，藉由選擇性沉積技術。根據替代示範具體實施例，在溝渠填充第二絕緣材料後，可形成一層第二絕緣材料於突出部上。當在移除溝渠之第一絕緣材料之前選擇性地移除形成於鰭片上的絕緣層之後，暴露鰭片的上表面。在使用閘極結構時，該第二絕緣材料當作遮罩圖案，可以只在鰭片上方形成一層應力誘發材料用以賦予應力給鰭片。本技術領域中具有通常知識者會了解，或者，在鰭片及突出部上方可形成一層應力誘發材料。
根據一些示範具體實施例，在前述製程後，在鰭片及突出部中可形成源極和汲極區。如本技術領域所習知的，用閘極結構及側壁間隔體作為遮罩圖案，可用離 子植入技術植入適當的摻質分布。本技術領域中具有通常知識者了解，突出部以及相應地源極和汲極區可以自對準方式與閘極結構對齊。
根據一些示範具體實施例，在突出部上方的閘極結構與形成於鰭片上表面上的絕緣材料層(比較第5c圖的元件符號285c)之間可形成一層第二絕緣材料。隨後，可移除該第二絕緣材料用以只暴露該絕緣材料層。該第二絕緣材料仍覆蓋該等突出部。本技術領域中具有通常知識者可了解，可應用時間受控選擇性蝕刻技術。用適當的選擇性蝕刻步驟可移除形成於鰭片上表面上的絕緣材料層用以暴露鰭片的上表面。隨後，在暴露上表面上可形成金屬矽化物接觸件。本技術領域中具有通常知識者了解，該等金屬矽化物接觸件皆不形成於突出部上。因此，能可靠地處理源極/汲極區和閘極結構(仍待形成)的接觸件可能接觸的問題，特別是在早期階段已有第二絕緣材料存在於閘極電極接觸結構與源極/汲極接觸結構之間的情形下。
根據一些示範具體實施例，應力誘發區域可能設於源極和汲極區內，如以下所解釋的。藉由施加應力至MOS電晶體的通道，可增強主要載子在通道中的移動率。施加應力至P型通道MOS電晶體之通道的縱向壓縮應力增加電洞在通道中的移動率。同樣，施加至N型通道MOS電晶體之通道的縱向拉伸應力增加電子在通道中的移動率。藉由嵌入晶格常數大於主阱區中之矽之晶格常數的結晶材料，可施加壓縮應力至通道，以及對應地，藉由 嵌入有較小晶格常數的結晶材料，可施加拉伸應力。矽鍺為晶格常數大於矽的結晶材料之一，以及矽碳為晶格常數小於矽的結晶材料之一。如果要製成有應力增強之移動率的FinFET，除了提供應力誘發區域、應力誘發層及/或應力誘發部份的可能性以外，根據一個示範具體實施例，該方法可繼續，如第6圖所示。用閘極結構228及230及其相關側壁間隔體232作為蝕刻遮罩，可蝕刻進入阱區216的溝渠240(以虛線表示)。儘管溝渠以理想而言有與側壁間隔體之邊緣對齊的筆直直壁，但蝕刻劑可能優先沿著某些結晶平面比其他平面更快地蝕刻而產生形狀不規則的溝渠。然後，藉由選擇性磊晶成長應力誘發材料241(例如，用於P型通道電晶體的矽鍺，以及用於N型通道電晶體的矽碳)，可填充該溝渠。該溝渠可填充未摻雜導電性決定雜質的矽鍺或矽碳。
根據一個示範具體實施例，可繼續該磊晶成長以成長高於磊晶層218之原始表面的矽242(參考第4a圖)。矽242可摻雜導電性決定雜質，例如用於P型通道電晶體的硼，以及用於N型通道電晶體的磷或砷。此一多餘材料最終可形成提升式(raised)源極和汲極結構，以及對於FinFET，可形成摻雜雜質的源極/汲極延伸區。源極/汲極延伸區可與閘極結構228自對準，以及提升部份提供額外的矽用於源極和汲極接觸件。再者，由於結晶主材料的本質以及溝渠的不規則形狀，所得磊晶成長材料可產生非平面型上表面。對於平面型MOS電晶體204可進行同樣的應 力誘發材料嵌入。
在圖示結構中，閘極結構228可用作待以取代閘極製程形成之主動閘極的佔位物(placeholder)，如以下所述。閘極結構230也習稱STI縮進閘極(STI tuck-under gate)。它們可換成最終設備結構的瓦式閘極(tiling gate)。瓦式閘極用來在IC上建立有實質均勻密度的特徵，這有助於例如在平坦化步驟期間得到均勻的加工。縮進閘極可協助提供溝渠240在阱區-STI邊界的均勻蝕刻。在沒有這些閘極的情形下，取決於對準，成長嵌入材料的剖面化(faceting)可能發生或不發生，導致外加應力有差異，接著，導致移動率從而驅動電流有差異。
本技術領域中具有通常知識者會明白，上述提供應力誘發區域於源極和汲極區中的步驟不限於在形成突出部之後執行。也有可能在形成突出部之前執行應力誘發區域的提供。根據一些示範具體實施例，如在說明第6圖時提及的步驟可在執行如在說明第4b圖時提及的蝕刻步驟400b之前執行。本技術領域中具有通常知識者了解，根據一些示範具體實施例，第6圖可在執行如在說明第4a圖時提及的步驟之後以及在執行如在說明第4b圖時提及的步驟400b之前執行。在形成凹槽於鰭片以及在閘極結構之間形成應力誘發區域於所形成的凹槽(如在說明第6圖時所解釋的)之後，可應用第4b圖的步驟400b以及可形成突出部，如以上在說明第4b圖、第5a圖、第5b圖、第5c圖、第5d圖及第5e圖時所解釋的。本技術領域中具有 通常知識者會明白，相應示範具體實施例可提供只形成於鰭片之中的應力誘發區域。因此，該等應力誘發區域不延伸進入突出部。
儘管未圖示於任何附圖以免混淆圖形，也應注意，用習知方式藉由植入導電性決定離子可形成源極和汲極區。例如，在平面型電晶體上，在形成側壁間隔體232之前，可植入源極/汲極延伸區及暈環區域(halo region)。可植入進入及穿過應力誘發材料242的深源極和汲極區。藉由植入硼離子可形成P型通道源極和汲極區。藉由植入砷或磷離子可形成N型通道源極和汲極區。用閘極結構作為離子植入遮罩以便使源極/汲極區與閘極及底下通道自對準，可植入離子於鰭片及平面型MOS電晶體內。在FinFET中，由於植入離子的範圍有限，藉由離子植入只於相對短鰭片之FinFET中，可形成源極/汲極區。在相對高的鰭片上，用嵌入磊晶層中有形成多餘源極/汲極至接觸件之提升部份的摻雜部份提供源極/汲極延伸區。
用於製造IC 200的方法可繼續，如第7圖所示。儘管以下描述會考量取代閘極或後形成閘極技術，然而本技術領域中具有通常知識者了解，某些製程或步驟也可應用於先形成閘極技術。因此，當以下描述採用取代閘極技術或後形成閘極技術時，本揭示內容不受限。可沉積覆於虛擬閘極結構228、230及提升式源極和汲極區242上的蝕刻中止材料層244。該蝕刻中止材料層，例如，可為厚約4至5奈米的氮化矽薄層，它可用電漿增強原子層沉 積法(PEALD)沉積。為了便於圖解說明，藉由把提升式源極和汲極區圖示成平坦及沒有不規則形狀來簡化此圖及以下附圖。例如，用化學機械平坦化法(CMP)可磨回(polish back)蝕刻中止材料層244，以及可移除蓋層226(第6圖)的頂部。在蝕刻中止材料及剩餘蓋層246上方可沉積一層非晶矽248。非晶矽248可回填(back fill)在虛擬閘極結構228及230之側壁上的側壁間隔體232之間的空間。
例如，用CMP可平坦化非晶矽層248，其中平坦化是在蓋層246的剩餘部份停下來，如第8圖所示。剩餘非晶矽248可用作與虛擬閘極結構自對準及隔開的自對準虛擬接觸件或虛擬回填(dummy back fill)。使用相互自對準、兩個不同的虛擬結構(其形成已予解釋)可允許形成與閘極自對準的源極/汲極接觸件。根據一個示範具體實施例，矽鍺係選為虛擬閘極結構228及230的材料，而矽選為虛擬回填248的材料，因為這兩者有不同的蝕刻特性。也可選擇有此類不同蝕刻特性的其他材料。
用於製造積體電路200的方法可繼續，移除蓋層246的剩餘部份以暴露虛擬閘極結構228及230的非晶矽鍺224，如第9圖所示。在有選擇性以及不蝕刻矽或矽鍺的蝕刻劑中可移除該蓋層。然後，可移除該非晶矽鍺，如第10圖所示以及如第11圖的平面圖所示。在氫氧化銨與過氧化氫的混合物中可蝕刻矽鍺。此蝕刻劑移除矽鍺但是不蝕刻矽。
根據一個具體實施例，該方法可繼續，如第 12圖及第13圖所示。第13圖為沿著第2c圖之直線Y-Y繪出的橫截面圖。可塗上及圖案化光阻遮罩層250以保護平面型設備區208同時暴露FinFET設備區206。在遮罩層250處於原位下，可回蝕(etch back)鰭片214四周的STI絕緣層212以暴露鰭片(在第12圖以點線313表示)的頂部314。根據一些示範具體實施例，暴露頂部314，閘極圍繞物(gate wrap-around)，可對應至未摻雜磊晶層218(參考第4a圖)。在此閘極圍繞物區可形成FinFET的未摻雜通道。儘管在IC的製造早期形成，但不暴露該等鰭片直到在加工後期藉由STI 212的蝕刻才暴露。鰭片在後期暴露是有可能的，因為虛擬接觸結構248在移除虛擬閘極結構228及230(第9圖)之後仍在原位。只在加工後期階段才暴露鰭片允許執行於半導體晶圓之實質平面型上表面的大部份先前加工步驟而不以複雜或不相容的任何方式改變常規。如果在早期暴露鰭片，根據常見的傳統建議，必須以更加困難的三維方式完成加工。
如第14圖所示，該方法可繼續，移除帶圖案光阻層250，清洗鰭片的暴露表面以及沉積高介電常數(高介電常數)閘極絕緣層252，例如由氮化鈦(TiN)構成的蓋層254，以及一層功函數決定材料256。為了便於圖解說明，省略掉閘極圍繞物以簡化此圖及以下附圖。對於P型通道MOS電晶體，功函數決定材料256，例如，可為氮化鈦。N通道MOS電晶體會使用不同的功函數決定材料，例如氮化鋁鈦。
第15圖至第20圖圖示製造IC 200的可能繼續步驟。在這些附圖中，仍圖示沿著第2c圖之直線X-X穿過鰭片214繪出的橫截面圖，製造N型通道FinFET 304的步驟圖示於左邊，以及製造P型通道FinFET 202的步驟圖示於右邊。如第15圖所示，可由N型通道FinFET移除氮化鈦，以及可回蝕P型通道FinFET上的功函數決定材料256(第14圖)。根據本揭示內容的一個示範具體實施例，藉由形成帶圖案遮罩層(未圖示)，例如覆於P型通道FinFET上之旋塗玻璃的圖案層，接著蝕刻氮化鈦，可移除N型通道FinFET的氮化鈦。然後，可回蝕該層旋塗玻璃以只留下閘極區中被較早前移除非晶矽鍺之步驟挖空而厚度減少的部份。然後，厚度減少的旋塗玻璃可用作蝕刻遮罩以移除任何功函數決定材料256，除了此時以258表示的P型通道閘極區以外。沉積覆於N型通道FinFET 304上的功函數決定材料層259，例如氮化鋁鈦(TiAIN)。
如第16圖所示，可塗上及回蝕一層旋塗玻璃以只留下閘極區內的旋塗玻璃260。該旋塗玻璃可用作蝕刻遮罩以及移除閘極區之外的功函數金屬。蝕刻劑，例如過氧化氫，可蝕刻該功函數決定材料，但是在高介電常數介電材料252停下來。
根據一個示範具體實施例，可塗上附加旋塗玻璃及回蝕到高介電常數介電層252。例如，在三氯化硼(BCl3)蝕刻劑中可蝕刻高介電常數介電層的暴露部份。旋塗玻璃的剩餘部份262可用作蝕刻遮罩，以及可移除源極/ 汲極接觸區的虛擬回填矽248，如第17圖所示。
用於製造IC 200的方法可繼續，如第18圖所示，由接觸區的底部移除薄蝕刻中止層244。例如，用非等向性蝕刻劑，可移除該蝕刻中止層，留下沿著側壁232的蝕刻中止層。在清洗矽在接觸區中暴露的表面後，可沉積一層矽化物形成金屬(例如，鎳)及退火以使該金屬與矽反應而形成源極和汲極區的金屬矽化物接觸件268。用來形成該矽化物的退火溫度可小於在先前加工步驟所遭遇的溫度。在加工後期階段形成該矽化物以避免較高的加工溫度產生有害於該矽化物的影響是有利的。不與矽接觸的矽化物形成可能不起反應，以及例如在濕蝕刻劑中可被移除。在移除未反應的金屬後，也可相對於基板上之其他氧化物材料有選擇性地移除旋塗玻璃262。藉由首先氧化該玻璃以形成不良品質的氧化物而對於優良品質的氧化物有蝕刻選擇性的方式，可移除玻璃262。
可形成接觸功函數決定金屬258及259的金屬閘極電極270以及接觸金屬矽化物接觸件268的源極/汲極接觸件272，如第19圖所示。首先，可沉積鈦潤濕層(未圖示)，接著是例如混入少量鍺的鋁層。添加1-2%的鍺至鋁可顯著降低該合金的熔點，這允許該合金回焊進入小凹槽。例如用CMP可平坦化該鋁。第一虛擬閘極結構228及230的順序移除然後虛擬接觸結構248的移除，利用旋塗玻璃使得後者有可能，使得可同時以及用相同的材料金屬化閘極及接觸件。
可沉積覆於金屬閘極電極270及源極/汲極接觸件272上的層間電介質(ILD)274，如第20圖所示。ILD 274可為沉積氧化物、氮化物、其他絕緣材料或絕緣材料的組合。平坦化ILD 274的正面以及蝕刻穿過該ILD的貫孔(via)以暴露部份的源極/汲極接觸件。用互連金屬化及其他後段加工的習知方式，在貫孔中可形成金屬插塞276。
本揭示內容之示範具體實施例的積體電路顯示有各種優點及改善而提高有該等積體電路之半導體設備的設備效能。由第5b圖及第5c圖顯而易見，可大幅抑制形成於閘極電極、源極區和汲極區之間導致有明顯高閘極電容的寄生電容。原因是，由於突出部有向各自鰭片變尖的至少一個錐形表面，因此在源極和汲極區、閘極電極之間可提供絕緣材料。因此，源極/汲極區與閘極電極沒有表面接觸而避免形成有寄生電容的電容器。
第21a圖圖示以歸一為有效閘極寬度的電容(C，測量單位為fF/微米，縱軸)和閘極偏壓(施加至閘極電極的電壓，測量單位伏特(V)，橫軸)描繪曲線圖示根據本揭示內容所形成的FinFET用來比較根據如第1a圖所示之組態的習知FinFET、根據如第1b圖所示之組態的習知FinFET、以及習知平面型FET組態。元件符號710表示對應至習知平面型FinFET的曲線。元件符號720表示圖示於第1b圖的習知FinFET。元件符號730表示對應至如在說明第1a圖時所解釋之習知FinFET組態的曲線。以元件符號740表示的曲線代表根據本揭示內容之FinFET的性能。 第1c圖清楚顯示根據本揭示內容之FinFET的電容大幅低於曲線720的電容，儘管曲線740稍微高於曲線730。理由是因為形成於閘極電極、源極/汲極區之間的寄生電容大幅減少。本技術領域中具有通常知識者會明白，藉由提供適當的絕緣材料，例如低介電常數材料或超低介電常數材料，由於可進一步抑制或排除寄生電容，曲線740可降低而更接近曲線710。
第21b圖以電阻(歸一為有效閘極寬度的電阻RON，測量單位Ω微米，縱軸)和閘極長度(LGate，測量單位奈米，橫軸)描繪曲線。曲線810代表如第1b圖所示之習知FinFET的性能，同時曲線820代表如第1a圖所示之習知FinFET的性能。以元件符號830表示的點表示根據本揭示內容之FinFET可預期的測量點。第21b圖表明根據本揭示內容之FinFET的電阻媲美如第1b圖所示之習知FinFET的電阻，它對於如第1a圖所示的習知FinFET有改善。
第21c圖以在關閉狀態期間之歸一化電性汲極電流(ID,off，歸一為有效閘極寬度以及測量單位為nA/微米，縱軸)和在操作期間之歸一化電性汲極飽和電流(ID,Sat，歸一為有效閘極寬度以及測量單位為μA/微米，橫軸)描繪如第1a圖所示之FinFET(以920表示)與如第1b圖所示之FinFET(以910表示)的泛用曲線。曲線930根據本揭示內容描繪FinFET的性能。由第21c圖可了解，本揭示內容的FinFET可以較低的功率操作。
第21a圖至第21c圖顯示根據本揭示內容的 積體電路以大幅改善的動態性能提供低寄生電容、低電阻值、低洩露電流、及優異的靜電性能使得以低功率操作及有改良效能的半導體設備成為有可能。
本技術領域中具有通常知識者會明白，本揭示內容提供顯示寄生電容減少或甚至實質被排除以及有高驅動電流的積體電路。
本技術領域中具有通常知識者明白，本揭示內容的專利標的可用於三閘極/平面的混合製程或類似的FinFET結構。因此，本技術領域中具有通常知識者會明白，所揭示的方法有高度潛力可解決22奈米及次22奈米技術之平面型MOSFET的靜電問題。因此，本揭示內容提供能夠到達更遠之FinFET節點的技術。
應瞭解，所揭示的方法均與應力轉移區(stress transfer region)的用法完全相容，特別是出現於PFET設備用以增加載子移動率者。本技術領域中具有通常知識者會明白前述優點可改善拓樸供更好地用於接觸製程(contact process)，有較低的接觸電阻，CMOS結構中有較低的串聯電阻以及設備效能提高。
根據某些具體實施例，在形成突出部於鰭片之側壁表面上之前，形成一層絕緣材料於鰭片的上表面上。不過，這對於本揭示內容不構成任何限制。本技術領域中具有通常知識者會明白，可能替代具體實施例可能在形成突出部之前在鰭片上表面上不會有一層絕緣材料。本技術領域中具有通常知識者了解，在形成突出部時，在鰭 片上表面上可形成材料。本技術領域中具有通常知識者會明白，這樣可形成提升式源極和汲極區。
應瞭解，可改變以上所描述的步驟順序。在以上說明中，提及許多特定細節，例如，厚度，供更徹底地了解本揭示內容。本技術領域中具有通常知識者會了解，所提供的是專屬於裝備的許多特定細節，因此會隨著裝備的品牌而有所不同。不過，本技術領域中具有通常知識者明白，在沒有該等細節下仍可實施本揭示內容。在其他情況下，習知方法不予詳述以免不必要地混淆本揭示內容。
儘管已用特定絕緣材料、導電材料和沉積材料以及該等材料之蝕刻來描述本發明，然而本發明不受限於特定材料而只受限於它們的特定特性(例如，共形及非共形)及能力(例如，沉積及蝕刻)。本技術領域中具有通常知識者在審閱本揭示內容後會了解，可用其他材料替代。
考慮到剛剛所描述的本揭示內容有各種具體實施例，以上說明及圖示例證不應被視為是要限制本揭示內容或由申請專利範圍定義之本發明的範疇。
本揭示內容提供數種形成積體電路之方法及數種積體電路。該等積體電路包含覆於上及橫越以形成於半導體基板之溝渠為界之一個或多個鰭片的閘極結構。在一個或多個鰭片的暴露側壁表面上，形成突出部於在閘極結構之間的溝渠中。在突出部、閘極電極結構之間的溝渠均填充絕緣材料。
以上所揭示的特定具體實施例均僅供圖解說明，因為本技術領域中具有通常知識者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。
200‧‧‧積體電路(IC)
202‧‧‧FinFET
210‧‧‧遮罩圖案、塊狀半導體晶圓
212‧‧‧絕緣材料/淺溝渠隔離(STI)
216‧‧‧摻雜阱區
232‧‧‧側壁間隔體
244‧‧‧蝕刻中止材料層
258‧‧‧P型通道閘極區
259‧‧‧功函數決定材料層
268‧‧‧金屬矽化物接觸件
270‧‧‧金屬閘極電極
272‧‧‧源極/汲極接觸件
274‧‧‧層間電介質(ILD)
276‧‧‧金屬插塞
304‧‧‧N型通道FinFET

Claims (20)

  1. 一種用於形成積體電路之方法，包含：蝕刻進入矽基板的複數個溝渠以及用第一絕緣材料填充該等溝渠以界定複數個隔開具有縱向軸之矽鰭片；形成覆於該複數個鰭片上的閘極結構，各該閘極結構係於橫過該複數個鰭片之縱向軸的閘極寬度方向延伸；移除該第一絕緣材料用以形成凹溝渠於該等虛擬閘極結構之間以及用以至少暴露該等隔開之矽鰭片的側壁部份，使得該等凹溝渠具有對應至第一高度的深度；在該等鰭片的該等暴露側壁部份上形成半導體材料的突出部，其中半導體材料的該等突出部係包括最外突出表面及至少一個錐形部份，其中，該至少一個錐形部份係位於該最外突出表面與該閘極結構的其中一者之間，形成該至少一個錐形部份，使其隨著與該閘極結構之間距離的增加而具有增加之寬度，其中，該至少一個錐形部份之該寬度係在平行於該閘極寬度方向之平面中量測；以及該等凹溝渠以第二絕緣材料填充達至少該第一高度。
  2. 如申請專利範圍第1項所述之方法，復包括：在形成該等突出部之前，用該等閘極結構作為遮罩圖案，以 在該等鰭片的上表面上形成一層絕緣材料。
  3. 如申請專利範圍第2項所述之方法，其中，該層絕緣材料係由與該第二絕緣材料不同的絕緣材料形成。
  4. 如申請專利範圍第3項所述之方法，復包括：選擇性移除該層絕緣材料，用以暴露該等鰭片的上表面，以及沉積應力誘發材料於該等鰭片的該暴露上表面上。
  5. 如申請專利範圍第3項所述之方法，復包括：選擇性移除該第二絕緣材料，用以暴露該等突出部的上表面，以及沉積應力誘發材料於該等突出部的該等暴露上表面上。
  6. 如申請專利範圍第3項所述之方法，復包括：移除該第二絕緣材料，用以暴露該層絕緣材料，然後移除該層絕緣材料，以暴露該等鰭片的上表面，以及隨後形成金屬矽化物接觸件於該等暴露上表面上，使得該等金屬矽化物接觸件不形成於該等突出部上。
  7. 如申請專利範圍第1項所述之方法，其中，形成由矽組成之突出部於該等鰭片之該等暴露側壁部份上包括：選擇性成長半導體材料於該等隔開之矽鰭片的該等暴露側壁部份上。
  8. 如申請專利範圍第7項所述之方法，其中，選擇性成長該半導體材料包括成長應力誘發材料。
  9. 如申請專利範圍第1項所述之方法，復包括：在該等凹溝渠以該絕緣材料填充後，用該等閘極結構作為遮罩圖案，執行用以形成源極和汲極延伸區的植入步驟。
  10. 如申請專利範圍第1項所述之方法，其中，形成該等閘極結構包括形成與該等閘極結構對齊的閘極電極。
  11. 如申請專利範圍第10項所述之方法，其中，形成閘極電極包括：藉由移除該第一絕緣材料，沿著橫過該等鰭片之方向形成在該等鰭片之間的溝渠，以及沿著橫過該等鰭片之該方向，在該等鰭片上方及該等凹槽上方形成包含高介電常數材料及閘極材料的閘極堆疊。
  12. 如申請專利範圍第1項所述之方法，其中，形成該等閘極結構包括形成數個虛擬閘極結構，以及該方法復包括：在該等凹溝渠以該第二絕緣材料填充後，藉由取代該等虛擬閘極結構來形成數個閘極電極。
  13. 如申請專利範圍第1項所述之方法，復包括：在形成該等閘極結構後，至少在該複數個鰭片中形成數個溝渠，以及用應力誘發材料填充該等溝渠。
  14. 一種用於形成積體電路之方法，係包含：形成遮罩於矽基板上方，以及圖案化數個條狀具有縱向軸之圖案化部份以及複數個自該縱向軸向外突出之突出部於該等條狀圖案化部份兩側，每個突出部具有至少一個錐形部份；根據經形成之該遮罩來移除該基板材料，藉此形成與該等錐形部份接觸的凹槽；用絕緣材料填充該等凹槽；以及形成覆於該等凹槽上的數個閘極結構，藉此暴露該等錐形部份，各該閘極結構於閘極寬度方向延伸， 其中，各該錐形部份隨著與該閘極結構的其中一者之距離的增加而具有增加之寬度，以及其中該錐形部份之該寬度係在平行於該閘極寬度方向之平面中量測。
  15. 一種積體電路，係包含：設於半導體基板之中的一個或多個鰭片，其中該一個或多個鰭片係以形成於該半導體基板的數個溝渠為界；形成於該基板上方及橫過該一個或多個鰭片的數個閘極結構，其中該等閘極結構係形成於該一個或多個鰭片的上表面上以及至少於該一個或多個鰭片的兩個側壁表面的部份上；在該等閘極結構之間形成於該一個或多個鰭片兩側的數個突出部，其中每個突出部具有向各自鰭片變尖的至少一個錐形部份；以及形成於該等溝渠中而覆蓋該等錐形表面的絕緣材料；其中，各該閘極結構於閘極寬度方向延伸，各該錐形部份隨著與該閘極結構的其中一者之距離的增加而具有增加之寬度，以及其中該錐形部份之該寬度係在平行於該閘極寬度方向之平面中量測。
  16. 如申請專利範圍第15項所述之積體電路，其中，該等突出部包含應力誘發材料，用以賦予應力給該鰭片在該等閘極結構下方的區域。
  17. 如申請專利範圍第15項所述之積體電路，復包含只形 成於該一個或多個鰭片上方的矽化物接觸件。
  18. 如申請專利範圍第15項所述之積體電路，其中，該絕緣材料具有實質小於或等於4.0的介電常數，以及該絕緣材料為下列之其中一者：氧化矽、摻氟氧化矽、摻碳氧化矽、多孔氧化矽、含氫矽酸鹽類、甲基倍半矽氧烷、聚亞醯胺、聚降冰片烯、苯環丁烯、以及聚四氟乙烯。
  19. 如申請專利範圍第15項所述之半導體設備，其中，在該等暴露上表面上形成應力誘發材料，使得該等金屬矽化物接觸件不形成在該一個或多個鰭片之該等突出部上方。
  20. 如申請專利範圍第15項所述之半導體設備，其中，至少在該一個或多個鰭片中形成填充應力誘發材料的溝渠。
TW102106167A 2012-04-24 2013-02-22 具有突出源極和汲極區之積體電路及形成積體電路之方法 TWI536462B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/454,433 US8912606B2 (en) 2012-04-24 2012-04-24 Integrated circuits having protruding source and drain regions and methods for forming integrated circuits

Publications (2)

Publication Number Publication Date
TW201344805A TW201344805A (zh) 2013-11-01
TWI536462B true TWI536462B (zh) 2016-06-01

Family

ID=49290245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106167A TWI536462B (zh) 2012-04-24 2013-02-22 具有突出源極和汲極區之積體電路及形成積體電路之方法

Country Status (4)

Country Link
US (1) US8912606B2 (zh)
CN (1) CN103378002B (zh)
DE (1) DE102012214077B4 (zh)
TW (1) TWI536462B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963208B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Semiconductor structure including a semiconductor-on-insulator region and a bulk region, and method for the formation thereof
KR20140100798A (ko) * 2013-02-07 2014-08-18 삼성전자주식회사 반도체 장치 및 그 형성방법
US8859372B2 (en) * 2013-02-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Double channel doping in transistor formation
US9184233B2 (en) * 2013-02-27 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finFET device
US9406517B2 (en) 2013-03-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. SiGe surface passivation by germanium cap
US9728531B2 (en) 2013-03-13 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge device
US9443850B2 (en) * 2013-03-13 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth between gates
US9368626B2 (en) 2013-12-04 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained layer
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9362277B2 (en) * 2014-02-07 2016-06-07 Globalfounries Inc. FinFET with multilayer fins for multi-value logic (MVL) applications and method of forming
US9553171B2 (en) * 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9209172B2 (en) * 2014-05-08 2015-12-08 International Business Machines Corporation FinFET and fin-passive devices
CN105304565B (zh) * 2014-05-28 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9450093B2 (en) * 2014-10-15 2016-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device structure and manufacturing method thereof
US9431485B2 (en) * 2014-12-23 2016-08-30 GlobalFoundries, Inc. Formation of finFET junction
CN105845725B (zh) * 2015-01-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
KR102400375B1 (ko) * 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9876074B2 (en) 2015-05-22 2018-01-23 International Business Machines Corporation Structure and process to tuck fin tips self-aligned to gates
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
CN106558507B (zh) * 2015-09-23 2019-04-26 中芯国际集成电路制造(北京)有限公司 测试结构及其形成方法、测试方法
US9876077B1 (en) * 2016-06-30 2018-01-23 Globalfoundries Inc. Methods of forming a protection layer on an isolation region of IC products comprising FinFET devices
TWI692871B (zh) * 2016-08-03 2020-05-01 聯華電子股份有限公司 半導體結構及其製作方法
CN107731807B (zh) * 2016-08-12 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
DE102016118921B4 (de) * 2016-09-12 2020-08-06 Taiwan Semiconductor Manufacturing Co. Ltd. Verbesserte ESD-Vorrichtung
US9698251B1 (en) 2016-09-26 2017-07-04 International Business Machines Corporation Fin reveal last for finfet
KR102589134B1 (ko) * 2016-12-02 2023-10-16 인텔 코포레이션 핀-엔드 스트레스-유도 피처들을 갖는 반도체 디바이스
US10164106B2 (en) 2016-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
DE102017117800B4 (de) 2016-12-29 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und Verfahren für ihre Herstellung
US10083878B1 (en) * 2017-06-05 2018-09-25 Globalfoundries Inc. Fin fabrication process with dual shallow trench isolation and tunable inner and outer fin profile
US10763168B2 (en) 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US10840376B2 (en) * 2017-11-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method with enhanced gate contact and threshold voltage
US10460993B2 (en) * 2017-11-30 2019-10-29 Intel Corporation Fin cut and fin trim isolation for advanced integrated circuit structure fabrication
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
US10686033B2 (en) 2018-11-09 2020-06-16 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US10692775B2 (en) * 2018-11-09 2020-06-23 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
CN111384173B (zh) * 2018-12-29 2023-10-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的制备方法、鳍式场效应管及硅衬底
CN111463275B (zh) * 2019-01-18 2023-09-12 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US11557590B2 (en) * 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization
US11600707B2 (en) * 2020-05-12 2023-03-07 Micron Technology, Inc. Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features
US12224312B2 (en) 2021-08-25 2025-02-11 International Business Machines Corporation Field effect transistors with bottom dielectric isolation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
DE102006019934B4 (de) 2006-04-28 2009-10-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Ausbildung eines Feldeffekttransistors
DE102006035665B4 (de) 2006-07-31 2010-12-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Feldeffekttransistors und Feldeffekttransistor
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
JP2008085357A (ja) 2007-11-06 2008-04-10 Nec Corp 電界効果型トランジスタの製造方法
JP2010171337A (ja) 2009-01-26 2010-08-05 Toshiba Corp 電界効果トランジスタ
JP5305969B2 (ja) 2009-02-17 2013-10-02 株式会社東芝 半導体装置
DE102010029527B4 (de) 2010-05-31 2012-04-05 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
JP5569243B2 (ja) * 2010-08-09 2014-08-13 ソニー株式会社 半導体装置及びその製造方法
US8674433B2 (en) * 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8441072B2 (en) * 2011-09-02 2013-05-14 United Microelectronics Corp. Non-planar semiconductor structure and fabrication method thereof
US8466027B2 (en) * 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8871626B2 (en) * 2011-12-20 2014-10-28 International Business Machines Corporation FinFET with vertical silicide structure

Also Published As

Publication number Publication date
TW201344805A (zh) 2013-11-01
CN103378002A (zh) 2013-10-30
US20130277746A1 (en) 2013-10-24
CN103378002B (zh) 2016-01-20
US8912606B2 (en) 2014-12-16
DE102012214077A1 (de) 2013-10-24
DE102012214077B4 (de) 2017-02-23

Similar Documents

Publication Publication Date Title
TWI536462B (zh) 具有突出源極和汲極區之積體電路及形成積體電路之方法
CN100452434C (zh) 场效应晶体管及其制作方法
US9252145B2 (en) Independent gate vertical FinFET structure
KR101435710B1 (ko) 고밀도 게이트 디바이스 및 방법
US20200357884A1 (en) Nanosheet transistor having improved bottom isolation
US7394116B2 (en) Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same
CN102668093B (zh) 用于鳍式fet和三栅极器件的环绕式接触
US7453123B2 (en) Self-aligned planar double-gate transistor structure
KR101441747B1 (ko) ＦｉｎＦＥＴ 디바이스를 위한 구조 및 방법
TWI460859B (zh) 半導體裝置及製造半導體裝置之方法
KR100816941B1 (ko) 트라이-게이트 디바이스 및 제조방법
CN104766886B (zh) FinFET器件和方法
US9691763B2 (en) Multi-gate FinFET semiconductor device with flexible design width
US6174754B1 (en) Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US7355233B2 (en) Apparatus and method for multiple-gate semiconductor device with angled sidewalls
US7781274B2 (en) Multi-gate field effect transistor and method for manufacturing the same
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
WO2014071665A1 (zh) 半导体器件及其制造方法
US20080099834A1 (en) Transistor, an inverter and a method of manufacturing the same
CN103443926B (zh) 半导体器件及相关制造方法
CN103811543B (zh) 半导体器件及其制造方法
TWI756018B (zh) 半導體元件及半導體方法
TWI485783B (zh) 具有封裝的壓力源區域的半導體裝置及製作方法
TWI886417B (zh) 電晶體結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees