[go: up one dir, main page]

CN101040442A - 模/数转换器及模/数转换方法 - Google Patents

模/数转换器及模/数转换方法 Download PDF

Info

Publication number
CN101040442A
CN101040442A CNA2006800010079A CN200680001007A CN101040442A CN 101040442 A CN101040442 A CN 101040442A CN A2006800010079 A CNA2006800010079 A CN A2006800010079A CN 200680001007 A CN200680001007 A CN 200680001007A CN 101040442 A CN101040442 A CN 101040442A
Authority
CN
China
Prior art keywords
mentioned
converter
voltage
auxiliary
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800010079A
Other languages
English (en)
Other versions
CN101040442B (zh
Inventor
尾关俊明
野间崎大辅
冈浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101040442A publication Critical patent/CN101040442A/zh
Application granted granted Critical
Publication of CN101040442B publication Critical patent/CN101040442B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种高速、低能耗的模/数转换器及模/数转换方法。在包括对输入信号进行运算放大并输出的运算放大器(101)的模/数转换器中，上述运算放大器里除反相放大器(1a)、辅助模/数转换器(2a)、辅助数/模转换器(3a)、电容器(C11、C12)以外，还设置有初期值设定电路(4a)。该初期值设定电路在反相放大器的运算放大动作开始时，为了使上述反相放大器输出电压的初期值成为与其运算放大目标值接近的规定电压值，将与接近于该目标值的规定电压值相等的规定偏电压施加在和上述反相放大器的输出侧连接的下一级电容器(C13)上。这种向运算放大目标值高速收敛的运算放大器被用于流水线型模/数转换器的各级电路中。

Description

模/数转换器及模/数转换方法
技术领域
[0001]本发明涉及一种模/数转换器及模/数转换方法。
背景技术
[0002]在流水线方式的模/数转换器中，使用了多个运算放大器，上述各个运算放大器都具有非常重要的功能。还有，它们的耗电量在整体耗电量中占有很大比例。在构成上述流水线型模/数转换器的运算放大器的动作中，要求对输入信号进行乘法和加减法运算的运算放大动作。
[0003]作为运算放大器的一个构成示例，包含将所提供的模拟输入电压和基准电压进行比较的电压比较器、生成在加减法运算中使用的基准电压的电压生成器和对输入信号进行运算放大的反相放大器等。
[0004]图6显示的是作为流水线型模/数转换器构成要素的运算放大器的以往示例。该以往示例被记载于非专利文献1中。图6所显示的运算放大器100是由辅助模/数转换器2a、辅助数/模转换器3a、反相放大器1a、第一电容器C11、第二电容器C12以及五个开关SW1、SW2、SW3、SW4、SW5构成的。
[0005]由这些电路结构构成的运算放大器的动作能够分为两种，即采样期间和放大期间。首先，关于最初对输入信号进行采样的采样期间加以说明。在采样期间，开关SW1切换到a侧(输入信号VIN的输入侧)的同时，两个开关SW2、SW5为接通状态，剩余的两个开关SW3、SW4为断开状态。因此，从输入端子输入的模拟输入信号VIN被传递到辅助模/数转换器2a、第一以及第二电容器C11、C12上，而没有被传递到反相放大器1a的输出端子上。还有，采样期间结束时，上述三个开关SW1、SW2、SW5成为断开状态。
[0006]在这之后的放大期间，开关SW1切换到b侧(辅助数/模转换器3a一侧)的同时，两个开关SW3、SW4为接通状态，另外的两个开关SW2、SW5为断开状态。因此，辅助数/模转换器3a的输出端子和第一电容器C11连接，还有反相放大器1a的输出端子和第二电容器C12连接。此时，反相放大器1a的非反相输入端子成为接地和假想接地。放大期间结束时，上述的三个开关SW1、SW3、SW4成为断开状态。这些开关的动作都是同时进行的。
[0007]总之，在采样期间，模拟输入信号VIN被施加在第一电容器C11和第二电容器C12上并使在上述两个电容器C11和C12上的电荷得到积累。此时，辅助模/数转换器2a根据所规定的参照电压对模拟输入信号VIN进行模/数转换。随后，辅助数/模转换器3a对由上述辅助模/数转换器2a模/数转换而成的数字输入信号进行数/模转换，并在下面的放大期间决定进行加减法运算的基准电压。
[0008]在这之后的放大期间，辅助数/模转换器3a的输出端子和第一电容器C11连接，第二电容器C12和反相放大器1a的输出端子连接。此时，因为反相放大器1a的非反相输入端子是假想接地，所以在第一电容器C11上积累的电荷相当于辅助数/模转换器3a所输出的基准电压。其结果是，在第二电容器C12中，有相当于从采样期间保存在第一电容器C11上的电荷量中减去存在于第一电容器C11上的电荷量后所剩余的那部分电荷进行移动。
[0009]在这一系列的动作中，通过调整第一及第二电容器C11、C12的容量比，能够用任意倍率对输入信号电压VIN进行放大及加减运算，并能够获得所期望的输入输出传递系数。
[0010]在由多个运算放大器100连接而成的流水线型模/数转换器中，一个运算放大器100处于放大期间时，下一级的运算放大器则处于采样期间，且下一级的反相放大器1a的输出端子与下一级的运算放大器的输入端子连接。因此，下一级的反相放大器1a的输出端子在放大期间与包含下一级采样电容器(第一以及第二电容器C11、C12)等的下一级电容器C13连接。因为在上述下一级电容器C13处于连接状态时，有必要向所规定的运算目标值进行收敛，所以运算放大器的负荷容量变得非常大，且需要高性能的反相放大器1a。
[0011]由于上述原因，为了实现高分辨率及高速动作的流水线型模/数转换器，则有必要实现上述运算放大器的高精度化、高效益化以及高速化。
(非专利文献1)Andrew M.abo等著“A 1.5-V，10-bit，14.3-MS/sCMOS Pipeline Analog-to-Digital Converter”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.34，No.5，MAY 1999.
(发明所要解决的课题)
[0012]近年来，伴随着信息通信领域里信号处理的数字化、高速化、宽带化、信息通信器械的小型化以及轻量化的发展，对于成为数字信号处理的重要模拟块的模/数转换器，也提出了高速化、宽带化以及低耗电化的要求。
[0013]然而，在上述以往的模/数转换器中，运算放大器100进入放大期间时，为了将包含采样用电容器等的下一级电容器C13作为负荷以高精度收敛到放大目标值的电压中，则需要性能非常高的反相放大器，且耗电量也随之增大。
[0014]还有，下一级运算放大器是以所进入的相与下一级运算放大器所处的相相反的方式进入采样期间及放大期间的。(也就是说，如果前一级运算放大器进入采样期间，那么下一级运算放大器则进入放大期间，相反如果前一级运算放大器进入放大期间，那么下一级运算放大器则进入采样期间。)因为运算放大器在放大期间的放大目标值，与位于前一个时钟相时的下一级电容器的电压值没有关系，所以不能判定在进入放大期间且运算放大器的输出端子即将和下一级电容器连接之际存在于下一级电容器上的电荷量和电位。因此，在进入放大期间的那一瞬间运算放大器的输出电压初期值无法准确确定，向放大目标值收敛的动作有时会变慢。
发明内容
[0015]本发明，是为了解决上述问题而进行的发明，其目的在于：提供一种动作快速且耗电少的模/数转换器以及模/数转换方法，其中该模/数转换器以及模/数转换方法通过对运算放大开始时运算放大器的输出电压的初期值进行设定，由此实现向运算放大目标值的快速收敛。
(解决课题的方法)
[0016]为了实现上述目的，在本发明中，通过在运算放大器进入放大期间之前预先向下一级电容器施加所规定的偏电压，并对运算放大器进入放大期间时的初期值进行设定，从而使在运算放大动作时向运算目标值收敛的时间缩短，并使模/数转换器进行高速动作。
[0017]具体来说，本发明所涉及的模/数转换器，其特征在于：包括运算放大器和初期值设定电路，该运算放大器对输入到输入端子的模拟输入信号进行模/数转换后，进行运算放大并从输出端子输出，该初期值设定电路对运算放大器的放大动作开始时的输出电压附加初期值，并且，上述初期值设定电路在运算放大器的放大动作开始时，对与上述运算放大器的输出端子连接的下一级电容器提供所规定的偏电压。
[0018]本发明在上述模/数转换器的基础上，其特征在于：上述运算放大器包括第一及第二电容器、辅助模/数转换器、辅助数/模转换器、反相放大器和开关组，并且，上述辅助模/数转换器对输入到上述输入端子的模拟输入信号进行模/数转换，上述辅助数/模转换器对用上述辅助模/数转换器转换而成的数字输入信号进行数/模转换并生成基准电压，上述反相放大器根据由上述辅助数/模转换器生成的基准电压以及保持在上述第一和第二电容器上的电荷量，对上述模拟输入信号进行运算放大并从上述输出端子进行输出，上述开关组对上述第一及第二电容器、上述输入端子、上述辅助数/模转换器以及上述反相放大器之间的连接进行切换。
[0019]本发明在上述模/数转换器的基础上，其特征在于：上述初期值设定电路对上述所规定的偏电压进行设定，从而使上述运算放大器在放大动作开始时的输出电压的初期值接近对应于上述模拟输入信号的运算放大目标值。
[0020]本发明在上述模/数转换器的基础上，其特征在于：上述初期值设定电路包括辅助模/数转换器和辅助数/模转换器，上述辅助模/数转换器对上述模拟输入信号进行模/数转换，上述辅助数/模转换器生成与用上述辅助模/数转换器转换而成的数字输入信号预先对应的电压，并将该电压作为上述所规定的偏电压进行输出。
[0021]本发明在上述模/数转换器的基础上，其特征在于：上述初期值设定电路包括辅助数/模转换器，上述辅助数/模转换器生成与用上述运算放大器所具有的辅助模/数转换器转换而成的数字输入信号预先对应的电压，并将该电压作为上述所规定的偏电压进行输出。
[0022]本发明所涉及的模/数转换方法，对输入到输入端子的模拟输入信号进行模/数转换后，用运算放大器进行运算放大并从输出端子输出，其特征在于：在采样期间对上述模拟输入信号进行模/数转换的同时进行采样，在初期值设定期间生成与在上述采样期间所得到的数字输入信号相对应的规定偏电压，且将该规定的偏电压施加在与上述运算放大器的上述输出端子连接的下一级电容器上，被施加上述所规定的偏电压的下一级电容器和上述运算放大器的上述输出端子之间在放大期间是相互连接的，且用上述运算放大器对上述模拟输入信号进行运算放大。
[0023]本发明在上述模/数转换方法的基础上，其特征在于：上述初期值设定期间被设定在上述采样期间和上述放大期间之间。
[0024]本发明在上述模/数转换方法的基础上，其特征在于：上述初期值设定期间是在对上述模拟输入信号进行了模/数转换以后开始的。
[0025]如上所述，本发明的模/数转换器以及模/数转换方法中，在运算放大期间之前设定有初期值设定期间，且在该初期值设定期间，对与运算放大器的输出端子相连接的下一级电容器施加所规定的偏电压。其结果是，在进入放大期间之际，因为运算放大器的运算放大动作是从作为上述所规定的偏电压的初期值开始向运算放大目标值进行收敛的，所以如果合理设定上述所规定的偏电压，就能够提高向运算放大目标值收敛的速度。
[0026]特别是在本发明中，因为施加在下一级电容器上的所规定的偏电压，也就是在运算放大开始时运算放大器输出电压的初期值设定在该放大期间的运算放大目标值的附近，所以能够更加快速地进行运算放大动作的收敛，且能够实现高速及低耗电的模/数转换器。因此，如果该模/数转换器使用于流水线型模/数转换器的各级中，就能够实现流水线型模/数转换器整体的低耗电化及高速化。
(发明的效果)
[0027]如上所说明的那样，根据本发明的模/数转换器以及模/数转换方法，因为在运算放大器的运算放大动作中能够实现向运算放大目标值的快速收敛，所以能够实现高速及低耗电的模/数转换器。
附图说明
[0028]图1是显示本发明第一实施例所涉及的模/数转换器结构的方块图。
图2是显示同一模/数转换器动作情况的脉冲波形图。
图3是显示在同一模/数转换器中所包含的初期值设定电路内部结构的电路图。
图4是显示本发明第二实施例所涉及的模/数转换器结构的方块图。
图5是显示本发明第三实施例所涉及的模/数转换器动作情况的脉冲波形图。
图6是显示以往模/数转换器结构的方块图。
(符号说明)
[0029]101、102         运算放大器
1a                     反相放大器
2a                     辅助模/数转换器
3a                     辅助数/模转换器
4a、5a                 初期值设定电路
C11                    第一电容器
C12                    第二电容器
C13                    下一级电容器
SW1～SW5               开关
1d、2d                 电压比较器
3d                     第二辅助模/数转换器
4d                     第二辅助数/模转换器
r1～r3                 电阻
10a                    输入端子
11a                    输出端子
12                     开关组
具体实施方式
[0030]下面，关于本发明的实施例所涉及的模/数转换器在参照附图的同时加以说明。
[0031](第一实施例)
图1是显示本发明的第一实施例所涉及的模/数转换器结构的方块图。
[0032]在图1的运算放大器101中，1a是对输入到输入端子10a的输入信号VIN进行运算放大时所使用的反相放大器，且从输出端子11a输出运算放大后所得到的数字信号。2a是辅助模/数转换器，该辅助模/数转换器2a对输入到上述输入端子10a的输入信号VIN进行模/数转换，3a是辅助数/模转换器，该辅助数/模转换器3a是对由上述辅助模/数转换器2a进行模/数转换而成的数字输入信号进行数/模转换，并决定在下面的放大期间进行加减运算的基准电压。还有，C11、C12是第一以及第二电容器，12是包括SW1、SW2、SW3、SW4、SW5五个开关的开关组。该开关组12对上述第一、第二电容器C11、C12和输入端子10a、辅助数/模转换器3a以及反相放大器1a之间的连接进行切换。
[0033]并且，4a是本发明所特有的初期值设定电路，在运算放大时对运算放大开始时运算放大器101输出电压的初期值进行设定，该初期值设定电路的内部结构详见后述。
[0034]下面，关于图1的运算放大器101的电路动作进行说明。图2显示的是图1所示的运算放大器101在动作时，其采样期间φ1、φ1’(φ1≥φ1’)、放大期间φ2以及初期值设定期间φr的脉冲波形图中的一个示例。
[0035]首先，对采样期间φ1及φ1’进行说明。在采样期间φ1及φ1’中，开关SW1切换到a侧(输入端子10a一侧)的同时，两个开关SW2、SW5为接通状态，另一方面，开关SW3被悬空(与a侧、b侧均不接触)，开关SW4为断开状态。一旦模拟输入信号VIN作为运算放大器101的输入信号被提供给输入端子10a，该模拟输入信号VIN将被施加在各个电容器C11、C12上，并进行采样。
[0036]紧接着，采样期间φ1’结束，开关SW2成为断开状态后，采样期间φ1结束，开关SW1被悬空(与a侧、b侧均不接触)，开关SW5被断开。由此，在各电容器C11、C12上，保存有因模拟输入信号VIN和接地电位之间的电位差而产生的电荷。
[0037]再者，在图2的脉冲波形图中，采样期间φ1’比采样期间φ1早结束的原因是为了消除开关SW2从接通状态变换到断开状态时由于电荷注入而导致的运算结果的偏差，如果没有运算精确度上的问题，采样期间φ1、φ1’也可以同时结束。
[0038]下面，关于初期值设定期间φr进行说明。如图2的脉冲波形图所显示的那样，此初期值设定期间φr利用的是在以往的运算放大动作中存在于采样期间和放大期间之间的不重叠期间。通过利用该不重叠期间，从而没有必要重新生成时钟相，并能容易地对初期值设定期间φr进行设定。再者，关于初期值设定期间φr的设定，在诸如采样期间进行过程中辅助模/数转换器2a的模/数转换结束时等的情况下，也能够在该模/数转换结束的同时，对初期值设定期间φr进行设定。
[0039]在此初期值设定期间φr中，开关SW3切换到b侧(初期值设定电路5a一侧)，初期值设定电路4a的输出端子一侧与下一级电容器C13连接。由此，在该初期值设定期间φr中，如下文所述的那样，初期值设定电路4a将与模拟输入信号VIN相对应的规定偏电压施加在下一级电容器C13上。因为在流水线型模/数转换方式中，在所规定的运算放大器的后面还存在相同的运算放大器和辅助模/数转换器，所以上述的下一级电容器C13指的是包括那些采样用电容器等的电容器的总和。
[0040]下面，关于放大期间φ2进行说明。在放大期间φ2中，开关SW1切换到b侧(辅助数/模转换器3a一侧)的同时，开关SW3被悬空，开关SW4为接通状态，剩余的各开关SW2、SW5被断开。因此，辅助数/模转换器3a的输出侧连接在电容器C11上，电容器C12连接在反相放大器1a的输出侧(也就是，输出端子11a)上。因为在上述采样期间φ1及φ1’中保存在各电容器C11、C12上的电荷仍旧保存在其中，所以运算放大器101的输出端子11a的输出电压，被收敛在下面的算式所表示的运算目标值Vout中。
[0041]Vout＝(C12+C11)/C12×VIN-C11/C12×VDAC
在上面的算式中，VIN是模拟输入信号电压，VDAC表示的是辅助数/模转换器3a的输出电压。
[0042]此时，在放大期间φ2的运算放大器101的输出电压的收敛动作中，其输出电压的初期值是由预先保存在第一及第二电容器C11、C12以及下一级电容器C13中的电荷量决定的。也就是，通过在上述初期值设定期间φr中向下一级电容器C13上预先施加任意的偏电压，从而能够对放大期间φ2中的收敛动作的初期值进行改变。
[0043]在流水线型模/数转换器的运算放大器101中，相对于模拟输入信号电压VIN而言输出电压的传递系数是唯一存在的。因此，在用辅助模/数转换器2a判定出模拟输入信号VIN的电压电平的同时，运算放大目标值也被确定。通常，采样期间φ1及φ1’结束时，辅助模/数转换器2a的模/数转换和辅助数/模转换器3a的数/模转换也结束，在下面的放大期间φ2中的运算放大目标值被确定，所以用初期值设定电路4a进行设定的初期值设定用的规定偏电压被进行如下设定，即放大期间φ2中运算放大器101的输出电压的初期值接近上述运算放大目标值。详细情况见后述。
[0044]在已叙述的以往示例中，运算放大器的输出电压在最大振幅时有必要从诸如0V开始向运算放大的最大目标电压值收敛，但在本实施例中，因为在放大期间φ2时对运算放大器101输出电压的初期值进行设定，且预先将向放大期间φ2中的目标值进行收敛动作的初期值设定在运算放大目标值的附近，所以运算放大器101的输出电压，即使在最大振幅时也不需要从0V向运算放大目标值进行收敛动作，而是从与运算放大目标值接近的数值开始进行收敛动作。由此，因为能够在运算放大动作中，削减所要收敛的电压幅度，所以能够实现对运算放大器101输出电压的高速收敛。
[0045]在进入放大期间φ2之际，下一级运算放大器的放大期间结束，用下一级运算放大器得到的运算放大结果是针对于前一个模拟输入信号VIN进行运算而得出的，所以与前一级的运算放大目标值没有关系。因此，下一级电容器C13在前一个放大期间时的电荷量与下一个放大期间的电荷量是没有关系的，且在与运算放大器101的各电容器C11、C12相连时的那一瞬间运算放大器101的输出电压的初期值也依赖于前一个模拟输入信号VIN。以往在最糟糕的状态时，运算放大器101运算放大动作的输出电压的初期值，是与运算放大目标值正负相反的，由此而导致收敛所需要的电压振幅增大，收敛动作延迟，但按照本实施例所述的那样通过对运算放大器101运算放大动作的输出电压的初期值进行设定，从而能够加快收敛动作。
[0046]下面，用图3表示初期值设定电路4a的结构示例。在图3中，初期值设定电路4a是由闪烁型第二辅助模/数转换器3d和、第二辅助数/模转换器4d构成的，该闪烁型第二辅助模/数转换器3d具有多个电压比较器1d、2d...和多个电阻r1、r2、r3...，且该第二辅助数/模转换器4d是将上述辅助模/数转换器3d的输出信号b0、b1...进行数/模转换为初期值设定用的所定偏电压Vb。
[0047]上述电压比较器1d、2d...通过将用多个电阻r1、r2、r3...在所规定的两个参照电压v1、v0间进行分压而得到的各电压vr1、vr2...和、模拟输入电压VIN进行电压比较，从而对模拟输入电压VIN进行模/数转换，并判定输入信号的电平。再者，辅助数/模转换器4d在接收上述电压比较器1d、2d...的输出电压b0、b1...组合的同时，被输入与该组合的各个电压相对应的初期值设定用的规定偏电压ref0～ref7，且选择一个与从上述电压比较器1d、2d...处接收的输出电压b0、b1...组合相对应的初期值设定用的规定偏电压ref0～ref7，从而生成该已选择的初期值设定用的偏电压并进行输出。上述初期值设定用的规定偏电压ref0～ref7被设定为与之分别对应的模拟输入信号电压VIN被输入时，在与该模拟输入信号电压VIN对应的运算放大目标值Vtgt的基础上加上或减去所规定的微量电压值ΔV后所得到的电压值(Vtgt0±ΔV)～(Vtgt7±ΔV)。
[0048]在此，例如用3比特的辅助模/数转换器3d进行初期值设定时，辅助模/数转换器3d是由7个电压比较器1d...和8个电阻r1...构成的。还有，与它们相对应的规定偏电压值ref0～也必须是3比特。在通常的1.5比特/阶段方式的流水线型模/数转换方式中，因为相对于一个运算放大结果值而言有多个模拟输入电压VIN相对应，所以初期值设定用的规定的偏电压值没有必要也是3比特。
[0049]通过提高初期值设定电路4a中的辅助模/数转换器3d和辅助数/模转换器4d的转换精度，从而使所设定的初期值和运算放大时的运算放大目标值之间的误差变小，所以更能提高在运算放大动作中向运算目标值收敛的速度。
[0050]根据上述结构，本实施例中，在初期值设定电路4a中，因为用辅助模/数转换器3d对模拟输入信号VIN的电压电平进行判定，且随后用辅助数/模转换器4d将该电压电平数/模转换为与运算放大目标值接近的规定偏电压Vb，并将此规定的偏电压Vb施加在下一级电容器C13上，进而设定了运算放大器101在运算放大动作中的输出电压的初期值，所以能够加快向运算放大目标值的收敛，也能够实现模/数转换器整体系统的高速化。
[0051](第二实施例)
下面，关于本发明第二实施例的模/数转换器进行说明。
[0052]在上述第一实施例中，初期值设定电路4a中包括了图3所示的辅助模/数转换器3d，但在本实施例中，该辅助模/数转换器3d被运算放大器的辅助模/数转换器2a取代。
[0053]图4是显示本发明第二实施例所涉及的模/数转换器结构的方块图。
[0054]在图4的运算放大器102中，5a是在运算放大器102进行运算放大之际，对输出电压的初期值进行设定的初期值设定电路。该初期值设定电路5a接受将模拟输入信号VIN进行模/数转换且对模拟输入信号VIN的电压电平进行判定的辅助模/数转换器2a所发出的数字输入信号。因此，该初期值设定电路5a与图3所示的初期值设定电路4a的不同点是不具有辅助模/数转换器3a，上述初期值设定电路5a接收从辅助模/数转换器2a发出的数字输入信号，并用辅助数/模转换器4d(参照图3)数/模转换为所规定的偏电压Vb。再者，在图4中与图1具有相同组成部分的地方都用相同的符号表示，并将在此省略对它们的说明。
[0055]根据上述构成，在本实施例中，因为与上述第一实施例相比不具有辅助模/数转换器3d，所以能够减少辅助模/数转换器的数量。再者，在上述第一实施例中，能够在运算放大用辅助模/数转换器2a和初期值设定电路4a内的辅助模/数转换器3d中，对其精度和判定电压进行任意选择，但在本实施例中，根据各运算放大阶段的模/数转换精度，也就是辅助模/数转换器2a的分辨率，初期值设定的精度也同时被确定。
[0056]根据以上所说明的结构，在本实施例中，因为用辅助模/数转换器2a对于模拟输入信号VIN的电压电平进行判定，随后用初期值设定电路5a的辅助数/模转换器4d进行数/模转换为与运算放大动作中的目标值接近的规定偏电压Vb，并将此规定的偏电压Vb施加在下一级电容器C13上，从而设定了运算放大器102在运算放大动作中的输出电压的初期值，所以能够加快运算放大动作中向目标值收敛的速度，也能够实现模/数转换器整体系统的高速化。
[0057](第三实施例)
以下，关于本发明第三实施例的模/数转换器进行说明。
[0058]在上述第一实施例中，将初期值设定期间φr设定在采样期间φ1、φ1’和放大期间φ2之间，但在本实施例中，设定为从用辅助模/数转换器3d或者2a进行电压电平判定结束时起，开始进入初期值设定期间。
[0059]在本实施例中，能够使用上述第一实施例和第二实施例这两者所涉及的电路结构。在此，对使用第二实施例所涉及的电路结构的动作进行说明。
[0060]在图5的脉冲波形图中，φ1、φ1’表示采样期间，φ2表示放大期间。时间t1表示辅助模/数转换器2a的模/数转换结束时的时刻，此时运算放大器102的运算放大目标值确定，这以后，就能够进入初期值设定期间φr。图5中，在辅助模/数转换器2a的模/数转换终了时刻t1之后，进入初期值设定期间φr。随后，采样期间φ1、φ1’结束，进入放大期间φ2。此时也可以继续执行初期值设定期间φr。
[0061]在初期值设定期间φr中，将辅助模/数转换器2a的模/数转换结果数/模转换为所规定的偏电压Vb。在此，在放大期间φ2开始之前结束了初期值设定期间φr，但也可以在进入放大期间φ2以后仍然继续执行一段时间的初期值设定期间φr，且能够维持初期值设定用的规定偏电压Vb被施加在反相放大器1a的输出端子11a和下一级电容器C13上的这一状态。这是因为即使在初期值设定用的规定偏电压Vb被施加在反相放大器1a的输出端子11a的状态时，在采样期间φ1、φ1’施加的电荷，由于开关SW1的悬空反相放大器1a的输入侧为浮点，所以在各电容器C11、C12上积累的电荷总量保持不变，从而对于运算放大结果没有造成影响。
[0062]根据上述结构，因为如果在采样期间φ1、φ1’结束以前模拟输入信号VIN的电压电平就被进行判定的话，在该判定以后，用辅助数/模转换器4d进行数/模转换为所规定的偏电压Vb，且该所规定的偏电压Vb与运算放大的输出电压目标值接近，从而用该所规定的偏电压Vb设定了运算放大器102运算放大动作中的输出电压的初期值，所以能够加快向运算放大目标值的收敛速度，也能够实现模/数转换器整体系统的高速化。
(产业上的利用可能性)
[0063]如以上所说明的那样，因为本发明能够提高包括在模/数转换器中的运算放大器在运算放大动作中向运算放大目标值收敛的速度，所以能够实现在各级具有该模/数转换器的流水线型模/数转换器的高速化及低耗电化，并对流水线型模/数转换器的用途，诸如电视机和录像机的映像信号处理和无线局域网等的通信信号处理等用途是有用的。

Claims (8)

1.一种模/数转换器，其特征在于：
包括：
运算放大器，对输入到输入端子的模拟输入信号进行模/数转换后，进行运算放大并从输出端子输出，
初期值设定电路，向运算放大器在放大动作开始时的输出电压附加初期值，此外，
上述初期值设定电路在运算放大器的放大动作开始时，对与上述运算放大器的输出端子连接的下一级电容器提供所规定的偏电压。
2.根据权利要求1所述的模/数转换器，其特征在于：
上述运算放大器包括：
第一及第二电容器，
辅助模/数转换器，对输入到上述输入端子的模拟输入信号进行模/数转换，
辅助数/模转换器，对用上述辅助模/数转换器转换而成的数字输入信号进行数/模转换并生成基准电压，
反相放大器，根据由上述辅助数/模转换器生成的基准电压以及保持在上述第一和第二电容器上的电荷量，对上述模拟输入信号进行运算放大并由上述输出端子输出，
开关组，对上述第一及第二电容器、上述输入端子、上述辅助数/模转换器以及上述反相放大器之间的连接进行切换。
3.根据权利要求1或2所述的模/数转换器，其特征在于：
上述初期值设定电路对上述所规定的偏电压进行设定，从而使上述运算放大器在放大动作开始时的输出电压的初期值接近对应于上述模拟输入信号的运算放大目标值。
4.根据权利要求1～3中任一项所述的模/数转换器，其特征在于：
上述初期值设定电路包括：
辅助模/数转换器，对上述模拟输入信号进行模/数转换，和
辅助数/模转换器，生成与用上述辅助模/数转换器转换而成的数字输入信号预先对应的电压，并将该电压作为上述所规定的偏电压进行输出。
5.根据权利要求2所述的模/数转换器，其特征在于：
上述初期值设定电路包括辅助数/模转换器，上述辅助数/模转换器生成与用上述运算放大器所具有的辅助模/数转换器转换而成的数字输入信号预先对应的电压，并将该电压作为上述所规定的偏电压进行输出。
6.一种模/数转换方法，对输入到输入端子的模拟输入信号进行模/数转换后，用运算放大器进行运算放大并从输出端子输出，其特征在于：
在采样期间对上述模拟输入信号进行模/数转换的同时进行采样，
在初期值设定期间生成与在上述采样期间所得到的数字输入信号相对应的规定偏电压，且将该规定的偏电压施加在与上述运算放大器的上述输出端子连接的下一级电容器上，
被施加上述所规定的偏电压的下一级电容器和上述运算放大器的上述输出端子之间在放大期间是相互连接的，且用上述运算放大器对上述模拟输入信号进行运算放大。
7.根据权利要求6所述的模/数转换方法，其特征在于：
上述初期值设定期间被设定在上述采样期间和上述放大期间之间。
8.根据权利要求6所述的模/数转换方法，其特征在于：
上述初期值设定期间是在对上述模拟输入信号进行了模/数转换后开始的。
CN2006800010079A 2005-09-16 2006-03-24 模/数转换器及模/数转换方法 Expired - Fee Related CN101040442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP270172/2005 2005-09-16
JP2005270172 2005-09-16
PCT/JP2006/305935 WO2007032110A1 (ja) 2005-09-16 2006-03-24 Ａ／ｄ変換器及びａ／ｄ変換方法

Publications (2)

Publication Number Publication Date
CN101040442A true CN101040442A (zh) 2007-09-19
CN101040442B CN101040442B (zh) 2012-04-25

Family

ID=37864714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800010079A Expired - Fee Related CN101040442B (zh) 2005-09-16 2006-03-24 模/数转换器及模/数转换方法

Country Status (4)

Country Link
US (2) US7649487B2 (zh)
JP (1) JP4314275B2 (zh)
CN (1) CN101040442B (zh)
WO (1) WO2007032110A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475372A (zh) * 2011-12-26 2013-12-25 陈启星 直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032110A1 (ja) * 2005-09-16 2007-03-22 Matsushita Electric Industrial Co., Ltd. Ａ／ｄ変換器及びａ／ｄ変換方法
JP2008309611A (ja) 2007-06-14 2008-12-25 Panasonic Corp 非接触型位置センサ
WO2011054403A1 (en) * 2009-11-09 2011-05-12 Epcos Ag Impedance circuit and method for signal transformation
EP2800276A4 (en) * 2011-12-26 2016-04-13 Qixing Chen ULTRA-FAST, PARALLEL AND MULTI-STAGE A / D CONVERTER AND CONVERTER BASED ON THE USE OF THE LOGARITHMIC COMPRESSION-EXPANSION LAW
JP6532791B2 (ja) * 2015-09-10 2019-06-19 株式会社東芝 Ａｄ変換回路、パイプラインａｄ変換器、及び無線通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581485B2 (ja) * 1996-04-05 2004-10-27 株式会社ルネサステクノロジ パイプライン型ａ／ｄコンバータ
SE513044C2 (sv) * 1997-12-29 2000-06-26 Ericsson Telefon Ab L M Analog-digitalomvandlare med global klocka och global strömställare
FI107482B (fi) * 1999-09-20 2001-08-15 Nokia Networks Oy Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite
JP3737346B2 (ja) * 2000-08-28 2006-01-18 シャープ株式会社 サンプルホールド増幅回路とそれを用いたパイプライン型ａｄ変換器およびパイプライン型ｄａ変換器
JP2003243986A (ja) * 2002-02-20 2003-08-29 Tadahiro Omi Ａ／ｄ変換装置
JP2004158138A (ja) * 2002-11-07 2004-06-03 Texas Instr Japan Ltd サンプリング／ホールドの方法および回路
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器
JP4071254B2 (ja) * 2004-10-07 2008-04-02 シャープ株式会社 電子回路装置
WO2007032110A1 (ja) * 2005-09-16 2007-03-22 Matsushita Electric Industrial Co., Ltd. Ａ／ｄ変換器及びａ／ｄ変換方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475372A (zh) * 2011-12-26 2013-12-25 陈启星 直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器

Also Published As

Publication number Publication date
JP4314275B2 (ja) 2009-08-12
US7884750B2 (en) 2011-02-08
US7649487B2 (en) 2010-01-19
CN101040442B (zh) 2012-04-25
JPWO2007032110A1 (ja) 2009-03-19
WO2007032110A1 (ja) 2007-03-22
US20090040088A1 (en) 2009-02-12
US20100097136A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
US7612700B2 (en) Pipeline type A/D converter apparatus provided with precharge circuit for precharging sampling capacitor
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
CN101040442A (zh) 模/数转换器及模/数转换方法
CN101079969A (zh) 固态成像装置及其驱动方法和相机
US20140184434A1 (en) Analog/digital converter
CN101055766A (zh) 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
CN103023499B (zh) 模数转换器及其工作方法
US10826516B2 (en) Gain calibration device and method for residue amplifier of pipeline analog to digital converter
US7821436B2 (en) System and method for reducing power dissipation in an analog to digital converter
US11159174B2 (en) Multiplying digital-to-analog converter with pre-sampling and associated pipelined analog-to-digital converter
CN1574883A (zh) 用于图像传感器的合适可变增益模－数变换的设备和方法
JP4480744B2 (ja) アナログデジタル変換器
US20060125677A1 (en) Charge-domain A/D converter employing multiple pipelines for improved precision
JP2006173807A (ja) アナログデジタル変換器
JP5178917B2 (ja) Ａ／ｄ変換装置、無線装置
CN102177658B (zh) 开关电容器流水线级
JP2005252326A (ja) パイプライン型ａ／ｄ変換器
CN1945978A (zh) 采用积分非线性误差整形的流水线adc
TW201015870A (en) Successive approximation ADC with binary error tolerance mechanism
Mulder et al. A 21mW 8b 125MS/s ADC occupying 0.09 mm/sup 2/in 0.13/spl mu/m CMOS
CN109039338B (zh) 差分电容阵列及其开关切换方法
Kim et al. A hybrid ADC combining capacitive DAC-based multi-bit/cycle SAR ADC with flash ADC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151104

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20180324

CF01 Termination of patent right due to non-payment of annual fee