CN103475372A

CN103475372A - 直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器

Info

Publication number: CN103475372A
Application number: CN2011104405751A
Authority: CN
Inventors: 陈启星
Original assignee: Individual
Current assignee: Individual
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2013-12-25

Abstract

本发明是一种纵横双并行式ADC，由m-1个前置级ADC和一个末级ADC以及级间连接模块组成；前置级ADC由多路开关直接引出顶阶电位而计算次级输入电压，使多级并行式ADC在级内并行的同时实现级间并行，成为纵横双并行式ADC，其转换速度接近全并行式ADC，而结构大大简化。

Description

直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器

技术领域：本发明是一种模数转换器，属于数字通信、数码器件类、电子产品类。

背景技术：模数转换器的英文简称符号为ADC，ADC应用于数字通信、雷达、数码产品等领域，目前的高速ADC都存在很多不足，并行式ADC速度最快，但是结构庞大，能耗过大，随着转换位数的增加，结构和能耗成几何级数增加，所以其转换位数受到限制，难以做到10位以上；而其它的转换器速度都远低于并行式ADC。

发明一种高速、低能耗、结构不庞大的ADC是本文的目的。

约定：

●转换总位数为N，转换分为m级，每级转换n位，所以有N＝m*n；

●也可以是各级转换位数(n₁、n₂、……n_m)不相等，有N＝n₁+n₂+……+n_m；考虑到叙述方便，各级转换不同位数(n₁、n₂、……、n_m)都用n表示；

●用Φ通配(α、β、γ、δ……；其α、β、γ、δ……表示1级、2级、3级、4级……，不包括末级)；k＝2ⁿ；通配符t通配(k～0)全文通用。

●n位的并行式ADC的k个参考电位，是由k＝2ⁿ个相等的分压电阻串联分压而成(不包括电源正极Vp)，使Vp至地形成k个梯级的参考电位，分压电阻与参考电位采用“下楼式”的编排方法，从最高电位Vp开始往下走，跨过分压电阻R_Φt后就是参考电位V_Φt(t＝k～0)；R_Φt称为第Φ级第t阶分压电阻，V_Φt称为第Φ级第t阶参考电位；Vp＝V_Φ(k+1)；(形成特殊的k+1阶参考电位，不包括在连接比较器的k阶参考电位中)；

●当信号没有超出转换范围时，输入信号V_iΦ与参考电位V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0相比较，总是会有V_Φ(t+1)＞V_iΦ＞V_Φt，可知V_Φt是小于V_iΦ的最大的参考电位，则该V_Φt称为V_iΦ在第Φ级的顶端阶电位，专门标记为V_ΦT，简称顶阶电位；

●默认采用正逻辑，任何比较器，输入信号接同相端，参考电位接反相端，输入信号大于参考电位时比较器输出高电位，高电位用“1”表示，低电位用“0”表示。

●除末级以外，其它的级统称为前置级；

发明申请内容：

本发明是一种直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器。简称“纵横双并行式模数转换器”或“纵横双并行式ADC”，一个N位的纵横双并行式ADC由m-1个“直接引出顶阶电位而计算次级输入电压的n位并行式前置级模数转换器”(以下简称“前置级ADC”)和一个并行式末级ADC(以下简称“末级ADC”)以及级间连接模块组成；各级转换位数为n₁、n₂、……n_m，总转换位数N＝n₁+n₂+……+n_m；

直接引出顶阶电位而计算次级输入电压的关键器件是阶电位开关，包括两类，一类是传统的多路开关，多路开关包含k个输入端(h_Φk、h_Φ(k-1)、……、h_Φ2、h_Φ1、h_Φ0)和一个总线端h_Φ；另一类是由k个独立的临界点电子开关(简称临界开关S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)汇集到总线S_Φ形成的临界开关组；这两类开关统称为阶电位开关，用(G_Φk、G_Φ(k-1)、……、G_Φ2、G_Φ1、G_Φ0)和阶电位总线G_Φ通配上述两类开关；

一个前置级ADC，由一个传统的n位(形成k阶参考电位，k＝2ⁿ)并行式ADC的k个参考电位点与一组阶电位开关逐点式并联而成；所谓逐点式并联就是阶电位开关组的k路开关(G_Φk、G_Φ(k-1)、……、G_Φ2、G_Φ1、G_Φ0)分别对应连接到n位并行式ADC的k个比较器C_Φk、C_Φ(k-1)、……、C_Φ2、C_Φ1、C_Φ0的反相端，也就是k个电位参考点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0；第Φ级在级内以并行方式(即纵向并行)对模拟信号V_iΦ完成本级的模数转换后，由阶电位开关取出该级顶阶电位V_ΦT送到连接模块，连接模块包括集成运算求和-放大电路和采样保持器，经过连接模块实现两道运算：V”_iΦ＝V_iΦ-V_ΦT(其中第Φ级V”_iΦ为电压余额)和V’_i(Φ+1)＝k*V”_iΦ，再对V’_i(Φ+1)进行采样保持得到后续级的模拟信号V_i(Φ+1)，进行后续级的模数转换，以此类推，完成N位转换；由于各级间的连接模块使各级的模拟信号保持独立和稳定，使得各级能够横向并行的进行模数转换，所以称为纵横双并行式模数转换器。

实施例与附图说明，为了审阅更加方便，有意将实施例与附图的编号对应，并将对应的附图说明与实施例靠近排版，将两者结合起来描述。

图1——4级＊3位纵横双并行式模数转换器。G_Φ0～G_Φ7为第Φ级阶电位开关，G_Φ为第Φ级阶电位开关总线；R_Φ0～R_Φ7为第Φ级分压电阻链；R_δ0～R_δ7为第4级分压电阻链；V_Φ0～V_Φ7为第Φ级电压参考点；V_δ0～V_δ7为第4级电压参考点；C_Φ1～C_Φ7为第Φ级比较器；C_δ1～C_δ7为第4级比较器；I_Φ1～I_Φ7为第Φ级比较输出值；I_δ1～I_δ7为第4级比较输出值；D_Φ0～D_Φ2为第Φ级数字输出值；D_δ0～D_δ2为第4级数字输出值；Vp为电源正极；BM_Φ为第Φ级编码器；BM_δ为第4级编码器；u_i为输入信号电压；u’_i为经过采样保持后的输入信号电压；CB_Φ为Φ级采样保持器；CBδ为4级采样保持器；ZFP为输入信号电压u_i的正负判别翻转器；D_X为输入信号电压u_i的正负信息寄存器；∑为求和器；V_ΦT为第Φ级顶阶电位；V’_iΦ为第Φ级待转换模拟电压(采样保持前)；V_iΦ为第Φ级待转换模拟电压(采样保持后)；V”_iΦ为第Φ级电压余额；V_rΦ为第Φ级补偿电压；FD_Φ为第Φ级放大器；虚线框α为第1级ADC；虚线框β为第2级ADC；虚线框γ为第3级ADC；虚线框δ为第4级ADC；

实施例1——m级＊n位纵横双并行式模数转换器；

基本结构：一个N位的纵横双并行式ADC由m-1个前置级ADC和一个末级ADC以及级间连接模块组成；前置级ADC，由一个传统的n位并行式ADC(这时公知的ADC，本文约定，附图中每个比较器符号中都包含了了一个D触发器进行数据存储，画图中对D触发器进行了省略)与一个阶电位开关组组成，n位并行式ADC有k个分压电阻R_Φt形成k阶参考电位V_Φt(t＝k～0)；每个参考电位点接到对应的比较器的反相端，即比较器C_Φk、C_Φ(k-1)、……、C_Φ2、C_Φ1、C_Φ0的反相端分别与参考电位点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0相连接，比较器同相端都接输入信号V_iΦ；因为输入信号V_iΦ总是大于等于0，而第0阶参考电位就是地，即V_Φ0＝0，使得C_Φ0的输出值总是等于1，所以C_Φ0是可以省略的，但是为了分析的简略，本文虚拟C_Φ0都存在，但是附图中都没有画出；阶电位开关与对应ADC的参考电位点逐点式并联，就成了前置级ADC；

基本原理：工作过程分析需要分1级、2级……，每个级又需要分几个步骤。

第1级转换(α级)

第一步，就是传统的并行式ADC工作原理，采样保持器CBα对交变模拟信号u_i进行采样保持后，得到固定的(正或负)模拟信号u’_i；第二步，通过正负判别、转换和记录模块ZFP，判别信号u’_i的正负，如果u’_i为正，则ZFP保持u’_i极性输出，即V_iα＝u’_i，且极性寄存器D_X登记为1；如果u’_i为负，则ZFP翻转u’_i极性输出，即V_iα＝-u’_i，且极性寄存器D_X登记为0；D_X为极性码；经过ZFP后，模拟信号变为稳定的正模拟信号V_iα；第三步，V_iα与k个比较器的电位参考点V_αk、V_α(k-1)、……、V_α2、V_α1、V_α0进行比较后，得到比较值(I_αk～I_α(t+1)＝0，I_αt～I_α0＝1)，可知V_α(t+1)＞V_iα＞V_αt，即第1级的顶阶电位为V_αT＝V_αt；第四步，通过第1级编码器BM_α对(I_αk～I_α(t+1)＝0，I_αt～I_α0＝1)进行编码，得到第1级数字信号D_αn、D_α(n-1)、……、D_α1、D_α0；第五步，根据数字信号D_αn、D_α(n-1)、……、D_α1、D_α0或比较值(I_αk～I_α(t+1)＝0，I_αt～I_α0＝1)的结果，选通对应于顶阶电位V_αT的阶电位开关G_αT，将顶阶电位从顶阶电位总线G_α引出，为第2级转换做准备；第六步，级间求和∑放大FD_α模块为一个“减法-比例集成运算放大器”，将第1级输入信号V_iα减去第1级顶阶电位V_αT加上V_rα(V_rα为补偿电压)，得到第1级电压余额V”_iα，即V”_iα＝V_iα-V_αT+V_rα，并通过第1级信号放大器FD_α将V”_iα放大k倍，成为向第2级输出的模拟信号V’_iβ，即V’_iβ＝k*V”_iα；实际上，V”_iα＝V_iα-V_αT和V’_i β＝k*V”_iα两个运算通过“减法-比例集成运算放大器”就可以完成；

第Φ级转换，(即，第2级至倒数第2级)，转换步骤编号与第1级转换保持一致；

第一步，采样保持器CB_Φ(即第Φ级采样保持器)对模拟信号V’_iΦ进行采样保持，得到稳定的模拟信号V_iΦ；(第二步跳过；第三步至第六步与第1级转换原理相同)；第三步，V_iΦ与k个比较器的电位参考点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0进行比较后，得到比较值(I_Φk～I_Φ(t+1)＝0，I_Φt～I_Φ0＝1)，可知V_Φ(t+1)＞V_iΦ＞V_Φt，该V_Φt标记为V_ΦT，即第Φ级的顶阶电位为V_ΦT＝V_Φt；第四步，通过第Φ级编码器BM_Φ对(I_Φk～I_Φ(t+1)＝0，I_Φt～I_Φ0＝1)进行编码，得到第Φ级数字信号D_Φn、D_Φ(n-1)、……、D_Φ1、D_Φ0；第五步，根据数字信号D_Φn、D_Φ(n-1)、……、D_Φ1、D_Φ0或比较值(I_Φk～I_Φ(t+1)＝0，I_Φt～I_Φ0＝1)的结果，选通对应于顶阶电位V_ΦT的阶电位开关G_ΦT，将顶阶电位V_ΦT从顶阶电位总线G_Φ引出，为第(Φ+1)级转换做准备；第六步，用级间模块(包括求和∑放大FD_Φ)计算第(Φ+1)级的输入信号V’_i(Φ+1)，方法是：用第Φ级输入信号V_iΦ减去第Φ级顶阶电位V_ΦT加上V_rΦ(V_rΦ为补偿电压)，得到第Φ级电压余额V”_iΦ，即V”_iΦ＝V_iΦ-V_ΦT+V_rΦ，(如果不要考虑误差补偿，只需V”_iΦ＝V_iΦ-V_ΦT)；并通过第Φ级信号放大器FD_Φ将V”_iΦ放大k倍，成为向第Φ+1级输出的模拟信号V’_i(Φ+1)，即V’_i(Φ+1)＝k*V”_iΦ；

末级(m级)转换，其结构和转换原理与传统并行式ADC相同，

第一步，采样保持器CB_m(即第末级采样保持器)对模拟信号V’_im进行采样保持，得到稳定的模拟信号V_im；第二步跳过；第三步和第四步与第Φ级转换原理相同，得到第末级数字信号D_mn、D_m(n-1)、……、D_m1、D_m0；图1、图2和图3中，第末级就是第4级(即δ级)，将本段中的m改为δ即可。

将数字信号按二进制位排列起来，就是转换成功的数字信号。

D_αn、D_α(n-1)、…、D_α1、D_α0、D_βn、D_β(n-1)、……、D_β1、D_β0…D_mn、D_m(n-1)、…、D_m1、D_m0；

图2——基于多路开关的纵横双并行式ADC原理图。仅仅对图1中没出现过的标号进行说明，h_Φ0～h_Φ7为第Φ级多路开关通道，h_Φ为第Φ级多路开关总线；D’_Φ0～D’_Φ2为第Φ级多路开关输入选通地址端，D’_Φ0～D’_Φ2由D_Φ0～D_Φ2对应连接；H_Φ为多路开关编号；

实施例2——基于多路开关的纵横双并行式ADC。

将实施例1中的阶电位开关换成多路开关就是实施例2，多路开关包含k个输入端(h_Φk、h_Φ(k-1)、……、h_Φ2、h_Φ1、h_Φ0)和一个总线端h_Φ；(h_Φk、h_Φ(k-1)、……、h_Φ2、h_Φ1、h_Φ0)分别对应接到电位参考点(V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0)，当实施例1进行到第四步时，得到第Φ级数字信号D_Φn、D_Φ(n-1)、……、D_Φ1、D_Φ0；第五步，将D_Φn、D_Φ(n-1)、……、D_Φ1、D_Φ0对应连接到D’_Φn、D’_Φ(n-1)、……、D’_Φ1、D’_Φ0，在多路开关中选通对应于顶阶电位V_ΦT的通道h_ΦT，将顶阶电位V_ΦT从多路开关的公共端h_Φ引出，为第(Φ+1)级转换做准备；

令实施例1中的m＝4，n＝3，采用多路开关式阶电位开关，就成了图2描述的4级*3位基于多路开关的纵横双并行式ADC；

图3——基于临界开关组的纵横双并行式ADC原理图。仅仅对图1中没出现过的标号进行说明，S_Φ0～S_Φ7为第Φ级临界开关，S_Φ为第Φ级临界开关总线；I’_Φ1～I’_Φ7为第Φ级临界开关的控制信号，与I_Φ1～I_Φ7对应连接；即I’_Φt＝I_Φt；

临界开关组下端的1表示为高电位，0表示为低电位。

实施例3——临界开关组的工作原理。

临界开关组是由k个独立的临界开关(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)汇集到总线S_Φ形成的临界开关组；(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)分别对应接到电位参考点(V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0)，临界开关(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)的控制信号为(0、I’_Φk、I’_Φ(k-1)、……、I’_Φ2、I’_Φ1、I’_Φ0、1)，任一个临界开关S_Φt，当它两个控制信号电位相等时(I’_Φ(t+1)＝I’_Φt)为截止状态，当上阶的控制信号为低电位(I’_Φ(t+1)＝0)而下阶的控制信号为高电位(I’_Φt＝1)时S_Φt为导通，比如(I’_β5＝0，，I’_β4＝1)时S_β4为导通，也就是说，到达控制信号在高低电位突变的临界点时开关导通，所以这种控制方式下的电子开关全称为临界点电子开关(简称临界开关)；

实施例3.1——基于临界开关组的纵横双并行式ADC。

将实施例1中的阶电位开关换成临界开关组就是实施例3.1，仅仅需要改写实施例1的第五步。该第五步为：V_iΦ与k个比较器的电位参考点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0进行比较后，得到比较值(I_Φk～I_Φ(t+1)＝0，I_Φt～I_Φ0＝1)，可知I_Φ(t+1)至I_Φt为临界开关控制信号的突变点，且V_Φ(t+1)＞V_iΦ＞V_Φt，即第Φ级的顶阶电位为V_Φt，为了突出它的特殊性，V_Φt改记为V_Φ _T；同时，由于(I_Φ(t+1)＝0，I_Φt＝1)，S_Φt为导通，将顶阶电位为V_ΦT从总线S_Φ引出，为第(Φ+1)级转换做准备；

令实施例1中的m＝4，n＝3，采用临界开关组式阶电位开关，就成了图3描述的4级*3位基于临界开关组的纵横双并行式ADC；

图4.1——临界开关的符号图；I’_Φ(t-1)为上阶的控制信号；I’_Φt为下阶的控制信号；S_Φt为第Φ级第t阶临界开关；V_Φt为第Φ级第t阶的阶电位；S_Φ为第Φ级临界开关总线；

图4.2——临界开关电路图之一；没出现过的符号有：NPN为N沟道增强型绝缘栅场效应管；PNP为P沟道增强型绝缘栅场效应管；

实施例4.2——临界开关。

临界开关电路可以有多种，图4.2只是临界开关电路图的一种，它由一对对称的N沟道和P沟道增强型绝缘栅场效应管组成，当上阶的控制信号电位等于下阶的控制信号电位(I’_Φ(t+1)＝I’_Φt＝0或I’_Φ(t+1)＝I’_Φt＝1)时，由于控制电压低于开启电压，所以两个场效应管导电沟道被关断，即临界开关S_Φt为截止；当上阶的控制信号为低电位(I’_Φ(t+1)＝0)而下阶的控制信号为高电位(I’_Φt＝1)时，两个场效应管导通，即临界开关S_Φt为导通；

实施例4.3——深度截止式临界开关。

耗尽型绝缘栅场效应管，是在绝缘栅中参入离子，使得栅极电压即使为0，导电沟道也已经形成，要关断时必须加反压；而深度截止式临界开关是反其道而行之，是在绝缘栅中参入离子使开启电压值加大，从而提高截止时的可靠性和电阻值。

图5——高输入阻抗式级间连接模块电路图(高输入阻抗式减法-比例集成运算放大器)。A1、A2和A3为集成运放；V_iΦ为第Φ级输入信号(采保后)；V_ΦT为第Φ级顶阶电位；V_rΦ为补偿电压；V’_i(Φ+1)为第(Φ+1)级输入信号(采保前)；R_Y为电阻(Y通配所有的R下标)；

实施例5——高输入阻抗式级间连接模块(高输入阻抗式减法-比例集成运算放大器)。

构造高输入阻抗式级间连接模块可以有很多方法。图5是高输入阻抗式级间连接模块电路图之一，集成运放A1和A2为同相端输入的电压跟随电路，其目的是提高输入电阻，输入端仅向信号源索取微电流，从而保证了信号电压的稳定性；A3接成了一个减法电路，将第Φ级输入信号V_iΦ从同相端输入，而第Φ级顶阶电位V_ΦT从反相端输入，就得到了第Φ级电压余额V”_iΦ，即V”_iΦ＝V_iΦ-V_ΦT，如果进一步，令R_q3＝R_q4，R_q6＝R_f，R_f/R_q3＝k，就实现了两步运算：求第Φ级电压余额V”_iΦ＝V_iΦ-V_ΦT和将第Φ级电压余额放大k倍V’_i(Φ+1)＝k*V”_iΦ，得到第(Φ+1)级输入信号V’_i(Φ+1)(采保前)；再加上第(Φ+1)级采样保持器，就是级间连接模块了，由此得到第(Φ+1)级输入信号V_i(Φ+1)(采保后)；如果需要电压补偿V_rΦ，则将V_rΦ接入A3的同相端做加法，即V”_iΦ＝V_iΦ-V_ΦT+V_rΦ，或接到反相端做减法，即V”_iΦ＝V_iΦ-V_ΦT-V_rΦ；

时钟CP的一个脉冲称为一个“时钟周期”，本文称为“一拍”；假定传统并行式ADC每次转换只要一拍就可以完成，本发明的ADC一个模拟信号从进入第Φ级转换器到转换完成，需要1拍用于转换，一拍用于接通阶电位开关，共两拍；因为信号处理在m级ADC中都是并行式转换，所以每两拍都可以转换一个模拟信号。

Claims

1.一种直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其特征是：

一个N位的纵横双并行式ADC由m-1个前置级ADC和一个末级ADC以及级间连接模块组成；各级转换位数为n₁、n₂、……n_m，总转换位数N＝n₁+n₂+……+n_m；

直接引出顶阶电位而计算次级输入电压的关键器件是阶电位开关，包括两类，一类是传统的多路开关，多路开关包含k个输入端(h_Φk、h_Φ(k-1)、……、h_Φ2、h_Φ1、h_Φ0)和一个总线端h_Φ；另一类是由k个独立的临界开关(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0)汇集到总线S_Φ形成的临界开关组；这两类开关统称为阶电位开关，用(G_Φk、G_Φ(k-1)、……、G_Φ2、G_Φ1、G_Φ0)和阶电位总线G_Φ通配上述两类开关；

2.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：

一个前置级ADC，由一个传统的n位并行式ADC的k个参考电位点与一组阶电位开关逐点式并联而成；所谓逐点式并联就是阶电位开关组的k路开关(G_Φk、G_Φ(k-1)、……、G_Φ2、G_Φ1、G_Φ0)分别对应连接到n位并行式ADC的k个比较器C_Φk、C_Φ(k-1)、……、C_Φ2、C_Φ1、C_Φ0的反相端，也就是k个电位参考点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0；第Φ级在级内以并行方式对模拟信号V_iΦ完成本级的模数转换后，由阶电位开关取出该级顶阶电位V_ΦT送到连接模块，连接模块包括集成运算求和-放大电路和采样保持器，经过连接模块实现两道运算：V”_iΦ＝V_iΦ-V_ΦT和V’_i(Φ+1)＝k*V”_iΦ，再对V’_i(Φ+1)进行采样保持得到后续级的模拟信号V_i(Φ+1)，进行后续级的模数转换，以此类推，完成N位转换；由于各级间的连接模块使各级的模拟信号保持独立和稳定，使得各级能够横向并行的进行模数转换。

3.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：

m级^*n位纵横双并行式模数转换器；

基本结构：

一个前置级ADC，由一个传统的n位并行式ADC(这时公知的ADC，本文约定，附图中每个比较器符号中都包含了了一个D触发器进行数据存储，画图中对D触发器进行了省略)与一个阶电位开关组组成，n位并行式ADC有k个分压电阻R_Φt形成k阶参考电位V_Φt(t＝k～0)；每个参考电位点接到对应的比较器的反相端，即比较器C_Φk、C_Φ(k-1)、……、C_Φ2、C_Φ1、C_Φ0的反相端分别与参考电位点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0相连接，比较器同相端都接输入信号V_iΦ；因为输入信号V_iΦ总是大于等于0，而第0阶参考电位就是地，即V_Φ0＝0，使得C_Φ0的输出值总是等于1，所以C_Φ0是可以省略的，但是为了分析的简略，本文虚拟C_Φ0都存在，但是附图中都没有画出；阶电位开关与对应ADC的参考电位点逐点式并联，就成了前置级ADC；

基本原理：

第1级转换(α级)

第一步，就是传统的并行式ADC工作原理，采样保持器CBα对交变模拟信号u_i进行采样保持后，得到固定的(正或负)模拟信号u’_i；第二步，通过正负判别、转换和记录模块ZFP，判别信号u’_i的正负，如果u’_i为正，则ZFP保持u’_i极性输出，即V_iα＝u’_i，且极性寄存器D_X登记为1；如果u’_i为负，则ZFP翻转u’_i极性输出，即V_iα＝-u’_i，且极性寄存器D_X登记为0；D_X为极性码；经过ZFP后，模拟信号变为稳定的正模拟信号V_iα；第三步，V_iα与k个比较器的电位参考点V_αk、V_α(k-1)、……、V_α2、V_α1、V_α0进行比较后，得到比较值(I_αk～I_α(t+1)＝0，I_αt～I_α0＝1)，可知V_α(t+1)＞V_iα＞V_αt，即第1级的顶阶电位为V_αT＝V_αt；第四步，通过第1级编码器BM_α对(I_αk～I_α(t+1)＝0，I_αt～I_α0＝1)进行编码，得到第1级数字信号D_αn、D_α(n-1)、……、D_α1、D_α0；第五步，根据数字信号D_αn、D_α(n-1)、……、D_α1、D_α0或比较值(I_αk～I_α(t+1)＝0，I_αt～I_α0＝1)的结果，选通对应于顶阶电位V_αT的阶电位开关G_αT，将顶阶电位从顶阶电位总线G_α引出，为第2级转换做准备；第六步，级间求和∑放大FD_α模块为一个“减法-比例集成运算放大器”，将第1级输入信号V_iα减去第1级顶阶电位V_αT加上V_rα(V_rα为补偿电压)，得到第1级电压余额V”_iα，即V”_iα＝V_iα-V_αT+V_rα，并通过第1级信号放大器FD_α将V”_iα放大k倍，成为向第2级输出的模拟信号V’_iβ，即V’_iβ＝k*V”_iα；实际上，V”_iα＝V_iα-V_αT和V’_iβ＝k*V”_iα两个运算通过“减法-比例集成运算放大器”就可以完成；

末级(m级)转换，其结构和转换原理与传统并行式ADC相同，

4.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器和权利要求3所述的m级^*n位纵横双并行式模数转换器，其进一步特征是：

基于多路开关的纵横双并行式ADC，将权利要求3中的阶电位开关换成多路开关，多路开关包含k个输入端(h_Φk、h_Φ(k-1)、……、h_Φ2、h_Φ1、h_Φ0)和一个总线端h_Φ；(h_Φk、h_Φ(k-1)、……、h_Φ2、h_Φ1、h_Φ0)分别对应接到电位参考点(V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0)，当实施例1进行到第四步时，得到第Φ级数字信号D_Φn、D_Φ(n-1)、……、D_Φ1、D_Φ0；第五步，将D_Φn、D_Φ(n-1)、……、D_Φ1、D_Φ0对应连接到D’_Φn、D’_Φ(n-1)、……、D’_Φ1、D’_Φ0，在多路开关中选通对应于顶阶电位V_ΦT的通道h_ΦT，将顶阶电位V_ΦT从多路开关的公共端h_Φ引出，为第(Φ+1)级转换做准备；

5.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：

临界开关组的工作原理，临界开关组是由k个独立的临界开关(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)汇集到总线S_Φ形成的临界开关组；(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)分别对应接到电位参考点(V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0)，临界开关(S_Φk、S_Φ(k-1)、……、S_Φ2、S_Φ1、S_Φ0、)的控制信号为(0、I’_Φk、I’_Φ(k-1)、……、I’_Φ2、I’_Φ1、I’_Φ0、1)，任一个临界开关S_Φt，当它两个控制信号电位相等时(I’_Φ(t+1)＝I’_Φt)为截止状态，当上阶的控制信号为低电位(I’_Φ(t+1)＝0)而下阶的控制信号为高电位(I’_Φt＝1)时S_Φt为导通，比如(I’_β5＝0，，I’_β4＝1)时S_β4为导通，也就是说，到达控制信号在高低电位突变的临界点时开关导通，所以这种控制方式下的电子开关全称为临界点电子开关(简称临界开关)；

6.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器和权利要求3所述的m级^*n位纵横双并行式模数转换器，其进一步特征是：

基于临界开关组的纵横双并行式ADC，将权利要求3中的阶电位开关换成临界开关组，

仅仅需要改写第五步。该第五步为：V_iΦ与k个比较器的电位参考点V_Φk、V_Φ(k-1)、……、V_Φ2、V_Φ1、V_Φ0进行比较后，得到比较值(I_Φk～I_Φ(t+1)＝0，I_Φt～I_Φ0＝1)，可知I_Φ(t+1)至I_Φt为临界开关控制信号的突变点，且V_Φ(t+1)＞V_iΦ＞V_Φt，即第Φ级的顶阶电位为V_Φt，为了突出它的特殊性，V_Φt改记为V_ΦT；同时，由于(I_Φ(t+1)＝0，I_Φt＝1)，S_Φt为导通，将顶阶电位为V_ΦT从总线S_Φ引出，为第(Φ+1)级转换做准备；

7.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：

临界开关，临界开关电路可以有多种，临界开关电路图的一种由一对对称的N沟道和P沟道增强型绝缘栅场效应管组成，当上阶的控制信号电位等于下阶的控制信号电位(I’_Φ(t+1)＝I’_Φt＝0或I’_Φ(t+1)＝I’_Φt＝1)时，由于控制电压低于开启电压，所以两个场效应管导电沟道被关断，即临界开关S_Φt为截止；当上阶的控制信号为低电位(I’_Φ(t+1)＝0)而下阶的控制信号为高电位(I’_Φt＝1)时，两个场效应管导通，即临界开关S_Φt为导通；

8.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：

深度截止式临界开关，耗尽型绝缘栅场效应管，是在绝缘栅中参入离子，使得栅极电压即使为0，导电沟道也已经形成，要关断时必须加反压；而深度截止式临界开关是反其道而行之，是在绝缘栅中参入离子使开启电压值加大，从而提高截止时的可靠性和电阻值。

9.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：

高输入阻抗式级间连接模块，构造高输入阻抗式级间连接模块方法之一是，集成运放A1和A2为同相端输入的电压跟随电路，其目的是提高输入电阻，输入端仅向信号源索取微电流，从而保证了信号电压的稳定性；A3接成了一个减法电路，将第Φ级输入信号V_iΦ从同相端输入，而第Φ级顶阶电位V_ΦT从反相端输入，就得到了第Φ级电压余额V”_iΦ，即V”_iΦ＝V_iΦ-V_ΦT，如果进一步，令R_q3＝R_q4，R_q6＝R_f，R_f/R_q3＝k，就实现了两步运算：求第Φ级电压余额V”_iΦ＝V_iΦ-V_ΦT和将第Φ级电压余额放大k倍V’_i(Φ+1)＝k*V”_iΦ，得到第(Φ+1)级输入信号V’_t(Φ+1)(采保前)；再加上第(Φ+1)级采样保持器，就是级间连接模块了，由此得到第(Φ+1)级输入信号V_i(Φ+1)(采保后)；

10.根据权利要求1所述的直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器，其进一步特征是：如果需要电压补偿V_rΦ，则将V_rΦ接入A3的同相端做加法，即V”_iΦ＝V_iΦ-V_ΦT+V_rΦ，或接到反相端做减法，即V”_iΦ＝V_iΦ-V_ΦT-V_rΦ。