CN1499730A

CN1499730A - 流水线结构的高速高精度模数转换器

Info

Publication number: CN1499730A
Application number: CNA021340269A
Authority: CN
Inventors: 尹登庆
Original assignee: Individual
Current assignee: Individual
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-05-26

Abstract

本发明涉及一种流水线结构的高速高精度模数转换器，电路包括M个逐级串联的子模块，每一个转换子模块包括子模数转换电路、子数模转换电路、加法器和乘法因子运算放大器构成；每一级子模块分别输出N(1)～N(J)～N(M)个转换数据，M个数据按照权重进行相加得到整个模数转换器的输出。模数转换器设置有误差测量电路，数字误差校正电路；误差测量电路包括利用电容构成的振荡周期与电容大小成正比的振荡器和逻辑电路部分，数字误差校正模块由逐级串联的各个子校正模块构成。

Description

流水线结构的高速高精度模数转换器

本发明涉及集成电路，特别是一种流水线结构的高速高精度模数转换器制造领域。

目前CMOS工艺的流水线结构模数转换器，已经达到了12比特80MSPS的精度。由于数字校正算法的问题，精度的进一步提高受到了限制；在CMOS工艺中，高速高增益运算放大器的设计是一个难题，从而也导致了模数转换器设计难度的加大。

另外一种能够达到高精度模数转换器的设计技术是采用sigma-delta结构，虽然此结构的精度可以达到24比特，但是此结构的缺陷是模拟信号的带宽窄，采用高阶滤波器时电路结构不稳定，且需要一个庞大的数字信号处理电路和复杂的数字处理算法。

目前电路结构的缺陷是：

(1)精度难以进一步提高。

(2)电路结构和算法复杂。

(3)处理信号的带宽受到限制。

如图1所示为目前流水线结构模数转换器的结构示意图。电路由M个逐级串联的子模块构成，每一级子模块分别输出N(1)～N(J)～N(M)个转换数据，将M个数据按照权重进行相加，就得到整个模数转换器的输出。

在每一级转换子模块中，都由采样保持电路、模数转换子模块、数模转换子模块、加法器、乘数因子运算放大器构成。采样保持电路采集某一个时间点上的模拟信号并且在保持阶段保证量值不发生变化，子模数转换模块将此模拟信号进行量化后输出二进制数字数据。此数据经过编码得到本级转换子模块的输出：同时将数字输出经过数模转换后从保持的量值中减去，差信号与乘法因子相乘后放大驱动供下一级转换子模块使用。

图2为采样保持、加法和乘法因子功能于一体的开关电容形式的实现电路。连接关系为：IMP节点与开关K1、K5、K9、K26的一端连接，INN节点与开关K13、K17、K21、K33的一端连接，节点VREFP与开关K8、K8、K12、K16、K20、K24的一端连接，节点VREFN与开关K2、K6、K10、K14、K18、K22的一端连接，节点VREF与开关K3、K7、K11、K15、K19、K23及K25、K32的一端连接。开关K1、K2、K3、K4的另外一端与电容C1连接而C1的另外一端与全差分运算放大器的正输入端连接，开关K5、K6、K7、K8的另外一端与电容C2连接而C2的另外一端与全差分运算放大器的正输入端连接，开关K9、K10、K11、K12的另外一端与电容C3连接而C3的另外一端与全差分运算放大器的正输入端连接，全差分运算放大器的正输入端同时与电容C7的一端及开关K25的另外一端连接。C7的另外一端连接开关K26、K27而K27与全差分运算放大器的负输出端连接；开关K13、K14、K15、K16的另外一端与电容C4连接而C4的另外一端与全差分运算放大器的负输入端连接，开关K17、K18、K19、K20的另外一端与电容C5连接而C5的另外一端与全差分运算放大器的负输入端连接，开关K21、K22、K23、K24的另外一端与电容C6连接而C6的另外一端与全差分运算放大器的负输入端连接，全差分运算放大器的负输入端同时与电容C8的一端及开关K32的另外一端连接。C8的另外一端连接开关K33、K34而K34与全差分运算放大器的正输出端连接；开关K28跨接于节点OUTP和OUTN之间，输出节点OUTN与电容C10的一端及开关K31的一端连接，输出节点OUTP与电容C9的一端及开关K30的一端连接，开关K35、K36、K37的一端与VREF连接，K37的另外一端与K31及C12连接，K36的另外一端与K30及C11连接，节点CMFB与电容C9、C10和开关K29连接，K29与电容C11、C12及开关K35连接。开关K1、K5、K9、K13、K17、K21、K26、K28、K33、K35、K36、K37受CLK4逻辑信号控制，开关K25、K32受逻辑信号CLK5控制，开关K29、K30、K31、K34、K27受逻辑信号CLK1控制，SW1控制开关K24和K2，SW2控制开关K23和K3，SW3控制开关K22和K4，SW4控制开关K20和K6，SW5控制开关K19和K7，SW6控制开关K18和K8，SW7控制开关K16和K10，SW8控制开关K15和K11，SW9控制开关K14和K12。

工作原理为：

(1)采样阶段，此时电容C1、C2、C3、C7将被充电到INP而电容C4、C5、C6、C8将被充电到INN。

Q[C1]＝C1*(INP-VREF)

Q[C2]＝C2*(INP-VREF)

Q[C3]＝C3*(INP-VREF)

Q[C4]＝C4*(INN-VREF)

Q[C5]＝C5*(INN-VREF)

Q[C6]＝C6*(INN-VREF)

Q[C7]＝C7*(INP-VREF)

Q[C8]＝C8*(INN-VREF)

(2)减法阶段，此时电容C1、C2、C3、C4、C5、C6将被开关分别连接到参考电压VREFP，VREF，VREFN而C7、C8上的电荷保持不变。

Q[SUB_C1]＝C1*(SW1*(VREFN-VP_AMP)+SW2*(VREF-VP_AMP)+SW3*(VREFP-VP_AMP))

Q[SUB_C2]＝C2*(SW4*(VREFN-VP_AMP)+SW5*(VREF-VP_AMP)+SW6*(VREFP-VP_AMP))

Q[SUB_C3]＝C3*(SW7*(VREFN-VP_AMP)+SW8*(VREF-VP_AMP)+SW9*(VREFP-VP_AMP))

Q[SUB_C4]＝C4*(SW9*(VREFN-VN_AMP)+SW8*(VREF-VN_AMP)+SW7*(VREFP-VN_AMP))

Q[SUB_C5]＝C5*(SW6*(VREFN-VN_AMP)+SW5*(VREF-VN_AMP)+SW4*(VREFP-VN_AMP))

Q[SUB_C6]＝C6*(SW3*(VREFN-VN_AMP)+SW2*(VREF-VN_AMP)+SW1*(VREFP-VN_AMP))

在上式中，VP_AMP和VN_AMP分别为全差分运算放大器的正输入端和负输入端电压，开关SW[1～9]分别取值1或者0。

(3)乘法阶段，CLK1将开关K27、K34导通，电容C7、C8分别与全差分运算放大器的输出端OUTP和OUTN连接。

C7*(OUTP-VP_AMP)＝Q[C1]+Q[C2]+Q[C3]+Q[C7]+Q[SUB_C1]+Q[SUB_C2]+Q[SUB_C3]C8*(OUTN-VP_AMP)

＝Q[C4]+Q[C5]+Q[C6]+Q[C8]+Q[SUB_C4]+Q[SUB_C5]+Q[SUB_C6]

在以上计算中将直流分量包括在内。去除直流分量后，计算公式为：

C7*OUTP＝(C1+C2+C3+C7)*INP+VDC

C8*OUTN＝(C4+C5+C6+C8)*INN+VDC

设定C1＝C2＝C3＝C4＝C5＝C6＝C7＝C8

则，OUTP＝4*INP而OUTN＝4*INN

(OUTP-OUTN)＝4*(INP-INN)

从以上分析，如果电容存在微小的误差，可能导致最终输出数值结果的不正确，差错的原因在以下两个方面：

(1)乘法因子，即(C1+C2+C3+C7)/C7和(C4+C5+C6+C7)/C8。减法阶段，相对于SW[1～9]中对应的1控制信号，需要将直流分量减去，而去除的直流分量的大小与电容的相对精度有关。采样阶段的误差与电容的相对精度无关。

本发明的目的是克服现有技术的缺点，进一步提高模数转换器的工作精度。

本发明的目的是通过如下的方法实现的。

流水线结构的高速高精度模数转换器，电路包括M个逐级串联的子模块，每一个转换子模块包括子模数转换电路、子数模转换电路、加法器和乘法因子运算放大器构成；每一级子模块分别输出N(1)～N(J)～N(M)个转换数据，将M个数据按照权重进行相加，得到整个模数转换器的输出；其特征为，模数转换器设置有误差测量电路，数字误差校正电路；

误差测量电路包括利用电容构成的振荡周期与电容大小成正比的振荡器和逻辑电路部分，其中逻辑电路包括两个计数器COUNTER1、COUNTER2和一个存储器组MEMORY及一个START&END LOGIC模块；

数字误差校正模块由逐级串联的各个子校正模块构成，每一个自校正模块包括：乘法因子计算电路Multiplier calculator、乘法因子校正模块Multiplier correction及采样加法数字误差校正模块Sample/adder digital error correction。这样，

(1)利用测量电路精确测量电容的相对大小，并且以数字形式表示。

(2)乘法因子校正：乘法因子是由电容的相对大小决定的，再测得各个电容的相对权重后，就可以得到实际的乘法因子，在数字域将乘法因子恢复到理想值，得到进行乘法运算前的信号的精确数字表达。

(3)减法校正：减法运算是通过将SW[1～9]中为1的控制信号对应电容上的电压减去一个直流电压得到的，因此，将减去的直流电压作为数字1看待，电容的相对大小即是此数字1的权重，利用倒退运算得到减法运算前的信号的精确数字表达。

(4)将模数转换器中逐级串联的转换子模块由后向前逐级进行数字校正运算，直至得到输入信号的精确数字表达为止。

附图说明如下：

图1：当前流水线结构模数转换器的结构示意图

图2：采样/减法/乘法的开关电容电路

图3：改进的流水线结构模数转换器的结构示意图

图4：电容相对精确度测量电路

图5：数字式误差校正示意图

下面结合附图对本发明的结构作进一步的详述。

图3所示改进的流水线结构模数转换器示意图，电路由M个逐级串联的子模块构成，每一级子模块分别输出N(1)～N(J)～N(M)个转换数据，将M个数据按照权重进行相加，就得到整个模数转换器的输出。

上电后，测量模块测得每一个转换子模块中各个电容的相对精度的数字表达，并且将此数据传递到校正模块以校正各个转换子模块输出的数据。

校正模块得到各个转换子模块的数字输出和各个开关SW[1～9]的状态，同时获得测量模块中电容点对精度的数据，从而校正转换子模块输出的误差，直至得到输入模拟信号的精确数字表达为止。

在模数转换方向上，每一级转换子模块中，都由采样保持电路、模数转换子模块、数模转换子模块、加法器、乘数因子运算放大器构成。采样保持电路采集某一个时间点上的模拟信号并且在保持阶段保证量值不发生变化，子模数转换模块将此模拟信号进行量化后输出二进制数字数据。此数据经过编码得到本级转换子模块的输出；同时将数字输出经过数模转换后从保持的量值中减去，差信号与乘法因子相乘后放大驱动供下一级转换子模块使用。

图4所示为电容相对精度测试电路。连接关系为：参考电压Vref连接运算放大器正输入端，运算放大器负输入端连接电阻和晶体管MT1源极，MT1栅极连接运算放大器的输出端而漏极连接电流镜I1，电流镜I1、I2、I3比例为1∶1∶K，电流镜I2连接另外一个电流镜I4，电流镜I4、I5比例为1∶N，电流I3和I5与开关SW1、SW2连接，SW1、SW2一端与电容及比较器正输入端连接，另外一端分别接地和电源，开关SW1、SW2受OUT和OUTB控制，比较器的负输入端连接另外一个参考电压Vref2，比较器的输出经过两级反相器后分别输出OUTB和OUT。

OUT为COUNTER1的输入而CLKref为COUNTER2的输入，计数器COUNTER1和COUNTER2受Start&End LOGIC模块控制，它们的输出为MEMORY模块的输入，在存储器模块MEMORY中存储各个电容的相对精度的数字表达。

工作原理为：当电容上电压小于回滞区间比较器的上限值时，OUTB为高而OUT为低，开关SW1将I3电流导入电容充电，开关SW2将电流I5导入电源；当电容上电压大于回滞区间比较器的上限值时，OUT为高而OUTB为低，开关SW2将I5电流导入电容放电，开关SW1将电流I3导入地。

当电容上电压低于回滞区间比较器的下限值时，OUTB重新为高而OUT为低，开始一个新的充电周期，从而得到一个三角波振荡器，OUT和OUTB为周期性的脉冲信号。脉冲信号的周期与RC时间常数成正比关系。

计数器COUNTER1和COUNTER2同时打开为OUT和参考时钟CLKref计数，当COUNTER2计数到一个确定值M2时同时停止COUNTER1和COUNTER2的计数，此时假定COUNTER1的结果为NUM_C1，将NUM_C1存储在MEMORY中：另外一种计数方法为：当COUNTER1计数到一个确定值M1时同时停止COUNTER1和COUNTER2的计数，此时假定COUNTER2的结果为NUM_C1，将NUM_C1存储在MEMORY中。在此以第一种方法为例说明。

电流镜I1的电流为：I1＝Vref/R

充电电流为：I3＝K*I1

放电电流为：I5＝N*I1

三角波上升沿时间：C*dV/I3

三角波下降沿时间：C*dV/I5

三角波的周期为：T＝RC*(dv/Vref)*(1/K+1/N)

参考时钟的周期为Tref，则有：

T*NUM_C1＝Tref*M2

由此得到RC时间常数的绝对值为：

RC＝Tref*(M2/NUM_C1)*(Vref/dV)*(K*N/(K+N))

在上式中，dV为比较器的回滞区间电压，Vref为基准电压，如带隙基准电压等电压数值确定并且随温度变化小的电压。

以对C1进行测量为例，通过以上分析，得到：

NUM_C1＝factor/C1，即C1＝FACTOR/NUM_C1，FACTOR和factor为常数。

对每一级转换子模块中的每一个电容进行上述的测量，得到各个电容的相对精度的数字表达NUM[1～M][1～N]，其中M为模数转换器中使用的各个转换子模块的个数，及级联结构的个数，N为每一级电路中用来进行采样/减法/乘法的电容的个数。

图5所示数字式误差校正示意图，电路由M级或少于M级校正电路串联而成，其连接顺序与模数转换的各个转换子模块的级联顺序相反，即模数转换中先输出MSB信号而校正电路中首先对LSB信号或者工艺决定的精度无需校正的模块开始，逐级校正直至得到输入模拟信号的准确数字表达。

每一个校正子模块包括3个部分，乘法因子计算电路(Multiplier calculator)、乘法因子校正电路(Multiplier correction)和采样/减法数字校正电路(Sample/adderdigital error correction)。子模块中的每一个都从测量电路中得到各个电容的相对精度的数据，同时减法校正中还需要从模数按转换的子模块获得各个开关的信息。

以下简要介绍校正方法。

(1)乘法因子校正：如果在模数转换中采用单端运算放大器，则以图2为例，仅存在半边电路，所以：

计算公式为：(C1+C2+C3+C7)/C7

乘法因子理想值：4

乘法因子实际数值：(1/NUM_C1+1/NUM_C2+1/NUM_C3+1/NUM_C7)/(1/NUM_C1)

设定数据IN(J+1)为经过校正过的正确表达的模数转换器第J+1级转换子模块的数据，则将未校正的第J级输出N(J)与IN(J+1)按照相加得到未校正的数据IN，则在乘法因子运算前的准确数据为：

IN[Pre_MULT]＝4/((1/NUM_C1+1/NUM_C2+1/NUM_C3+1/NUM_C7)/(1/NJM_C1))

针对全差分结构的电路，有：

IN[Pre_MULT]＝8/

(((1/NUM_C1+1/NUM_C2+1/NUM_C3+1/NUM_C7)/(1/NUM_C1)+

((1/NUM_C4+1/NUM_C5+1/NUM_C6+1/NUM_C8)/(1/NUM_C8)))

其中，IN[Pre_MULT]为乘法运算前的模拟信号的准确数字表达。

(2)减法校正

减量的计算公式为：

Q[SUB_C1]＝FACTOR/NUM_C1*(-SW1*1+SW2*0+SW3*1)

Q[SUB_C2]＝FACTOR/NUM_C2*(-SW4*1+SW5*0+SW6*1)

Q[SUB_C3]＝FACTOR/NUM_C3*(-SW7*1+SW8*0+SW9*1)

Q[SUB_C4]＝FACTOR/NUM_C4*(SW9*1+SW8*0-SW7*1)

Q[SUB_C5]＝FACTOR/NUM_C5*(SW6*1+SW5*0-SW4*1)

Q[SUB_C6]＝FACTOR/NUM_C6*(SW3*1+SW2*0-SW1*1)

交流采样的计算公式

Q[C1]＝FACTOR/NUM_C1*INP(D)

Q[C2]＝FACTOR/NUM_C2*INP(D)

Q[C3]＝FACTOR/NUM_C3*INP(D)

Q[C4]＝FACTOR/NUM_C4*INN(D)

Q[C5]＝FACTOR/NUM_C5*INN(D)

Q[C6]＝FACTOR/NUM_C6*INN(D)

Q[C7]＝FACTOR/NUM_C7*INP(D)

Q[C8]＝FACTOR/NUM_C8*INN(D)

其中，INP(D)、INN(D)为第J级电路的模拟信号输入的精确数字表达。

(Q[SUB_C1]+Q[SUB_C2]+Q[SUB_C3])*weight+Q[C1]+Q[C2]+Q[C3]+Q[C7]+(Q[SUB_C4]+Q[SUB_C5]+Q[SUB_C6])*weight+Q[C4]+Q[C5]+Q[C6]+Q[C8]＝IN[Pre_MULT]

OUT(J)＝INP(D)-INN(D)

由此，得到第J级电路的模拟信号输入的准确数字表达OUT(J)，将此数据作为第J-1级校正电路的数据输入，通过以上步骤得到第J-1级电路模拟信号的准确表达，直至得到第1级电路的模拟信号输入的准确表达为止。

Claims

1、一种流水线结构的高速高精度模数转换器，电路包括M个逐级串联的子模块，每一个转换子模块包括子模数转换电路、子数模转换电路、加法器和乘法因子运算放大器构成：每一级子模块分别输出N(1)～N(J)～N(M)个转换数据，将M个数据按照权重进行相加，得到整个模数转换器的输出：其特征为，模数转换器设置有误差测量电路，数字误差校正电路：

误差测量电路包括利用电容构成的振荡周期与电容大小成正比的振荡器和逻辑电路部分，其中逻辑电路包括两个计数器COUNTER1、COUNTER2和一个存储器组MEMORY及一个START&END LOGIC模块：

数字误差校正模块由逐级串联的各个子校正模块构成，每一个自校正模块包括：乘法因子计算电路Multiplier calculator、乘法因子校正模块Multipliercorrection及采样加法数字误差校正模块Sample/adder digital error correction。

2、根据权利要求1所述的流水线结构的高速高精度模数转换器，其特征为：所述的误差测量电路对微小误差的测量是通过在一个确定的时间段内对两个同类器件的相对值差累积误差测量实现的：

3、根据权利要求1所述的流水线结构的高速高精度模数转换器，其特征为：所述的误差测量电路对多个电容匹配程度的测量，是通过构造一个振荡器，振荡器发生信号的周期与电容的大小成正比：在一个确定的时间段内对振荡器脉冲信号的个数进行计量，从而得到关于几个电容匹配程度的数据，此数据是以数字形式逐个存储的。

4、根据权利要求1所述的流水线结构的高速高精度模数转换器，其特征为：所述的误差测量电路由逐级串联的各个子校正模块构成，每一个子校正模块包括：乘法因子计算电路Multiplier calculator、乘法因子校正模块Multipliercorrection及采样加法数字误差校正模块Sample/adder digital error correction。数字校正模块中各个子模块之间的串联顺序与正常进行模数转换的各个子模块之间的串联顺序是互逆的：校正子模块内部的数字运算顺序与转换子模块中的模拟信号处理顺序也是互逆的。

5、根据权利要求4所述的流水线结构的高速高精度模数转换器，其特征为：所述的乘法因子计算电路既适合于单端运算放大器结构，也适合于全差分运算放大器结构；乘法因子的计算在数字域实现。

6、根据权利要求4所述的流水线结构的高速高精度模数转换器，其特征为：所述的乘法因子计算电路校正转换子模块在最后的乘法输出阶段，理想的乘法因子与实际的乘法因子之间的误差；此校正在数字域实现且实际的乘法因子数据从误差测量电路得到。

7、根据权利要求4所述的流水线结构的高速高精度模数转换器，其特征为：所述的采样加法数字误差校正模块校正转换子模块在采样输出与转换子模块种子DAC输出进行减法运算时引入的误差；此校正在数字域实现且实际的加法因子数据从误差测量电路得到；误差校正是将测量获得的误差数据作为线性系数对待。

8、根据权利要求2所述的流水线结构的高速高精度模数转换器，其特征为：所述的误差测量电路中的相同时间段可以利用内部的高稳定时钟信号获得；也可以利用外部的高稳定时钟信号获得；或者通过特殊的锁相环得到。

9、根据权利要求1所述的流水线结构的高速高精度模数转换器，其特征为：所述的流水线结构模数转换器利用原始的逐级串联模块得到带有误差的逐级转换的数据，利用误差测量模块得到的误差信息，对各个子模块进行反推运算，从而逐步得到上一级电路输出，也就是本级电路输入的精确的数字表达式，最后直至得到原始输入信号的精确的数字表达式，及模数转换的精确数据。

10、根据权利要求9所述的流水线结构的高速高精度模数转换器，其特征为：所述的逐级数字反推运算可以从最后的模块开始反推运算，也可以从工艺决定的最大容许的误差所在模块开始。

11.根据权利要求1所述的流水线结构的高速高精度模数转换器，其特征为，相对精度测试电路连接关系为：参考电压Vref连接运算放大器正输入端，运算放大器负输入端连接电阻和晶体管MT1源极，MT1栅极连接运算放大器的输出端而漏极连接电流镜I1，电流镜I1、I2、I3比例为1∶1∶K，电流镜I2连接另外一个电流镜I4，电流镜I4、I5比例为1∶N，电流I3和15与开关SW1、SW2连接，SW1、SW2一端与电容及比较器正输入端连接，另外一端分别接地和电源，开关SW1、SW2受OUT和OUTB控制，比较器的负输入端连接另外一个参考电压Vref2，比较器的输出经过两级反相器后分别输出OUTB和OUT。