SE513044C2 - Analog-digitalomvandlare med global klocka och global strömställare - Google Patents
Analog-digitalomvandlare med global klocka och global strömställareInfo
- Publication number
- SE513044C2 SE513044C2 SE9704895A SE9704895A SE513044C2 SE 513044 C2 SE513044 C2 SE 513044C2 SE 9704895 A SE9704895 A SE 9704895A SE 9704895 A SE9704895 A SE 9704895A SE 513044 C2 SE513044 C2 SE 513044C2
- Authority
- SE
- Sweden
- Prior art keywords
- sampling
- switch
- converter
- phase
- clock phase
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
15 20 25 513 044 ”An 8-b 85-Ms/s Parallel Pipeline A/D Converter in l um CMOS”, Conroy et al., IEEE J. Solid State Circuits, Vol 28, No 4, pp 44754, april 1993 beskriver en fyrka- nalig A/D-omvandlare i CMOS med ett taktfel som utifrån mätningar uppskattats till att vara cirka 25 ps. Detta är inte adekvat för bredbandstelekommunikationstillärnp- ningar där ett högt SNDR erfordras vid höga signalfrekvenser.
Ett sätt att eliminera detta är att placera en följ-och-hållförstärkare på ingången.
Detta är inte önskvärt eftersom det kräver en operationsförstärkare med hög för- stärkning som driver en stor kapacitiv last vid en mycket hög frekvens.
US-patentet 5,247,301, Yahagi et al., beskriver en tvåstegs A/D-omvandlare som utnyttjar en gemensam, analog ingångsströmstallare i serie med en andra, analog strömställare för att minska taktfelet. Oberoende av antalet delomvandlare har klocksignalen för den analoga ingångsströmställaren samma frekvens som styrsig- nalerna för samtliga sampla-och-håll-strömställare. Alla strömställare slås till av samma fas (endast frånslagning av den gemensamma strömställaren medför frånslagning av andra strömställare). Den gemensamma strömställaren finns på an- ordningens ingång, varför tillslagstidpunkten är en funktion av inspänningen till följd av implementeringen av strömställaren (exempelvis en MOS-transistor). Till följd av laddningsomfördelningen i en MOS-transistor införs en annan källa till fel nämligen laddningsinjiceringsfelet. Den signaloberoende delen, dvs den ladd- ningsinjiceringsförorsakade offset-spänningen, kan kompenseras i viss utsträckning genom användande av en kompensator som visas i fig. 3, 4 och 5 i US-patentet 5,247,30l. Det signalberoende laddningsinjiceringsfelet återstår emellertid att kom- pensera. Den signalberoende frånslagstidpunkten och det signalberoende ladd- ~ ningsinjiceringsfelet inför mycket kraftig distorsion i vilken som helst A/D- omvandlare, varför denna anordning inte kan tillämpas vid A/D-omvandlare med hög dynamisk prestanda. 10 15 20 25 30 513 044 REDOGÖRELSE FÖR UPPFINNINGEN Ett ändamål med föreliggande uppfinning är följaktligen att åstadkomma en lösning på problemet med samplingsfasskevning i en parallell A/D-omvandlare av SC-typ.
Ett armat ändamål med uppfinningen är att åstadkomma en snabb A/D-omvandlare med passiv sampling och aktiv hållning med reducerad samplingsfasskevningsindu- cerad distorsion.
Ett annat ändamål med uppfinningen är att åstadkomma en snabb parallell A/D- omvandlare utan behov av att använda operationsförstärkare för sampling.
Ett annat ändamål med uppfinningen är att förbättra taktegenskapema hos en snabb parallell A/D-omvandlare under användande av godtycklig typ av del-A/D- omvandlare samtidigt som hög dynamisk prestanda upprätthålles.
Dessa ändamål emås medelst en A/D-omvandlare med i patentkravet angivna kän- netecken.
Enligt en utföringsform av uppfinningen åstadkommes under användande av god- tycklig typ av del-A/D-omvandlare en parallell A/D-omvandlare av SC-typ som ut- nyttjar en passiv samplingsteknik som styrs av en global klockfas för att minska in- verkan av samplingsfasskevningen. Den globala klockfasens frekvens är M gånger högre än kanalklockfasemas frekvens. Kanalklockfasema för de enskilda sampla- och-håll-strömställama är förskjutna, varför ingen av de enskilda sampla-och-håll- strömställarna slår till samtidigt. Samplingstidpunkten bestäms av frånslagningen av den gemensamma strömställaren (styrd av den globala klockfasen). Signalberoendet hos frånslagstidpunkten och hos fel till följd av laddningsomfördelningen elimineras till första ordningen. Detta resulterar enligt uppfinningen i en A/D-omvandlare med hög dynamisk prestanda. Eftersom den vidare inte kräver operationsförstärkare i samplingssteget är densamma mycket lämplig för höghastighetstillämpníngar och 10 15 20 25 513 044 kan ändå minska den samplingsfasskevningsrelaterade distorsionen med 20-40 dB i en snabb, parallell A/D-omvandlare av SC-typ.
FIGURBESKRIVNING Uppfinningen beskrives närmare nedan under hänvisning till bifogade ritning på vil- ken Fig. 1 visar ett blockschema över en parallell A/D-omvandlare enligt en första utföringsform av uppfinningen, Fig. 2 visar ett diagram över klockfaser som styr sampla-och-håll-organen (S/H-organen) enligt den första utföringsformen av uppfinningen, Fig. 3 visar samplingsorgan för en kanal i en parallell A/D-omvandlare enligt den första utföringsforinen av uppfinningen, Fig. 4 visar samplingsorgan för en parallell A/D-omvandlare med M kanaler enligt den första utföringsformen av uppfinningen, och Fig. 5 visar S/H-organ för en kanal i en parallell A/D-omvandlare enligt den första utföringsfonnen av uppfinningen.
BESKRIVNING AV UTFÖRINGSFORMER Uppfinningen kommer nu att beskrivas med hjälp av utföringsformer som utgör icke-begränsande exempel på uppfinningen under hänvisning till bifogade ritning, där identiska hänvisningsbeteckningar betecknar identiska eller likadana delar.
Fig. 1 visar ett blockschema över en parallell A/D-omvandlare med M kanaler enligt en första utföringsfonn av uppfinningen och innefattande M identiska A/D- omvandlare benämnda del-A/D-omvandlare. Endast den första, andra och M:te ka- nalen visas, medan de övriga utelämnats av tydlighetsskäl. Varje kanal är ansluten till en ingång l hos A/D-omvandlaren och innefattar S/H-organ 2, 4, 6 vilka efter- följs i serie av en del-A/D-omvandlare 8, 10, 12. Del-A/D-omvandlama 8, lO, 12 kan vara en godtycklig typ av A/D-omvandlare. S/H-organen 2, 4, 6 innefattar pas- siva samplingsorgan 3, 7, l l samt aktiva hållorgan 5, 9, 13 och styrs av en av ett 10 15 20 25 513 044 klockorgan (icke visat) alstrad kanalklockfas ö; på för fackmannen välkänt sätt. Ka- nalema är parallellt anslutna till en multiplexor 14.
Den första del-ADC-omvandlaren 8 samplar en till A/D-omvandlarens ingång 1 till- förd inspänning Vin med en klockfas dal, medan den andra del-A/D-omvandlaren 10 sarnplar inspänningen Vin med klockfasen di; och den M:te del-A/D-omvandlaren 12 samplar inspänningen Vnn med klockfasen öM. Antag att samplingsintervallet for varje fas är Ts och att pulsperioden för varje fas är T. Varje del-A/D-omvandlare omvandlar ett analogt sampel Sn till ett digitalsampel Sn under en omvandlingstid Tn.
De digitala samplen kombineras därefter i multiplexom och tillförs en utgång 16 hos A/D-omvandlaren. TC ges av 1=T-f,=(M-1)-T., <1) där T är pulsperioden för varje fas, TS är samplingsintervallet och M är antalet del- A/D-omvandlare. Även om varje del-A/D-omvandlare endast kan avge en utsignal under varje pulsperiod T kan den parallella A/D-omvandlaren avge utsignalen under varje samplingsintervall Tn = T/M. Hastigheten ökas därför M gånger jämfört med del-A/D-omvandlarna.
Såsom framgår av det ovanstående kan snabba A/D-omvandlare konstrueras genom att ansluta flera låghastighets-A/D-omvandlare parallellt. Den enda höghastighets- delen är de passiva samplingskretsama som måste följa och sampla den analoga in- signalen under tidsintervallet TS. Samplingstidpunktema måste befinna sig på sam- ma tidsavstånd från varandra mellan två successiva del-A/D-omvandlare för att kun- na rekonstruera signalen i den digitala domänen. Om en normalfördelning av fas- skevningen antages ges sambandet mellan SNDR och fasskevningen av 'f j-io-iogííhlélwflj. (2) c . l IH SNDR 2 20-logí 10 15 20 25 513 Û44 6 Problemet med fasskevningen är att när en samplingstidpunktsskillnad föreligger den motsvarande del-A/D-omvandlaren samplar fel analogt värde, eftersom den analoga signalen alltid förändras. Ju högre signalfrekvens ju lägre SNDR med en gi- ven fasskevning.
För att minska fasskevningen enligt den första utföringsfonnen av uppfmningen styrs S/H-orgaiien inte endast medelst kanalklockfasen d» utan dessutom av en global klockfas d) som även alstras av ett klockorgan (icke visat) på för fackmarmen välkänt Sätt.
Enligt den första utföringsforrnen av uppfinningen används den globala klockfasen d) för att definiera sainplingstidpurikten i en passiv sarnplingskrets men sainplingen av den analoga insigiialen äger ändå rum i varje del-A/D-omvandlare. Samplingskret- sen styrs av den globala klockfasen d» och denna definierar sarnplingstidpunkten.
När den globala klockfasen d) är hög och även dai är hög samplas inspänningen V", av den iïte del-A/D-omvandlaren. När den globala klockfasen d) blir låg samplas det analoga värdet medelst samplingskondensatom eftersom samplingskondensatorns ena elektrod flyter. Klockfasen d>i blir alltid låg efter det att den globala klockfasen d blir låg. Även om en stor fasskevning föreligger mellan successiva klockfaser di; på- verkar dessa inte samplingstidpunkten, varför problemet med fasskevning elirnine- ras. På grund av parasitkapacitanser ändras emellertid fortfarande den i samplings- kondensatorn lagrade laddningen när den analoga insignalen ändras även när klock- fasen d) är låg om klockfasen dai inte är låg.
Fig. 2 visar ett diagram över klockfaser som styr S/H-organen 2, 4, 6 enligt den forsta utföringsfonnen av uppfinningen. Enligt den första utföringsforrnen av upp- finningen är pulsfrekvensen hos den globala klockfasen d> M gånger högre än puls- frekvensen hos kanalklockfasen dai och den globala klockfasen d) ändrar tillstånd strax innan kanalklockfasen did. Om den globala klockfasen d skulle ändra tillstånd 10 15 20 25 30 513 044 7 efter kanalklockfasen ö, skulle verkan med att ha en global klockfas gå förlorad.
Klockfasema för de enskilda S/H-strömställarna, dvs de första och andra strömstäl- lama SWI, SW2 i den första kanalen, är så skevade att ingen av de enskilda S/H- strömställarna slår till samtidigt såsom framgår av fig. 2.
Fig. 3 visar samplingsorgan 3 för en kanal hos en parallell A/D-omvandlare enligt den första utföringsformen av uppfinningen. En första strömställare SW1 är ansluten mellan en ingång 20 hos samplingsorganet 3 och en kondensators C, ena elektrod 21. Kondensatoms C; andra elektrod 23 är ansluten via en andra strömställare SW2 till en nod 22 hos samplingsorganet 3, vilket nod 22 även är ansluten till jord via en tredje strömställare SW3. Samtliga samplingsorgan 3, 7, 11 som ingåri S/H-organen 2, 4, 6 i fig. 1 är parallellkopplade på sådant sätt att den tredje strömställaren SW3 delas av samtliga kanaler och styrs av den globala klockfasen ti). Kanalklockfasen cb; styr den första strömställaren SW1 och den andra strömställaren SW2. Enligt den föredragna utföringsfonnen utgörs strömställama SWI, SW2, SW3 av NMOS- transistorer, men strömställarfunktionen kan implementeras på ett antal, för fack- marmen välkända sätt.
Samplingstidunkten bestäms av frånslagníngen av den tredje strömstâllaren SW3 som förbinder samplingskondensatoms C, andra elektrod 23 med jord (och på sam- ma sätt i de andra kanalerna). Signalberoendet hos frånslagningstidpunkten och fe- len till följd av laddningsomfördelningen elimineras till första ordningen. Detta gör en utföringsform av uppfinningen mycket lämplig för A/D-omvandlare med hög dy- namisk prestanda.
Fig. 4 visar samplingsorgan 3, 7, 1 1 för en parallell A/D-omvandlare med M kanaler enligt den första urföringsfonnen av uppfinningen. Varje samplingsorgan 3, 7, 11 uppbyggt som det som visas i tig. 3 och samtliga samplingsorgan 3, 7, l l har paral- lellkopplats med varandra. Endast ett första, andra, tredje och M:te samplingsorgan har visats, medan övriga utelämnats av tydlighetsskäl. Det första samplingsorganet 3 10 15 20 25 513 044 innefattar den första strömställaren SWl, den första kondensatom C; och den andra strömställaren SW2 såsom beskrivits i samband med fig. 3. Det andra, tredje och Mzte samplingsorganet är betecknade på motsvarande sätt. Den tredje strömställaren SW3 är gemensam för alla parallella samplingsorgan.
Fig. 5 visar ett S/H-organ för den i:te kanalen i en parallell A/D-omvandlare enligt den första utföringsforrnen av uppfinningen. Samplingsorganet 3 är detsamma som beskrivits i samband med fig. 3 och innefattar de första, andra och tredje strömstäl- lama SW1, SW2, SW3 samt samplingskondensatom Ci. För att del-A/D- omvandlarna skall behandla det samplade analoga värdet måste det samplade värdet hållas. Som hållorgan 5 används en operationsförstärkare 30 för varje del-A/D- omvandlare i varje kanal. Detta åstadkommes genom att låta sarnplingskondensatom C; inkopplas i operationsförstärkarens 30 återkopplingsslinga. En femte och sjätte strömställare SW5, SW6 inkopplas på respektive sida om samplingskondensatorn Cj. På detta sätt är sarnplingskondensatorns C; första elektrod 21 ansluten via den femte strömställaren SW5 till förstärkarens 30 utgång 32 medan samplingskonden- satorns C; andra elektrod 23 är ansluten via den sjätte strömställaren SW6 till den inverterande ingången 34 hos förstärkaren 30, vars icke-inverterande ingång 36 är jordad.
Klockfasema visas i fig. 2. När kanalklockfasen ö; är hög och den globala klockfa- sen d) är hög är under hänvisning till ñg. 5 den första, andra och tredje strömställa- ren SWl, SW2, SW3 sluten, operationsförstärkaren 30 bortkopplad eftersom den femte och sjätte strömställaren SWS, SW6 är öppen och kondensatorn Ci samplar den analoga inspänningen Vin. Därefter är den globala klockfasen d) låg och den' tredje strömställaren SW3 öppnas. Detta är sampelfasen. När kanalklockfasen ö; är låg, dvs på klockfasen 5,, öppnas de första och andra strömställarna SWl, SW2, sluts de femte och sjätte strömställama SW5, SW6 och ansluts kondensatorn Ci i negativ återkoppling till operationsförstärkaren. Detta är hållfasen. 10 15 20 25 513 Û44 9 I fig. 5 visas parasitkapacitanser CP, på samplingskonclensatoms Ci andra elektrod 23, parasitkapacitanser CP; mellan den andra och den tredje strömställaren SW2, SW3 samt en ingångskapacitans Co, hos operationsförstärkaren, vilka samtliga måste beaktas när en krets enligt uppfinningen implementeras, Vid användande av samplingstekniken enligt uppfinningen införs ett fel till följd av dessa parasitkapa- citanser. När samplingstekniken enligt uppfinningen tillämpas på en parallell A/D- omvandlare kommer missanpassning mellan de olika kanalemas parasitkapacitanser att införa distorsion. Detta medför att med en anordning enligt uppfinningen verkan av fasskevningsfel inte elimineras fullständigt utan minskas med en faktor Antag att tidpunkten när samplingsströmställaren som är den tredje strömställaren SW3 öppnas, betecknas t och tidpunkten när den andra strömställaren SW2 öppnas betecknas t+^t. Den på CP; lagrade laddningen kommer att förorsaka ett signalbero- ende fel hos utsignalen. Den totala laddningen på den andra elektroden 23 är vid tidpunkten t q(t) = qc. (t) + qcpl (t)+ qcfl (t) = fc; Vmfl) + O + O = -C|VIn(t). (3) Vid tidpunkten t+^c när den andra strömställaren SW2 öppnas ges den totala ladd- ningen på samlingskondensatoms C,~ högra elektrod av q(t+ 1): qc_(t+'c)+qcfl(t+t)+qcpz(t + t) =(V3(t+t)-V|n(t+t))-C_+V2(t+^r)-(Cp,+Cp2) (4) På grund av laddningsomvandlingen skall (3) och (4) vara lika. Över parasitkonden- satorema erhålles därför en spänning V2 vid tidpunkten t+t i enlighet med C. ))'c,,,+c,+c,' p..
Vz(t+t)=('\fln(t+t)-\/ln(t (5) Den på Cp; lagrade laddningen ges av 10 15 20 25 513 044 10 Q-Cp: ~--a. 6 Cp,+Cp3+Ci () qcpz (t + t) = CP: - V2(t + t) = (Vm(t + 1)- Vm(t)) När den andra strömställaren SW2 öppnas kommer den på CP; lagrade laddningen att gå förlorad emedan all laddning som lagrats på sarnplingskondensatorn C,- och parasitkondensatorn CPI kommer att överföras under hållfasen när en operationsför- stärkare används. En dylik konfiguration visas i fig. 5.
Under antagande av en ideal operationsförstärkare kommer all laddning som lagrats på samplingskondensatorn C; och parasitkondensatom Cpl att fullständigt överföras.
Den enda felkällan beror på den på CP; vid t-l--t lagrade, förlorade laddningen. En analog utspänning V0", ges därför efter samplingen av _ q(t+t)-qcp:(t+ t) _ C vn(t)-(1-a)+a~vrn(t+<), m där C a = ---J2-_-. (8) CP, + CP: + Ci Antag att det finns M parallella kanaler och att den av klockfasen d) styrda ström- ställaren SW3 öppnar vid tidpunkter Ts-n, n=0,...,°0 (9) och att den av klockfasen ö; styrda andra strömställaren SW2 i kanalen i (i=1, 2, M) öppnar vid (i-1)-r, +n-M-r,+f+tsk=w_,, n=o,...,=o, i= 1, 2,_,A,M (10) där TS medelsamplingsperioden, t är medelfördröjningen mellan frånslagningen av den tredje strömställaren SW3 och den andra strömställaren SW2 i den i:te kanalen och tsmm är den relativa klockskevningen hos klockfasen di.
Om parasitkondensatorema och samplingskondensatorema för samtliga kanaler an- tages vara lika, dvs faktom a är lika för alla kanaler, och tidsskevningama antages 10 15 20 25 513 044 ll vara oberoende slumpvariabler med nonnalfördelning och variansen of kan SNDR approximeras som _ 2 SNDR=20-log[ lf )-l0-log( )-20-log(a) (ll) ct ' in för små a och finr, där fin är insignalfrekvensen_ Av ekvation (11) framgår det att effekten av fasskevningsfel inte fullständigt elirni- . l . neras med parasitkondensatorer utan reduceras med en faktor - jämfört med SNDR 8 i parallella A/D-omvandlare som utnyttjar den av ekvation (2) givna ordinära sarnp- lingstekniken.
Enligt uppfinningen är samplingen passiv, varför mycket hög samplingshastighet kan emås, medan hållningen är aktiv, men tiden för att operationsförstärkaren skall inställa sig är M-1 gånger längre än samplingstiden (M är antalet kanaler), varför hastighetskraven på operationsförstärkaren inte är höga. S/H-kretsen enligt fig. 5 år således mycket lärnplig för snabba parallella A/D-omvandlare.
För en parallell A/D-omvandlare med två kanaler kan en operationsförstärkare delas av båda kanalema. Denna delningsteknik kan naturligtvis användas i en A/D- omvandlare enligt uppfinningen. En A/D-omvandlare med M kanaler skulle följakt- ligen använda en operationsförstärkare för varje kanalpar. Hållorganen 5, 9, 13 som enligt den ovan beskrivna utföringsformen innefattar en operationsförstärkare per kanal skulle således kunna realiseras som ett för två kanaler gemensamt hållorgan innefattande en operationsförstärkare eller ett för samtliga kanaler gemensamt håll- organ innefattande minst en operationsförstärkare per kanalpar.
Den ovan beskrivna utföringsfonnen visar konceptet enligt uppfinningen tillämpat på en enkelsidig anordning men detsamma är lika tillämpbart på ett helt differentie- rat system. 513 044 12 Det inses även att utföringsformerna enligt ovan utgör icke-uteslutande exempel och att andra utföringsfonner torde vara uppenbara för fackmannen inom ramen för upp- fmníngen.
Claims (1)
1. 0 513 044 PATENTKRAV Parallell analog-digitalomvandlare med ett antal parallella kanaler mellan en in- gångsklärnrna (1) och en multiplexor (14), varvid varje kanal innefattar av en kanal- klockfas (oi) styrda samplingsorgan (2, 4, 6) för att i tur och ordning sampla en sig- nal (Vin) på ingångsklärnman (1) samt mellan samplingsorganen (2, 4, 6) och multi- plexom (14) anslutna omvandlarorgan (8, 10, 12) för omvandling av sampel från samplingsorganen (2, 4, 6), kännetecknad av att en för samtliga kanaler gemensam strömställare (SW3) är ansluten i serie med respektive samplingsorgan (SW1, CI, SW2) till jord, vilken strömställare (SW3) är styrd av en global klockfas (4)) som är anordnad att ändra sitt tillstånd strax innan respektive kanalklockfas (dai) ändrar sitt tillstånd i och för att tillföra sampel till omvandlarorganen (8, 10, 12).
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9704895A SE513044C2 (sv) | 1997-12-29 | 1997-12-29 | Analog-digitalomvandlare med global klocka och global strömställare |
TW087101107A TW461190B (en) | 1997-12-29 | 1998-05-12 | Method and device for analogue to digital conversion |
EP98965348A EP1044505B1 (en) | 1997-12-29 | 1998-12-23 | Method and device for analogue to digital conversion |
AU20822/99A AU2082299A (en) | 1997-12-29 | 1998-12-23 | Method and device for analogue to digital conversion |
DE69821990T DE69821990T2 (de) | 1997-12-29 | 1998-12-23 | Verfahren und vorrichtung zum umwandlung von analog zu digital |
CN98813828A CN1126258C (zh) | 1997-12-29 | 1998-12-23 | 用于模数转换的方法和设备 |
JP2000527029A JP3888665B2 (ja) | 1997-12-29 | 1998-12-23 | アナログ・ディジタル変換の方法とデバイス |
CA002316805A CA2316805A1 (en) | 1997-12-29 | 1998-12-23 | Method and device for analogue to digital conversion |
ES98965348T ES2217618T3 (es) | 1997-12-29 | 1998-12-23 | Metodo y dispositivo para la conversion analogico-digital. |
KR1020007007157A KR20010033638A (ko) | 1997-12-29 | 1998-12-23 | 아날로그-디지털 변환을 위한 방법 및 장치 |
PCT/SE1998/002444 WO1999034517A1 (en) | 1997-12-29 | 1998-12-23 | Method and device for analogue to digital conversion |
US09/220,765 US6160508A (en) | 1997-12-29 | 1998-12-28 | Method and device for analogue to digital conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9704895A SE513044C2 (sv) | 1997-12-29 | 1997-12-29 | Analog-digitalomvandlare med global klocka och global strömställare |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9704895D0 SE9704895D0 (sv) | 1997-12-29 |
SE9704895L SE9704895L (sv) | 1999-06-30 |
SE513044C2 true SE513044C2 (sv) | 2000-06-26 |
Family
ID=20409596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9704895A SE513044C2 (sv) | 1997-12-29 | 1997-12-29 | Analog-digitalomvandlare med global klocka och global strömställare |
Country Status (12)
Country | Link |
---|---|
US (1) | US6160508A (sv) |
EP (1) | EP1044505B1 (sv) |
JP (1) | JP3888665B2 (sv) |
KR (1) | KR20010033638A (sv) |
CN (1) | CN1126258C (sv) |
AU (1) | AU2082299A (sv) |
CA (1) | CA2316805A1 (sv) |
DE (1) | DE69821990T2 (sv) |
ES (1) | ES2217618T3 (sv) |
SE (1) | SE513044C2 (sv) |
TW (1) | TW461190B (sv) |
WO (1) | WO1999034517A1 (sv) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
SE514073C2 (sv) | 1999-04-07 | 2000-12-18 | Ericsson Telefon Ab L M | Offsetkompensering i analog-digital-omvandlare |
US7102692B1 (en) * | 1999-10-13 | 2006-09-05 | Thomson Licensing | Digital and analog television signal digitization and processing device |
US7245638B2 (en) * | 2000-07-21 | 2007-07-17 | Broadcom Corporation | Methods and systems for DSP-based receivers |
US6518907B2 (en) * | 2000-11-27 | 2003-02-11 | Micron Technology, Inc. | System with high-speed A/D converter using multiple successive approximation cells |
US7049994B2 (en) * | 2002-03-22 | 2006-05-23 | Thine Electronics, Inc. | Semiconductor integrated circuit |
US6788240B2 (en) * | 2002-05-15 | 2004-09-07 | Justin Reyneri | Single-chip massively parallel analog-to-digital conversion |
WO2004051858A2 (en) * | 2002-12-04 | 2004-06-17 | Koninklijke Philips Electronics N.V. | Non-linear distribution of voltage steps in flash-type a/d converters |
WO2004055991A1 (en) * | 2002-12-17 | 2004-07-01 | Koninklijke Philips Electronics N.V. | Ad conversion arrangement |
US6771203B1 (en) | 2003-04-29 | 2004-08-03 | Analog Devices, Inc. | Temporally-interleaved parallel analog-to-digital converters and methods |
DE102005015429B3 (de) * | 2005-04-04 | 2006-10-19 | Infineon Technologies Ag | Takterzeugung für einen zeitversetzt arbeitenden Analog-Digital-Wandler |
US7292166B2 (en) * | 2005-05-26 | 2007-11-06 | Advantest Corporation | Analog/digital converter and program therefor |
US7649487B2 (en) * | 2005-09-16 | 2010-01-19 | Panasonic Corporation | A/D converter and A/D conversion method |
JP4797961B2 (ja) * | 2006-12-12 | 2011-10-19 | 株式会社デンソー | Ad変換回路 |
GB0717840D0 (en) | 2007-09-13 | 2007-10-24 | Nxp Bv | A signal sampling circuit |
US8238500B2 (en) | 2007-10-02 | 2012-08-07 | Seagate Technology Llc | Channel architecture with multiple signal processing branches for a given physical channel |
CN101247137B (zh) * | 2008-03-24 | 2011-08-24 | 西安电子科技大学 | 基于随机投影的超宽带模拟信号并行采样系统 |
RU2513913C2 (ru) * | 2008-11-05 | 2014-04-20 | Панасоник Корпорэйшн | Устройство цифрового преобразования и устройство преобразования энергии |
JP2010213043A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | トラックアンドホールド回路及びa/dコンバータ |
CN101977057B (zh) * | 2010-11-04 | 2013-05-22 | 青岛海信移动通信技术股份有限公司 | 一种模数转换电路 |
US8525556B2 (en) * | 2011-01-28 | 2013-09-03 | Crest Semiconductors, Inc. | Time-interleaved sample-and-hold |
CN102291151B (zh) * | 2011-06-24 | 2014-10-08 | 清华大学 | 随机信号混频多通道采样系统中观测矩阵的获取方法 |
CN102231630B (zh) * | 2011-06-24 | 2013-07-10 | 清华大学 | 基于周期性随机信号混频的多通道采样方法 |
CN103326722B (zh) * | 2012-03-19 | 2017-11-24 | 深圳市中兴微电子技术有限公司 | 一种自适应样值估计电路和方法 |
CN103513078B (zh) * | 2012-06-27 | 2016-01-20 | 固纬电子实业股份有限公司 | 多重交错采样式示波器 |
US8890729B2 (en) * | 2012-12-05 | 2014-11-18 | Crest Semiconductors, Inc. | Randomized time-interleaved sample-and-hold system |
US8890739B2 (en) * | 2012-12-05 | 2014-11-18 | Crest Semiconductors, Inc. | Time interleaving analog-to-digital converter |
US8902093B1 (en) * | 2012-12-05 | 2014-12-02 | Cadence Design Systems, Inc. | Parallel analog to digital converter architecture with charge redistribution and method thereof |
US8866652B2 (en) | 2013-03-07 | 2014-10-21 | Analog Devices, Inc. | Apparatus and method for reducing sampling circuit timing mismatch |
US9641166B2 (en) | 2013-03-14 | 2017-05-02 | Analog Devices, Inc. | Bootstrapped switching circuit with fast turn-on |
US9106210B2 (en) | 2013-03-14 | 2015-08-11 | Analog Devices, Inc. | Low-distortion programmable capacitor array |
GB201305473D0 (en) | 2013-03-26 | 2013-05-08 | Ibm | Sampling device with buffer circuit for high-speed adcs |
US9281802B2 (en) * | 2013-05-14 | 2016-03-08 | Infineon Technologies Ag | System and method for a switchable capacitance |
US10211820B2 (en) | 2016-11-29 | 2019-02-19 | Nxp Usa, Inc. | Clock generator for multi-channel analog to digital converter |
US9748964B1 (en) | 2016-11-29 | 2017-08-29 | Nxp Usa, Inc. | Multi-channel analog to digital converter |
CN107907866B (zh) * | 2017-12-15 | 2020-02-18 | 深圳先进技术研究院 | 一种用于阵列雷达信号数字化的电路、方法及装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6029028A (ja) * | 1983-07-22 | 1985-02-14 | Seiko Epson Corp | 高速アナログ・デジタル変換回路 |
JPS6043922A (ja) * | 1983-08-22 | 1985-03-08 | Toko Inc | アナログディジタル変換装置 |
US4633226A (en) * | 1984-12-17 | 1986-12-30 | Black Jr William C | Multiple channel analog-to-digital converters |
US4782391A (en) * | 1987-08-19 | 1988-11-01 | Rca Licensing Corporation | Multiple input digital video features processor for TV signals |
JP2952786B2 (ja) * | 1990-09-20 | 1999-09-27 | 株式会社日立製作所 | Ad変換器 |
US5272481A (en) * | 1991-07-02 | 1993-12-21 | David Sarnoff Research Center, Inc. | Successive approximation analog to digital converter employing plural feedback digital to analog converters |
SE500357C2 (sv) * | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
JPH06291660A (ja) * | 1993-03-31 | 1994-10-18 | Kawasaki Steel Corp | A/dコンバータ |
US5568142A (en) * | 1994-10-20 | 1996-10-22 | Massachusetts Institute Of Technology | Hybrid filter bank analog/digital converter |
FR2746987A1 (fr) * | 1996-03-29 | 1997-10-03 | Philips Electronics Nv | Convertisseur analogique/numerique a frequence d'echantillonnage elevee |
US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
-
1997
- 1997-12-29 SE SE9704895A patent/SE513044C2/sv not_active IP Right Cessation
-
1998
- 1998-05-12 TW TW087101107A patent/TW461190B/zh not_active IP Right Cessation
- 1998-12-23 ES ES98965348T patent/ES2217618T3/es not_active Expired - Lifetime
- 1998-12-23 CA CA002316805A patent/CA2316805A1/en not_active Abandoned
- 1998-12-23 CN CN98813828A patent/CN1126258C/zh not_active Expired - Fee Related
- 1998-12-23 DE DE69821990T patent/DE69821990T2/de not_active Expired - Lifetime
- 1998-12-23 AU AU20822/99A patent/AU2082299A/en not_active Abandoned
- 1998-12-23 KR KR1020007007157A patent/KR20010033638A/ko not_active Application Discontinuation
- 1998-12-23 WO PCT/SE1998/002444 patent/WO1999034517A1/en active IP Right Grant
- 1998-12-23 JP JP2000527029A patent/JP3888665B2/ja not_active Expired - Fee Related
- 1998-12-23 EP EP98965348A patent/EP1044505B1/en not_active Expired - Lifetime
- 1998-12-28 US US09/220,765 patent/US6160508A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20010033638A (ko) | 2001-04-25 |
SE9704895D0 (sv) | 1997-12-29 |
ES2217618T3 (es) | 2004-11-01 |
SE9704895L (sv) | 1999-06-30 |
CN1285090A (zh) | 2001-02-21 |
TW461190B (en) | 2001-10-21 |
EP1044505B1 (en) | 2004-02-25 |
AU2082299A (en) | 1999-07-19 |
US6160508A (en) | 2000-12-12 |
JP3888665B2 (ja) | 2007-03-07 |
DE69821990D1 (de) | 2004-04-01 |
WO1999034517A1 (en) | 1999-07-08 |
CA2316805A1 (en) | 1999-07-08 |
CN1126258C (zh) | 2003-10-29 |
JP2002500461A (ja) | 2002-01-08 |
WO1999034517B1 (en) | 1999-08-12 |
DE69821990T2 (de) | 2004-12-09 |
EP1044505A1 (en) | 2000-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE513044C2 (sv) | Analog-digitalomvandlare med global klocka och global strömställare | |
US6653966B1 (en) | Subranging analog to digital converter with multi-phase clock timing | |
US6573853B1 (en) | High speed analog to digital converter | |
US7256725B2 (en) | Resistor ladder interpolation for subranging ADC | |
JP5940537B2 (ja) | 調整可能な帯域幅を備えたトラックアンドホールドアーキテクチャ | |
EP2367285B1 (en) | A sample-and-hold amplifier | |
US7616144B2 (en) | Resistor ladder interpolation for PGA and DAC | |
US6940348B2 (en) | Differential amplifier circuit with common mode output voltage regulation | |
US7015729B1 (en) | Apparatus and method for sample-and-hold with boosted holding switch | |
JPH0454407B2 (sv) | ||
US9041573B2 (en) | Sampling device with buffer circuit for high-speed ADCs | |
US6697005B2 (en) | Analog to digital converter with interpolation of reference ladder | |
US7248199B2 (en) | Analog-to-digital converter | |
US7446573B1 (en) | Comparator systems and methods | |
US6198313B1 (en) | Infinite sample-and-hold circuit | |
US8232904B2 (en) | Folding analog-to-digital converter | |
US7019679B2 (en) | Multiplexer with low parasitic capacitance effects | |
US5959470A (en) | Operational amplifier with two sample and hold circuits | |
CN111193516B (zh) | 一种用于流水线模数转换器中mdac的输出共模抑制电路 | |
US6825697B1 (en) | High-performance track and hold circuit | |
US6265910B1 (en) | Waveform track-and-hold circuit | |
KR20160053917A (ko) | 다중 채널을 구비한 샘플링 입력 스테이지 | |
JP2010213043A (ja) | トラックアンドホールド回路及びa/dコンバータ | |
US6091293A (en) | Amplifier circuit having AC reset capability and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |