[go: up one dir, main page]

CN100545720C - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN100545720C
CN100545720C CNB200410037241XA CN200410037241A CN100545720C CN 100545720 C CN100545720 C CN 100545720C CN B200410037241X A CNB200410037241X A CN B200410037241XA CN 200410037241 A CN200410037241 A CN 200410037241A CN 100545720 C CN100545720 C CN 100545720C
Authority
CN
China
Prior art keywords
mentioned
signal line
drain signal
dielectric film
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410037241XA
Other languages
English (en)
Other versions
CN1542510A (zh
Inventor
落合孝洋
小野记久雄
桶隆太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN1542510A publication Critical patent/CN1542510A/zh
Application granted granted Critical
Publication of CN100545720C publication Critical patent/CN100545720C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示装置，其特征在于，包括：形成在基板的上表面侧的信号线；除了其端子部以外覆盖上述信号线地形成的绝缘膜；以及横穿上述端子部地沿着上述信号线的延伸方向延伸的导电层；在上述导电层的与延伸方向平行的各边和上述绝缘膜之间具有间隙，并在与该间隙相当的部分的上述信号线上形成有沿着其延伸方向的孔。

Description

显示装置
技术领域
本发明涉及显示装置，尤其是其信号线的端子结构。
背景技术
例如，有源阵列型显示装置的结构为：在其基板上的各像素中具有开关元件，由提供给栅极信号线的扫描信号使成排并列设置的各像素的开关元件导通，从而将提供给各漏极信号线的图像信号通过这些各开关元件提供给各像素。
为此，在由上述像素的集合体构成的显示部的周边，分别并列设置和形成着用于将扫描信号提供给各栅极信号线的端子、及用于将图像信号提供给各漏极信号线的端子。
而且，上述各端子，其构成为，在由绝缘膜覆盖的上述信号线的端子部，通过在绝缘膜上开孔而使该信号线的一部分露出，并形成导电层来覆盖该露出的部分及开孔后的绝缘膜的周边。
另外，在按这种方式构成的显示装置中，在其制造时通常是：作为上述基板，使用稍大一些的基板，而对于上述各端子，使信号线沿着与像素侧相反一侧的方向延伸形成，并由另一布线层使这些各信号线共通地连接，在制造结束前，将形成着上述布线层的部分连基板一起切掉。
之所以由上述布线层将各信号线共通地连接，是由于例如，当有静电侵入了一个端子时可以将静电通过上述布线层分散到各信号线，从而能防止上述静电对上述开关元件的破坏。
发明内容
但是，上述的显示装置被指出有这样的问题：当有静电侵入了从绝缘膜露出的，例如一个端子时，该端子本身因该静电产生的焦耳热而被破坏，因此使与该端子连接的信号线与上述布线层的连接断开，从而不能取得分散静电的效果，并使与该端子连接的信号线所连接着的开关元件被破坏。
本发明是根据上述情况而做出的，其优点在于提供一种具有可以消除静电所造成的损害的端子的显示装置。
以下，简单地说明本申请书中所公开的发明中代表性的发明的概要。
(1)本发明的显示装置，其特征在于：例如，包括：一对基板；用于固定上述一对基板并封入液晶的密封材料；形成在比上述密封材料更靠近上述基板的周边的多条漏极信号线；除了其端子部以外覆盖上述漏极信号线地形成的绝缘膜；以及横穿上述端子部地沿着上述漏极信号线的延伸方向延伸的导电层；
在上述导电层的与延伸方向平行的各边和上述绝缘膜之间具有间隙，并在与该间隙相当的部分的上述漏极信号线上形成有沿着其延伸方向的孔。
(2)本发明的显示装置，其特征在于：例如，以(1)的结构为前提，上述导电层的材料与显示区域的漏极信号线的材料相同。
(3)本发明的显示装置，其特征在于：例如，以(1)的结构为前提，并在显示区域内具有栅极信号线、漏极信号线及在该各信号线之间形成的层间绝缘膜，上述绝缘膜的材料，与该层间绝缘膜的材料相同。
(4)本发明的显示装置，其特征在于，例如，包括：一对基板；用于固定上述一对基板并封入液晶的密封材料；形成在比上述密封材料更靠近上述基板的周边的漏极信号线；在该漏极信号线的端子部，隔着第1绝缘膜形成在该漏极信号线的下层，并横穿该漏极信号线的半导体层；也覆盖上述漏极信号线地形成在上述基板上，并在上述半导体层的形成区域形成了开孔的第2绝缘膜；以及横穿上述端子部，在上述漏极信号线的延伸方向延伸的导电层，在上述导电层的与延伸方向平行的各边的每一个和上述第1绝缘膜之间具有间隙，上述导电层在上述间隙部分与上述半导体层相连接，上述半导体层，通过以上述漏极信号线为掩膜导入杂质而实现低电阻化。
(5)本发明的显示装置，其特征在于：例如，以(4)的结构为前提，上述导电层的材料与显示区域的漏极信号线的材料相同。
(6)本发明的显示装置，其特征在于：例如，以(4)的结构为前提，并在显示区域内具有薄膜晶体管，上述半导体层的材料，与该薄膜晶体管的半导体层的材料相同。
(7)本发明的显示装置，其特征在于：例如，以(4)的结构为前提，并在显示区域内具有薄膜晶体管，上述第1绝缘膜的材料，与该薄膜晶体管的栅极绝缘膜的材料相同。
(8)本发明的显示装置，其特征在于：例如，以(4)的结构为前提，并在显示区域内具有栅极信号线、漏极信号线及在该各信号线之间形成的层间绝缘膜，上述第2绝缘膜的材料，与该层间绝缘膜的材料相同。
另外，本发明，并不限定于以上的结构，在不脱离本发明的技术思想的范围内可以进行各种变更。
附图说明
图1A～图1D是表示本发明显示装置的端子部结构的一实施例的结构图。
图2A～图2B是表示本发明显示装置的一实施例的简略结构图。
图3A～图3D是表示本发明显示装置的制造工序中的端子部及其附近的结构的一实施例的结构图。
图4A～图4H是表示本发明显示装置的端子部制造方法的一实施例的工序图。
图5A～图5H是表示本发明显示装置的端子部制造方法的另一实施例的工序图。
图6A～图6D是表示本发明显示装置的端子部结构的另一实施例的结构图。
图7A～图7D是表示本发明显示装置的制造工序中的端子部及其附近的结构的另一实施例的结构图。
图8A～图8L是表示本发明显示装置的端子部制造方法的另一实施例的工序图。
图9是表示本发明显示装置的端子部结构的另一实施例的剖面图。
图10是表示本发明显示装置的端子部结构的另一实施例的剖面图。
具体实施方式
以下，用附图说明本发明显示装置的实施例。
实施例1
[总体结构]
图2A是表示本发明的显示装置，例如液晶显示装置的总体的平面图。
在图2A中，有一对隔着液晶彼此相对配置的透明基板SUB1、SUB2，该液晶，由密封材料SL封入，该密封材料SL兼带着一个透明基板SUB2对另一个透明基板SUB1进行固定的作用。
在由密封材料SL围成的区域之中，在除了其很小的周边以外的中央区域上，按矩阵状配置了多个像素，这些像素的集合体，构成液晶显示部AR。
该液晶显示部AR，如图2B所示，将由沿着其x方向延伸并在y方向上并列设置的栅极信号线GL和沿着y方向延伸并在x方向上并列设置的漏极信号线DL围出的区域作为像素区域，在该像素区域内，具有由来自一侧的栅极信号线GL的扫描信号导通的薄膜晶体管TFT、通过该薄膜晶体管TFT被提供来自一侧的漏极信号线DL的图像信号的像素电极PX。
在透明基板SUB2的液晶侧的表面上，该像素电极PX与各像素区域内共通地形成的对置电极CT之间产生电场，并控制该像素的液晶的光透射率。
另外，在各像素区域内，在与驱动该像素的薄膜晶体管TFT的栅极信号线GL、夹着该像素而配置的另一条栅极信号线GL和上述像素电极PX之间形成有电容元件Cadd，使提供给像素电极PX的图像信号能存储较长的时间。
上述各条栅极信号线GL的各端，与靠近上述密封材料SL的内侧形成的扫描信号驱动电路V1、V2连接，并由该扫描信号驱动电路V1、V2将扫描信号依次地分别提供给各栅极信号线GL。
另外，上述各条漏极信号线DL的例如图中的下端，与靠近上述密封材料SL的内侧形成的图像信号分区驱动电路Hd连接，并由该图像信号分区驱动电路Hd将图像信号分别提供给各漏极信号线DL。
此外，在形成了上述图像信号分区驱动电路Hd的一侧的透明基板SUB1的端边，在上述密封材料SL的外侧，连接着向该图像信号分区驱动电路Hd提供信号的图像信号驱动电路H的输出端子。
该图像信号驱动电路H，例如由以膜载方式形成的多个半导体装置TCP构成。这里，膜载方式的半导体装置TCP的结构是：将半导体芯片安装在挠性基板的表面上，并将其输入凸起及输出凸起分别通过在该挠性基板上形成的布线层引出到输入端子及输出端子。
进一步，由各半导体装置TCP构成的图像信号驱动电路H的输入端子，与靠近透明基板SUB1配置的印刷电路基板PCB连接，并从该印刷电路基板PCB侧向上述图像信号驱动电路H提供信号。
在该印刷电路基板PCB上安装显示控制电路TCON等，并且从该印刷电路基板PCB侧，通过挠性基板FPC还向上述扫描信号驱动电路V1、V2提供信号。
另外，这里示出的液晶显示装置，上述薄膜晶体管TFT的半导体层例如由多晶硅(P-Si)构成，与之相应地，构成上述扫描信号驱动电路V1、V2及图像信号分区驱动电路Hd的MIS(Metal InsulatorSemiconductor；金属-绝缘体-半导体)型晶体管的半导体层也由多晶硅构成。
[漏极信号线的端子部]
图1A是表示在透明基板SUB1的周边，与图像信号驱动电路H的输出端子连接的漏极信号线DL的端子部的结构的平面图，例如，示出了配置在图2A的方框A的部分内的漏极信号线DL的端子部。
即，该漏极信号线DL，表示在将液晶显示部AR上形成的漏极信号线DL通过图像信号分区驱动电路Hd引到透明基板SUB1的周边而形成的信号线之中的、从上述图像信号分区驱动电路Hd延伸出的信号线部分。
另外，图1B示出图1A的b-b线的剖面图，图1C示出图1A的c-c线的剖面图。
在图1A、图1B、图1C中，漏极信号线DL，在透明基板SUB1的表面上依次形成的基底膜UC、第1绝缘膜GI的表面上形成。这里，基底膜UC，是为防止透明基板SUB1内的离子性物质侵入上述薄膜晶体管TFT而设置的膜，第1绝缘膜，是在该薄膜晶体管TFT的形成区域上起着其栅极绝缘膜作用的膜，它们都形成到透明基板SUB1的周边为止。
从上述图像信号分区驱动电路Hd延伸出的漏极信号线DL，在液晶显示部AR上形成的栅极信号线GL形成时同时形成，因此，其材料与栅极信号线GL的材料相同。
然后，在透明基板SUB1的表面上形成第2绝缘膜IN，使其覆盖该漏极信号线DL，除了形成其端子部的区域以外。该第2绝缘膜IN是在液晶显示部AR的区域上，起在栅极信号线GL与漏极信号线DL之间形成的层间绝缘膜作用的膜，并形成到透明基板SUB1的周边。
上述漏极信号线DL的从第2绝缘膜IN露出的部分，例如形成为具有与该漏极信号线DL的延伸方向平行的2边的矩形形状，沿着该部分的上述的每个边、即沿着该漏极信号线DL的延伸方向，在该漏极信号线DL上形成长孔HL。使设在该漏极信号线DL的下层的第1绝缘膜GI露出地形成该长孔HL。
另外，在上述漏极信号线DL的从第2绝缘膜IN露出的部分上，形成有使上述长孔HL位于其两侧并沿着该漏极信号线DL的延伸方向延伸的导电层MT，该导电层MT的各端部，分别延伸为超出上述漏极信号线DL的从第2绝缘膜IN露出的部分一些，其结果是重叠地形成在第2绝缘膜IN上。
在上述漏极信号线DL的从第2绝缘膜IN露出的部分，与该漏极信号线DL直接接触地形成上述导电层MT，在该部分上构成漏极信号线DL的端子部。
另外，上述导电层MT，例如在液晶显示部AR上在形成漏极信号线DL时同时形成，因此，其材料与漏极信号线DL的材料相同。
在按这种方式构成的漏极信号线DL的端子部的近旁，由沿着该漏极信号线DL的延伸方向形成的2个上述长孔HL在电方面形成3个电通路。因此，如果设上述漏极信号线DL的直到端子部之前的电阻为R1、上述3个通路的各电阻为R2、R3、R4，则其等效电路如图1D所示。
另外，其中位于上述长孔HL外侧的与电阻R2、R4相当的电通路被构成为存在于第2绝缘膜IN的下方。就是说，即使有静电通过构成端子部的导电层MT侵入并使该导电层MT因其焦耳热而被破坏，但存在于第2绝缘膜IN的下方的电通路、即漏极信号线DL的一部分，在其延伸方向上依然存在。
图3A是示出了在上述液晶显示装置中，在其制造工序中的上述端子部附近的结构的图，是与图1A对应的图。而图3B示出了图3A的b-b线的剖面图，图3C示出了图3A的c-c线的剖面图。
透明基板SUB1，使用也向上述端子的外侧(相对于液晶显示部AR)延伸并且比作为液晶显示装置的产品完成的透明基板SUB1大的基板。
在该透明基板SUB1的延伸部上，形成有沿着与漏极信号线DL正交的方向延伸的布线层CL。该布线层CL，例如与上述各漏极信号线DL整体形成并进行电连接。这种情况下的等效电路如图3D所示。
按照这种方式，例如，当静电侵入了一个漏极信号线DL的端子时，可以将静电通过上述布线层CL分散到各漏极信号线DL，从而能防止该静电造成的上述开关元件的破坏。
这里，如上所述，侵入了静电的端子，即使导电层MT及其下层的漏极信号线DL的部分遭到破坏，但在其两侧，配置在第2绝缘膜IN的下层的漏极信号线DL的一部分依然存在，所以不会造成漏极信号线DL与布线层CL的断线。因此，可以获得能够实现具有可靠性的静电应对措施的端子。
另外，在作为液晶显示装置的产品完成之前，将该透明基板SUB1沿图3A中的虚线部分连上述布线层CL一起切掉。
[端子部的制造方法]
图4A～图4H是表示上述漏极信号线DL的端子部制造方法的一实施例的工序图，是示出图1C所示的剖面图的部分的工序的图。以下，按工序顺序进行说明。
工序1
准备透明基板SUB1(图4A)。
工序2
在该透明基板SUB1的主表面上形成基底膜UC，并在其表面上形成第1绝缘膜GI。另外，图中虽未示出，但在形成基底膜UC后，在液晶显示部AR形成在各像素内形成的薄膜晶体管TFT的半导体层(P-Si)，上述第1绝缘膜GI成为起着该薄膜晶体管TFT的栅极绝缘膜作用的膜(图4B)。
工序3
在上述第1绝缘膜GI表面的整个区域上形成第1导电层CDL1。该导电层CDL1，在液晶显示部AR成为形成栅极信号线GL的材料层，在漏极信号线DL的端子部附近成为形成该漏极信号线DL的材料层。也就是说，该漏极信号线DL，与在液晶显示部AR形成的漏极信号线DL，通过图像信号分区驱动电路Hd电连接，但作为不同的层来形成(图4C)。
工序4
通过使上述第1导电层CDL1形成图案而形成漏极信号线DL(图4D)。
工序5
在透明基板SUB1的表面上形成第2绝缘膜IN，也覆盖上述漏极信号线DL。该第2绝缘膜IN，成为在液晶显示部AR上实现上述栅极信号线GL和在其后的工序中形成的漏极信号线DL的层间绝缘的膜(图4E)。
工序6
在形成漏极信号线DL的端子部的区域，在上述第2绝缘膜IN上开孔，从而使上述漏极信号线DL的一部分从该第2绝缘膜IN露出(图4F)。
工序7
在透明基板SUB1表面的整个区域形成第2导电层CDL2，也覆盖第2绝缘膜IN的孔。该第2导电层CDL2，在液晶显示部AR是作为漏极信号线DL的材料形成的(图4G)。
工序8
通过使上述第2导电层CDL2形成图案而形成导电层MT。在这种情况下，在漏极信号线DL的端子部，虽然在上述第2绝缘膜IN上形成的孔的部分和该孔的周边部残存着该第2导电层CDL2，但形成了沿着上述孔的与该漏极信号线DL的延伸方向相同的方向的各边延伸的长孔HL。直至上述漏极信号线DL并使其下层的第1绝缘膜GI也露出地形成该长孔HL(图4H)。
实施例2
图5A～5H是表示上述漏极信号线DL的端子部制造方法的另一实施例的工序图，是与图4A～4H对应的图。以下，按工序顺序进行说明。
工序1
准备透明基板SUB1(图5A)。
工序2
在该透明基板SUB1的主表面上形成基底膜UC，并在该基底膜UC的表面上形成第1绝缘膜GI。另外，图中虽未示出，但在形成基底膜UC后，在液晶显示部AR上形成在各像素内形成的薄膜晶体管TFT的半导体层(P-Si)，上述第1绝缘膜GI成为起着该薄膜晶体管TFT的栅极绝缘膜作用的膜(图5B)。
工序3
在上述第1绝缘膜GI表面的整个区域上形成第1导电层CDL1。该第1导电层CDL1，在液晶显示部AR上成为形成栅极信号线GL的材料层、在漏极信号线DL的端子部附近成为形成该漏极信号线DL的材料层。也就是说，该漏极信号线DL，与在液晶显示部AR形成的漏极信号线DL，通过图像信号分区驱动电路Hd电连接，但作为不同的层来形成(图5C)。
工序4
通过使上述第1导电层CDL1形成图案而形成漏极信号线DL。与此同时，在该漏极信号线DL的端子部形成区域，沿该漏极信号线DL的延伸方向形成2个长孔(图5D)。
工序5
在透明基板SUB1的表面上形成第2绝缘膜IN，也覆盖上述漏极信号线DL。该第2绝缘膜IN成为在液晶显示部AR实现上述栅极信号线GL和在其后的工序中形成的漏极信号线DL的层间绝缘的膜(图5E)。
工序6
在形成漏极信号线DL的端子部的区域，在上述第2绝缘膜IN上开孔，从而使上述漏极信号线DL的一部分从该第2绝缘膜IN露出。在这种情况下，靠近上述孔的各边中的、与该漏极信号线DL的延伸方向相同的方向的各边形成长孔HL，并通过该长孔HL使第1绝缘膜GI也露出来(图5F)。
工序7
在透明基板SUB1表面的整个区域上形成第2导电层CDL2，也覆盖第2绝缘膜IN的孔。该第2导电层CDL2，在液晶显示部AR上是作为漏极信号线DL的材料形成的(图5G)。
工序8
通过使上述第2导电层CDL2形成图案而形成导电层MT。在这种情况下，使在漏极信号线DL上形成的长孔HL也露出来(图5H)。
实施例3
图6A～6D是表示本发明的显示装置的另一实施例的结构图，是与图1A～1D对应的图。图6A是平面图，图6B是图6A的b-b线的剖面图，图6C是图6A的c-c线的剖面图。
与图1A～1D的情况相比其结构的不同在于：首先，当形成液晶显示部AR上的薄膜晶体管TFT的半导体层时，在漏极信号线DL的端子部的形成中利用该半导体层。
即，薄膜晶体管TFT的半导体层，隔着第1绝缘膜(栅极绝缘膜)GI定位在栅极电极(栅极信号线GL)的下层，所以，在该端子部，在形成栅极信号线GL的同时形成的漏极信号线DL的下层，也隔着第1绝缘膜GI形成半导体层PS。
在上述漏极信号线DL的端子部的形成区域中，在与该漏极信号线DL的延伸方向正交的方向，该半导体层PS，形成从漏极信号线DL伸出而形成的例如矩形形状的图案。
这里，在液晶显示部，以栅电极为掩膜掺杂杂质而形成薄膜晶体管TFT的源区、漏区，所以，该端子部的上述半导体层PS中的从漏极信号线DL伸出而形成的部分具有导电性。
另外，在覆盖上述漏极信号线DL的第2绝缘膜IN上，作为上述端子部的形成区域，使中心大致与该半导体层PS一致地且以小于上述半导体层PS的面积形成形状基本相同的开孔。换句话说，在第2绝缘膜IN上所形成的孔HL的周边部的下层，延伸并形成有上述半导体层PS。
然后，形成导电层MT，使其覆盖从上述第2绝缘膜IN的该孔HL露出的上述漏极信号线DL，该导电层MT的在该漏极信号线DL的延伸侧的端部重叠地形成在第2绝缘膜IN上。此外，该导电层MT的宽度设定为在与漏极信号线DL的延伸方向一致的方向上的两侧，上述半导体层PS能露出的程度。
按这种方式构成的端子部，与上述实施例一样，在电方面形成3个电通路，其等效电路的结构如图6D所示。在图6D中，电阻R1′是到漏极信号线DL的端子部之前的电阻值，电阻R3′是端子部的漏极信号线DL和重叠在其上层的导电层MT的电阻值，电阻R2′是端子部的配置在漏极信号线DL的两侧的半导体层PS中的一侧半导体层PS的电阻值，电阻R4′是端子部的配置在漏极信号线DL的两侧的半导体层PS中的另一侧半导体层PS的电阻值。
图7A是示出了上述液晶显示装置在其制造工序中的上述端子部附近的结构的图，是与图6A对应的图。而图7B示出了图7A的b-b线的剖面图，图7C示出了图7A的c-c线的剖面图。
透明基板SUB1，使用也向上述端子的外侧(相对于液晶显示部AR)延伸并且比作为液晶显示装置的产品完成的透明基板SUB1大的基板。
在该透明基板SUB 1的延伸部上，形成沿着与漏极信号线DL正交的方向延伸的布线层CL。该布线层CL，例如与漏极信号线DL整体形成并进行电连接。这种情况下的等效电路如图7D所示。
按照这种方式，例如，当有静电侵入了一个漏极信号线DL的端子时可以将静电通过上述布线层CL分散到各漏极信号线DL，从而能防止该静电造成的上述开关元件的破坏。
这里，侵入了静电的端子，例如，即使导电层MT及其下层的漏极信号线DL的部分遭到破坏，但在其两侧配置在第2绝缘膜IN的下层的半导体层PS的一部分依然存在，所以不会造成漏极信号线DL与布线层CL的断线。因此，可以获得具有可靠性的能够实现静电应对措施的端子。
另外，在作为液晶显示装置的产品完成之前，将该透明基板SUB1沿图7A中的虚线部分连上述布线层CL一起切掉。
实施例4
图8A～8L是表示实施例3中示出的漏极信号线的端子部制造方法的一实施例的工序图，是示出图7C所示的剖面图的部分的工序的图。以下，按工序顺序进行说明。
工序1
准备透明基板SUB1(图8A)。
工序2
在该透明基板SUB1的主表面上形成基底膜UC，并在该基底膜UC的表面上形成半导体层(P-Si)PS，在液晶显示部AR，上述半导体层PS成为起着薄膜晶体管TFT的半导体层作用的膜(图8B)。
工序3
对上述半导体层PS例如进行激光退火，使该半导体层PS形成结晶(图8C)。
工序4
使上述半导体层PS形成图案，以横穿后续工序中形成的漏极信号线DL的形状使该半导体层PS保留在端子部的形成区域。使该半导体层PS形成图案与使液晶显示部AR的薄膜晶体管TFT的半导体层形成图案同时进行(图8D)。
工序5
在透明基板SUB1的表面上形成第1绝缘膜GI，也覆盖上述半导体层PS。该第1绝缘膜GI，在液晶显示部AR成为起着该薄膜晶体管TFT的栅极绝缘膜作用的膜(图8E)。
工序6
在上述第1绝缘膜GI表面的整个区域上形成第1导电层CDL1。该第1导电层CDL1，在液晶显示部AR成为形成栅极信号线GL的材料层(图8F)。
工序7
通过使上述第1导电层CDL1形成图案，形成漏极信号线DL(图8G)。
工序8
以上述漏极信号线DL为掩膜，通过第1绝缘膜GI对从漏极信号线DL的两侧伸出的上述半导体层PS掺杂杂质。按照这种方式，即可在漏极信号线DL的两侧将该半导体层PS形成为低电阻的导电层(图8H)。
工序9
在透明基板SUB1的表面上形成第2绝缘膜IN，也覆盖上述漏极信号线DL。该第2绝缘膜IN，在液晶显示部AR成为实现上述栅极信号线GL和在其后的工序中形成的漏极信号线DL的层间绝缘的膜(图8I)。
工序10
在第2绝缘膜IN上进行开孔，使半导体层从该孔HL露出。在这种情况下，该孔HL，使中心轴大致与上述半导体层PS一致，以比该半导体层PS的面积小的面积形成基本相同的形状，(图8J)。
工序11
在透明基板SUB1表面的整个区域上形成第2导电层CDL2，也覆盖第2绝缘膜IN的孔HL。该第2导电层CDL2，在液晶显示部AR是作为漏极信号线DL的材料形成的(图8K)。
工序12
使上述第2导电层CDL2形成图案。形成图案后的第2导电层CDL2成为这样的形状：与沿着漏极信号线DL的延伸方向的各边附近的上述半导体层PS连接，且在与上述各边正交的各边，重叠地形成在第2绝缘膜IN上。
通过该第2导电层CDL2，漏极信号线DL与在其两侧形成的导电性的各半导体层PS连接(图8L)。
实施例5
图9是表示本发明的显示装置的另一实施例的结构图，是与图1C对应的图。与图1C的情况相比其结构的不同在于，在漏极信号线DL的端子部的3个电通路中，除正中间的电通路以外的其它2个电通路，形成为由第2绝缘膜IN完全覆盖，即连其侧壁面也被覆盖。
这是由于由第2绝缘膜IN完全覆盖的上述电通路可以更可靠地防止静电造成的破坏。
实施例6
图10是表示本发明显示装置的另一实施例的结构图，是与图1C对应的图。与图1C的情况相比其结构的不同在于，在漏极信号线DL的端子部的3个电通路中，除正中间的电通路以外的其它2个电通路，定位于在其上层形成的第2绝缘膜IN的侧壁面的里侧(0.5μm左右)。
这是由于在这种情况下也能充分地达到本发明的目的。
另外，在上述的各实施例中，在信号线的端子部形成的导电层MT，采用了与液晶显示部的漏极信号线DL的材料相同的材料。但是，并不限定于此，例如，当然也可以是与像素电极PX的材料相同的材料、即ITO(Indium Tin Oxide，铟锡氧化物)、ITZO(Indium TinZinc Oxide，铟锡锌氧化物)、IZO(Indium Zinc Oxide，铟锌氧化物)、SnO2(氧化锡)、In2O3(氧化铟)等透光性材料。
另外，本发明以液晶显示装置为例举出了实施例，但当然也可以应用于其它显示装置、例如有机EL显示装置。这是因为，在有机EL显示装置中，端子部的结构也采用与液晶显示装置的端子部相同的结构，而且存在着同样的问题。
上述的各实施例，可以分别单独使用，或者也可以组合使用。这是由于可以单独或共同地达到各实施例的效果。
从以上的说明可以看出，按照本发明的显示装置，可以得到能够消除静电所造成的损害的端子。

Claims (8)

1.一种显示装置，其特征在于，包括
一对基板；
用于固定上述一对基板并封入液晶的密封材料；
形成在比上述密封材料更靠近上述基板的周边的多条漏极信号线；
除了其端子部以外覆盖上述漏极信号线地形成的绝缘膜；以及
横穿上述端子部地沿着上述漏极信号线的延伸方向延伸的导电层；
在上述导电层的与延伸方向平行的各边的每一个和上述绝缘膜之间具有间隙，并在与该间隙相当的部分的上述漏极信号线上形成有沿着其延伸方向的孔。
2.根据权利要求1所述的显示装置，其特征在于：
上述导电层的材料与显示区域的漏极信号线的材料相同。
3.根据权利要求1所述的显示装置，其特征在于：
在显示区域内具有栅极信号线、漏极信号线及在这些各信号线之间形成的层间绝缘膜，
上述绝缘膜的材料，与上述层间绝缘膜的材料相同。
4.一种显示装置，其特征在于，具有
一对基板；
用于固定上述一对基板并封入液晶的密封材料；
形成在比上述密封材料更靠近上述基板的周边的漏极信号线；
在该漏极信号线的端子部，隔着第1绝缘膜形成在该漏极信号线的下层，并横穿该漏极信号线的半导体层；
也覆盖上述漏极信号线地形成在上述基板上，并在上述半导体层的形成区域形成了开孔的第2绝缘膜；以及
横穿上述端子部，在上述漏极信号线的延伸方向延伸的导电层；
在上述导电层的与延伸方向平行的各边的每一个和上述第1绝缘膜之间具有间隙，
上述导电层在上述间隙部分与上述半导体层相连接，
上述半导体层通过以上述漏极信号线为掩膜导入杂质而实现低电阻化。
5.根据权利要求4所述的显示装置，其特征在于：
上述导电层的材料与显示区域的漏极信号线的材料相同。
6.根据权利要求4所述的显示装置，其特征在于：
在显示区域内具有薄膜晶体管，
上述半导体层的材料，与上述薄膜晶体管的半导体层的材料相同。
7.根据权利要求4所述的显示装置，其特征在于：
在显示区域内具有薄膜晶体管，
上述第1绝缘膜的材料，与上述薄膜晶体管的栅极绝缘膜的材料相同。
8.根据权利要求4所述的显示装置，其特征在于：
在显示区域内具有栅极信号线、漏极信号线及在这些各信号线之间形成的层间绝缘膜，
上述第2绝缘膜的材料，与上述层间绝缘膜的材料相同。
CNB200410037241XA 2003-05-02 2004-04-29 显示装置 Expired - Fee Related CN100545720C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003127055A JP4322043B2 (ja) 2003-05-02 2003-05-02 表示装置
JP127055/2003 2003-05-02

Publications (2)

Publication Number Publication Date
CN1542510A CN1542510A (zh) 2004-11-03
CN100545720C true CN100545720C (zh) 2009-09-30

Family

ID=33308211

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410037241XA Expired - Fee Related CN100545720C (zh) 2003-05-02 2004-04-29 显示装置

Country Status (3)

Country Link
US (1) US7342353B2 (zh)
JP (1) JP4322043B2 (zh)
CN (1) CN100545720C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732830A (zh) * 2018-05-29 2018-11-02 上海天马微电子有限公司 显示面板和显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473369B (zh) 2009-07-28 2014-05-07 夏普株式会社 配线基板及其制造方法、显示面板以及显示装置
JP5730062B2 (ja) 2011-02-21 2015-06-03 株式会社ジャパンディスプレイ 表示装置
JP6436666B2 (ja) * 2014-07-18 2018-12-12 三菱電機株式会社 液晶表示装置
JP6427360B2 (ja) * 2014-08-22 2018-11-21 株式会社ジャパンディスプレイ 表示装置
CN111725436A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 基板及其制备方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790002B2 (ja) 1993-06-14 1998-08-27 カシオ計算機株式会社 薄膜トランジスタパネル
JPH07235541A (ja) 1994-02-22 1995-09-05 Toshiba Corp 半導体装置及びその製造方法
TW565719B (en) * 1998-03-13 2003-12-11 Toshiba Corp Manufacturing method of array substrate for display device
JP3712899B2 (ja) * 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
JP4101454B2 (ja) * 2000-11-22 2008-06-18 株式会社日立製作所 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732830A (zh) * 2018-05-29 2018-11-02 上海天马微电子有限公司 显示面板和显示装置
CN108732830B (zh) * 2018-05-29 2024-01-23 上海天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
JP4322043B2 (ja) 2009-08-26
CN1542510A (zh) 2004-11-03
US20040217689A1 (en) 2004-11-04
US7342353B2 (en) 2008-03-11
JP2004333673A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
JP4544809B2 (ja) 液晶表示装置
CN107145014B (zh) 显示面板和显示面板的制造方法
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN110148599B (zh) 显示面板及其制作方法
CN107589576B (zh) 阵列基板及其制作方法、触控显示面板
CN104423110B (zh) 液晶显示器的阵列基板
WO2014013945A1 (ja) 表示装置
US20090051636A1 (en) Display device
JP2004185011A (ja) 液晶表示装置用薄膜トランジスタ表示板
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103034003A (zh) 显示装置
JP2010054871A (ja) 表示装置
CN105093759A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN100370343C (zh) 液晶显示装置
CN105609468B (zh) 显示装置及其制造方法
KR0144061B1 (ko) 실드된 픽셀 구조를 갖는 액정 디스플레이 장치
US20090066870A1 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
JP2010008444A (ja) 液晶表示装置
CN100545720C (zh) 显示装置
US9372376B2 (en) Liquid crystal display device and manufacturing method thereof
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
JP2003330033A (ja) 画像表示装置
CN102540600A (zh) 液晶显示装置及其制造方法
US9589990B2 (en) Thin-film transistor array substrate, manufacturing method therefor and display device thereof
JP5221408B2 (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20041103

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20090930

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930