JP4322043B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4322043B2 JP4322043B2 JP2003127055A JP2003127055A JP4322043B2 JP 4322043 B2 JP4322043 B2 JP 4322043B2 JP 2003127055 A JP2003127055 A JP 2003127055A JP 2003127055 A JP2003127055 A JP 2003127055A JP 4322043 B2 JP4322043 B2 JP 4322043B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- insulating film
- drain signal
- display device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 description 93
- 239000004065 semiconductor Substances 0.000 description 49
- 239000004973 liquid crystal related substance Substances 0.000 description 41
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 33
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 33
- 229910004444 SUB1 Inorganic materials 0.000 description 33
- 230000005611 electricity Effects 0.000 description 20
- 230000003068 static effect Effects 0.000 description 20
- 239000010409 thin film Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 101100407152 Arabidopsis thaliana PBL7 gene Proteins 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 229910004438 SUB2 Inorganic materials 0.000 description 4
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 101150018444 sub2 gene Proteins 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、特に、その信号線の端子構造に関する。
【０００２】
【従来の技術】
たとえば、アクティブ・マトリクス型の表示装置は、その基板上の各画素にスイッチング素子を備え、ゲート信号線に供給される走査信号が列状に並設された各画素のスイッチング素子をオンさせ、これら各スイッチング素子を介してそれぞれドレイン信号線に供給される映像信号が各画素に供給されるように構成されている。
【０００３】
このため、前記画素の集合体で構成される表示部の周辺には、各ゲート信号線に走査信号を供給させるための端子、各ドレイン信号線に映像信号を供給させるための端子が、それぞれ並設されて形成されている。
【０００４】
そして、これらの各端子は、絶縁膜で被われた前記信号線の端子部において該絶縁膜に孔開けをすることにより該信号線の一部を露出させ、この露出された部分および孔開けされた絶縁膜の周辺を被うようにして導電層を形成して構成されている（特許文献１、２参照）。
【０００５】
また，このように構成される表示装置において、その製造時には、前記基板としとは少し大きめのものを用い、前記各端子に対し画素側とは反対側の方向に信号線を延在させて形成し、これら各信号線を他の配線層によって共通に接続させるようにし、製造完了の前にて前記配線層が形成されている部分を基板ごと切り離すようにするのが通常である。
【０００６】
前記配線層によって各信号線を共通に接続するのは、たとえば一つの端子に静電気が侵入した場合に前記配線層を通して各信号線に静電気を分散させ、これにより該静電気による前記スイッチング素子の破壊を防止せんがためである。
【０００７】
【特許文献１】
特開平７−２３５５４１号公報
【特許文献２】
特開平７−７２５０８号公報
【０００８】
【発明が解決しようとする課題】
しかし、上述した表示装置は、絶縁膜から露出したたとえば一つの端子に静電気が侵入した場合、その静電気によるジュール熱で該端子自体が破壊され、これにより該端子に接続される信号線と前記配線層との接続が断たれ、静電気の分散の効果が得られず、該端子に接続される信号線に接続されているスイッチング素子を破壊させてしまうという不都合が指摘されるに至った。
【０００９】
本発明は、このような事情に基づいてなされたもので、その目的は、静電気による弊害を解消させることのできる端子を備える表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
手段１．
本発明による表示装置は、たとえば、基板上面側に形成された信号線と、この信号線の端子部の形成領域を回避して、該端子部の形成領域を間にした一方側の前記信号線と他方側の前記信号線とを電気的に接続させて形成された配線層と、前記端子部の形成領域に孔開けされて前記信号線と配線層を被って形成された絶縁膜とを備えることを特徴とするものである。
【００１２】
手段２．
本発明による表示装置は、たとえば、基板の上面側に形成された信号線と、前記信号線をその端子部を除くように被って形成される絶縁膜と、前記端子部を横切るようにして前記信号線の延在方向に延在される導電層とからなり、
前記導電層の延在方向と平行な各辺のそれぞれと前記絶縁膜との間に隙間を有し、この隙間に相当する部分の前記信号線にその延在方向に沿った孔が形成されていることを特徴とするものである。
【００１３】
手段３．
本発明による表示装置は、たとえば、手段２の構成を前提とし、表示領域にゲート信号線とドレイン信号線とを備え、前記信号線の材料は該ゲート信号線のそれと同一で、前記導電層の材料は該ドレイン信号線のそれと同一であることを特徴とするものである。
【００１４】
手段４．
本発明による表示装置は、たとえば、手段２の構成を前提とし、表示領域にゲート信号線とドレイン信号線とこれら各信号の間に形成される層間絶縁膜とを備え、前記絶縁膜の材料は該層間絶縁膜のそれと同一であることを特徴とするものである。
【００１５】
手段５．
本発明による表示装置は、たとえば、基板の上面側に形成された信号線と、この信号線の端子部において、該信号線の下層に第１絶縁膜を介して該信号線を横切るようにして形成された半導体層と、前記信号線をも被って前記基板上に形成され、前記半導体層の形成領域に孔開けがなされた第２絶縁膜と、前記信号線の延在方向の各辺は該信号線の両脇に配置される前記各半導体層と接続される導電層とを備え、
前記半導体層は前記信号線をマスクとして不純物が導入されることによって低抵抗化されていることを特徴とするものである。
【００１６】
手段６．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域にゲート信号線とドレイン信号線とを備え、前記信号線の材料は該ゲート信号線のそれと同一で、前記導電層の材料は該ドレイン信号線のそれと同一であることを特徴とするものである。
【００１７】
手段７．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域に薄膜トランジスタを備え、前記半導体層の材料は該薄膜トランジスタの半導体層のそれと同一であることを特徴とするものである。
【００１８】
手段８．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域に薄膜トランジスタを備え、前記第１絶縁膜の材料は該薄膜トランジスタのゲート絶縁膜のそれと同一であることを特徴とするものである。
【００１９】
手段９．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域にゲート信号線とドレイン信号線とこれら各信号の間に形成される層間絶縁膜とを備え、前記第２絶縁膜の材料は該層間絶縁膜のそれと同一であることを特徴とするものである。
【００２０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２１】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２２】
実施例１．
《全体の構成》
図２（ａ）は、本発明による表示装置、たとえば液晶表示装置の全体を示す平面図である。
【００２３】
図２（ａ）において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２４】
シール材ＳＬによって囲まれた領域のうちその僅かな周辺を除く中央部の領域には、多数の画素がマトリクス状に配置され、これら画素の集合体は液晶表示部ＡＲを構成するようになっている。
【００２５】
この液晶表示部ＡＲは、図２（ｂ）に示すように、そのｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬと、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬとで囲まれる領域を画素領域とし、この画素領域には一方の側のゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方の側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが備えられている。
【００２６】
この画素電極ＰＸは、透明基板ＳＵＢ２の液晶側の面に、各画素領域に共通に形成された対向電極ＣＴとの間に電界を発生し、当該画素の液晶の光透過率を制御するようになっている。
【００２７】
また、各画素領域には、画素電極ＰＸに供給された映像信号を比較的長い時間蓄積できるように、当該画素の薄膜トランジスタＴＦＴを駆動させるゲート信号線ＧＬと当該画素を挟んで配置される他のゲート信号線ＧＬと前記画素電極ＰＸとの間に容量素子Ｃａｄｄが形成されている。
【００２８】
前記ゲート信号線ＧＬのそれぞれの各端は前記シール材ＳＬの内側に近接して形成された走査信号駆動回路Ｖ１、Ｖ２に接続され、この走査信号駆動回路Ｖ１、Ｖ２によって各ゲート信号線ＧＬのそれぞれには走査信号が順次供給されるようになっている。
【００２９】
また、前記ドレイン信号線ＤＬのそれぞれのたとえば図中下端は前記シール材ＳＬの内側に近接した形成された映像信号分割駆動回路Ｈｄに接続され、この映像信号分割駆動回路Ｈｄによって各ドレイン信号線ＤＬのそれぞれには映像信号が供給されるようになっている。
【００３０】
なお、前記映像信号分割駆動回路Ｈｄが形成された側の透明基板ＳＵＢ１の端辺であって前記シール材ＳＬの外側には、該映像信号分割駆動回路Ｈｄに信号を供給する映像信号駆動回路Ｈの出力端子が接続されている。
【００３１】
この映像信号駆動回路Ｈは、たとえばフィルムキャリア方式で形成された複数の半導体装置ＴＣＰから構成されている。ここで、フィルムキャリア方式の半導体装置ＴＣＰは、フレキシブル基板の表面に半導体チップが搭載され、その入力バンプおよび出力バンプは該フレキシブル基板上に形成された配線層を介してそれぞれ入力端子および出力端子に引き出された構成となっている。
【００３２】
さらに、各半導体装置ＴＣＰからなる映像信号駆動回路Ｈの入力端子は透明基板ＳＵＢ１に近接して配置されるプリント基板ＰＣＢに接続され、このプリント基板ＰＣＢ側から前記映像信号駆動回路Ｈへ信号が供給されるようになっている。
【００３３】
このプリント基板ＰＣＢには表示制御回路ＴＣＯＮ等が搭載され、このプリント基板ＰＣＢ側からフレキシブル基板ＦＰＣを介して前記走査信号駆動回路Ｖ１、Ｖ２にも信号が供給されるようになっている。
【００３４】
なお、ここに示す液晶表示装置は、前記薄膜トランジスタＴＦＴはその半導体層がたとえばポリシリコン（ｐ−Ｓｉ）から構成され、これにともない、前記走査信号駆動回路Ｖ１、Ｖ２および映像信号分割駆動回路Ｈｄを構成するＭＩＳ（Metal Insulator Semiconductor）型のトランジスタの半導体層もポリシリコンから構成されている。
【００３５】
《ドレイン信号線の端子部》
図１は、透明基板ＳＵＢ１の周辺において、映像信号駆動回路Ｈの出力端子が接続されるドレイン信号線ＤＬの端子部の構成を示す平面図で、たとえば図２（ａ）の枠Ａの部分に配置されるドレイン信号線ＤＬの端子部を示している。
【００３６】
すなわち、このドレイン信号線ＤＬは、液晶表示部ＡＲに形成されるドレイン信号線ＤＬが映像信号分割回路Ｈｄを介して透明基板ＳＵＢ１の周辺にまで至って形成される信号線のうち、前記映像信号分割回路Ｈｄから延在される信号線の部分を示している。
【００３７】
また、図１（ｂ）は図１（ａ）のｂ−ｂ線における断面図を、図１（ｃ）は図１（ａ）のｃ−ｃ線における断面図を示している。
【００３８】
図１（ａ）、（ｂ）、（ｃ）において、ドレイン信号線ＤＬは透明基板ＳＵＢ１の面に順次形成された下地膜ＵＣ、第１絶縁膜ＧＩの表面に形成されている。ここで、下地膜ＵＣは透明基板ＳＵＢ１内のイオン性の物質が前記薄膜トランジスタＴＦＴ等に侵入するのを防止するために設けられた膜であり、第１絶縁膜は該薄膜トラジスタＴＦＴの形成領域においてそのゲート絶縁膜として機能させる膜で、これらはいずれも透明基板ＳＵＢ１の周辺にまで及んで形成されたものである。
【００３９】
前記映像信号分割回路Ｈｄから延在されるドレイン信号線ＤＬは、液晶表示部ＡＲにおいて形成されるゲート信号線ＧＬの形成の際に同時に形成されるようになっており、このため、その材料はゲート信号線ＧＬのそれと同様となっている。
【００４０】
そして、透明基板ＳＵＢ１の表面には該ドレイン信号線ＤＬを、その端子部を形成する領域を除いて、被うようにして第２絶縁膜ＩＮが形成されている。この第２絶縁膜ＩＮは、液晶表示部ＡＲの領域においてゲート信号線ＧＬとドレイン信号線ＤＬとの間に形成される層間絶縁膜として機能するもので、透明基板ＳＵＢ１の周辺にまで及んで形成されたものである。
【００４１】
前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分はたとえば該ドレイン信号線ＤＬの走行方向と平行な２辺を有する矩形状をなし、この部分の前記それぞれの各辺に沿って、すなわち該ドレイン信号線ＤＬの走行方向に沿って、該ドレイン信号線ＤＬには長孔ＨＬが形成されている。この長孔ＨＬは該ドレイン信号線ＤＬの下層に設けられた第１絶縁膜ＧＩを露出させて形成されるようになっている。
【００４２】
また、前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分には、前記長孔ＨＬを両脇に位置づけて、該ドレイン信号線ＤＬの延在方向に延在される導電層ＭＴが形成され、この導電層ＭＴの各端部のそれぞれは前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分を若干越えて延在され、この結果該第２絶縁膜ＩＮ上に重畳されるようにして形成されている。
【００４３】
前記導電層ＭＴは、前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分において、該ドレイン信号線ＤＬと直接に当接して形成され、この部分においてドレイン信号線ＤＬの端子部を構成するようになっている。
【００４４】
なお、前記導電層ＭＴは、たとえば液晶表示部ＡＲにドレイン信号線ＤＬを形成する際に同時に形成されるもので、その材料はドレイン信号線ＤＬのそれと同様となっている。
【００４５】
このように構成されたドレイン信号線ＤＬの端子部の近傍は、該ドレイン信号線ＤＬの延在方向に沿って形成された２つの前記長孔ＨＬによって、電気的には３つの電気的経路が形成されることになる。これにより前記ドレイン信号線ＤＬの端子部にまで至る電気的抵抗をＲ１、前記３つの経路におけるそれぞれの電気的抵抗をＲ２、Ｒ３、Ｒ４とした場合、その等価回路は図１（ｄ）に示すようになる。
【００４６】
そして、このうち前記長孔ＨＬの外側にある抵抗Ｒ２、Ｒ４に相当する電気経路は第２絶縁膜ＩＮの下方に存在するように構成されている。すなわち、たとえ端子部を構成する導電層ＭＴを通して静電気が侵入し、そのジュール熱で該導電層ＭＴが破壊されても、第２絶縁膜ＩＮの下方に存在する電気経路、すなわちドレイン信号線ＤＬの一部はその延在方向に残存するようになる。
【００４７】
図３（ａ）は、上述した液晶表示装置において、その製造工程中における前記端子部の近傍の構成を示した図で、図１（ａ）に対応した図となっている。また、図３（ｂ）は図３（ａ）のｂ−ｂ線における断面図を、図３（ｃ）は図３（ａ）のｃ−ｃ線における断面図を示している。
【００４８】
透明基板ＳＵＢ１は、前記端子の外方（液晶表示部ＡＲに対して）にも延在され、液晶表示装置の製品として完成する透明基板ＳＵＢ１よりも大きなものが使用されている。
【００４９】
この透明基板ＳＵＢ１の延在部にはドレイン信号線ＤＬと直交する方向に延在する配線層ＣＬが形成され、この配線層ＣＬは前記各ドレイン信号線ＤＬとたとえば一体的に形成されて電気的に接続されている。この場合における等価回路を図３（ｄ）に示している。
【００５０】
このようにすることにより、たとえば一つのドレイン信号線ＤＬの端子に静電気が侵入した場合に前記配線層ＣＬを通して各ドレイン信号線ＤＬに静電気を分散させ、これにより該静電気による前記スイッチング素子の破壊を防止することができる。
【００５１】
ここで、上述したように、静電気が侵入した端子は、たとえ導電層ＭＴおよびその下層のドレイン信号線ＤＬの部分が破壊しても、その両脇において第２絶縁膜ＩＮの下層に配置されるドレイン信号線ＤＬの一部が残存していることから、ドレイン信号線ＤＬと配線層ＣＬとの断線を惹き起こすことはなくなる。このため、信頼性ある静電対策を達成できる端子を得ることができる。
【００５２】
なお、液晶表示装置の製品として完成させる直前においては、該透明基板ＳＵＢ１は図３（ａ）中、点線の部分で前記配線層ＣＬごと切り落とされる。
【００５３】
《端子部の製造方法》
図４は、前記ドレイン信号線ＤＬの端子部における製造方法の一実施例を示す工程図であり、図１（ｃ）に示す断面図の部分の工程を示す図となっている。以下、工程順に説明する。
【００５４】
工程１．
透明基板ＳＵＢ１を用意する（図４（ａ））。
【００５５】
工程２．
該透明基板ＳＵＢ１の主表面に下地膜ＵＣを形成し、その表面に第１絶縁膜ＧＩを形成する。なお、図には示されていないが、液晶表示部ＡＲにおいて下地膜ＵＣの形成後に各画素に形成される薄膜トランジスタＴＦＴの半導体層（ｐ−Ｓｉ）が形成され、前記第１絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜として機能する膜となっている（図４（ｂ））。
【００５６】
工程３．
前記第１絶縁膜ＧＩの表面の全域に第１導電層ＣＤＬ１を形成する。この導電層ＣＤＬ１は液晶表示部ＡＲにおいてはゲート信号線ＧＬを、ドレイン信号線ＤＬの端子部の近傍においては該ドレイン信号線ＤＬを形成する材料層となる。すなわち、このドレイン信号線ＤＬは液晶表示部ＡＲにおいて形成されるそれとは、映像信号分割駆動回路Ｈｄを介して電気的に接続されているが、異なる層として形成されるようになっている（図４（ｃ））。
【００５７】
工程４．
前記第１導電層ＣＤＬ１をパターン化してドレイン信号線ＤＬを形成する（図４（ｄ））。
【００５８】
工程５．
前記ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の表面に第２絶縁膜ＩＮを形成する。この第２絶縁膜ＩＮは液晶表示部ＡＲにおいて前記ゲート信号線ＧＬとこれ以降の工程で形成されるドレイン信号線ＤＬとの層間絶縁を図る膜となっている（図４（ｅ））。
【００５９】
工程６．
ドレイン信号線ＤＬの端子部を形成する領域において前記第２絶縁膜ＩＮに孔開けをし、これにより該第２絶縁膜ＩＮから前記ドレイン信号線ＤＬの一部を露呈させる（図４（ｆ））。
【００６０】
工程７．
第２絶縁膜ＩＮの孔をも被って透明基板ＳＵＢ１の表面の全域に第２導電層をＣＤＬ２形成する。この第２導電層ＣＤＬ２は液晶表示部ＡＲにおいてドレイン信号線ＤＬの材料として形成されるものである（図４（ｇ））。
【００６１】
工程８．
前記第２導電層ＣＤＬ２をパターン化して導電層ＭＴを形成する。この場合、ドレイン信号線ＤＬの端子部において、前記第２絶縁層ＩＮに形成された孔の部分、およびこの孔の周辺部に該第２導電層ＣＤＬ２を残存させるが、前記孔の該ドレイン信号線ＤＬの延在方向と同じ方向の各辺に沿った長孔ＨＬを形成し、この長孔ＨＬは前記ドレイン信号線ＤＬにまで至り、その下層の第１絶縁膜ＧＩをも露呈させるようにして形成する（図４（ｈ））。
【００６２】
実施例２．
図５は、前記ドレイン信号線ＤＬの端子部における製造方法の他の実施例を示す工程図で、図４に対応した図となっている。以下、工程順に説明する。
【００６３】
工程１．
透明基板ＳＵＢ１を用意する（図５（ａ））。
【００６４】
工程２．
該透明基板ＳＵＢ１の主表面に下地膜ＵＣを形成し、その表面に第１絶縁膜ＧＩを形成する。なお、図には示されていないが、液晶表示部ＡＲにおいて下地膜ＵＣの形成後に各画素に形成される薄膜トランジスタＴＦＴの半導体層（ｐ−Ｓｉ）が形成され、前記第１絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜として機能する膜となっている（図５（ｂ））。
【００６５】
工程３．
前記第１絶縁膜ＧＩの表面の全域に第１導電層ＣＤＬ１を形成する。この第１導電層ＣＤＬ１は液晶表示部ＡＲにおいてはゲート信号線ＧＬを、ドレイン信号線ＤＬの端子部の近傍においては該ドレイン信号線ＤＬを形成する材料層となる。すなわち、このドレイン信号線ＤＬは液晶表示部ＡＲにおいて形成されるそれとは、映像信号分割駆動回路Ｈｄを介して電気的に接続されているが、異なる層として形成されるようになっている（図５（ｃ））。
【００６６】
工程４．
前記第１導電層ＣＤＬ１をパターン化してドレイン信号線ＤＬを形成する。この際に同時に該ドレイン信号線ＤＬの端子部形成領域に該ドレイン信号線ＤＬの延在方向に沿う２個の長孔を形成する（図５（ｄ））。
【００６７】
工程５．
前記ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の表面に第２絶縁膜ＩＮを形成する。この第２絶縁膜ＩＮは液晶表示部ＡＲにおいて前記ゲート信号線ＧＬとこれ以降の工程で形成されるドレイン信号線ＤＬとの層間絶縁を図る膜となっている（図５（ｅ））。
【００６８】
工程６．
ドレイン信号線ＤＬの端子部を形成する領域において前記第２絶縁膜ＩＮに孔開けをし、これにより該第２絶縁膜ＩＮから前記ドレイン信号線ＤＬの一部を露呈させる。この場合、前記孔の各辺のうち該ドレイン信号線ＤＬの延在方向と同じ方向の各辺に近接するようにして長孔ＨＬを形成し、この長孔ＨＬによって第１絶縁膜ＧＩをも露呈させる（図５（ｆ））。
【００６９】
工程７．
第２絶縁膜ＩＮの孔をも被って透明基板ＳＵＢ１の表面の全域に第２導電層ＣＤＬ２を形成する。この第２導電層ＣＤＬ２は液晶表示部ＡＲにおいてドレイン信号線ＤＬの材料として形成されるものである（図５（ｇ））。
【００７０】
工程８．
前記第２導電層ＣＤＬ２をパターン化し導電層ＭＴを形成する。この場合、ドレイン信号線ＤＬに形成された前記長孔ＨＬをも露呈させるようにする（図５（ｈ））。
【００７１】
実施例３．
図６は、本発明による表示装置の他の実施例を示す構成図で、図１に対応した図となっている。図６（ａ）は平面図、図６（ｂ）は図６（ａ）のｂ−ｂ線における断面図、図６（ｃ）は図６（ａ）のｃ−ｃ線における断面図である。
【００７２】
図１の場合と比較して異なる構成は、まず、液晶表示部ＡＲにおける薄膜トランジスタＴＦＴの半導体層を形成する際に、この半導体層をドレイン信号線ＤＬの端子部の形成に利用することにある。
【００７３】
すなわち、薄膜トランジスタＴＦＴの半導体層は第１絶縁膜（ゲート絶縁膜）ＧＩを介してゲート電極（ゲート信号線ＧＬ）の下層に位置づけられているため、この端子部においても、半導体層ＰＳは、前記ゲート信号線ＧＬの形成の際に同時に形成するドレイン信号線ＤＬの下層に第１絶縁膜ＧＩを介して形成されている。
【００７４】
該半導体層ＰＳは、前記ドレイン信号線ＤＬの端子部の形成領域において、該ドレイン信号線ＤＬの延在方向に直交する方向に該ドレイン信号線ＤＬからはみ出して形成されたたとえば矩形状のパターンをなしている。
【００７５】
ここで、液晶表示部において、ゲート電極をマスクとして不純物がドープされて薄膜トランジスタＴＦＴのソース領域、ドレイン領域が形成されることから、この端子部における前記半導体層ＰＳのうち、ドレイン信号線ＤＬからはみ出して形成された部分は導電化されるようになっている。
【００７６】
また、前記ドレイン信号線ＤＬを被う第２絶縁膜ＩＮには、前記端子部の形成領域であって、前記半導体層ＰＳとほぼ中心を一致させて、該半導体層ＰＳよりも小さな面積でほぼ同形の孔開けがなされている。換言すれば、第２絶縁膜ＩＮに形成された孔ＨＬの周辺部の下層には前記半導体層ＰＳが延在されて形成されている。
【００７７】
そして、この第２絶縁膜ＩＮの該孔ＨＬから露出された前記ドレイン信号線ＤＬを被うようにして導電層ＭＴが形成され、この導電層ＭＴの該ドレイン信号線ＤＬの延在側の端部は該第２絶縁膜ＩＮに重畳されて形成されている。また、この導電層ＭＴの幅は、ドレイン信号線ＤＬの延在方向と一致する方向の両脇にて前記半導体層ＰＳが露出される程度に設定されている。
【００７８】
このように構成された端子部は、上述した実施例と同様に、電気的に３つの電気的経路が形成され、その等価回路は図６（ｄ）に示すように構成される。図６（ｄ）において、抵抗Ｒ１’はドレイン信号線ＤＬの端子部に至るまでの抵抗値、抵抗Ｒ３’は端子部におけるドレイン信号線ＤＬとその上層に重畳される導電層ＭＴの抵抗値、抵抗Ｒ２’は端子部におけるドレイン信号線ＤＬの両脇に配置される半導体層ＰＳのうち一方の側の半導体層ＰＳの抵抗値、抵抗Ｒ４’は端子部におけるドレイン信号線ＤＬの両脇に配置される半導体層ＰＳのうち他方の側の半導体層ＰＳの抵抗値である。
【００７９】
図７（ａ）は、上述した液晶表示装置において、その製造工程中における前記端子部の近傍の構成を示した図で、図６（ａ）に対応した図となっている。また、図７（ｂ）は図７（ａ）のｂ−ｂ線における断面図を、図７（ｃ）は図７（ａ）のｃ−ｃ線における断面図を示している。
【００８０】
透明基板ＳＵＢ１は、前記端子の外方（液晶表示部ＡＲに対して）にも延在され、液晶表示装置の製品として完成する透明基板ＳＵＢ１よりも大きなものが使用されている。
【００８１】
この透明基板ＳＵＢ１の延在部にはドレイン信号線ＤＬと直交する方向に延在する配線層ＣＬが形成され、この配線層ＣＬは前記各ドレイン信号線ＤＬとたとえば一体的に形成されて電気的に接続されている。この場合における等価回路を図７（ｄ）に示している。
【００８２】
このようにすることにより、たとえば一つのドレイン信号線ＤＬの端子に静電気が侵入した場合に前記配線層ＣＬを通して各ドレイン信号線ＤＬに静電気を分散させ、これにより該静電気による前記スイッチング素子の破壊を防止することができる。
【００８３】
ここで、静電気が侵入した端子は、たとえ導電層ＭＴおよびその下層のドレイン信号線ＤＬの部分が破壊しても、その両脇において第２絶縁膜ＩＮの下層に配置される半導体層ＰＳの一部が残存していることから、ドレイン信号線ＤＬと配線層ＣＬとの断線を惹き起こすことはなくなる。このため、信頼性ある静電対策を達成できる端子を得ることができる。
【００８４】
なお、液晶表示装置の製品として完成させる直前においては、該透明基板ＳＵＢ１は図７（ａ）中、点線の部分で前記配線層ＣＬごと切り落とされる。
【００８５】
実施例４．
図８は、実施例３に示したドレイン信号線の端子部における製造方法の一実施例を示す工程図であり、図７（ｃ）に示す断面図の部分の工程を示す図となっている。以下、工程順に説明する。
【００８６】
工程１．
透明基板ＳＵＢ１を用意する（図４（ａ））。
【００８７】
工程２．
該透明基板ＳＵＢ１の主表面に下地膜ＵＣを形成し、その表面に半導体層（ｐ−Ｓｉ）ＰＳを形成する。前記半導体層ＰＳは、液晶表示部ＡＲにおいて薄膜トラジスタＴＦＴの半導体層として機能する膜となっている（図４（ｂ））。
【００８８】
工程３．
前記半導体層ＰＳにたとえばレーザアニールを施し、該半導体層ＰＳを結晶化させる（図４（ｃ））。
【００８９】
工程４．
前記半導体層ＰＳをパターン化し、端子部の形成領域において後の工程で形成するドレイン信号線ＤＬを横切る形状で該半導体層ＰＳを残存させる。この半導体層ＰＳのパターン化は液晶表示部ＡＲの薄膜トランジスタＴＦＴの半導体層をパターン化する際に同時に行う（図４（ｄ））。
【００９０】
工程５．
前記半導体層ＰＳをも被って透明基板ＳＵＢ１の表面に第１絶縁膜ＧＩを形成する。この第１絶縁膜ＧＩは液晶表示部ＡＲにおいて薄膜トランジスタＴＦＴのゲート絶縁膜として機能させる膜となっている（図４（ｅ））。
【００９１】
工程６．
前記第１絶縁膜ＧＩの表面の全域に第１導電層ＣＤＬ１を形成する。この第１導電層は液晶表示部ＡＲにおいてはゲート信号線ＧＬを形成する材料層となる。（図４（ｆ））。
【００９２】
工程７．
前記第１導電膜ＣＤＬ１をパターン化して、ドレイン信号線ＤＬを形成する（図４（ｇ））。
【００９３】
工程８．
前記ドレイン信号線ＤＬをマスクとし、該ドレイン信号線ＤＬの両脇からはみ出した前記半導体層ＰＳへ不純物のドープを第１絶縁膜ＧＩを通して行なう。これにより、該半導体層ＰＳは該ドレイン信号線ＤＬの両脇において低抵抗の導電層として形成されることになる（図４（ｈ））。
【００９４】
工程９．
前記ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の表面に第２絶縁膜ＩＮを形成する。この第２絶縁膜ＩＮは液晶表示部ＡＲにおいて前記ゲート信号線ＧＬとこれ以降の工程で形成されるドレイン信号線ＤＬとの層間絶縁を図る膜となっている（図４（ｉ））。
【００９５】
工程１０．
第２絶縁膜ＩＮに孔開けを行ない、この孔ＨＬから半導体層を露呈させる。この場合、この孔ＨＬは前記半導体層ＰＳと中心軸をほぼ一致させ該半導体層ＰＳの面積よりも小さな面積でほぼ同形となっている（図４（ｊ））。
【００９６】
工程１１．
第２絶縁膜ＩＮの孔ＨＬをも被って透明基板ＳＵＢ１の表面の全域に第２導電層ＣＤＬ２を形成する。この第２導電層ＣＤＬ２は液晶表示部ＡＲにおいてドレイン信号線ＤＬの材料として形成されるものである（図４（ｋ））。
【００９７】
工程１２．
前記第２導電層ＣＤＬ２をパターン化する。パターン化した第２導電層ＣＤＬ２はドレイン信号線ＤＬの延在方向に沿った各辺の近傍の前記半導体層ＰＳに接続され、かつ、前記各辺と直交する各辺においては第２絶縁膜ＩＮに重ねられるようにして形成された形状となっている。
この第２導電層ＣＤＬ２によって、ドレイン信号線ＤＬはその両脇に形成されている導電化された各半導体層ＰＳと接続されるようになる（図４（ｌ））。
【００９８】
実施例５．
図９は、本発明による表示装置の他の実施例を示す構成図で、図１（ｃ）に対応した図となっている。図１（ｃ）の場合と比較して異なる構成は、ドレイン信号線ＤＬの端子部における３つの電気的経路のうち、真中のそれを除く他の２つの電気的経路は第２絶縁膜ＩＮによって完全に、すなわちその側壁面までもが被われるようにして形成されていることにある。
【００９９】
第２絶縁膜ＩＮによって完全に被われた前記電気的経路は静電気による破壊を信頼性よく回避できるからである。
【０１００】
実施例６．
図９は、本発明による表示装置の他の実施例を示す構成図で、図１（ｃ）に対応した図となっている。図１（ｃ）の場合と比較して異なる構成は、ドレイン信号線ＤＬの端子部における３つの電気的経路のうち、真中のそれを除く他の２つの電気的経路は、その上層に形成される第２絶縁膜ＩＮの側壁面よりも奥まった側（０．５μｍ程度）に位置づけられていることにある。
【０１０１】
このような場合であっても十分に本願発明の目的を達成できるからである。
【０１０２】
なお、上述した各実施例では、信号線の端子部に形成される導電膜ＭＴは、液晶表示部におけるドレイン信号線ＤＬの材料と同一の材料を用いたものである。しかし、これに限定されることはなく、たとえば画素電極ＰＸの材料と同一の材料、すなわち、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の材料であってもよいことはいうまでもない。
【０１０３】
さらに、本発明は液晶表示装置を例として実施例を揚げたが、他の表示装置、たとえば有機ＥＬ表示装置にも適用できることはいうまでもない。有機ＥＬ表示装置においても端子部の構成は液晶表示装置のそれと同様の構成を採用し、かつ同様の課題を有するからである。
【０１０４】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１０５】
【発明の効果】
以上説明したことから明らかなように、本発明による表示装置によれば、静電気による弊害を解消させることのできる端子を備えることができる。
【図面の簡単な説明】
【図１】本発明による表示装置の端子部の構成の一実施例を示す構成図である。
【図２】本発明による表示装置の一実施例を示す概略構成図である。
【図３】本発明による表示装置の製造工程中における端子部およびその近傍の構成の一実施例を示す構成図である。
【図４】本発明による表示装置の端子部の製造方法の一実施例を示す工程図である。
【図５】本発明による表示装置の端子部の製造方法の他の実施例を示す工程図である。
【図６】本発明による表示装置の端子部の構成の他の実施例を示す構成図である。
【図７】本発明による表示装置の製造工程中における端子部およびその近傍の構成の他の実施例を示す構成図である。
【図８】本発明による表示装置の端子部の製造方法の他の実施例を示す工程図である。
【図９】本発明による表示装置の端子部の構成の他の実施例を示す断面図である。
【図１０】本発明による表示装置の端子部の構成の他の実施例を示す断面図である。
【符号の説明】
ＳＵＢ１，ＳＵＢ２……透明基板、ＵＣ……下地膜、ＧＩ……第１絶縁膜、ＤＬ……ドレイン信号線、ＩＮ……第２絶縁膜、ＭＴ……導電層、ＰＳ……半導体層。
【発明の属する技術分野】
本発明は表示装置に係り、特に、その信号線の端子構造に関する。
【０００２】
【従来の技術】
たとえば、アクティブ・マトリクス型の表示装置は、その基板上の各画素にスイッチング素子を備え、ゲート信号線に供給される走査信号が列状に並設された各画素のスイッチング素子をオンさせ、これら各スイッチング素子を介してそれぞれドレイン信号線に供給される映像信号が各画素に供給されるように構成されている。
【０００３】
このため、前記画素の集合体で構成される表示部の周辺には、各ゲート信号線に走査信号を供給させるための端子、各ドレイン信号線に映像信号を供給させるための端子が、それぞれ並設されて形成されている。
【０００４】
そして、これらの各端子は、絶縁膜で被われた前記信号線の端子部において該絶縁膜に孔開けをすることにより該信号線の一部を露出させ、この露出された部分および孔開けされた絶縁膜の周辺を被うようにして導電層を形成して構成されている（特許文献１、２参照）。
【０００５】
また，このように構成される表示装置において、その製造時には、前記基板としとは少し大きめのものを用い、前記各端子に対し画素側とは反対側の方向に信号線を延在させて形成し、これら各信号線を他の配線層によって共通に接続させるようにし、製造完了の前にて前記配線層が形成されている部分を基板ごと切り離すようにするのが通常である。
【０００６】
前記配線層によって各信号線を共通に接続するのは、たとえば一つの端子に静電気が侵入した場合に前記配線層を通して各信号線に静電気を分散させ、これにより該静電気による前記スイッチング素子の破壊を防止せんがためである。
【０００７】
【特許文献１】
特開平７−２３５５４１号公報
【特許文献２】
特開平７−７２５０８号公報
【０００８】
【発明が解決しようとする課題】
しかし、上述した表示装置は、絶縁膜から露出したたとえば一つの端子に静電気が侵入した場合、その静電気によるジュール熱で該端子自体が破壊され、これにより該端子に接続される信号線と前記配線層との接続が断たれ、静電気の分散の効果が得られず、該端子に接続される信号線に接続されているスイッチング素子を破壊させてしまうという不都合が指摘されるに至った。
【０００９】
本発明は、このような事情に基づいてなされたもので、その目的は、静電気による弊害を解消させることのできる端子を備える表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
手段１．
本発明による表示装置は、たとえば、基板上面側に形成された信号線と、この信号線の端子部の形成領域を回避して、該端子部の形成領域を間にした一方側の前記信号線と他方側の前記信号線とを電気的に接続させて形成された配線層と、前記端子部の形成領域に孔開けされて前記信号線と配線層を被って形成された絶縁膜とを備えることを特徴とするものである。
【００１２】
手段２．
本発明による表示装置は、たとえば、基板の上面側に形成された信号線と、前記信号線をその端子部を除くように被って形成される絶縁膜と、前記端子部を横切るようにして前記信号線の延在方向に延在される導電層とからなり、
前記導電層の延在方向と平行な各辺のそれぞれと前記絶縁膜との間に隙間を有し、この隙間に相当する部分の前記信号線にその延在方向に沿った孔が形成されていることを特徴とするものである。
【００１３】
手段３．
本発明による表示装置は、たとえば、手段２の構成を前提とし、表示領域にゲート信号線とドレイン信号線とを備え、前記信号線の材料は該ゲート信号線のそれと同一で、前記導電層の材料は該ドレイン信号線のそれと同一であることを特徴とするものである。
【００１４】
手段４．
本発明による表示装置は、たとえば、手段２の構成を前提とし、表示領域にゲート信号線とドレイン信号線とこれら各信号の間に形成される層間絶縁膜とを備え、前記絶縁膜の材料は該層間絶縁膜のそれと同一であることを特徴とするものである。
【００１５】
手段５．
本発明による表示装置は、たとえば、基板の上面側に形成された信号線と、この信号線の端子部において、該信号線の下層に第１絶縁膜を介して該信号線を横切るようにして形成された半導体層と、前記信号線をも被って前記基板上に形成され、前記半導体層の形成領域に孔開けがなされた第２絶縁膜と、前記信号線の延在方向の各辺は該信号線の両脇に配置される前記各半導体層と接続される導電層とを備え、
前記半導体層は前記信号線をマスクとして不純物が導入されることによって低抵抗化されていることを特徴とするものである。
【００１６】
手段６．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域にゲート信号線とドレイン信号線とを備え、前記信号線の材料は該ゲート信号線のそれと同一で、前記導電層の材料は該ドレイン信号線のそれと同一であることを特徴とするものである。
【００１７】
手段７．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域に薄膜トランジスタを備え、前記半導体層の材料は該薄膜トランジスタの半導体層のそれと同一であることを特徴とするものである。
【００１８】
手段８．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域に薄膜トランジスタを備え、前記第１絶縁膜の材料は該薄膜トランジスタのゲート絶縁膜のそれと同一であることを特徴とするものである。
【００１９】
手段９．
本発明による表示装置は、たとえば、手段５の構成を前提とし、表示領域にゲート信号線とドレイン信号線とこれら各信号の間に形成される層間絶縁膜とを備え、前記第２絶縁膜の材料は該層間絶縁膜のそれと同一であることを特徴とするものである。
【００２０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２１】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２２】
実施例１．
《全体の構成》
図２（ａ）は、本発明による表示装置、たとえば液晶表示装置の全体を示す平面図である。
【００２３】
図２（ａ）において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２４】
シール材ＳＬによって囲まれた領域のうちその僅かな周辺を除く中央部の領域には、多数の画素がマトリクス状に配置され、これら画素の集合体は液晶表示部ＡＲを構成するようになっている。
【００２５】
この液晶表示部ＡＲは、図２（ｂ）に示すように、そのｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬと、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬとで囲まれる領域を画素領域とし、この画素領域には一方の側のゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方の側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが備えられている。
【００２６】
この画素電極ＰＸは、透明基板ＳＵＢ２の液晶側の面に、各画素領域に共通に形成された対向電極ＣＴとの間に電界を発生し、当該画素の液晶の光透過率を制御するようになっている。
【００２７】
また、各画素領域には、画素電極ＰＸに供給された映像信号を比較的長い時間蓄積できるように、当該画素の薄膜トランジスタＴＦＴを駆動させるゲート信号線ＧＬと当該画素を挟んで配置される他のゲート信号線ＧＬと前記画素電極ＰＸとの間に容量素子Ｃａｄｄが形成されている。
【００２８】
前記ゲート信号線ＧＬのそれぞれの各端は前記シール材ＳＬの内側に近接して形成された走査信号駆動回路Ｖ１、Ｖ２に接続され、この走査信号駆動回路Ｖ１、Ｖ２によって各ゲート信号線ＧＬのそれぞれには走査信号が順次供給されるようになっている。
【００２９】
また、前記ドレイン信号線ＤＬのそれぞれのたとえば図中下端は前記シール材ＳＬの内側に近接した形成された映像信号分割駆動回路Ｈｄに接続され、この映像信号分割駆動回路Ｈｄによって各ドレイン信号線ＤＬのそれぞれには映像信号が供給されるようになっている。
【００３０】
なお、前記映像信号分割駆動回路Ｈｄが形成された側の透明基板ＳＵＢ１の端辺であって前記シール材ＳＬの外側には、該映像信号分割駆動回路Ｈｄに信号を供給する映像信号駆動回路Ｈの出力端子が接続されている。
【００３１】
この映像信号駆動回路Ｈは、たとえばフィルムキャリア方式で形成された複数の半導体装置ＴＣＰから構成されている。ここで、フィルムキャリア方式の半導体装置ＴＣＰは、フレキシブル基板の表面に半導体チップが搭載され、その入力バンプおよび出力バンプは該フレキシブル基板上に形成された配線層を介してそれぞれ入力端子および出力端子に引き出された構成となっている。
【００３２】
さらに、各半導体装置ＴＣＰからなる映像信号駆動回路Ｈの入力端子は透明基板ＳＵＢ１に近接して配置されるプリント基板ＰＣＢに接続され、このプリント基板ＰＣＢ側から前記映像信号駆動回路Ｈへ信号が供給されるようになっている。
【００３３】
このプリント基板ＰＣＢには表示制御回路ＴＣＯＮ等が搭載され、このプリント基板ＰＣＢ側からフレキシブル基板ＦＰＣを介して前記走査信号駆動回路Ｖ１、Ｖ２にも信号が供給されるようになっている。
【００３４】
なお、ここに示す液晶表示装置は、前記薄膜トランジスタＴＦＴはその半導体層がたとえばポリシリコン（ｐ−Ｓｉ）から構成され、これにともない、前記走査信号駆動回路Ｖ１、Ｖ２および映像信号分割駆動回路Ｈｄを構成するＭＩＳ（Metal Insulator Semiconductor）型のトランジスタの半導体層もポリシリコンから構成されている。
【００３５】
《ドレイン信号線の端子部》
図１は、透明基板ＳＵＢ１の周辺において、映像信号駆動回路Ｈの出力端子が接続されるドレイン信号線ＤＬの端子部の構成を示す平面図で、たとえば図２（ａ）の枠Ａの部分に配置されるドレイン信号線ＤＬの端子部を示している。
【００３６】
すなわち、このドレイン信号線ＤＬは、液晶表示部ＡＲに形成されるドレイン信号線ＤＬが映像信号分割回路Ｈｄを介して透明基板ＳＵＢ１の周辺にまで至って形成される信号線のうち、前記映像信号分割回路Ｈｄから延在される信号線の部分を示している。
【００３７】
また、図１（ｂ）は図１（ａ）のｂ−ｂ線における断面図を、図１（ｃ）は図１（ａ）のｃ−ｃ線における断面図を示している。
【００３８】
図１（ａ）、（ｂ）、（ｃ）において、ドレイン信号線ＤＬは透明基板ＳＵＢ１の面に順次形成された下地膜ＵＣ、第１絶縁膜ＧＩの表面に形成されている。ここで、下地膜ＵＣは透明基板ＳＵＢ１内のイオン性の物質が前記薄膜トランジスタＴＦＴ等に侵入するのを防止するために設けられた膜であり、第１絶縁膜は該薄膜トラジスタＴＦＴの形成領域においてそのゲート絶縁膜として機能させる膜で、これらはいずれも透明基板ＳＵＢ１の周辺にまで及んで形成されたものである。
【００３９】
前記映像信号分割回路Ｈｄから延在されるドレイン信号線ＤＬは、液晶表示部ＡＲにおいて形成されるゲート信号線ＧＬの形成の際に同時に形成されるようになっており、このため、その材料はゲート信号線ＧＬのそれと同様となっている。
【００４０】
そして、透明基板ＳＵＢ１の表面には該ドレイン信号線ＤＬを、その端子部を形成する領域を除いて、被うようにして第２絶縁膜ＩＮが形成されている。この第２絶縁膜ＩＮは、液晶表示部ＡＲの領域においてゲート信号線ＧＬとドレイン信号線ＤＬとの間に形成される層間絶縁膜として機能するもので、透明基板ＳＵＢ１の周辺にまで及んで形成されたものである。
【００４１】
前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分はたとえば該ドレイン信号線ＤＬの走行方向と平行な２辺を有する矩形状をなし、この部分の前記それぞれの各辺に沿って、すなわち該ドレイン信号線ＤＬの走行方向に沿って、該ドレイン信号線ＤＬには長孔ＨＬが形成されている。この長孔ＨＬは該ドレイン信号線ＤＬの下層に設けられた第１絶縁膜ＧＩを露出させて形成されるようになっている。
【００４２】
また、前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分には、前記長孔ＨＬを両脇に位置づけて、該ドレイン信号線ＤＬの延在方向に延在される導電層ＭＴが形成され、この導電層ＭＴの各端部のそれぞれは前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分を若干越えて延在され、この結果該第２絶縁膜ＩＮ上に重畳されるようにして形成されている。
【００４３】
前記導電層ＭＴは、前記ドレイン信号線ＤＬの第２絶縁膜ＩＮから露呈された部分において、該ドレイン信号線ＤＬと直接に当接して形成され、この部分においてドレイン信号線ＤＬの端子部を構成するようになっている。
【００４４】
なお、前記導電層ＭＴは、たとえば液晶表示部ＡＲにドレイン信号線ＤＬを形成する際に同時に形成されるもので、その材料はドレイン信号線ＤＬのそれと同様となっている。
【００４５】
このように構成されたドレイン信号線ＤＬの端子部の近傍は、該ドレイン信号線ＤＬの延在方向に沿って形成された２つの前記長孔ＨＬによって、電気的には３つの電気的経路が形成されることになる。これにより前記ドレイン信号線ＤＬの端子部にまで至る電気的抵抗をＲ１、前記３つの経路におけるそれぞれの電気的抵抗をＲ２、Ｒ３、Ｒ４とした場合、その等価回路は図１（ｄ）に示すようになる。
【００４６】
そして、このうち前記長孔ＨＬの外側にある抵抗Ｒ２、Ｒ４に相当する電気経路は第２絶縁膜ＩＮの下方に存在するように構成されている。すなわち、たとえ端子部を構成する導電層ＭＴを通して静電気が侵入し、そのジュール熱で該導電層ＭＴが破壊されても、第２絶縁膜ＩＮの下方に存在する電気経路、すなわちドレイン信号線ＤＬの一部はその延在方向に残存するようになる。
【００４７】
図３（ａ）は、上述した液晶表示装置において、その製造工程中における前記端子部の近傍の構成を示した図で、図１（ａ）に対応した図となっている。また、図３（ｂ）は図３（ａ）のｂ−ｂ線における断面図を、図３（ｃ）は図３（ａ）のｃ−ｃ線における断面図を示している。
【００４８】
透明基板ＳＵＢ１は、前記端子の外方（液晶表示部ＡＲに対して）にも延在され、液晶表示装置の製品として完成する透明基板ＳＵＢ１よりも大きなものが使用されている。
【００４９】
この透明基板ＳＵＢ１の延在部にはドレイン信号線ＤＬと直交する方向に延在する配線層ＣＬが形成され、この配線層ＣＬは前記各ドレイン信号線ＤＬとたとえば一体的に形成されて電気的に接続されている。この場合における等価回路を図３（ｄ）に示している。
【００５０】
このようにすることにより、たとえば一つのドレイン信号線ＤＬの端子に静電気が侵入した場合に前記配線層ＣＬを通して各ドレイン信号線ＤＬに静電気を分散させ、これにより該静電気による前記スイッチング素子の破壊を防止することができる。
【００５１】
ここで、上述したように、静電気が侵入した端子は、たとえ導電層ＭＴおよびその下層のドレイン信号線ＤＬの部分が破壊しても、その両脇において第２絶縁膜ＩＮの下層に配置されるドレイン信号線ＤＬの一部が残存していることから、ドレイン信号線ＤＬと配線層ＣＬとの断線を惹き起こすことはなくなる。このため、信頼性ある静電対策を達成できる端子を得ることができる。
【００５２】
なお、液晶表示装置の製品として完成させる直前においては、該透明基板ＳＵＢ１は図３（ａ）中、点線の部分で前記配線層ＣＬごと切り落とされる。
【００５３】
《端子部の製造方法》
図４は、前記ドレイン信号線ＤＬの端子部における製造方法の一実施例を示す工程図であり、図１（ｃ）に示す断面図の部分の工程を示す図となっている。以下、工程順に説明する。
【００５４】
工程１．
透明基板ＳＵＢ１を用意する（図４（ａ））。
【００５５】
工程２．
該透明基板ＳＵＢ１の主表面に下地膜ＵＣを形成し、その表面に第１絶縁膜ＧＩを形成する。なお、図には示されていないが、液晶表示部ＡＲにおいて下地膜ＵＣの形成後に各画素に形成される薄膜トランジスタＴＦＴの半導体層（ｐ−Ｓｉ）が形成され、前記第１絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜として機能する膜となっている（図４（ｂ））。
【００５６】
工程３．
前記第１絶縁膜ＧＩの表面の全域に第１導電層ＣＤＬ１を形成する。この導電層ＣＤＬ１は液晶表示部ＡＲにおいてはゲート信号線ＧＬを、ドレイン信号線ＤＬの端子部の近傍においては該ドレイン信号線ＤＬを形成する材料層となる。すなわち、このドレイン信号線ＤＬは液晶表示部ＡＲにおいて形成されるそれとは、映像信号分割駆動回路Ｈｄを介して電気的に接続されているが、異なる層として形成されるようになっている（図４（ｃ））。
【００５７】
工程４．
前記第１導電層ＣＤＬ１をパターン化してドレイン信号線ＤＬを形成する（図４（ｄ））。
【００５８】
工程５．
前記ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の表面に第２絶縁膜ＩＮを形成する。この第２絶縁膜ＩＮは液晶表示部ＡＲにおいて前記ゲート信号線ＧＬとこれ以降の工程で形成されるドレイン信号線ＤＬとの層間絶縁を図る膜となっている（図４（ｅ））。
【００５９】
工程６．
ドレイン信号線ＤＬの端子部を形成する領域において前記第２絶縁膜ＩＮに孔開けをし、これにより該第２絶縁膜ＩＮから前記ドレイン信号線ＤＬの一部を露呈させる（図４（ｆ））。
【００６０】
工程７．
第２絶縁膜ＩＮの孔をも被って透明基板ＳＵＢ１の表面の全域に第２導電層をＣＤＬ２形成する。この第２導電層ＣＤＬ２は液晶表示部ＡＲにおいてドレイン信号線ＤＬの材料として形成されるものである（図４（ｇ））。
【００６１】
工程８．
前記第２導電層ＣＤＬ２をパターン化して導電層ＭＴを形成する。この場合、ドレイン信号線ＤＬの端子部において、前記第２絶縁層ＩＮに形成された孔の部分、およびこの孔の周辺部に該第２導電層ＣＤＬ２を残存させるが、前記孔の該ドレイン信号線ＤＬの延在方向と同じ方向の各辺に沿った長孔ＨＬを形成し、この長孔ＨＬは前記ドレイン信号線ＤＬにまで至り、その下層の第１絶縁膜ＧＩをも露呈させるようにして形成する（図４（ｈ））。
【００６２】
実施例２．
図５は、前記ドレイン信号線ＤＬの端子部における製造方法の他の実施例を示す工程図で、図４に対応した図となっている。以下、工程順に説明する。
【００６３】
工程１．
透明基板ＳＵＢ１を用意する（図５（ａ））。
【００６４】
工程２．
該透明基板ＳＵＢ１の主表面に下地膜ＵＣを形成し、その表面に第１絶縁膜ＧＩを形成する。なお、図には示されていないが、液晶表示部ＡＲにおいて下地膜ＵＣの形成後に各画素に形成される薄膜トランジスタＴＦＴの半導体層（ｐ−Ｓｉ）が形成され、前記第１絶縁膜ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜として機能する膜となっている（図５（ｂ））。
【００６５】
工程３．
前記第１絶縁膜ＧＩの表面の全域に第１導電層ＣＤＬ１を形成する。この第１導電層ＣＤＬ１は液晶表示部ＡＲにおいてはゲート信号線ＧＬを、ドレイン信号線ＤＬの端子部の近傍においては該ドレイン信号線ＤＬを形成する材料層となる。すなわち、このドレイン信号線ＤＬは液晶表示部ＡＲにおいて形成されるそれとは、映像信号分割駆動回路Ｈｄを介して電気的に接続されているが、異なる層として形成されるようになっている（図５（ｃ））。
【００６６】
工程４．
前記第１導電層ＣＤＬ１をパターン化してドレイン信号線ＤＬを形成する。この際に同時に該ドレイン信号線ＤＬの端子部形成領域に該ドレイン信号線ＤＬの延在方向に沿う２個の長孔を形成する（図５（ｄ））。
【００６７】
工程５．
前記ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の表面に第２絶縁膜ＩＮを形成する。この第２絶縁膜ＩＮは液晶表示部ＡＲにおいて前記ゲート信号線ＧＬとこれ以降の工程で形成されるドレイン信号線ＤＬとの層間絶縁を図る膜となっている（図５（ｅ））。
【００６８】
工程６．
ドレイン信号線ＤＬの端子部を形成する領域において前記第２絶縁膜ＩＮに孔開けをし、これにより該第２絶縁膜ＩＮから前記ドレイン信号線ＤＬの一部を露呈させる。この場合、前記孔の各辺のうち該ドレイン信号線ＤＬの延在方向と同じ方向の各辺に近接するようにして長孔ＨＬを形成し、この長孔ＨＬによって第１絶縁膜ＧＩをも露呈させる（図５（ｆ））。
【００６９】
工程７．
第２絶縁膜ＩＮの孔をも被って透明基板ＳＵＢ１の表面の全域に第２導電層ＣＤＬ２を形成する。この第２導電層ＣＤＬ２は液晶表示部ＡＲにおいてドレイン信号線ＤＬの材料として形成されるものである（図５（ｇ））。
【００７０】
工程８．
前記第２導電層ＣＤＬ２をパターン化し導電層ＭＴを形成する。この場合、ドレイン信号線ＤＬに形成された前記長孔ＨＬをも露呈させるようにする（図５（ｈ））。
【００７１】
実施例３．
図６は、本発明による表示装置の他の実施例を示す構成図で、図１に対応した図となっている。図６（ａ）は平面図、図６（ｂ）は図６（ａ）のｂ−ｂ線における断面図、図６（ｃ）は図６（ａ）のｃ−ｃ線における断面図である。
【００７２】
図１の場合と比較して異なる構成は、まず、液晶表示部ＡＲにおける薄膜トランジスタＴＦＴの半導体層を形成する際に、この半導体層をドレイン信号線ＤＬの端子部の形成に利用することにある。
【００７３】
すなわち、薄膜トランジスタＴＦＴの半導体層は第１絶縁膜（ゲート絶縁膜）ＧＩを介してゲート電極（ゲート信号線ＧＬ）の下層に位置づけられているため、この端子部においても、半導体層ＰＳは、前記ゲート信号線ＧＬの形成の際に同時に形成するドレイン信号線ＤＬの下層に第１絶縁膜ＧＩを介して形成されている。
【００７４】
該半導体層ＰＳは、前記ドレイン信号線ＤＬの端子部の形成領域において、該ドレイン信号線ＤＬの延在方向に直交する方向に該ドレイン信号線ＤＬからはみ出して形成されたたとえば矩形状のパターンをなしている。
【００７５】
ここで、液晶表示部において、ゲート電極をマスクとして不純物がドープされて薄膜トランジスタＴＦＴのソース領域、ドレイン領域が形成されることから、この端子部における前記半導体層ＰＳのうち、ドレイン信号線ＤＬからはみ出して形成された部分は導電化されるようになっている。
【００７６】
また、前記ドレイン信号線ＤＬを被う第２絶縁膜ＩＮには、前記端子部の形成領域であって、前記半導体層ＰＳとほぼ中心を一致させて、該半導体層ＰＳよりも小さな面積でほぼ同形の孔開けがなされている。換言すれば、第２絶縁膜ＩＮに形成された孔ＨＬの周辺部の下層には前記半導体層ＰＳが延在されて形成されている。
【００７７】
そして、この第２絶縁膜ＩＮの該孔ＨＬから露出された前記ドレイン信号線ＤＬを被うようにして導電層ＭＴが形成され、この導電層ＭＴの該ドレイン信号線ＤＬの延在側の端部は該第２絶縁膜ＩＮに重畳されて形成されている。また、この導電層ＭＴの幅は、ドレイン信号線ＤＬの延在方向と一致する方向の両脇にて前記半導体層ＰＳが露出される程度に設定されている。
【００７８】
このように構成された端子部は、上述した実施例と同様に、電気的に３つの電気的経路が形成され、その等価回路は図６（ｄ）に示すように構成される。図６（ｄ）において、抵抗Ｒ１’はドレイン信号線ＤＬの端子部に至るまでの抵抗値、抵抗Ｒ３’は端子部におけるドレイン信号線ＤＬとその上層に重畳される導電層ＭＴの抵抗値、抵抗Ｒ２’は端子部におけるドレイン信号線ＤＬの両脇に配置される半導体層ＰＳのうち一方の側の半導体層ＰＳの抵抗値、抵抗Ｒ４’は端子部におけるドレイン信号線ＤＬの両脇に配置される半導体層ＰＳのうち他方の側の半導体層ＰＳの抵抗値である。
【００７９】
図７（ａ）は、上述した液晶表示装置において、その製造工程中における前記端子部の近傍の構成を示した図で、図６（ａ）に対応した図となっている。また、図７（ｂ）は図７（ａ）のｂ−ｂ線における断面図を、図７（ｃ）は図７（ａ）のｃ−ｃ線における断面図を示している。
【００８０】
透明基板ＳＵＢ１は、前記端子の外方（液晶表示部ＡＲに対して）にも延在され、液晶表示装置の製品として完成する透明基板ＳＵＢ１よりも大きなものが使用されている。
【００８１】
この透明基板ＳＵＢ１の延在部にはドレイン信号線ＤＬと直交する方向に延在する配線層ＣＬが形成され、この配線層ＣＬは前記各ドレイン信号線ＤＬとたとえば一体的に形成されて電気的に接続されている。この場合における等価回路を図７（ｄ）に示している。
【００８２】
このようにすることにより、たとえば一つのドレイン信号線ＤＬの端子に静電気が侵入した場合に前記配線層ＣＬを通して各ドレイン信号線ＤＬに静電気を分散させ、これにより該静電気による前記スイッチング素子の破壊を防止することができる。
【００８３】
ここで、静電気が侵入した端子は、たとえ導電層ＭＴおよびその下層のドレイン信号線ＤＬの部分が破壊しても、その両脇において第２絶縁膜ＩＮの下層に配置される半導体層ＰＳの一部が残存していることから、ドレイン信号線ＤＬと配線層ＣＬとの断線を惹き起こすことはなくなる。このため、信頼性ある静電対策を達成できる端子を得ることができる。
【００８４】
なお、液晶表示装置の製品として完成させる直前においては、該透明基板ＳＵＢ１は図７（ａ）中、点線の部分で前記配線層ＣＬごと切り落とされる。
【００８５】
実施例４．
図８は、実施例３に示したドレイン信号線の端子部における製造方法の一実施例を示す工程図であり、図７（ｃ）に示す断面図の部分の工程を示す図となっている。以下、工程順に説明する。
【００８６】
工程１．
透明基板ＳＵＢ１を用意する（図４（ａ））。
【００８７】
工程２．
該透明基板ＳＵＢ１の主表面に下地膜ＵＣを形成し、その表面に半導体層（ｐ−Ｓｉ）ＰＳを形成する。前記半導体層ＰＳは、液晶表示部ＡＲにおいて薄膜トラジスタＴＦＴの半導体層として機能する膜となっている（図４（ｂ））。
【００８８】
工程３．
前記半導体層ＰＳにたとえばレーザアニールを施し、該半導体層ＰＳを結晶化させる（図４（ｃ））。
【００８９】
工程４．
前記半導体層ＰＳをパターン化し、端子部の形成領域において後の工程で形成するドレイン信号線ＤＬを横切る形状で該半導体層ＰＳを残存させる。この半導体層ＰＳのパターン化は液晶表示部ＡＲの薄膜トランジスタＴＦＴの半導体層をパターン化する際に同時に行う（図４（ｄ））。
【００９０】
工程５．
前記半導体層ＰＳをも被って透明基板ＳＵＢ１の表面に第１絶縁膜ＧＩを形成する。この第１絶縁膜ＧＩは液晶表示部ＡＲにおいて薄膜トランジスタＴＦＴのゲート絶縁膜として機能させる膜となっている（図４（ｅ））。
【００９１】
工程６．
前記第１絶縁膜ＧＩの表面の全域に第１導電層ＣＤＬ１を形成する。この第１導電層は液晶表示部ＡＲにおいてはゲート信号線ＧＬを形成する材料層となる。（図４（ｆ））。
【００９２】
工程７．
前記第１導電膜ＣＤＬ１をパターン化して、ドレイン信号線ＤＬを形成する（図４（ｇ））。
【００９３】
工程８．
前記ドレイン信号線ＤＬをマスクとし、該ドレイン信号線ＤＬの両脇からはみ出した前記半導体層ＰＳへ不純物のドープを第１絶縁膜ＧＩを通して行なう。これにより、該半導体層ＰＳは該ドレイン信号線ＤＬの両脇において低抵抗の導電層として形成されることになる（図４（ｈ））。
【００９４】
工程９．
前記ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の表面に第２絶縁膜ＩＮを形成する。この第２絶縁膜ＩＮは液晶表示部ＡＲにおいて前記ゲート信号線ＧＬとこれ以降の工程で形成されるドレイン信号線ＤＬとの層間絶縁を図る膜となっている（図４（ｉ））。
【００９５】
工程１０．
第２絶縁膜ＩＮに孔開けを行ない、この孔ＨＬから半導体層を露呈させる。この場合、この孔ＨＬは前記半導体層ＰＳと中心軸をほぼ一致させ該半導体層ＰＳの面積よりも小さな面積でほぼ同形となっている（図４（ｊ））。
【００９６】
工程１１．
第２絶縁膜ＩＮの孔ＨＬをも被って透明基板ＳＵＢ１の表面の全域に第２導電層ＣＤＬ２を形成する。この第２導電層ＣＤＬ２は液晶表示部ＡＲにおいてドレイン信号線ＤＬの材料として形成されるものである（図４（ｋ））。
【００９７】
工程１２．
前記第２導電層ＣＤＬ２をパターン化する。パターン化した第２導電層ＣＤＬ２はドレイン信号線ＤＬの延在方向に沿った各辺の近傍の前記半導体層ＰＳに接続され、かつ、前記各辺と直交する各辺においては第２絶縁膜ＩＮに重ねられるようにして形成された形状となっている。
この第２導電層ＣＤＬ２によって、ドレイン信号線ＤＬはその両脇に形成されている導電化された各半導体層ＰＳと接続されるようになる（図４（ｌ））。
【００９８】
実施例５．
図９は、本発明による表示装置の他の実施例を示す構成図で、図１（ｃ）に対応した図となっている。図１（ｃ）の場合と比較して異なる構成は、ドレイン信号線ＤＬの端子部における３つの電気的経路のうち、真中のそれを除く他の２つの電気的経路は第２絶縁膜ＩＮによって完全に、すなわちその側壁面までもが被われるようにして形成されていることにある。
【００９９】
第２絶縁膜ＩＮによって完全に被われた前記電気的経路は静電気による破壊を信頼性よく回避できるからである。
【０１００】
実施例６．
図９は、本発明による表示装置の他の実施例を示す構成図で、図１（ｃ）に対応した図となっている。図１（ｃ）の場合と比較して異なる構成は、ドレイン信号線ＤＬの端子部における３つの電気的経路のうち、真中のそれを除く他の２つの電気的経路は、その上層に形成される第２絶縁膜ＩＮの側壁面よりも奥まった側（０．５μｍ程度）に位置づけられていることにある。
【０１０１】
このような場合であっても十分に本願発明の目的を達成できるからである。
【０１０２】
なお、上述した各実施例では、信号線の端子部に形成される導電膜ＭＴは、液晶表示部におけるドレイン信号線ＤＬの材料と同一の材料を用いたものである。しかし、これに限定されることはなく、たとえば画素電極ＰＸの材料と同一の材料、すなわち、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の材料であってもよいことはいうまでもない。
【０１０３】
さらに、本発明は液晶表示装置を例として実施例を揚げたが、他の表示装置、たとえば有機ＥＬ表示装置にも適用できることはいうまでもない。有機ＥＬ表示装置においても端子部の構成は液晶表示装置のそれと同様の構成を採用し、かつ同様の課題を有するからである。
【０１０４】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１０５】
【発明の効果】
以上説明したことから明らかなように、本発明による表示装置によれば、静電気による弊害を解消させることのできる端子を備えることができる。
【図面の簡単な説明】
【図１】本発明による表示装置の端子部の構成の一実施例を示す構成図である。
【図２】本発明による表示装置の一実施例を示す概略構成図である。
【図３】本発明による表示装置の製造工程中における端子部およびその近傍の構成の一実施例を示す構成図である。
【図４】本発明による表示装置の端子部の製造方法の一実施例を示す工程図である。
【図５】本発明による表示装置の端子部の製造方法の他の実施例を示す工程図である。
【図６】本発明による表示装置の端子部の構成の他の実施例を示す構成図である。
【図７】本発明による表示装置の製造工程中における端子部およびその近傍の構成の他の実施例を示す構成図である。
【図８】本発明による表示装置の端子部の製造方法の他の実施例を示す工程図である。
【図９】本発明による表示装置の端子部の構成の他の実施例を示す断面図である。
【図１０】本発明による表示装置の端子部の構成の他の実施例を示す断面図である。
【符号の説明】
ＳＵＢ１，ＳＵＢ２……透明基板、ＵＣ……下地膜、ＧＩ……第１絶縁膜、ＤＬ……ドレイン信号線、ＩＮ……第２絶縁膜、ＭＴ……導電層、ＰＳ……半導体層。
Claims (3)
- 基板の上面側に当該基板の端部に至るまで形成された複数の信号線と、前記信号線の端子部に相当する部分に開口部を有し、前記信号線を被って形成される絶縁膜と、前記開口部を横切るようにして前記信号線の延在方向に延在され、前記信号線上に形成される導電層とからなり、
前記開口部の前記信号線延在方向と直交する方向の大きさは、前記信号線の延在方向と直交する方向の大きさよりも小さく、
前記導電層の延在方向と平行な各辺のそれぞれと前記絶縁膜との間に前記信号線延在方向に延在する隙間を有し、
前記各隙間に相当する部分の前記信号線に前記隙間と同じ大きさの孔が形成されることにより、前記端子部において前記信号線に３つの並列な電気的経路を形成することを特徴とする表示装置。 - 表示領域にゲート信号線とドレイン信号線とを備え、前記信号線の材料は該ゲート信号線と同一で、前記導電層の材料は該ドレイン信号線と同一であることを特徴とする請求項１に記載の表示装置。
- 表示領域にゲート信号線とドレイン信号線とこれら各信号線の間に形成される層間絶縁膜とを備え、前記絶縁膜の材料は該層間絶縁膜と同一であることを特徴とする請求項１に記載の表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127055A JP4322043B2 (ja) | 2003-05-02 | 2003-05-02 | 表示装置 |
| US10/813,087 US7342353B2 (en) | 2003-05-02 | 2004-03-31 | Display device with insulation film and conductive layers arranged in periphery of the substrate |
| CNB200410037241XA CN100545720C (zh) | 2003-05-02 | 2004-04-29 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127055A JP4322043B2 (ja) | 2003-05-02 | 2003-05-02 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004333673A JP2004333673A (ja) | 2004-11-25 |
| JP2004333673A5 JP2004333673A5 (ja) | 2006-03-16 |
| JP4322043B2 true JP4322043B2 (ja) | 2009-08-26 |
Family
ID=33308211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003127055A Expired - Lifetime JP4322043B2 (ja) | 2003-05-02 | 2003-05-02 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7342353B2 (ja) |
| JP (1) | JP4322043B2 (ja) |
| CN (1) | CN100545720C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5399494B2 (ja) * | 2009-07-28 | 2014-01-29 | シャープ株式会社 | 配線基板およびその製造方法、表示パネル、並びに表示装置 |
| JP5730062B2 (ja) | 2011-02-21 | 2015-06-03 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP6436666B2 (ja) * | 2014-07-18 | 2018-12-12 | 三菱電機株式会社 | 液晶表示装置 |
| JP6427360B2 (ja) * | 2014-08-22 | 2018-11-21 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN108732830B (zh) * | 2018-05-29 | 2024-01-23 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN111725436A (zh) * | 2020-06-09 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 基板及其制备方法、显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790002B2 (ja) | 1993-06-14 | 1998-08-27 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JPH07235541A (ja) | 1994-02-22 | 1995-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
| JP3712899B2 (ja) * | 1999-09-21 | 2005-11-02 | 株式会社日立製作所 | 液晶表示装置 |
| JP4101454B2 (ja) * | 2000-11-22 | 2008-06-18 | 株式会社日立製作所 | 液晶表示装置 |
-
2003
- 2003-05-02 JP JP2003127055A patent/JP4322043B2/ja not_active Expired - Lifetime
-
2004
- 2004-03-31 US US10/813,087 patent/US7342353B2/en not_active Expired - Lifetime
- 2004-04-29 CN CNB200410037241XA patent/CN100545720C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004333673A (ja) | 2004-11-25 |
| CN100545720C (zh) | 2009-09-30 |
| CN1542510A (zh) | 2004-11-03 |
| US7342353B2 (en) | 2008-03-11 |
| US20040217689A1 (en) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4059676B2 (ja) | 液晶表示装置 | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| US20070153206A1 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
| KR20100062582A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| JP4812284B2 (ja) | 表示装置用薄膜トランジスタ表示板 | |
| KR102081598B1 (ko) | 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| JP2004077718A (ja) | 液晶表示装置 | |
| JP2010008444A (ja) | 液晶表示装置 | |
| KR20010027285A (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| JP4322043B2 (ja) | 表示装置 | |
| KR20110072042A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP2006201312A (ja) | 液晶表示パネル及び液晶表示装置 | |
| JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
| JP2009122299A (ja) | 液晶表示装置 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 | |
| KR100959366B1 (ko) | 씨오티 구조 액정표시장치용 기판 및 그 제조방법 | |
| KR20070088044A (ko) | 액정표시장치의 어레이 기판 및 그 제조방법 | |
| US20050218817A1 (en) | Display device | |
| KR100631369B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR101754917B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2008164881A (ja) | 表示装置およびその製造方法 | |
| KR20080044986A (ko) | 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4322043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |