[go: up one dir, main page]

CN100411089C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100411089C
CN100411089C CNB2004101038962A CN200410103896A CN100411089C CN 100411089 C CN100411089 C CN 100411089C CN B2004101038962 A CNB2004101038962 A CN B2004101038962A CN 200410103896 A CN200410103896 A CN 200410103896A CN 100411089 C CN100411089 C CN 100411089C
Authority
CN
China
Prior art keywords
substrate
film
layer
peeling
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101038962A
Other languages
English (en)
Other versions
CN1638030A (zh
Inventor
後藤裕吾
福本由美子
高山彻
丸山纯矢
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1638030A publication Critical patent/CN1638030A/zh
Application granted granted Critical
Publication of CN100411089C publication Critical patent/CN100411089C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的一个目的是提供一种不损伤剥离层以进行不仅剥离具有小尺寸区域的剥离层而且剥离具有大尺寸区域的整个剥离层、具有较好的成品率的剥离方法。在本发明中，在粘贴固定基板后，通过划线或在玻璃基板上进行其引起提供了触发的激光照射来移除一部分玻璃基板。然后，通过从移除了的部分进行剥离，实现具有较好的成品率的剥离。另外，除了端子电极的连接部分(包括端子电极的外围区域)之外，通过用树脂覆盖整个表面来防止破裂。

Description

半导体器件的制造方法
技术领域
本发明涉及一种具有包括薄膜晶体管(以下称作TFT)的电路的半导体器件，以及涉及一种用于制造该半导体器件的方法。例如，本发明涉及一种电子器件，在其上安装有由液晶显示器面板代表的电光器件或具有有机发光元件的发光显示器件，作为其组件。
背景技术
在本说明书中，术语“半导体器件”涉及一种通常采用半导体特性来实施功能的器件，电光器件、半导体电路和电子器件都包括于半导体器件中。
相关技术的描述
近年来，已关注通过使用形成于具有绝缘表面的基板之上的半导体薄膜(厚度大约从几nm到几百nm)来形成薄膜晶体管(TFT)的技术。薄膜晶体管获得了在诸如IC和电光器件的电子器件中的广泛应用，且特别地，快速地开发了用于图像显示器件的作为开关元件的TFT。
就采用这种图像显示器件的应用而言，希望是各种应用。特别地，已关注了便携式器件的使用。尽管目前广泛采用了玻璃基板和石英基板，但存在容易破裂和笨重的缺点。而且，大量生产玻璃基板和石英基板难以制作得更大，且这些对此不适合。因此，已试图在具有柔韧性的基板之上、典型在柔韧塑料膜之上形成TFT元件。
然而，由于塑料膜的热阻低，所以不得不降低工艺的最高温度。结果，目前形成了与在玻璃基板之上形成的那些TFT相比没有如此优良的电特性的TFT。因此，还没有实现使用塑料膜的具有高性能的液晶显示器件和发光元件。
而且，已提出了一种用于从基板剥离在其间具有分离层的基板之上存在的剥离层的方法。例如，在日本专利特开No.平10-125929和日本专利特开No.平10-125931中描述的技术是提供有包括非晶硅(或多晶硅)的分离层，通过穿过基板传输来辐照激光，并使包含于非晶硅中的氢释放，由此产生空间间隙以分离基板。另外，在日本专利特开No.平10-125930中也有采用这种技术的描述，通过将剥离层(在公报中，称作转移层)粘贴到塑料膜上来完成液晶显示器件。
然而，在上述方法中，有必要使用具有高的光传输特性的基板，用于穿过基板传输光，而且为了给出足够的能量用于释放包含于非晶硅中的氢，必须与整个表面相比具有相对大的能量的激光辐射。从而，存在的问题是损伤了剥离层。而且，在上述方法中，在分离层之上制造元件时的情况下，如果在制造元件的工艺中进行高温等的热处理，则分散和减少了包含于分离层中的氢。在这种情况下，即使激光照射到分离层上，也有可能没有充分地进行剥离。因此，为了保持包含于分离层中的氢的量，在限制分离层形成物后的工艺就出现了问题。而且，在上述公报中，也描述了为了防止对剥离层的损伤而提供光遮蔽层或反射层。然而，在该情况下，难以制造透射(transmissive)型的液晶显示器件。另外，通过上述方法，难以剥离具有大面积的剥离层。
因此，申请人提出了在日本专利特开No.2003-174153中描述的剥离技术和转移技术。
发明内容
本发明的一个目的是提供一种方法，用于剥离而不损伤剥离层，以便不仅剥离具有小面积的剥离层而且剥离具有大面积的剥离层、完全具有较好的成品率。
在本发明中，当在基板之上形成金属层并在金属层之上层叠氧化层时，在金属层和氧化层之间的界面处形成了由金属层造成的金属氧化层。使用了一种剥离方法，其中通过使用金属氧化层在后续步骤中进行剥离。
具体地，通过溅射在玻璃基板之上形成钨膜(或诸如氮化钨膜的合金膜)，并通过溅射层叠氧化硅膜。当通过溅射形成氧化硅膜时，形成了非晶态的氧化钨层。然后，通过在氧化硅膜之上形成诸如TFT的元件和通过在元件形成工艺中进行至少400℃的热处理来使氧化钨层结晶化。当施加了物理力(physicalforce)时，剥离会出现在氧化钨层的内部或界面处。将以此方式剥离的剥离层(包括诸如TFT的元件)转移到塑料基板。
为了在剥离之前容易出现剥离现象，重要的是提供一种触发(trigger)。为此，通过进行选择性地(部分地)削弱粘接力的处理，剥离缺陷消失就能进一步提高成品率。
在本发明中，在粘贴固定基板后，通过划线或在玻璃基板上进行其引起提供一种触发的激光照射来移除部分玻璃基板。
至于激光，可以使用诸如准分子激光器、CO2激光器或氩激光器的气体激光器；诸如玻璃激光器、红宝石激光器、变石激光器或Ti：蓝宝石激光器的固态激光器；使用晶体的固态激光器，其中将Nd、Tm和Ho掺杂于诸如YAG、YVO4、YLF或YAlO3的晶体中；或半导体激光器。激光振荡的形式可以是连续振荡或脉冲振荡，且激光束的形状可以是线性的、矩形的、圆形的或椭圆形的形状中任意一种。而且，要使用的波长可以是基波、二次谐波或三次谐波中任意一种，且可以由实践者适当地选择。而且，可以在垂直方向、横向或对角线方向上进行扫描方法，且可以互换。
本发明的一个特征是从这种移除的部分进行剥离。通过移除部分玻璃基板，这使在用于剥离被彼此粘贴的两个固定基板之间推入楔更容易。
当使用相对大的基板时，进行成套印刷(gang printing)，其需要多个用于对准基板等的对准标记。使用蚀刻孔作为对准标记。该蚀刻孔是具有玻璃基板作为其底面的开口，且甚至移除层间绝缘膜和钨膜。然而，对准标记有时会引起剥离的缺陷。当提供对准标记的部分在剥离方向上对准电路时，如果剥离缺陷出现在对准标记部分，则可能会损伤在剥离方向延伸的电路。
从而，在本发明中，仅在基板的周边中布置对准标记，且在剥离前移除作为部分玻璃基板的对准标记。由于在制造TFT后的后续步骤中对准标记没有必要，所以即使移除了对准标记，也不会引起任何问题。另外，由于剥离缺陷和对准标记的布置彼此相关，所以在布置多个对准标记的方向上进行剥离。根据进行剥离的方向，适当地设置对准标记的位置和电路的布置。
当安装柔性膜之上形成的器件时，通过用压焊粘贴FPC来实施端子电极。在压焊步骤中，由于损伤了膜之上形成的布线(连接端子电极的布线)，所以可能会出现破裂。由于该膜具有柔韧性，所以假设由于施加了压力的变形而产生破裂。当破裂大时，可能会引起断路。
因此，除了端子电极的连接部分外，本发明的一个特征是用树脂覆盖整个表面以防止出现破裂。
根据本说明书中公开的本发明的结构的半导体器件的制造方法，包括如下步骤：在第一基板之上形成包含元件的剥离层；在包含元件的该剥离层之上涂覆能够溶解于溶剂中的有机树脂膜；在该有机树脂膜之上粘贴第一两面带；切割并移除部分第一基板；将第二基板粘贴到该第一两面带；在该第一基板之下通过第二两面带将第三基板粘贴到第一基板；进行剥离以从该剥离层分离该第一基板、该第二两面带和该第三基板；用粘接材料将第四基板粘贴到该剥离层。
根据本发明另一配置制造半导体器件的方法，包括如下步骤：在第一基板之上形成包含元件和对准标记的剥离层；在包含元件的该剥离层之上形成能够溶解于溶剂中的有机树脂膜；在该有机树脂膜之上粘贴第一两面带；切割并移除与对准标记交迭的一部分第一基板；将第二基板粘贴到该第一两面带；在该第一基板之下通过第二两面带将第三基板粘贴到第一基板；进行剥离以从该剥离层分离该第一基板、该第二两面带和该第三基板；用粘接材料将第四基板粘贴到该剥离层。
每个上述结构的一个特征是第二基板和第三基板具有比第一基板的刚性更高的刚性，第四基板是薄膜基板。
在每个上述结构中，考虑了当剥离第一基板时刚性等不足够的情况，通过将第三基板粘贴到第一基板来进行剥离。然而，当刚性等足够时，就没有必要粘贴第三基板。
每个上述结构的一个特征是从切割和移除部分第一基板的部分进行剥离。
每个上述结构的一个特征是还包括如下步骤：移除第二基板；移除第一两面带；以及通过用溶剂溶解来移除无机树脂膜。
每个上述结构的一个特征是该元件为TFT元件。
根据本发明另一结构的半导体器件的制造方法，包括如下步骤：在第一基板之上形成包含元件的剥离层；在包含元件的该剥离层之上形成能够溶解于溶剂中的有机树脂膜；在该有机树脂膜之上粘贴两面带；
切割并移除部分第一基板；将第二基板粘贴到该两面带；从切割和移除部分第一基板的部分进行剥离，以从包含元件的剥离层分离第一基板；用粘接材料将第三基板粘贴到包含元件的该剥离层；
移除第二基板；移除两面带；并通过用溶剂溶解来移除有机树脂膜。
每个上述结构的一个特征是第二基板具有比第一基板的刚性更高的刚性，第三基板是薄膜基板。
根据本发明另一结构的半导体器件的制造方法，包括如下步骤：在第一基板之上形成包含元件和端子电极的剥离层；从第一基板剥离包含元件和端子电极的剥离层；用粘接材料将第二基板粘贴到包含元件和端子电极的剥离层；以及将FPC压焊到周边覆盖有树脂的端子电极。
上述结构的一个特征是第一基板是玻璃基板，第二基板是薄膜基板。
在每个上述结构中，没有特别限定从第一基板剥离该剥离层的步骤，且可以使用公知的方法。首先，借助在日本专利特开No.2003-174153中描述的剥离技术和转移技术，能够在玻璃基板之上通过500℃或更高的热处理获得具有高迁移率的TFT可以转移到塑料基板，具有较好的成品率。在日本专利特开No.2003-174153中描述的剥离技术和转移技术是一种剥离方法，其中在基板之上形成金属层；当在金属层之上层叠氧化层时，在金属层和氧化层之间的界面处形成了金属层的金属氧化层；且借助金属氧化层在以后的步骤中进行剥离。
具体地，通过溅射在玻璃基板之上形成钨膜，以及通过溅射层叠氧化硅膜。当通过溅射形成氧化硅膜时，形成了非晶态的氧化钨层。然后，在氧化硅膜之上形成诸如TFT的元件。在元件形成工艺中，通过进行400℃或更高的热处理使氧化物层结晶化。当施加物理力时，在氧化钨层的内部或界面处就会出现剥离。以这种方式将剥离了的剥离层(包括诸如TFT的元件)转移到塑料基板。
在每个上述结构中，剥离层是包括具有由TFT代表的各种元件的半导体集成电路的层(包括硅的PIN结的薄膜二极管或光电传感器元件、硅电阻元件或传感器元件(通常，借助多晶硅的压敏指纹传感器))。剥离层也可以称作分离层。
无论TFT结构，都可以应用本发明，例如，可以使用顶栅型TFT、底栅型(倒置交错型(inverse stagger type))TFT或向上交错型TFT。另外，本发明并不限于单栅结构TFT，且也可以使用具有多个沟道形成区的多栅型TFT，例如双栅型TFT。
就TFT的有源层而言，可以适当地使用非晶半导体膜、包含晶体结构的半导体膜、包含非晶结构的化合物半导体膜。而且，半非晶半导体膜可以用作TFT的有源层，该半非晶半导体膜是一种具有非晶结构和晶体结构(包括单晶和多晶)且处于能态稳定的第三态的中间物并包括具有短程有序和晶格畸变(也称作微晶半导体膜)的结晶区的半导体。在半非晶半导体膜中，具有粒径为0.5nm到20nm的晶粒包含于该膜的至少一个区域中，且喇曼光谱漂移到520cm-1波数的低端。另外，在半非晶半导体膜中，在x-射线衍射时观察到从Si晶格得到的衍射峰值(111)和(220)。半非晶半导体膜包括至少1原子％的氢或卤素作为未结合键(悬挂键)的中和剂。通过进行硅化物气体的辉光放电分解(等离子体CVD)来制造半非晶半导体膜。就硅化物气体而言，可以使用添加Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的SiH4。硅化物气体可以用H2或H2和稀有气体元素He、Ar、Kr、Ne中的一种或多种稀释。稀释比在2倍到1000倍的范围内。气压大约在0.1Pa到133Pa的范围内；电源频率为从1MHz到120MHz，优选从13MHz到60MHz；以及基板加热温度至多为300℃，优选从100℃到250℃。在膜内的诸如氧、氮或碳作为杂质元素的大气成分杂质优选至多1×1020cm-3，特别地，氧的浓度至多为5×1019原子/cm-3，优选至多为1×1019原子/cm-3。注意到，在使用半非晶膜作为有源层的中TFT的电场效应迁移率μ为1cm2/Vsec到10cm2/Vsec。
根据本发明，可以在具有大面积的剥离层的整个表面进行剥离，具有较好的成品率。
附图说明
图1A至1F是示出本发明的制造步骤的剖面图(实施例模式1)。
图2A至2E是示出本发明的制造步骤的剖面图(实施例模式1)。
图3A和3B是示出本发明的剥离步骤的顶视图(实施例模式1)。
图4A至4C是示出本发明的制造步骤的剖面图和顶视图(实施例模式2)。
图5A和5B是示出实施例1的剖面图。
图6是转移后的表面和剖面的照片(实施例1)。
图7是TFT的剖面的SEM图像(实施例1)。
图8是在薄膜基板之上提供多个CPU的照片(实施例1)。
图9是在塑料基板之上提供一个芯片中的CPU的照片(实施例1)。
图10是方块图(实施例1)。
图11示出TFT的电流特性(实施例1)。
图12示出CPU的等效结果(实施例1)。
图13A至13J是示出发光器件的制造步骤的图(实施例2)。
图14A至14C是示出电子器件的例子的图(实施例3)。
具体实施方式
以下描述本发明的实施例模式。
实施例模式1
这里，使用了一种借助于金属膜和氧化硅膜的剥离方法。
一开始，在第一基板100之上形成剥离层103，该剥离层包括半导体集成电路(这里为CPU)、端子电极(未示出)和对准标记(未示出)。
通过溅射形成金属膜101a，这里为钨膜(膜厚从10nm到200nm，优选从30nm到75nm)，通过溅射在没有暴露到大气中的基板之上进一步层叠氧化膜102，这里为氧化硅膜(膜厚从150nm到200nm)。希望氧化膜102的膜厚是金属膜的两倍。在进行层叠时，非晶态的金属氧化膜(氧化钨膜)在金属膜101a和氧化硅膜102之间形成有从2nm到5nm的厚度。在以后步骤中的剥离中，在氧化钨膜的内部、在氧化钨膜和氧化硅膜之间的界面处或在氧化钨膜和钨膜之间的界面处出现分离。
同样借助于溅射在基板的端面之上形成钨膜、氧化钨膜和氧化硅膜；因此，优选通过O2灰化等选择性地移除这些膜。
随后，通过PCVD形成用作基底绝缘膜(base insulaating film)的氮氧化硅膜(膜厚为100nm)(未示出)，且在没有暴露于大气中进一步层叠含氢的非晶硅膜(膜厚为100nm)。
此后，通过使用公知技术(固态生长、激光结晶化、使用催化作用的金属的结晶化等)使非晶硅膜结晶化，且形成使用具有多晶硅膜作为有源层的TFT的元件。这里，使用催化作用的金属用结晶化来获得多晶硅膜。用旋涂器涂覆含按重量计10ppm的醋酸盐镍溶液。通过溅射代替旋涂可以将镍元素喷射到整个表面之上。然后，进行热处理以使非晶硅膜结晶化并形成具有晶体结构(这里为多晶硅层)的半导体膜。在本实施例模式中，在另一热处理(在500℃时达1小时)之后，通过进行用于结晶化的热处理(在550℃达4小时)获得具有结晶结构的硅膜。
另一结晶化方法可以是一种通过照射多晶硅膜用于获得多晶硅膜的方法，该多晶硅膜是通过在添加用作催化剂的金属元素后用连续振荡激光热处理非晶硅膜获得的；一种通过用连续振荡激光照射非晶硅膜用于获得多晶硅膜的方法；一种通过照射多晶硅膜用于获得多晶硅膜的方法，该多晶硅膜是通过用连续振荡激光热处理非晶硅膜获得的；或一种通过照射多晶硅膜用于获得多晶硅膜的方法，该多晶硅膜是通过在添加用作催化剂的金属元素后用连续振荡激光热处理非晶硅膜获得的。
非晶硅膜包含氢。在通过加热形成多晶硅膜的情况下，当进行410℃或更高的热处理用于结晶化时，能够使氢扩散以及形成多晶硅膜。通过410℃或更高的热处理使非晶态的金属氧化膜结晶化；因此，可以获得具有晶体结构的金属氧化膜101b。于是，410℃或更高的热处理可能会形成具有晶体结构的金属氧化膜；因此，扩散了氢。在完成410℃或更高的热处理后，用相对小的力(例如，人手、气体从管口吹过的风压、超声波等)能够获得在氧化钨膜的内部或在氧化钨膜和氧化硅膜之间的界面处或在氧化钨膜和钨膜之间的界面处的分离。注意到，当在能够获得具有晶体结构的金属氧化膜的温度进行热处理时，在某种程度上使得厚度变薄。
用稀释的氢氟酸等移除在具有晶体结构的硅膜表面上的氧化膜。然后，为了提高结晶速率和修补晶粒中留下的缺陷，在大气或氧气环境中用激光(用波长为308nm的XeCl)照射硅膜。
除了通过激光照射形成的氧化膜之外，由通过用双氧水(ozone water)对表面处理120秒形成的氧化膜而形成的势垒层总体形成有从1nm到5nm的厚度。从膜的内部移除添加用于结晶化的镍来形成势垒层。在形成势垒层前，可以移除通过激光照射形成的氧化膜。
在势垒层之上，形成含有氩元素的非晶硅膜具有10nm到400nm的厚度，在本实施例模式中，通过溅射或PCVD形成100nm用作除气位置(getteringsite)。
然后，使用在650℃时加热的熔炉热处理3分钟，用于除气以减少在具有晶体结构的半导体膜中的镍的浓度。可以用灯退火装置取代熔炉。
随后，通过使用作为蚀刻终止层的势垒层选择性地移除其为除气位置的含有氩元素的非晶硅膜，然后，用稀释的氢氟酸选择性地移除势垒层。注意到，在除气时存在镍可能移动到具有高氧浓度的区域的趋势，由此希望在除气后除去由氧化膜形成的势垒层。
在没有通过使用催化作用的元素进行结晶化的情况下，诸如势垒层的形成、除气位置的形成、用于除气的热处理、除气位置的移除和势垒层的移除的上述步骤是没有必要的。
然后，在获得的具有晶体结构(同样称作多晶硅膜)的硅膜的表面上由臭氧水形成薄氧化膜后，形成了由光刻胶制成的掩膜，在此实施蚀刻处理以获得所希望的形状，由此形成彼此分离的岛状的半导体层。在形成半导体层后，移除由光刻胶制成的掩膜。
随后，形成覆盖半导体层的栅绝缘膜。然后，在栅绝缘膜之上形成栅极电极，适当地进行通过掺杂到半导体层的源区或漏区的形成、层间绝缘膜(无机绝缘膜)的形成、源极电极或漏极电极的形成、活化处理、氢化处理等，由此制造其中多晶硅膜用作有源层的顶栅极型TFT。当用于掺杂添加赋予n型导电性的磷作为杂质元素时，能够形成n沟道TFT。另一方面，当添加赋予p型导电性的硼时，能够形成p沟道TFT。通过组合这些TFT可以制造CMOS电路。
这里，示出顶栅极型的例子作为TFT的一种结构。然而，并没有限制TFT的结构，例如，该结构可以是底栅极型或前交错型(forward stagger type)。
通过使用这样获得的包括多晶硅膜的半导体层来形成由TFT代表的各种元件(薄膜二极管或包括硅的PIN结的光电传感器元件、硅电阻元件或传感器元件(通常，利用多晶硅的压敏指纹传感器))。
以这种方式，形成包括具有元件的电路的剥离层103(图1A)。
在图1A至1F中，分离地示出了氧化膜102和剥离层103。然而，当进行剥离时，由于氧化膜102和剥离层103集成为一体，所以氧化膜102可以包括于剥离层中的一层。另外，氧化膜102也称作用于保护剥离层的层。
然后，将由粘接材料制成的保护层104涂覆到整个表面并烘烤，该粘接材料是可溶于水或酒精的材料。粘接材料可以具有例如环氧树脂系、丙烯酸盐系、硅系等的任意的合成物。这里，通过旋涂使由可溶水的树脂制成的保护层(由TOAGOSEI Co.，Ltd：VL_WSHL10制造的)涂覆具有30μm的膜厚并固化。可溶水的树脂膜用作平整化膜，其此后粘结基板以便平整化膜的表面和衬底的表面平行放置。在压焊时，当没有使用可溶水的树脂膜时由于电极或TFT可能出现不均匀。
以下，将第一两面带105粘贴到保护层104(图1B)。为了防止气泡进入粘合面，优选在减压下粘贴第一两面带105。参考数字106表示两面带105的保护片，两面带的另一个粘合面可以通过在以后步骤中剥离保护片而暴露。
然后，进行局部削弱金属膜101与氧化膜102的粘接性的处理，以使以后的剥离处理更容易，进一步进行移除部分基板的处理。局部削弱粘接性的处理是对通过局部地从沿着要被剥离的区域外围的外部施加压力而引起的氧化膜102的内部和部分界面的损伤的处理。例如，可以使用划线器装置，通过用冲压力施加压力使其移动0.1mm到2mm的范围。以后，沿着划线移除部分基板(图1C)。
这里，在图3A中示出了基板的顶视图的例子。图3A是其中在一个基板之上形成九个CPU的例子，参考数字301表示基板；302表示对准标记；303表示金属膜图案；304表示电路图案；305表示移除基板的部分。通过蚀刻金属膜图案形成对准标记302。如图3A中所示，通过移除基板的一侧使以后的剥离处理更容易。
然后，通过剥离保护片106粘贴第一固定基板107(图1D)。为了防止气泡进入粘合面，优选在减压下粘贴第一固定基板107。
然后，通过第二两面带108粘贴第二固定基板109。为了防止气泡进入粘合面，优选在减压下粘贴第二固定基板109。注意到，由于粘贴来保护基板100在以后的剥离处理中不破裂，所以没有粘贴第二固定基板109。
随后，用物理手段剥离提供有金属膜101a的第一基板100。可以用相对小的力(例如，人手、气体从管口吹过的风压、超声波等)剥离基板。这里，通过将楔110推压到部分基板被移除的部分中来实施剥离。以这种方式，在氧化硅层102之上形成的剥离层就能够从第一基板100分离。图1F示出了剥离后的状态。
顺便提及，希望图3A中示出的方向306是用于部分基板被移除的部分剥离的方向。因为电路图案没有设置于剥离方向的延伸部分中，所以即使由于对准标记302产生了剥离的缺陷，也不会损伤电路图案304。
为了消除由于对准标记而引起的剥离缺陷，可以如图3B所示设置对准标记，在移除部分基板中，在剥离前，可以进一步移除设置对准标记312的部分基板。在图3B中，在剥离前，移除基板的三个面。在图3B中，参考数字311表示基板；312表示对准标记；313表示金属膜图案；314表示电路图案；315表示移除基板的部分；以及316表示剥离的方向。
图3A和3B中的对准标记是开口，其到达通过蚀刻金属膜图案形成的基板。因为金属图案没有被蚀刻，所以当对准标记形成为达到氧化膜的开口时，就能够防止由于对准标记而引起的剥离缺陷。
然后，由塑料膜形成的第二基板112粘合在具有粘接材料111的氧化膜102的侧面上(图2A)。为了防止气泡进入粘合面，优选也在减压下粘贴第二基板112。就粘接材料111而言，可以使用诸如反应固化粘合剂的各种可固化粘合剂、热固粘合剂、诸如UV可固化粘合剂的光照可固化粘合剂、厌氧胶粘剂。就用于第二基板112的材料而言，可以使用包括聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜或邻苯二亚甲基酰胺(polyphtalamide)的合成树脂。也可以使用Tg为400℃或更高的HT基板(由Nippon Steel ChemicalCo.，Ltd.)。
随后，第一固定基板从第一两面带分离(图2B)。然后，剥离第一两面带(图2C)。
通过溶剂113中的浸湿溶解和移除由可溶水的树脂形成的树脂层，在这里溶剂113为容器114中的水(图2D)。
通过上述步骤，可以将提供于第一基板之上的剥离层传送到由具有优选成品率的塑料膜形成的第二基板112(图2E)。
而且，可以在转移的剥离层之上形成另一元件。例如，可以形成阳极、包含有机化合物的层、具有阴极的发光元件、其中在阳极电极和阴极电极之间夹置的光电传感器层的肖特基型二极管(光敏元件)。
当如图3A和3B所示进行成套印刷时，可以适当地划分各个电路图案。由于是薄膜基板的切割，所以与玻璃基板或石英基板相比，可以容易地进行切割工艺。当在玻璃基板或石英基板上进行成套印刷时，借助用于切割的划线器装置或断路器装置，可能出现破裂或芯片。因此，电路变得越小，切割工艺就变得越困难。由于在本发明中使用薄膜基板，所以即使电路随着激光工艺、切割机等变小，也能够容易地进行切割工艺。由此，从大尺寸的具有较好成品率的基板中就能够制造大量的微小器件。
实施例模式2
这里，当FPC是压焊到转移到诸如塑料膜的柔性基板的器件时，参考图4A至4C示出了用于防止诸如破裂等缺陷的方法。
一开始，根据实施例模式1将在玻璃基板之上形成的剥离层转移到柔性基板。在玻璃基板之上形成金属膜之后，在形成氧化膜404时，在金属膜和氧化膜之间形成了非晶态的金属氧化膜。然后，在氧化膜404之上形成了剥离层。
就待转移的剥离层而言，形成了包括具有元件405a的电路的层405a和端子电极405b，且在其之上形成了防止破裂的由树脂形成的保护层405c。
通过在工艺中进行400℃或更高的热处理，金属氧化膜变成了结晶化的金属氧化膜403以形成剥离层。
根据实施例模式1，在金属氧化膜403和金属膜之间的界面处，通过分离移除了在其上形成的具有金属膜的玻璃基板，将金属氧化膜403的表面粘贴到具有焊接层(bonding layer)402的柔性基板401。图4A示出了表示上述状态的剖面图，图4B示出了顶视图。
通过用树脂405c覆盖端子电极405b的周边来保护端子电极405b。就是说，只有连接FPC的部分电极面处于如图4B示出树脂的端部405的露出状态。
然后，通过在FPC 407上施加粘接的压力由各向异性导电膜406来连接电极(图4C)。在压焊步骤中，由于通过树脂405c保护布线(布线与端子电极连接)，所以可以防止由于加压变形而引起的破裂。
在本说明书中，各向异性导电膜406指的是其中混合导电颗粒的热固性树脂膜或热塑性树脂膜，也称作ACF(各向异性导电膜)。ACF可以是两层的ACF或三层的ACF。FPC 407是其中在绝缘膜之上提供有布线并接着被层叠的膜。
本实施例模式可以与实施例模式1自由结合。
以下的实施例更详细地描述了由上述的结构形成的本发明。
实施例1
在本实施例中，示出了将半导体集成电路通常是CPU转移到塑料基板上的例子。图5A示出了转移之前的剖面图，图5B示出了转移之后的剖面图。
一开始，在诸如石英基板或玻璃基板的热稳定性基板20之上形成金属层21。在本实施例中，使用由柯林公司(Corning Incorporated)制造的5英寸的柯林(Corning)1737(或EAGLE 2000)作为玻璃基板。
就形成金属层21的材料而言，可以使用钨(W)、钼(Mo)、锝(Tc)、铼(Re)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)和银(Ag)中的一种元素、包含该元素作为其主要组分的合金或氮化物(例如，氮化钛、氮化钨、氮化钽或氮化钼)的单层或层叠层。
在本实施例中，通过溅射(在淀积条件下，其中薄膜应力是小的：Ar的流速为100sccm；淀积压力为2Pa；淀积功率为4kW；基板温度为200℃；和膜厚度从10nm到200nm，优选50nm到75nm)在玻璃基板之上形成金属膜21，这里为钨膜。然后，在不暴露于大气中通过溅射进一步层叠氧化层12，这里为氧化硅膜(膜厚为150nm到200nm)。希望氧化层12的膜厚是金属层的两倍或更厚。在层叠时，非晶态的金属氧化膜(氧化钨膜)在金属层和氧化硅膜之间形成有从2nm到5nm的厚度。在图5A中用虚线示出了非晶态的金属氧化膜。在以后步骤的剥离中，在氧化钨膜的内部、在氧化钨膜和氧化硅膜之间的界面处或在氧化钨膜和钨膜之间的界面处会出现剥离。剥离后，氧化钨膜留在氧化层12的表面上，且可以被移除。
同样借助溅射在基板的端面之上形成钨膜、氧化钨膜和氧化硅膜；因此，优选通过干法腐蚀、O2灰化等选择性地移除这些膜。
然后，通过PCVD形成用作基绝缘膜13的氮氧化硅膜(膜厚为100nm)，且在不暴露于大气中进一步层叠含有氢的非晶硅膜(膜厚为150nm)。注意到，氮氧化硅膜是阻挡层(blocking layer)，其防止诸如自玻璃基板的碱金属的杂质扩散。在本实施例中，由于在以后的步骤中照射连续振荡激光，所以半导体膜的膜厚制作得相对厚些。
此后，通过使用公知技术(固态生长、激光结晶化、使用催化作用的金属的结晶化等)使上述的非晶硅膜结晶化，且形成使用具有多晶硅膜作为有源层的TFT的元件。这里，使用催化作用的金属用结晶化来获得多晶硅膜。用旋涂器涂覆含按重量计10ppm的醋酸镍溶液。通过溅射代替旋涂可以将镍元素喷射到整个表面之上。然后，进行热处理以使非晶硅膜结晶化并形成具有晶体结构的半导体膜(这里为多晶硅层)。在本实施例中，在另一热处理(在550℃时达1小时)之后，通过进行用于结晶化的热处理(在550℃达4小时)获得具有晶体结构的硅膜。
非晶硅膜含有氢。在通过加热形成多晶硅膜的情况下，当进行410℃或更高的热处理用于结晶化时，能够使氢扩散并形成多晶硅膜。通过410℃或更高的热处理使非晶态的金属氧化膜结晶化；因此，可以获得具有晶体结构的金属氧化膜。于是，410℃或更高的热处理可能会形成具有晶体结构的金属氧化膜；因此，扩散了氢。在完成410℃或更高的热处理后，用相对小的力(例如，人手、气体从管口吹过的风压、超声波等)能够获得在氧化钨膜的内部或在氧化钨膜和氧化硅膜之间的界面处或在氧化钨膜和钨膜之间的界面处的分离。注意到，当在能够获得具有晶体结构的金属氧化膜的温度进行热处理时，在某种程度上使厚度变薄并改变金属氧化膜的成分。而且，具有晶体结构的氧化钨膜具有多种晶体结构(WO2、WO3、WOX(2＜X＜3)，且根据在其成分中的热处理将WO3改变成WO2或WOX。
然后，在用稀释的氢氟酸等移除具有晶体结构的硅膜表面上的氧化膜后，照射连续振荡激光。为了获得大颗粒尺寸的晶体，优选通过使用能够连续振荡的固态激光应用基波的二次谐波至四次谐波。通常，优选应用Nd:YVO4激光器(基波波长：1064nm)的二次谐波(波长：532nm)或三次谐波(波长：355nm)。当使用连续波长激光器时，通过使用非线性光学元件，将从具有10W的连续振荡YVO4激光器发射的激光转换到谐波。同样，通过应用YVO4的晶体发射谐波的方法，将非线性光学元件转换为谐振腔。然后，优选，通过光学系统在照射面上形成具有矩形形状或椭圆形状的激光，由此照射要处理的物质。此时，需要大约从0.01MW/cm2到100MW/cm2(优选，从0.1MW/cm2到10MW/cm2)的能量密度。可以通过相对于激光以大约从10cm/s到2000cm/s.f的速率移动照射半导体膜。
除了通过激光照射形成的氧化膜之外，由通过用臭氧水(ozone water)处理表面120秒形成的氧化膜而形成的势垒层形成有从1nm到5nm的总厚度。形成势垒层以便从膜的内部移除添加用于结晶化的镍。尽管这里通过使用臭氧水形成势垒层，但是可以使用其它的方法，诸如在氧气环境下的紫外线照射或氧等离子处理使具有晶体结构的半导体膜的表面氧化。另外，用于形成势垒层的其它方法，通过等离子体CVD、溅射、蒸发等可以淀积具有大约从1nm到10nm厚度的氧化膜。注意到，在形成势垒层前，在表面上可以移除通过激光照射形成的氧化膜。
在势垒层之上，形成含有氩元素的非晶硅膜以具有10nm到400nm的厚度，在本实施例中，通过溅射50nm用作除气位置。在本实施例中，通过使用硅靶在含氩的气氛下形成含有氩的非晶硅膜。当使用等离子体CVD用于形成含有氩元素的非晶硅膜时，在甲硅烷与氩(SiH4:Ar)的流速比为1/99、淀积时的压力为6.665Pa(0.05乇)、RF功率密度为0.087W/cm2和淀积温度为350℃的淀积条件下形成。
然后，使用在550℃时加热的熔炉热处理达4小时，用于除气以减少在具有晶体结构的半导体膜中的镍的浓度。可以使用灯退火装置代替熔炉。
随后，通过使用作为蚀刻终止层的势垒层选择性地移除其为除气位置的含有氩元素的非晶硅膜，且然后，用稀释的氢氟酸选择性地移除势垒层。注意到，在除气时有镍可能移动到具有高氧浓度的区域的趋势，由此希望在除气后除去由氧化膜形成的势垒层。
然后，在获得的具有晶体结构的硅膜(同样称作多晶硅膜)的表面上由臭氧水形成薄氧化膜后，借助第一光掩膜形成了由光刻胶制成的掩膜，在此实施蚀刻处理以获得所希望的形状，由此形成彼此分离的岛状的半导体层。在形成半导体层后，移除由光刻胶制成的掩膜。
然后，为了控制TFT的阈值，如果有必要的话，进行小量杂质元素(硼或磷)的掺杂。这里，使用其中等离子被激发的离子掺杂，而没有进行乙硼烷(B2H6)上的大量分离。
接下来，用含有氢氟酸的蚀刻剂移除氧化膜，且同时清洗硅膜的表面。此后，形成了含有硅作为其主要成分的用作栅绝缘膜的绝缘膜。在本实施例中，通过等离子体CVD形成具有115nm厚度的氮氧化硅膜(组分比：Si＝32％，O＝59％，N＝7％，H＝2％)。
然后，在栅绝缘膜之上形成金属膜之后，借助第二光掩膜进行构图，由此形成栅极电极(或栅极布线)和端子电极。然后，通过掺杂到有源层中形成TFT的源区或漏区。
然后，在通过CVD形成具有50nm厚度的由氧化硅膜形成的第一层间绝缘膜后，进行用于激活添加到各半导体层中的杂质元素的处理步骤。借助灯光源通过快速热退火(RTA)进行激活步骤，结合用于照射YAG激光器或自背面的准分子激光器、使用熔炉的热处理的方法或其中任何的上述步骤中的方法。
然后，形成了由含氢的氮氧化硅膜形成的第二层间绝缘膜，并进行热处理(在300℃到550℃的温度时达1小时到12小时)以实施使半导体层氢化的步骤。这种步骤是通过在第一绝缘膜中含有的氢来终止悬挂键的步骤。不管层间绝缘膜是否由氧化膜形成，都能够使半导体层氢化。
然后，在第二层间绝缘膜之上形成包括有机绝缘材料的第三层间绝缘膜。这里，形成具有膜厚为0.8μm的丙烯酸树脂膜。
通过溅射在第三间绝缘膜之上形成由具有膜厚为250nm到350nm的无机绝缘膜形成的第四间绝缘膜。
然后，借助第三光掩膜形成由光刻胶制成的掩膜，且通过选择性蚀刻层间绝缘膜或栅绝缘膜形成接触孔。此后，移除由光刻胶形成的掩膜。
随后，在层叠金属膜后，借助第四光掩膜形成由光刻胶形成的掩膜，且通过选择性蚀刻金属层叠膜形成TFT的源极电极或漏极电极。然后，移除由光刻胶形成的掩膜。另外，该金属层叠膜是具有100nm膜厚的Ti膜、含小量硅的具有350nm膜厚的Al层和具有100nm膜厚的Ti膜的三层叠层。
通过上述步骤，能够制造使用多晶硅膜作为有源层的顶栅极型TFT 15。
然后，形成由无机绝缘膜或有机树脂制成的第五层间绝缘膜。在通过蚀刻第五层间绝缘膜形成接触孔后，形成由金属材料制成的连接布线或端子电极。通过形成连接布线制造CMOS电路16，在CMOS电路16中结合了p沟道TFT和n沟道TFT。
顺便提及，就各层间绝缘膜(第一层间绝缘膜至第五层间绝缘膜)而言，可以使用无机材料(氧化硅、氮化硅、氮氧化硅等)、光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺(polyimidamide)、光刻胶或苯并环丁烯)、通过旋涂获得的SOG膜(例如，含有烷基基团的SiOX膜)或它们的叠层。
然后，形成保护层14，且通过选择性蚀刻保护层14只露出端子部分17。提供保护层14来防止由于安装FPC中的压焊而引起的破裂。图5A示出了在上述步骤之后的剖面图。
就保护层14而言，可以使用光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺(polyimidamide)、光刻胶或苯并环丁烯)、通过旋涂获得的SOG膜(例如，其中使用硅氧烷涂覆膜的含有烷基基团的SiOX膜，或其中使用聚硅氨烷涂覆膜的SiOX膜)或它们的叠层。
然后，将可溶于水或酒精中的粘接材料涂覆到整个表面并烘烤。该粘接材料可以具有例如环氧树脂系、丙烯酸盐系、硅系等的任意的合成物。这里，通过旋涂使由可溶水的树脂制成的膜(由TOAGOSEI Co.，Ltd：VL_WSHL10制造的)涂覆具有30μm的膜厚，并曝光两分钟以临时固化，然后将其背面暴露到UV射线达2.5分钟，并将其表面曝光达10分钟以充分固化。可溶水的树脂膜用作平整化膜，其此后粘结基板以便平整化膜的表面和衬底的表面平行放置。在压焊第一固化基板时，当没有使用可溶水的树脂膜时由于电极或TFT可能会出现不均匀。
然后，将第一两面带与粘接材料粘贴。
为了易于分离，进行部分削弱金属层和金属氧化膜之间的或金属氧化膜和氧化膜的粘接性的处理。通过使用划线器装置完成部分削弱粘接性的处理，其中用施加具有冲压力的压力移动划线器装置0.1mm到2mm的范围。然后，可以用断路器装置切割部分玻璃基板。
然后，将由石英基板制成的第一固定基板固定到第一两面带。接下来，在玻璃基板下将第二固定基板与第二两面带固定。
然后，从移除部分玻璃的面进行剥离，且用物理手段剥离在金属层21之上提供的玻璃基板20。可以用相对小的力(例如，人手、气体从管口吹过的风压、超声波等)剥离玻璃基板20。因此，在氧化层之上形成的剥离层可以与玻璃基板20分离。
在剥离后，三分之一的WO3残留在玻璃基板之上，三分之二残留在剥离层侧之上。在氧化钨膜的内部有可能出现剥离，特别是在WO2和WOX之间的界面处或在WO2和WO3之间的界面处。尽管氧化钨膜部分残留在剥离层侧之上，但是由于膜是透明的，所以移除或不移除氧化钨膜没有关系。
然后，薄膜基板10和氧化层12(和剥离层)用粘接材料11共同粘合在一起。重要的是，通过第一两面带在第一固定基板和剥离层之间的粘接性比在氧化层12(和剥离层)和薄膜基板10之间的强。
然后，第一固定基板与第一两面带分离。接下来，剥离两面带。而且，借助水溶解并移除可溶于水的树脂。
通过上述步骤，能够形成被转移到薄膜基板10上的TFT 15和CMOS电路16(图5B)。在本实施例中，借助这些元件设计CPU。
由SEM得到的真实转移到薄膜基板的TFT的照片的剖面示于图6和7中。图7是图6的放大了的图。参考图7，可以确认具有栅极长度为1.2μm的单漏极结构的TFT。
在本实施例中，使用大约27,000个TFT来构成CPU，且获得了具有10mm2芯片的布局。如图8所示，12个芯片可以形成于5英寸的基板中。
图9示出了在基板分离后在一个芯片上压焊FPC的一个芯片的照片。由于提供了保护层14，所以甚至当FPC被压焊时，也能够安装有FPC而没有诸如破裂引起的任何断路缺陷。
图10示出一个芯片的方块图并在下文进行说明。
当操作码输入到接口1001时，在分析单元1003(也称作指令译码器)中解码，并且信号输入到控制信号产生单元1004(CPU定时控制)中。当输入信号时，将控制信号从控制信号产生单元1004输出到算术逻辑单元1009(下文为ALU)和存储器单元1010(下文为寄存器)。
控制信号产生单元1004包括用于控制ALU 1009的ALU控制器1005(下文为ACON)、用于控制寄存器1010(下文为RCON)的单元1006、用于控制同步的定时控制器(下文为TCON)和用于控制中断的中断控制器1008(下文为ICON)。
另一方面，当操作数输入到接口1001时，操作码输出到ALU 1009和寄存器1010。然后，完成基于控制信号的处理，其被从控制信号产生单元1004输入(例如，存储器读周期、存储器写周期、I/O读周期、I/O写周期等)。
寄存器1010包括一般电阻、栈指示器(SP)、指令计数器(PC)等。
寻址控制器1011(下文为ADRC)输出16位地址。
本实施例中描述的CPU的结构是根据本发明制造的CPU的例子，并不用于限于本发明的结构。因此，除了本实施例中示出的CPU之外还可以使用公知结构的CPU。
注意到，图11中示出的曲线图是具有栅极长度为1.2mm的和栅极宽度为20mm的n沟道和p沟道TFT的电流特性。该n沟道TFT具有0.8V的阈值电压；S值大约为0.16V/dec；漏电流大约为27mA/mm(Vgs＝3.3V，Vds＝1V)，而当p沟道TFT具有0.6V的阈值电压时，S值大约为0.14V/dec；漏电流大约为16mA/mm(Vgs＝-3.3V，Vds＝-1V)。因此，能够获得具有高性能的TFT。
图12示出了获得的CPU的等效结果(芯片的什穆模型图(shmoo plot))。参考图12确认在3.3V的电源电压、13MHz的工作频率中的移动。另外，参考图12，假设根据本实施例的芯片的工作特性完全在使用相对容易内装式型的LSI的实际应用的范围内。
在本实施例中，说明了具有单个漏极结构的TFT。然而，如果有必要可以提供LDD，或者可以使用具有多个沟道形成区的多栅TFT，例如双栅TFT。
本实施例可以与实施例模式1或实施例模式2自由结合。
实施例2
在本实施例中，描述了制造发光器件的例子，其中在基体中设置了具有包含有机化合物的层的发光元件。
一开始，在玻璃基板之上形成元件(第一基板300)。在本实施例中，使用由Asahi Glass Co.，Ltd.制造的AN100作为玻璃基板。通过与实施例1相同的溅射在基板之上层叠金属膜1301a和氧化膜1302。在层叠时，在金属膜1301a和氧化硅膜1302之间形成大约2nm到5nm厚的非晶态的金属氧化膜(氧化钨膜)。
然后，通过O2灰化等选择性移除形成在基板端面处的金属膜、金属氧化膜和氧化硅膜。
然后，通过PCVD形成用作基绝缘膜的氮氧化硅膜(膜厚为100nm)，且在不暴露于大气中进一步层叠含氢的非晶硅膜(膜厚为54nm)。
然后，用公知技术(固态生长、激光结晶化、使用催化作用的金属的结晶化等)通过使上述的非晶硅膜结晶化形成TFT 1303，其中在TFT 1303中多晶硅膜用作有源层。
然后，在一对电极(阳极和阴极)之间提供包含有机化合物的膜(下文，称作有机化合物层)，并形成发光元件，其中通过在该对电极之间施加电场能够获得荧光或磷光。一开始，形成用作阳极或阴极的第一电极1304。这里，示出了其中具有高功函数的金属膜(Cr、Pt、W等)或透明导电膜(ITO(氧化铟锡合金)、氧化铟锌合金(In2O3-ZnO)、氧化锌(ZnO)等)用作第一电极1304和用作阳极的一个例子。
当第一电极1304用作阳极时，优选TFT 1303是p沟道TFT。在与p沟道TFT连接的情况下，TFT与阳极连接，且在阳极之上顺序层叠空穴注入层/空穴传输层/发光层/电子传输层后，形成阴极。在与n沟道TFT连接的情况下，TFT与阴极连接，且在阴极之上顺序层叠电子传输层/发光层/空穴传输层/空穴注入层后，形成了阳极。
当TFT的源极电极或漏极电极用作第一电极或分离地形成与源区或漏区接触的第一电极时，TFT包括第一电极。
在第一电极(阳极)的两端上形成间隔壁(partition wall)(也称作堤墙(bank)、势垒等)1305a，以便环绕第一电极的外围。为了提高覆盖度，形成间隔壁的上边缘部分或下边缘部分以具有弯曲部分的曲面。例如，在正型的光敏丙烯酸用作间隔壁的材料的情况下，优选只形成间隔壁的上边缘部分以具有曲率半径(从0.2μm到3μm)的曲面。作为间隔壁，可以采用根据具有其中光敏丙烯酸反应的波长的光不能溶解于蚀刻剂的负型光敏丙烯酸或根据光不能溶解于蚀刻剂的正型光敏丙烯酸。
而且，在层叠多种有机树脂的情况下，在涂覆或烘烤时可能会部分熔化多种有机树脂，或根据使用的溶剂多种有机树脂在有机树脂之间可能会非常粘。因此，在使用有机树脂作为间隔壁的材料的情况下，在以后的步骤涂层后，为了使得容易移除可溶于水的树脂，所以优选间隔壁1305a覆盖有无机绝缘膜(SiNX膜、SiNXOY膜、AlNX膜或AlNXOY膜)。无机绝缘膜用作部分间隔壁1305b(图13A)。
接下来，在整个表面之上涂布可溶于水或酒精的粘接材料1306并烘烤(图13B)。
然后，在将两面带1307粘贴到粘接材料1306后，进行部分削弱金属膜1301a和金属氧化膜1301b之间或在金属氧化膜1301b和氧化膜1302之间的粘性的处理。这里，用CO2激光器切断基板的一面。
然后，将第二基板1308粘贴到两面带1307。而且，借助两面带1309将第三基板1310粘贴到第一基板1300(图13C)。
然后，从粘着力部分削弱的区域进行剥离。剥离后的情形示于图13D中。
然后，第四基板1312和氧化层1302(和剥离层)用粘接材料1311粘接在一起(图13E)。
使用塑料基板(由JSR公司制造的、由具有极性基的降冰片烯树脂制成的ARTON)作为第四基板1312。另外，可以使用诸如聚乙烯对苯二酸酯(PET)、聚苯醚砜(PES)、聚乙烯萘(polyethylene naphthalate)(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚丁烯对苯二酸酯(PBT)或聚酰亚胺的塑料基板。
然后，第二基板1308与两面带1307分离(图13F)。
然后，剥离两面带1307(图13G)。
然后，借助溶剂溶解并移除粘接材料1306(图13H)。如果粘接材料1306有残留，将引起缺陷。因此，优选用清洗处理或O2等离子处理使第一电极1304的表面洁净。
然后，如果有必要，用浸泡于表面活性剂(弱碱性的)中的多孔海绵(通常，由PVA(聚乙烯醇)制成的海绵或尼龙)擦净并清洗第一电极1304的表面。
然后，恰好在形成含有有机化合物的层1313前，在真空中加热提供有TFT和间隔壁的基板，用于移除在整个表面吸收的湿气。而且，恰好在形成含有有机化合物的层1313前，可以用紫外线照射第一电极。
然后，借助蒸发掩蔽或喷墨，通过汽相淀积在第一电极(阳极)之上选择性形成包含有机化合物的层1313。就包含有机化合物的层1313而言，可以使用由高分子量材料、低分子量材料、无机材料制成的层、由这些材料形成的混合层、通过分散这些材料形成的层或通过适当结合这些层形成的叠层。
而且，在包含有机化合物的层之上形成第二电极(阴极)1314(图13I)。就阴极1314而言，可以使用薄膜的层叠层，其具有足够透光的膜厚、由具有低功函数的材料(Al、Ag、Li、Ca、这些的合金：MgAg、MgIn、AlLi或这些的化合物：CaF2或CaN)和透明导电膜形成。另外，如果有必要，通过溅射或气相淀积形成覆盖第二电极的保护层。就保护层而言，可以使用通过溅射或CVD获得的氮化硅膜、氧化硅膜、氮氧化硅膜(SiNO膜：N与O组分的比为N＞O)或SiNO膜(N与O组分的比为N＜O)或包含碳作为其主要成分的薄膜(例如，DLC膜或CN膜)。
将包含用于保持一对基板之间间隙的间隙材料的密封材料(未示出)涂覆到用作密封组件的第五基板1314。由于描述了其中穿过第五基板1314发出其中产生的光的发光元件的例子，所以在本实施例中第五基板1314可以是光传输基板。这里，使用与第四基板相同的塑料基板(由JSR公司制造的ARTON)来防止由补偿热膨胀系数所引起的翘曲。因为ARTON基板难以双折射且具有低水吸收速率，所以适合于第五基板。当使用塑料基板时，在绘制密封材料(乙醇擦洗、紫外线辐射、O2等离子处理等)的图案前，优选进行用于提高在塑料基板和密封材料之间粘接力的处理。
此后，滴几滴具有低粘度的密封材料，使用真空粘贴器件将密封基板和有源基质基板彼此粘贴在一起，而没有产生气泡。特别是当一对柔性塑料基板粘贴在一起时，真空粘贴器件是有用的。而且，一种涂覆几滴具有低粘度的密封材料的方法对于一对柔性基板粘贴在一起同样有用。具有这种粘贴步骤，以由密封基板之上提供的密封图案围绕有源基质基板之上提供的发光区域的方式进行密封。而且，以由密封材料围绕的间隔填充有由透明的有机树脂形成的粘接材料315的方式进行密封(图13J)。
通过上述的步骤，可以用用作支架的塑料基板1312和1314制造提供有TFT和发光元件的发光器件。由于支架是塑料基板，所以发光器件可以是薄的、重量轻的且柔性的。
在本实施例的发光器件中，并没有具体限定用于驱动屏幕显示的方法，且可以采用点顺序驱动系统、逐行驱动系统、区域顺序驱动系统等。通常，采用逐行驱动系统，如需要则使用时间分隔灰度顺序驱动系统或区域灰度驱动系统。输入到发光器件的源线中的视频信号可以是模拟信号或数字信号，且依照视频信号可以适当地设计驱动电路等。
而且，在使用数字视频信号的发光器件中，有两种视频信号输入像素：具有恒定电压(CV)的信号和具有恒定电流的信号(CC)。而且，就具有恒定电压(CV)的视频信号而言，有两种：施加恒定电压到发光元件的信号(CVCV)，和施加恒定电流到发光元件的信号(CVCC)。另外，就具有恒定电流(CC)的视频信号而言，有两种：施加恒定电压到发光元件的信号(CCCV)，和施加恒定电流到发光元件的信号(CCCC)。
在本实施例的发光器件中，可以提供一种用于防止静电放电损伤的保护电路(保护二极管)。
本实施例可以与实施例模式1、实施例模式2或实施例1中任意一种自由结合。
实施例3
根据本发明可以完成各种类型的模块(有源矩阵型EL模块、无源矩阵型EL模块、液晶显示器器件和有源矩阵型EC模块)。换句话说，根据本发明可以完成安装模块的所有领域中的电子器件。
这种电子器件的例子如下：摄影机；数字摄象机；头部安装型的显示器(护目镜型显示器)；汽车导航系统；放映机；移动立体声系统；个人电脑；卡；个人数字助理(移动电脑，蜂窝电话，电子书籍等)。图14A至图14C示出了它们的一个例子。
图14A说明了蜂窝电话，其包括主体2901、音频输出部分2902、音频输入部分2903、显示器部分2904、操作开关2905、天线2906、图像输入部分(CCD，图像传感器等)2907等。根据本发明转移到塑料基板，该显示器部分可以制作得更薄。从而，蜂窝电话的总重量可以制作重量轻的。在借助塑料基板的显示器部分中，能够增强坠落时耐碰撞的耐久性。
图14B说明了卡或卡型个人数字助理，其包括显示器部分3011、驱动电路部分3013、诸如CPU的功能电路部分3012、密封图案3014、电池3015和柔性基板3010。尽管在图14B中将两个柔性基板夹入中间的模式，但是可以在一个柔性基板之上提供显示器部分3011、驱动电路部分3013、诸如CPU的功能电路部分3012。由于根据本发明其中各种功能电路转移到塑料基板，个人数字助理可以制作整体更薄，所以个人数字助理的重量可以制作得轻。通过形成诸如在一个玻璃基板之上的显示器部分和CPU的功能电路部分，可以进行剥离和转移到塑料基板。可选地，在不同的玻璃基板之上分离地形成诸如显示器部分和CPU的功能电路部分，并且在剥离后可以进行转移到一个塑料基板。
图14C说明了膝上型个人电脑，其包括主体3201、外壳3202、显示器部分3203、键盘3204、外接端口3205、指示鼠标3206等。根据本发明转移到塑料基板，显示器部分3203可以制作得更薄。根据本发明，可以在塑料基板之上提供CPU(未示出)从而实现了轻的重量。在借助塑料基板的显示器部分中，能够增强坠落时耐碰撞的耐久性。
如上所述，根据本发明获得的半导体器件可以用作任意的电子器件的一部分。注意到，通过使用实施例模式1中的任意结构制造的半导体器件，可以将实施例模式2、实施例1或实施例2应用到本实施例中的电子器件。
根据本发明，甚至当借助具有大面积的基板进行成套印刷时，也能够实现具有较好成品率的剥离、转移和安装用。
根据本发明，可以在薄膜基板之上进行成套印刷。于是，用激光器处理、切割机等能够容易地进行获得小尺寸的电路图案的切割处理。因此，从大尺寸基板中就能够制造出具有较好的成品率的许多微小的器件。

Claims (13)

1. 一种半导体器件的制造方法，包括如下步骤：
在第一基板之上形成包含元件的剥离层；
在包含元件的该剥离层之上涂覆能够溶解于溶剂中的有机树脂膜；
在该有机树脂膜之上粘贴第一两面带；
切割并移除一部分第一基板；
将第二基板粘贴到该第一两面带；
在该第一基板之下通过第二两面带将第三基板粘贴到第一基板；
进行剥离以从该剥离层分离该第一基板、该第二两面带和该第三基板；
用粘接材料将第四基板与该剥离层粘贴。
2. 一种半导体器件的制造方法，包括如下步骤：
在第一基板之上形成包含元件和对准标记的剥离层；
在包含元件的该剥离层之上形成能够溶解于溶剂中的有机树脂膜；
在该有机树脂膜之上粘贴第一两面带；
切割并移除与对准标记交迭的一部分第一基板；
将第二基板粘贴到该第一两面带；
在该第一基板之下通过第二两面带将第三基板粘贴到第一基板；
进行剥离以从该剥离层分离该第一基板、该第二两面带和该第三基板；
用粘接材料将第四基板粘贴到该剥离层。
3. 根据权利要求1或2的半导体器件的制造方法，其中该第二基板和该第三基板具有比该第一基板的刚性更高的刚性，并且该第四基板是薄膜基板。
4. 根据权利要求1或2的方法，其中从切割和移除部分第一基板的部分进行所述的剥离。
5. 根据权利要求1或2的方法，还包括如下步骤：
移除该第二基板；
移除该第一两面带；以及
通过用溶剂溶解来移除该有机树脂膜。
6. 根据权利要求1或2的方法，其中所述的元件是TFT元件。
7. 根据权利要求1或2的方法，其中所述的半导体器件是选自由个人电脑、卡和蜂窝电话构成的组中的一种。
8. 一种半导体器件的制造方法，包括如下步骤：
在第一基板之上形成包含元件的剥离层；
在包含元件的该剥离层之上形成能够溶解于溶剂中的有机树脂膜；
在该有机树脂膜之上粘贴两面带；
切割并移除一部分第一基板；
将第二基板粘贴到该两面带；
进行剥离以从该剥离层分离该第一基板；
用粘接材料将第三基板粘贴到该剥离层。
9. 根据权利要求8的半导体器件的制造方法，其中该第二基板具有比该第一基板的刚性更高的刚性，并且该第三基板是薄膜基板。
10. 根据权利要求8的方法，其中从切割和移除部分第一基板的部分进行所述的剥离。
11. 根据权利要求8的方法，还包括如下步骤：
移除该第二基板；
移除该两面带；以及
通过用溶剂溶解来移除该有机树脂膜。
12. 根据权利要求8的方法，其中所述的元件是TFT元件。
13. 根据权利要求8的方法，其中所述的半导体器件是选自由个人电脑、卡和蜂窝电话构成的组中的一种。
CNB2004101038962A 2003-10-28 2004-10-28 半导体器件的制造方法 Expired - Fee Related CN100411089C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003368029 2003-10-28
JP2003368029 2003-10-28

Publications (2)

Publication Number Publication Date
CN1638030A CN1638030A (zh) 2005-07-13
CN100411089C true CN100411089C (zh) 2008-08-13

Family

ID=34420144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101038962A Expired - Fee Related CN100411089C (zh) 2003-10-28 2004-10-28 半导体器件的制造方法

Country Status (6)

Country Link
US (3) US7241666B2 (zh)
EP (2) EP2259300B1 (zh)
JP (2) JP2011197696A (zh)
KR (2) KR101106661B1 (zh)
CN (1) CN100411089C (zh)
TW (1) TWI372462B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
TWI513489B (zh) * 2004-02-26 2015-12-21 Semiconductor Energy Lab 半導體裝置
KR101187403B1 (ko) * 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US9384439B2 (en) * 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
CN101599456B (zh) * 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP2006082260A (ja) * 2004-09-14 2006-03-30 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置
JP4801337B2 (ja) * 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2006294155A (ja) * 2005-04-13 2006-10-26 Tdk Corp 磁気メモリデバイス
US8030132B2 (en) 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7256742B2 (en) * 2005-08-09 2007-08-14 Inpaq Technology Co., Ltd. Flexible antenna apparatus and a manufacturing method thereof
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TW200805682A (en) * 2006-07-07 2008-01-16 Advanced Semiconductor Eng Method for encapsulating sensor chips
TWI450387B (zh) * 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
US7713836B2 (en) * 2006-09-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8735770B2 (en) 2006-10-04 2014-05-27 Hamamatsu Photonics K.K. Laser processing method for forming a modified region in an object
JP5322346B2 (ja) * 2007-06-07 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP4506810B2 (ja) * 2007-10-19 2010-07-21 ソニー株式会社 表示装置
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
WO2009104371A1 (ja) * 2008-02-20 2009-08-27 シャープ株式会社 フレキシブル半導体基板の製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
US8148732B2 (en) * 2008-08-29 2012-04-03 Taiwan Semiconductor Manufacturing, Co., Ltd. Carbon-containing semiconductor substrate
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP5852810B2 (ja) * 2010-08-26 2016-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120137868A (ko) 2011-06-13 2012-12-24 삼성디스플레이 주식회사 평판 표시 패널용 보호 필름 제거 장치 및 보호 필름 제거 방법
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
KR101992899B1 (ko) * 2012-12-17 2019-06-25 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102056368B1 (ko) * 2013-03-26 2019-12-17 삼성디스플레이 주식회사 플렉서블 표시 장치의 제조 방법
KR20140127112A (ko) * 2013-04-24 2014-11-03 삼성디스플레이 주식회사 액정 표시 장치 모니터링 장치 및 액정 표시 장치의 제조 방법
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
WO2015019971A1 (en) 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
KR102437483B1 (ko) * 2013-08-30 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층의 가공 장치 및 가공 방법
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
JP2015108735A (ja) * 2013-12-05 2015-06-11 旭硝子株式会社 電子デバイスの製造方法
CN103923574B (zh) * 2014-03-27 2016-05-18 厦门爱谱生电子科技有限公司 双面胶、及其制造方法、fpc产品黏贴双面胶的方法
JP2015195106A (ja) 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及びその製造方法
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
KR102328677B1 (ko) * 2014-10-17 2021-11-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
EP3113227B1 (en) * 2015-06-30 2023-08-16 LG Display Co., Ltd. Organic light emitting display device
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
JP6423781B2 (ja) * 2015-11-20 2018-11-14 株式会社ジャパンディスプレイ 表示装置
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
KR102469311B1 (ko) * 2016-03-31 2022-11-18 동우 화인켐 주식회사 유연성 디스플레이 장치의 제조 방법
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
CN108629234A (zh) * 2017-03-21 2018-10-09 上海敏传智能科技有限公司 一种陶瓷基应变指纹传感器装置
US11551975B2 (en) 2018-09-28 2023-01-10 Sharp Kabushiki Kaisha Method for manufacturing electronic device
CN111883001B (zh) * 2020-06-23 2022-06-14 深圳市洲明科技股份有限公司 一种led显示屏面罩贴合方法及治具
EP4226410A4 (en) * 2020-10-06 2024-04-10 Omniply Technologies Inc. METHOD FOR FABRICATING AND SEPARING FLEXIBLE MICROELECTRONIC DEVICES FROM RIGID SUBSTRATES
US20230032232A1 (en) * 2021-07-31 2023-02-02 Raytheon Company Application and method of integrated bar patterns in detector structures
US20230069164A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor and method for forming the same
CN114093804A (zh) * 2021-11-12 2022-02-25 绍兴同芯成集成电路有限公司 一种基于玻璃载盘的缓坡状晶圆加工工艺
KR20240029651A (ko) * 2022-08-26 2024-03-06 삼성디스플레이 주식회사 표시장치의 제조방법 및 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034497A1 (en) * 2001-06-20 2003-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
CN1409374A (zh) * 2001-08-22 2003-04-09 株式会社半导体能源研究所 剥离方法以及制造半导体器件的方法
US20030183854A1 (en) * 2002-03-26 2003-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
US20030183830A1 (en) * 2002-01-24 2003-10-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257618A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH09148731A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 配線基板間の接続構造の製造方法
US6089442A (en) * 1996-04-10 2000-07-18 Canon Kabushiki Kaisha Electrode connection method
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6268695B1 (en) * 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
SG143972A1 (en) 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW545080B (en) * 2000-12-28 2003-08-01 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2002287662A (ja) * 2001-03-27 2002-10-04 Sharp Corp アクティブマトリックス基板およびその製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4567282B2 (ja) * 2001-07-16 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003229588A (ja) * 2002-02-01 2003-08-15 Canon Inc 薄膜半導体の製造方法及び太陽電池の製造方法
JP2003249631A (ja) * 2002-02-25 2003-09-05 Sony Corp 半導体基板の製造方法および半導体基板ならびに半導体装置
JP3875130B2 (ja) * 2002-03-26 2007-01-31 株式会社東芝 表示装置及びその製造方法
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
KR100574338B1 (ko) * 2004-01-19 2006-04-26 삼성전자주식회사 반도체 장치의 금속 게이트 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034497A1 (en) * 2001-06-20 2003-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
CN1409374A (zh) * 2001-08-22 2003-04-09 株式会社半导体能源研究所 剥离方法以及制造半导体器件的方法
US20030183830A1 (en) * 2002-01-24 2003-10-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
US20030183854A1 (en) * 2002-03-26 2003-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same

Also Published As

Publication number Publication date
US7883989B2 (en) 2011-02-08
US20100035407A1 (en) 2010-02-11
KR101142924B1 (ko) 2012-05-10
EP2259300A2 (en) 2010-12-08
CN1638030A (zh) 2005-07-13
TWI372462B (en) 2012-09-11
EP2259300B1 (en) 2020-04-08
EP1528594A2 (en) 2005-05-04
TW200524168A (en) 2005-07-16
KR101106661B1 (ko) 2012-01-18
EP1528594A3 (en) 2006-06-28
JP2013239714A (ja) 2013-11-28
US20080009106A1 (en) 2008-01-10
EP1528594B1 (en) 2019-05-29
US7622361B2 (en) 2009-11-24
KR20110056471A (ko) 2011-05-30
US20050112805A1 (en) 2005-05-26
US7241666B2 (en) 2007-07-10
JP5690876B2 (ja) 2015-03-25
EP2259300A3 (en) 2017-08-16
KR20050040735A (ko) 2005-05-03
JP2011197696A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
CN100411089C (zh) 半导体器件的制造方法
JP6253617B2 (ja) 発光装置および電子機器
KR101043663B1 (ko) 표시장치 제조방법
US7147740B2 (en) Method of transferring a laminate and method of manufacturing a semiconductor device
JP4027740B2 (ja) 半導体装置の作製方法
JP2006203220A (ja) 剥離方法
JP4809600B2 (ja) 半導体装置の作製方法
JP2003195787A (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20171028

CF01 Termination of patent right due to non-payment of annual fee