[go: up one dir, main page]

WO2022181202A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2022181202A1
WO2022181202A1 PCT/JP2022/003328 JP2022003328W WO2022181202A1 WO 2022181202 A1 WO2022181202 A1 WO 2022181202A1 JP 2022003328 W JP2022003328 W JP 2022003328W WO 2022181202 A1 WO2022181202 A1 WO 2022181202A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
schottky barrier
outer peripheral
barrier diode
drift layer
Prior art date
Application number
PCT/JP2022/003328
Other languages
English (en)
French (fr)
Inventor
潤 有馬
実 藤田
克己 川崎
潤 平林
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to EP22759243.3A priority Critical patent/EP4300585A4/en
Priority to CN202280016967.1A priority patent/CN116888742A/zh
Priority to US18/260,519 priority patent/US20240072179A1/en
Publication of WO2022181202A1 publication Critical patent/WO2022181202A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes

Definitions

  • the present invention relates to Schottky barrier diodes, and more particularly to Schottky barrier diodes using gallium oxide.
  • a Schottky barrier diode is a rectifying element that utilizes a Schottky barrier formed by a junction between a metal and a semiconductor, and is characterized by a lower forward voltage and a faster switching speed than ordinary diodes having a PN junction. is doing. Therefore, Schottky barrier diodes are sometimes used as switching elements for power devices.
  • gallium oxide has a very large bandgap of 4.8 to 4.9 eV and a large breakdown electric field of about 8 MV/cm. It is very promising as a device.
  • An example of a Schottky barrier diode using gallium oxide is described in Patent Document 1.
  • the Schottky barrier diode described in Patent Document 1 has a structure in which a plurality of trenches are provided in a gallium oxide layer and part of the anode electrode is embedded in the trenches via an insulating film.
  • a plurality of trenches are provided in the gallium oxide layer, the mesa regions located between the trenches become depletion layers when a reverse voltage is applied, so that the channel region of the drift layer is pinched off.
  • leak current when a reverse voltage is applied can be greatly suppressed.
  • an object of the present invention is to prevent dielectric breakdown in a Schottky barrier diode using gallium oxide by alleviating the electric field generated when a reverse voltage is applied.
  • a Schottky barrier diode comprises a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode in Schottky contact with the drift layer, and a cathode in ohmic contact with the semiconductor substrate.
  • the width of the outer trench is wider than the width of the central trench
  • the outer peripheral wall of the outer trench faces outward It has a curved shape that becomes closer to vertical as it goes, and the inner peripheral wall of the outer peripheral trench is characterized by being closer to vertical than the outer peripheral wall.
  • the outer peripheral wall of the outer peripheral trench since the outer peripheral wall of the outer peripheral trench has a curved shape that becomes closer to vertical as it goes outward, the electric field generated at the outer peripheral bottom of the outer peripheral trench when a reverse voltage is applied is alleviated. be. Moreover, since the inner peripheral wall of the outer trench is closer to vertical than the outer peripheral wall, the mesa width between the central trench and the outer trench does not become too wide.
  • the peripheral trench may be deeper than the central trench. According to this, the electric field generated at the outer peripheral bottom portion of the outer peripheral trench can be further alleviated.
  • the Schottky barrier diode according to the present invention may further include a second insulating film covering the anode electrode in the outer trench. According to this, the anode electrode is protected by the second insulating film.
  • FIG. 1 is a schematic plan view showing the configuration of a Schottky barrier diode 11 according to a first embodiment of the invention.
  • FIG. 2 is a schematic cross-sectional view along line AA shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 10 according to a comparative example.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 12 according to a second embodiment of the invention.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 13 according to a third embodiment of the invention.
  • FIG. 1 is a schematic plan view showing the configuration of a Schottky barrier diode 11 according to a first embodiment of the invention.
  • FIG. 2 is a schematic cross-sectional view along line AA shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of a Schottky barrier
  • FIG. 6 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14 according to a fourth embodiment of the invention.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 15 according to a fifth embodiment of the invention.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 16 according to a sixth embodiment of the invention.
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 17 according to a seventh embodiment of the invention.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 18 according to an eighth embodiment of the invention.
  • 11 is a graph showing simulation results of Example 1.
  • FIG. 12 is a graph showing simulation results of Example 2.
  • FIG. 1 is a schematic plan view showing the configuration of a Schottky barrier diode 11 according to a first embodiment of the invention.
  • 2 is a schematic cross-sectional view along line AA shown in FIG.
  • the Schottky barrier diode 11 includes a semiconductor substrate 20 and a drift layer 30 both made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced into the semiconductor substrate 20 and the drift layer 30 as an n-type dopant. The dopant concentration is higher in the semiconductor substrate 20 than in the drift layer 30, so that the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the semiconductor substrate 20 is obtained by cutting a bulk crystal formed using a melt growth method or the like, and its thickness is about 250 ⁇ m.
  • the planar size of the semiconductor substrate 20 is not particularly limited, but is generally selected according to the amount of current flowing through the element. It may be about 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 positioned on the upper surface side during mounting, and a back surface 22 positioned on the lower surface side during mounting on the opposite side of the upper surface 21 .
  • a drift layer 30 is formed on the entire upper surface 21 .
  • the drift layer 30 is a thin film obtained by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 using reactive sputtering, PLD, MBE, MOCVD, HVPE, or the like. Although the thickness of the drift layer 30 is not particularly limited, it is generally selected according to the reverse withstand voltage of the device.
  • An anode electrode 40 is formed on the upper surface 31 of the drift layer 30 to make Schottky contact with the drift layer 30 .
  • the anode electrode 40 is made of metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), molybdenum (Mo), and copper (Cu).
  • the anode electrode 40 may be a multilayer structure in which different metal films are laminated, such as Pt/Au, Pt/Al, Pd/Au, Pd/Al, Pt/Ti/Au or Pd/Ti/Au.
  • the back surface 22 of the semiconductor substrate 20 is provided with a cathode electrode 50 that makes ohmic contact with the semiconductor substrate 20 .
  • the cathode electrode 50 is made of metal such as titanium (Ti).
  • the cathode electrode 50 may have a multi-layer structure in which different metal films are laminated, such as Ti/Au or Ti/Al.
  • trenches 61 and 62 are provided in the drift layer 30 .
  • the trenches 61 and 62 are both provided at positions overlapping the anode electrode 40 in plan view.
  • the trench 61 is a peripheral trench formed in a ring shape
  • the trench 62 is a central trench formed in a region surrounded by the peripheral trench.
  • the peripheral trench 61 and the central trench 62 do not need to be completely separated, and may be connected to each other as shown in FIG. In this embodiment, the peripheral trench 61 and the central trench 62 have the same depth.
  • the inner walls of the trenches 61 and 62 are covered with an insulating film 63 made of HfO 2 or the like, and the inside of the trenches 61 and 62 is filled with the same material as the anode electrode 40 via the insulating film 63 .
  • the material of the anode electrode 40 is a material with a low work function such as molybdenum (Mo) or copper (Cu). I don't mind.
  • the dopant concentration of the drift layer 30 can be increased to approximately 4 ⁇ 10 16 cm ⁇ 3 .
  • a portion of the drift layer 30 partitioned by the trenches 61 and 62 forms a mesa region M. Since the mesa region M becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50, the channel region of the drift layer 30 is pinched off. As a result, leak current when a reverse voltage is applied is greatly suppressed.
  • the width of the peripheral trench 61 along line AA is W1 and the width of the central trench 62 is W2, W1 > W2 is set to
  • the width W1 of the outer trench 61 indicates the width in the radial direction
  • the width W2 of the center trench 62 indicates the width in the mesa width direction.
  • the outer peripheral wall S1 of the outer trench 61 has a gently curved shape that becomes closer to vertical toward the outside, whereas the inner peripheral wall S2 of the outer peripheral trench 61 is closer to vertical than the outer peripheral wall S1. That is, the outer peripheral wall S1 of the outer trench 61 has a small angle with respect to the upper surface 31 of the drift layer 30 in the vicinity of the boundary with the inner peripheral wall S2, but the angle with respect to the upper surface 31 of the drift layer 30 gradually increases toward the outside. , are substantially vertical in the vicinity of the upper surface 31 of the drift layer 30 . That is, the cross section of the outer peripheral wall S1 in the radial direction draws a quadratic curve.
  • the inner peripheral wall S2 of the outer trench 61 is substantially vertical although it is slightly curved in the vicinity of the boundary with the outer peripheral wall S1.
  • the radial cross section of the outer trench 61 is asymmetrical.
  • one of the reasons why the width W1 of the outer trench 61 is set larger than the width W2 of the central trench 62 is to ensure a sufficient radial space for gently curving the outer peripheral wall S1.
  • the peripheral trench 61 having such a shape can be formed, for example, by etching the drift layer 30 in multiple stages using a plurality of masks.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 10 according to a comparative example.
  • the Schottky barrier diode 10 shown in FIG. 3 has a symmetrical cross section in the radial direction of the outer trench 61, and both the outer peripheral wall S1 and the inner peripheral wall S2 are substantially vertical.
  • the electric field concentrates on this portion, and dielectric breakdown may occur in some cases.
  • the cross section in the radial direction of the outer trench 61 is asymmetrical, and the outer peripheral wall S1 itself forms a gently curved surface having a large radius of curvature.
  • the electric field is widely distributed.
  • the outer peripheral wall S1 itself having the large curvature radius disperses the electric field. Almost no electric field concentration at the bottom B occurs.
  • the inner peripheral wall S2 is substantially perpendicular to the upper surface 31 of the drift layer 30, the mesa width of the mesa region M formed between the outer peripheral trench 61 and the central trench 62 does not become too wide. Therefore, the channel region of the drift layer 30 can be reliably pinched off when a reverse voltage is applied.
  • the outer peripheral wall S1 of the outer trench 61 itself forms a curved surface having a large radius of curvature. Even if there is, local electric field concentration is less likely to occur. This makes it possible to prevent dielectric breakdown at the outer peripheral bottom portion of the outer peripheral trench 61, which is likely to occur when a reverse voltage is applied.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 12 according to a second embodiment of the invention.
  • the Schottky barrier diode 12 according to the second embodiment differs from the Schottky barrier diode 11 according to the first embodiment in that the outer trench 61 has a substantially flat bottom surface portion S3. are different. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • a substantially flat bottom surface portion S3 may exist between the outer peripheral wall S1 and the inner peripheral wall S2.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 13 according to a third embodiment of the invention.
  • the depth D1 of the peripheral trench 61 is deeper than the depth D2 of the central trench 62, which is the same as the Schottky barrier diode 13 according to the first embodiment.
  • Diode 11 is different. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the depth D1 of the outer trench 61 is deeper than the depth D2 of the central trench 62, the radius of curvature of the outer peripheral wall S1 of the outer trench 61 becomes larger, so that the electric field is more concentrated. mitigated.
  • the depth D1 of the outer peripheral trench 61 is too deep, the remaining film of the drift layer 30 located at the bottom of the outer peripheral trench 61 will be too thin, and the electric field will be rather strong. Therefore, it is preferable to set the depth D1 of the outer peripheral trench 61 to a range in which the thickness of the drift layer 30 positioned at the bottom of the outer peripheral trench 61 is 1 ⁇ m or more.
  • FIG. 6 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14 according to a fourth embodiment of the invention.
  • the Schottky barrier diode 14 according to the fourth embodiment differs from the Schottky barrier diode 14 according to the first embodiment in that a portion of the anode electrode 40 located above the outer peripheral trench 61 is removed. It differs from the barrier diode 11 . Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the upper surface of the anode electrode 40 does not need to be flat, and a portion thereof may be removed.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 15 according to a fifth embodiment of the invention.
  • the Schottky barrier diode 15 according to the fifth embodiment is similar to the Schottky barrier diode 15 according to the first embodiment in that a portion of the anode electrode 40 located in the outer peripheral trench 61 is removed. Diode 11 is different. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the inside of the outer peripheral trench 61 does not need to be filled with the anode electrode 40, and a cavity may partially exist.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 16 according to a sixth embodiment of the invention.
  • the Schottky barrier diode 16 according to the sixth embodiment differs from the Schottky barrier diode 11 according to the first embodiment in that the outer periphery of the anode electrode 40 is covered with an insulating film 70. is doing. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the material of the insulating layer 70 various resins such as epoxy resin, acrylic resin such as polymethyl methacrylate, polyurethane, polyimide, polyvinyl alcohol, fluororesin, and polyolefin may be used, as well as silicon oxide, aluminum oxide, silicon nitride, and the like. , an inorganic oxide or an inorganic nitride may be used.
  • the outer periphery of the anode electrode 40 may be covered with the insulating film 70 .
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 17 according to a seventh embodiment of the invention.
  • the Schottky barrier diode 17 according to the seventh embodiment differs from the Schottky barrier diode 14 according to the fourth embodiment in that the outer periphery of the anode electrode 40 is covered with an insulating film 70. is doing. Since other basic configurations are the same as those of the Schottky barrier diode 14 according to the fourth embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the outer periphery of the anode electrode 40 may be covered with the insulating film 70 .
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 18 according to an eighth embodiment of the invention.
  • the Schottky barrier diode 18 according to the eighth embodiment differs from the Schottky barrier diode 15 according to the fifth embodiment in that an insulating film 70 is embedded in a portion of the outer trench 61. are different. Since other basic configurations are the same as those of the Schottky barrier diode 15 according to the fifth embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the insulating film 70 may be embedded in a portion of the outer trench 61 .
  • Example 1 Assuming the simulation model of Example 1 having the same structure as the Schottky barrier diode 11 shown in FIGS. was simulated.
  • the dopant concentration of the semiconductor substrate 20 was set to 1 ⁇ 10 18 cm ⁇ 3 and the dopant concentration of the drift layer 30 was set to 4 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the drift layer 30 was set to 7 ⁇ m. Further, the depths of the peripheral trench 61 and the central trench 62 are both set to 3 ⁇ m.
  • the width W2 of the central trench 62 and the width of the drift layer 30 in contact with the anode electrode 40, that is, the width of the mesa region M were both set to 1.5 ⁇ m.
  • the insulating film 63 was a HfO 2 film with a thickness of 50 nm.
  • the material of the anode electrode 40 was Cu, and the material of the cathode electrode 50 was a laminated film of Ti and Au.
  • a simulation was performed using the width W1 of the outer trench 61 as a variable.
  • the results are shown in Fig. 11.
  • the maximum electric field strength (Emax) applied to the outer peripheral wall S1 is equal to the gallium oxide insulation. It exceeded 8 MV/cm which is the breakdown electric field strength.
  • the width W1 of the outer trench 61 was 1.5 ⁇ m or more, the maximum electric field intensity applied to the outer peripheral wall S1 was 8 MV/cm or less, which is the dielectric breakdown electric field intensity of gallium oxide.
  • the electric field strength was the weakest, 5.6 MV/cm.
  • the maximum electric field strength was 5.8 MV/cm.
  • the width W1 of the outer peripheral trench 61 was increased further, the electric field intensity increased slightly, but when the width W1 of the outer peripheral trench 61 was 40 ⁇ m or less, the maximum electric field intensity was 7 MV/cm or less.
  • Example 2 Assuming a simulation model of Example 2 having the same structure as the Schottky barrier diode 13 shown in FIG.
  • the width W1 of the outer peripheral trench 61 was fixed at 3 ⁇ m, and the simulation was performed using the depth D1 of the outer peripheral trench 61 as a variable.
  • Fig. 12 As shown in FIG. 12, when the depth D1 of the outer trench 61 was the same as the depth D2 of the central trench 62 (3 ⁇ m), the maximum electric field intensity was 6.5 MV/cm. When the depth D1 was made deeper than the depth D2 of the central trench 62, the electric field intensity decreased further, and the maximum electric field intensity was 5.7 MV/cm when the depth D1 of the peripheral trench 61 was 4 ⁇ m. However, when the depth D1 of the outer trench 61 was 6 ⁇ m, the residual film thickness of the drift layer 30 was too thin, and the maximum electric field strength was 7.2 MV/cm.
  • the maximum electric field intensity exceeded 8 MV/cm, which is the dielectric breakdown electric field intensity of gallium oxide.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化ガリウムを用いたショットキーバリアダイオードの絶縁破壊を防止する。 【解決手段】ショットキーバリアダイオード１１は、半導体基板２０上に設けられたドリフト層３０と、アノード電極４０及びカソード電極５０とを備える。ドリフト層３０に設けられた外周トレンチ６１の幅Ｗ１は中心トレンチ６２の幅Ｗ２よりも広い。外周トレンチ６１の外周壁Ｓ１は、外側に向かうにつれて垂直に近くなる湾曲形状を有しており、外周トレンチ６１の内周壁Ｓ２は、外周壁Ｓ１よりも垂直に近い。これにより、逆方向電圧が印加された場合に外周トレンチ６１の外周底部に生じる電界が緩和される。

Description

ショットキーバリアダイオード
　本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１に記載されている。
　特許文献１に記載されたショットキーバリアダイオードは、酸化ガリウム層に複数のトレンチを設け、絶縁膜を介してアノード電極の一部をトレンチ内に埋め込んだ構造を有している。このように、酸化ガリウム層に複数のトレンチを設ければ、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特開２０１７－１９９８６９号公報
　しかしながら、トレンチを有する従来のショットキーバリアダイオードは、逆方向電圧が印加されると最外周に位置するトレンチの外周底部に電界が集中し、この部分において絶縁破壊が生じやすいという問題があった。
　したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が印加された場合に生じる電界を緩和することにより、絶縁破壊を防止することを目的とする。
　本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層に設けられたトレンチの内壁を覆う第１の絶縁膜とを備え、トレンチは、リング状に形成された外周トレンチと外周トレンチに囲まれた領域に形成された中心トレンチとを含み、アノード電極の一部は、第１の絶縁膜を介して外周トレンチ及び中心トレンチ内に埋め込まれ、外周トレンチの幅は中心トレンチの幅よりも広く、外周トレンチの外周壁は、外側に向かうにつれて垂直に近くなる湾曲形状を有しており、外周トレンチの内周壁は、外周壁よりも垂直に近いことを特徴とする。
　本発明によれば、外周トレンチの外周壁が外側に向かうにつれて垂直に近くなる湾曲形状を有していることから、逆方向電圧が印加された場合に外周トレンチの外周底部に生じる電界が緩和される。しかも、外周トレンチの内周壁は外周壁よりも垂直に近いことから、中心トレンチと外周トレンチの間のメサ幅が広がりすぎることもない。
　本発明において、外周トレンチは中心トレンチよりも深くても構わない。これによれば、外周トレンチの外周底部に生じる電界をより緩和することができる。
　本発明によるショットキーバリアダイオードは、外周トレンチ内のアノード電極を覆う第２の絶縁膜をさらに備えていても構わない。これによれば、アノード電極が第２の絶縁膜によって保護される。
　このように、本発明によれば、逆方向電圧が印加された場合に生じる電界が緩和されることから、酸化ガリウムを用いたショットキーバリアダイオードの絶縁破壊を防止することが可能となる。
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１１の構成を示す模式的な平面図である。 図２は、図１に示すＡ－Ａ線に沿った略断面図である。 図３は、比較例によるショットキーバリアダイオード１０の構成を示す略断面図である。 図４は、本発明の第２の実施形態によるショットキーバリアダイオード１２の構成を示す略断面図である。 図５は、本発明の第３の実施形態によるショットキーバリアダイオード１３の構成を示す略断面図である。 図６は、本発明の第４の実施形態によるショットキーバリアダイオード１４の構成を示す略断面図である。 図７は、本発明の第５の実施形態によるショットキーバリアダイオード１５の構成を示す略断面図である。 図８は、本発明の第６の実施形態によるショットキーバリアダイオード１６の構成を示す略断面図である。 図９は、本発明の第７の実施形態によるショットキーバリアダイオード１７の構成を示す略断面図である。 図１０は、本発明の第８の実施形態によるショットキーバリアダイオード１８の構成を示す略断面図である。 図１１は、実施例１のシミュレーション結果を示すグラフである。 図１２は、実施例２のシミュレーション結果を示すグラフである。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
　図１は、本発明の第１の実施形態によるショットキーバリアダイオード１１の構成を示す模式的な平面図である。また、図２は、図１に示すＡ－Ａ線に沿った略断面図である。
　図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１１は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　本実施形態においては、ドリフト層３０にトレンチ６１，６２が設けられている。トレンチ６１，６２は、いずれも平面視でアノード電極４０と重なる位置に設けられている。このうち、トレンチ６１はリング状に形成された外周トレンチであり、トレンチ６２は外周トレンチに囲まれた領域に形成された中心トレンチである。外周トレンチ６１と中心トレンチ６２が完全に分離されている必要はなく、図１に示すように、外周トレンチ６１と中心トレンチ６２がつながっていても構わない。本実施形態においては、外周トレンチ６１と中心トレンチ６２の深さは同じである。
　トレンチ６１，６２の内壁はＨｆＯ２などからなる絶縁膜６３で覆われ、トレンチ６１，６２の内部は絶縁膜６３を介してアノード電極４０と同じ材料で埋め込まれている。本実施形態においては、ドリフト層３０に複数のトレンチ６１，６２が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料であっても構わない。また、ドリフト層３０に複数のトレンチ６１，６２が設けられていることから、ドリフト層３０のドーパント濃度を４×１０１６ｃｍ－３程度に高めることができる。
　ドリフト層３０のうちトレンチ６１，６２によって区画される部分はメサ領域Ｍを構成する。メサ領域Ｍは、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　本実施形態においては、Ａ－Ａ線に沿った外周トレンチ６１の幅をＷ１とし、中心トレンチ６２の幅をＷ２とした場合、
　　Ｗ１＞Ｗ２
に設定されている。ここで、外周トレンチ６１の幅Ｗ１とは径方向における幅を指し、中心トレンチ６２の幅Ｗ２とはメサ幅方向における幅を指す。
　さらに、外周トレンチ６１の外周壁Ｓ１は、外側に向かうにつれて垂直に近くなる緩やかな湾曲形状を有しているのに対し、外周トレンチ６１の内周壁Ｓ２は、外周壁Ｓ１よりも垂直に近い。つまり、外周トレンチ６１の外周壁Ｓ１は、内周壁Ｓ２との境界近傍においては、ドリフト層３０の上面３１に対する角度が小さいものの、外側に向かうにつれてドリフト層３０の上面３１に対する角度が徐々に増大し、ドリフト層３０の上面３１近傍においてはほぼ垂直となる。つまり、径方向における外周壁Ｓ１の断面は、２次関数的な曲線を描く。これに対し、外周トレンチ６１の内周壁Ｓ２は、外周壁Ｓ１との境界近傍においてはやや湾曲しているものの、ほぼ垂直である。
　このように、本実施形態においては、外周トレンチ６１の径方向における断面が非対称である。ここで、外周トレンチ６１の幅Ｗ１を中心トレンチ６２の幅Ｗ２よりも大きく設定している理由の一つは、外周壁Ｓ１を緩やかに湾曲させるのに十分な径方向のスペースを確保するためである。このような形状を有する外周トレンチ６１は、例えば、複数のマスクを用いてドリフト層３０を多段階にエッチングすることによって形成することができる。
　図３は、比較例によるショットキーバリアダイオード１０の構成を示す略断面図である。
　図３に示すショットキーバリアダイオード１０は、外周トレンチ６１の径方向における断面が対称形であり、外周壁Ｓ１及び内周壁Ｓ２がいずれもほぼ垂直である。このような構造の場合、外周壁Ｓ１と底面部Ｓ３の間に位置する外周底部Ａの曲率半径が小さくなるため、この部分に電界が集中し、場合によっては絶縁破壊が生じる。
　これに対し、本実施形態によるショットキーバリアダイオード１１は、外周トレンチ６１の径方向における断面が非対称であり、外周壁Ｓ１自体が大きな曲率半径を有する緩やかな湾曲面を構成していることから、電界が広く分散される。本実施形態においては、外周壁Ｓ１と内周壁Ｓ２の境界部分に位置する内周底部Ｂの曲率半径については比較的小さいものの、曲率半径の大きい外周壁Ｓ１自体が電界を分散させるため、内周底部Ｂにおける電界の集中はほとんど生じない。しかも、内周壁Ｓ２については、ドリフト層３０の上面３１に対してほぼ垂直であることから、外周トレンチ６１と中心トレンチ６２の間に形成されるメサ領域Ｍのメサ幅が広がりすぎることがない。このため、逆方向電圧が印加された場合に、ドリフト層３０のチャネル領域を確実にピンチオフすることができる。
　以上説明したように、本実施形態によるショットキーバリアダイオード１１は、外周トレンチ６１の外周壁Ｓ１自体が大きな曲率半径を有する湾曲面を構成していることから、逆方向電圧が印加された場合であっても局所的な電界の集中が生じにくい。これにより、逆方向電圧が印加された場合に生じやすい、外周トレンチ６１の外周底部における絶縁破壊を防止することが可能となる。
＜第２の実施形態＞
　図４は、本発明の第２の実施形態によるショットキーバリアダイオード１２の構成を示す略断面図である。
　図４に示すように、第２の実施形態によるショットキーバリアダイオード１２は、外周トレンチ６１がほぼ平坦な底面部Ｓ３を有している点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、外周壁Ｓ１と内周壁Ｓ２の間にほぼ平坦な底面部Ｓ３が存在していても構わない。
＜第３の実施形態＞
　図５は、本発明の第３の実施形態によるショットキーバリアダイオード１３の構成を示す略断面図である。
　図５に示すように、第３の実施形態によるショットキーバリアダイオード１３は、外周トレンチ６１の深さＤ１が中心トレンチ６２の深さＤ２よりも深い点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態のように、外周トレンチ６１の深さＤ１を中心トレンチ６２の深さＤ２よりも深くすれば、外周トレンチ６１の外周壁Ｓ１の曲率半径がより大きくなることから、電界の集中がより緩和される。但し、外周トレンチ６１の深さＤ１が深すぎると、外周トレンチ６１の底部に位置するドリフト層３０の残膜が薄くなりすぎ、かえって電界が強くなる。このため、外周トレンチ６１の深さＤ１は、外周トレンチ６１の底部に位置するドリフト層３０の厚みが１μｍ以上となる範囲に設定することが好ましい。
＜第４の実施形態＞
　図６は、本発明の第４の実施形態によるショットキーバリアダイオード１４の構成を示す略断面図である。
　図６に示すように、第４の実施形態によるショットキーバリアダイオード１４は、外周トレンチ６１の上部に位置するアノード電極４０の一部が除去されている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、アノード電極４０の上面が平坦である必要はなく、一部が除去されていても構わない。
＜第５の実施形態＞
　図７は、本発明の第５の実施形態によるショットキーバリアダイオード１５の構成を示す略断面図である。
　図７に示すように、第５の実施形態によるショットキーバリアダイオード１５は、外周トレンチ６１内に位置するアノード電極４０の一部が除去されている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、外周トレンチ６１の内部がアノード電極４０で満たされている必要はなく、部分的に空洞が存在していても構わない。
＜第６の実施形態＞
　図８は、本発明の第６の実施形態によるショットキーバリアダイオード１６の構成を示す略断面図である。
　図８に示すように、第６の実施形態によるショットキーバリアダイオード１６は、アノード電極４０の外周が絶縁膜７０で覆われている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　絶縁層７０の材料としては、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂を用いても構わないし、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化物や無機窒化物を用いても構わない。
　本実施形態が例示するように、本発明において、アノード電極４０の外周が絶縁膜７０で覆われていても構わない。
＜第７の実施形態＞
　図９は、本発明の第７の実施形態によるショットキーバリアダイオード１７の構成を示す略断面図である。
　図９に示すように、第７の実施形態によるショットキーバリアダイオード１７は、アノード電極４０の外周が絶縁膜７０で覆われている点において、第４の実施形態によるショットキーバリアダイオード１４と相違している。その他の基本的な構成は第４の実施形態によるショットキーバリアダイオード１４と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、アノード電極４０の外周が絶縁膜７０で覆われていても構わない。
＜第８の実施形態＞
　図１０は、本発明の第８の実施形態によるショットキーバリアダイオード１８の構成を示す略断面図である。
　図１０に示すように、第８の実施形態によるショットキーバリアダイオード１８は、外周トレンチ６１の一部に絶縁膜７０が埋め込まれている点において、第５の実施形態によるショットキーバリアダイオード１５と相違している。その他の基本的な構成は第５の実施形態によるショットキーバリアダイオード１５と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、外周トレンチ６１の一部に絶縁膜７０が埋め込まれていても構わない。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜実施例１＞
　図１及び図２に示したショットキーバリアダイオード１１と同じ構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に６００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては４×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。また、外周トレンチ６１及び中心トレンチ６２の深さはいずれも３μｍとした。中心トレンチ６２の幅Ｗ２、並びに、アノード電極４０と接する部分におけるドリフト層３０の幅、つまりメサ領域Ｍの幅については、いずれも１．５μｍとした。絶縁膜６３は厚さ５０ｎｍのＨｆＯ２膜とした。アノード電極４０の材料はＣｕとし、カソード電極５０の材料はＴｉとＡｕの積層膜とした。そして、外周トレンチ６１の幅Ｗ１を変数としてシミュレーションを行った。
　結果を図１１に示す。図１１に示すように、外周トレンチ６１の幅Ｗ１が中心トレンチ６２の幅Ｗ２及びメサ幅である１．５μｍ未満である場合、外周壁Ｓ１に加わる最大電界強度（Ｅｍａｘ）は、酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍを超えた。これに対し、外周トレンチ６１の幅Ｗ１が１．５μｍ以上であれば、外周壁Ｓ１に加わる最大電界強度は、酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍ以下であった。特に、外周トレンチ６１の幅Ｗ１が６μｍである場合に最も電界強度が弱く、５．６ＭＶ／ｃｍであった。外周トレンチ６１の幅Ｗ１が１０μｍである場合には、最大電界強度が５．８ＭＶ／ｃｍであった。外周トレンチ６１の幅Ｗ１をそれ以上に拡大すると電界強度がやや大きくなったが、外周トレンチ６１の幅Ｗ１が４０μｍ以下であれば、最大電界強度は７ＭＶ／ｃｍ以下であった。
＜比較例＞
　図３に示したショットキーバリアダイオード１０と同じ構造を有する比較例１のシミュレーションモデルを想定し、実施例１と同じ条件でシミュレーションを行った。外周トレンチ６１の形状は対称形であり、その幅Ｗ１は１０μｍとした。その結果、図３に示す外周底部Ａにおける最大電界強度は８．６ＭＶ／ｃｍであった。
＜実施例２＞
　図５に示したショットキーバリアダイオード１３と同じ構造を有する実施例２のシミュレーションモデルを想定し、実施例１と同じ条件でシミュレーションを行った。外周トレンチ６１の幅Ｗ１は３μｍに固定し、外周トレンチ６１の深さＤ１を変数としてシミュレーションを行った。
　結果を図１２に示す。図１２に示すように、外周トレンチ６１の深さＤ１が中心トレンチ６２の深さＤ２と同じ（３μｍ）である場合には最大電界強度が６．５ＭＶ／ｃｍであったが、外周トレンチ６１の深さＤ１を中心トレンチ６２の深さＤ２より深くすると、電界強度がより低下し、外周トレンチ６１の深さＤ１が４μｍである場合の最大電界強度は５．７ＭＶ／ｃｍであった。しかしながら、外周トレンチ６１の深さＤ１が６μｍであると、ドリフト層３０の残膜厚が薄くなりすぎ、最大電界強度は７．２ＭＶ／ｃｍとなった。一方、外周トレンチ６１の深さＤ１を中心トレンチ６２の深さＤ２よりも浅い２μｍとすると、最大電界強度は酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍを超えた。
１０～１８　　ショットキーバリアダイオード
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
４０　　アノード電極
５０　　カソード電極
６１　　外周トレンチ
６２　　中心トレンチ
６３，７０　　絶縁膜
Ａ　　外周底部
Ｂ　　内周底部
Ｍ　　メサ領域
Ｓ１　　外周壁
Ｓ２　　内周壁
Ｓ３　　底面部

Claims (3)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層とショットキー接触するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、
    　前記ドリフト層に設けられたトレンチの内壁を覆う第１の絶縁膜と、を備え、
    　前記トレンチは、リング状に形成された外周トレンチと、前記外周トレンチに囲まれた領域に形成された中心トレンチとを含み、
    　前記アノード電極の一部は、前記第１の絶縁膜を介して前記外周トレンチ及び前記中心トレンチ内に埋め込まれ、
    　前記外周トレンチの幅は、前記中心トレンチの幅よりも広く、
    　前記外周トレンチの外周壁は、外側に向かうにつれて垂直に近くなる湾曲形状を有しており、
    　前記外周トレンチの内周壁は、前記外周壁よりも垂直に近いことを特徴とするショットキーバリアダイオード。
  2. 　前記外周トレンチは、前記中心トレンチよりも深いことを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 　前記外周トレンチ内の前記アノード電極を覆う第２の絶縁膜をさらに備えることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
PCT/JP2022/003328 2021-02-25 2022-01-28 ショットキーバリアダイオード WO2022181202A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22759243.3A EP4300585A4 (en) 2021-02-25 2022-01-28 SCHOTTKY BARRIER DIODE
CN202280016967.1A CN116888742A (zh) 2021-02-25 2022-01-28 肖特基势垒二极管
US18/260,519 US20240072179A1 (en) 2021-02-25 2022-01-28 Schottky barrier diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021028798A JP2022129917A (ja) 2021-02-25 2021-02-25 ショットキーバリアダイオード
JP2021-028798 2021-02-25

Publications (1)

Publication Number Publication Date
WO2022181202A1 true WO2022181202A1 (ja) 2022-09-01

Family

ID=83049229

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/003328 WO2022181202A1 (ja) 2021-02-25 2022-01-28 ショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US20240072179A1 (ja)
EP (1) EP4300585A4 (ja)
JP (1) JP2022129917A (ja)
CN (1) CN116888742A (ja)
WO (1) WO2022181202A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301792A1 (en) * 2016-04-15 2017-10-19 Infineon Technologies Ag Semiconductor Devices and a Method for Forming a Semiconductor Device
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2019079984A (ja) * 2017-10-26 2019-05-23 Tdk株式会社 ショットキーバリアダイオード
WO2020004437A1 (ja) * 2018-06-29 2020-01-02 京セラ株式会社 半導体デバイス及び電気装置
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691736B2 (ja) * 2000-07-31 2005-09-07 新電元工業株式会社 半導体装置
JP6296445B2 (ja) * 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301792A1 (en) * 2016-04-15 2017-10-19 Infineon Technologies Ag Semiconductor Devices and a Method for Forming a Semiconductor Device
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2019079984A (ja) * 2017-10-26 2019-05-23 Tdk株式会社 ショットキーバリアダイオード
WO2020004437A1 (ja) * 2018-06-29 2020-01-02 京セラ株式会社 半導体デバイス及び電気装置
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4300585A4

Also Published As

Publication number Publication date
JP2022129917A (ja) 2022-09-06
CN116888742A (zh) 2023-10-13
EP4300585A4 (en) 2025-01-01
US20240072179A1 (en) 2024-02-29
EP4300585A1 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
TWI798402B (zh) 肖特基能障二極體
CN110352498B (zh) 沟槽mos型肖特基二极管
WO2020085094A1 (ja) ショットキーバリアダイオード
JP7147141B2 (ja) ショットキーバリアダイオード
US20230352601A1 (en) Schottky barrier diode
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
TWI797493B (zh) 肖特基能障二極體
TWI860747B (zh) 肖特基能障二極體
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード
TWI803189B (zh) 肖特基能障二極體
WO2021186936A1 (ja) ショットキーバリアダイオード
WO2024190023A1 (ja) ショットキーバリアダイオード
WO2025063076A1 (ja) 半導体装置
WO2025063077A1 (ja) 半導体装置
WO2024190024A1 (ja) ジャンクションバリアショットキーダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22759243

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18260519

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280016967.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022759243

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022759243

Country of ref document: EP

Effective date: 20230925