[go: up one dir, main page]

WO2024190024A1 - ジャンクションバリアショットキーダイオード - Google Patents

ジャンクションバリアショットキーダイオード Download PDF

Info

Publication number
WO2024190024A1
WO2024190024A1 PCT/JP2023/044801 JP2023044801W WO2024190024A1 WO 2024190024 A1 WO2024190024 A1 WO 2024190024A1 JP 2023044801 W JP2023044801 W JP 2023044801W WO 2024190024 A1 WO2024190024 A1 WO 2024190024A1
Authority
WO
WIPO (PCT)
Prior art keywords
schottky diode
junction barrier
trench
barrier schottky
drift layer
Prior art date
Application number
PCT/JP2023/044801
Other languages
English (en)
French (fr)
Inventor
潤 有馬
実 藤田
克己 川崎
潤 平林
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to TW113101627A priority Critical patent/TW202504094A/zh
Publication of WO2024190024A1 publication Critical patent/WO2024190024A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Definitions

  • This disclosure relates to junction barrier Schottky diodes.
  • Schottky barrier diodes are rectifying elements that utilize the Schottky barrier created by the junction between metal and semiconductor, and are characterized by a lower forward voltage and faster switching speed than normal diodes with PN junctions. For this reason, Schottky barrier diodes are sometimes used as switching elements for power devices.
  • gallium oxide has a very large band gap of 4.8 to 4.9 eV and a large dielectric breakdown field of about 8 MV/cm, so that a Schottky barrier diode using gallium oxide is very promising as a switching element for a power device.
  • An example of a Schottky barrier diode using gallium oxide is described in Patent Document 1.
  • Patent Document 1 discloses a junction barrier Schottky diode having a structure in which a p-type semiconductor material is embedded in multiple trenches provided in a gallium oxide layer. In this way, by providing multiple trenches in a gallium oxide layer and embedding a p-type semiconductor material in the multiple trenches, when a reverse voltage is applied, the mesa region located between the trenches becomes a depletion layer, and the channel region of the drift layer is pinched off. This makes it possible to significantly suppress leakage current when a reverse voltage is applied.
  • Patent document 1 also discloses a structure in which a field insulating film is provided on the upper surface of the drift layer, and the end of the anode electrode is disposed on the field insulating film. In this way, if the anode electrode has a field plate structure, the electric field applied to the drift layer when a reverse voltage is applied is reduced.
  • This disclosure describes a technology that prevents dielectric breakdown due to charge accumulation in junction barrier Schottky diodes.
  • a junction barrier Schottky diode includes a semiconductor substrate, a drift layer provided on the semiconductor substrate, a field insulating film covering an annular peripheral region of the upper surface of the drift layer, an anode electrode in Schottky contact with a central region of the upper surface of the drift layer surrounded by the peripheral region and an end portion located on the field insulating film, a cathode electrode in ohmic contact with the semiconductor substrate, a p-type semiconductor layer embedded in a first trench provided in the central region of the drift layer and in contact with the anode electrode and the drift layer, and a conductive member in contact with the field insulating film and electrically connected to the semiconductor substrate.
  • This disclosure provides a technology that prevents dielectric breakdown caused by charge accumulation in junction barrier Schottky diodes.
  • FIG. 1(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 1 according to a first embodiment of the technique disclosed herein
  • Fig. 1(b) is a schematic cross-sectional view taken along line AA shown in Fig. 1(a).
  • FIG. 2 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 2 according to a second embodiment of the technique disclosed herein.
  • FIG. 3 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 3 according to a third embodiment of the technique disclosed herein.
  • FIG. 1(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 1 according to a first embodiment of the technique disclosed herein
  • Fig. 1(b) is a schematic cross-sectional view taken along line AA shown in Fig. 1(a).
  • FIG. 2 is a schematic cross-sectional view showing a configuration of
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a junction barrier Schottky diode 4 according to a fourth embodiment of the technique disclosed herein.
  • Fig. 5(a) is a schematic plan view showing a configuration of a junction barrier Schottky diode 5 according to a fifth embodiment of the technique disclosed herein, and
  • Fig. 5(b) is a schematic cross-sectional view taken along line AA shown in Fig. 5(a).
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 6 according to a sixth embodiment of the technique disclosed herein.
  • FIG. 5(a) is a schematic plan view showing a configuration of a junction barrier Schottky diode 5 according to a fifth embodiment of the technique disclosed herein
  • Fig. 5(b) is a schematic cross-sectional view taken along line AA shown in Fig. 5(a).
  • FIG. 6 is a schematic cross-sectional view showing
  • FIG. 7 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 7 according to a seventh embodiment of the technique disclosed herein.
  • FIG. 8 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 8 according to an eighth embodiment of the technique disclosed herein.
  • FIG. 9 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 9 according to a ninth embodiment of the technique related to the present disclosure.
  • FIG. 10 is a schematic plan view showing a configuration of a junction barrier Schottky diode 10 according to a tenth embodiment of the technique related to the present disclosure.
  • FIG. 11 is a schematic plan view showing a configuration of a junction barrier Schottky diode 11 according to an eleventh embodiment of the technique related to the present disclosure.
  • FIG. 12 is a schematic plan view showing a configuration of a junction barrier Schottky diode 12 according to a twelfth embodiment of the technique related to the present disclosure.
  • FIG. 13 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 13 according to a thirteenth embodiment of the technique related to the present disclosure.
  • FIG. 14 is a schematic cross-sectional view showing the configuration of a junction barrier Schottky diode 14 according to a fourteenth embodiment of the technique related to the present disclosure.
  • FIG. 12 is a schematic plan view showing a configuration of a junction barrier Schottky diode 12 according to a twelfth embodiment of the technique related to the present disclosure.
  • FIG. 13 is a schematic cross-sectional view showing a configuration of a junction barrier Schott
  • FIG. 15 is a schematic cross-sectional view showing the configuration of a junction barrier Schottky diode 15 according to a comparative example.
  • Fig. 16(a) is a schematic plan view showing the wafer 100 before dicing
  • Fig. 16(b) is a schematic cross-sectional view taken along line AA shown in Fig. 16(a).
  • FIG. 17 is a schematic plan view showing a wafer 100 according to a modified example.
  • 1 is a graph showing the results of Example 1.
  • 1 is a graph showing the results of Example 2.
  • Fig. 1(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 1 according to a first embodiment of the technique disclosed herein
  • Fig. 1(b) is a schematic cross-sectional view taken along line AA shown in Fig. 1(a).
  • the junction barrier Schottky diode 1 includes a semiconductor substrate 20 and a drift layer 30, both of which are made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced as an n-type dopant into the semiconductor substrate 20 and the drift layer 30. The concentration of the dopant is higher in the semiconductor substrate 20 than in the drift layer 30, so that the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n - layer.
  • the semiconductor substrate 20 is cut from a bulk crystal formed using a melt growth method or the like, and has a thickness of about 250 ⁇ m.
  • the planar size of the semiconductor substrate 20 is generally selected according to the amount of current to be passed through the element; if the maximum forward current is about 20 A, then the size should be about 2.4 mm x 2.4 mm in plan view.
  • the semiconductor substrate 20 has an upper surface 21 that is located on the upper side when mounted, and a back surface 22 that is opposite the upper surface 21 and is located on the lower side when mounted.
  • a drift layer 30 is formed on the entire upper surface 21.
  • the drift layer 30 is a thin film formed by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 using reactive sputtering, PLD, MBE, MOCVD, HVPE, or the like.
  • the film thickness of the drift layer 30, is generally selected according to the reverse withstand voltage of the element, and in order to ensure a withstand voltage of about 600 V, it may be about 10 ⁇ m, for example.
  • the upper surface 31 of the drift layer 30 has a ring-shaped outer peripheral region 31B and a central region 31A surrounded by the outer peripheral region 31B.
  • the outer peripheral region 31B of the upper surface 31 of the drift layer 30 is covered with a field insulating film 80 made of silicon oxide or the like.
  • An anode electrode 40 that is in Schottky contact with the drift layer 30 is formed in the central region 31A of the upper surface 31 of the drift layer 30.
  • the outer peripheral end of the anode electrode 40 is located on the field insulating film 80.
  • the anode electrode 40 is made of a metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), molybdenum (Mo), or copper (Cu).
  • the anode electrode 40 may have a multilayer structure in which different metal films are stacked, for example, Pt/Au, Pt/Al, Pd/Au, Pd/Al, Pt/Ti/Au, or Pd/Ti/Au.
  • a cathode electrode 50 is provided on the rear surface 22 of the semiconductor substrate 20, which is in ohmic contact with the semiconductor substrate 20.
  • the cathode electrode 50 is made of a metal such as titanium (Ti).
  • the cathode electrode 50 may have a multilayer structure in which different metal films are stacked, for example, Ti/Au, or Ti/Al.
  • a central trench 61 and an outer peripheral trench 62 are provided in the drift layer 30.
  • the central trench 61 and the outer peripheral trench 62 are both provided in the central region 31A, that is, at positions overlapping with the anode electrode 40 in a plan view, and a p-type semiconductor layer 41 that forms a pn junction with the drift layer 30 is embedded therein.
  • the p-type semiconductor layer 41 is in contact with both the anode electrode 40 and the drift layer 30.
  • Examples of materials that can be used for the p-type semiconductor layer 41 include Si, GaAs, GaN, SiC, Ge, ZnSe, CdS, InP, SiGe, AlN, BN, AlGaN, NiO, Cu 2 O, Ir 2 O 3 , and Ag 2 O.
  • the first current path is a path in which current flows directly from the anode electrode 40 to the drift layer 30 without passing through the p-type semiconductor layer 41.
  • the second current path is a path that passes through the p-type semiconductor layer 41. Therefore, after current flows through the first current path P1, the second current path P2 turns on when a higher forward voltage is applied. As a result, the on-resistance is significantly reduced.
  • the central trench 61 is sandwiched between mesa regions M, which are part of the drift layer 30.
  • the peripheral trench 62 surrounds the mesa region M and the central trench 61 in a ring shape.
  • the central trench 61 and the peripheral trench 62 do not need to be completely separated, and the central trench 61 and the peripheral trench 62 may be connected.
  • the central trench 61 and the peripheral trench 62 may have the same depth or different depths.
  • the mesa region M is a part of the drift layer 30 defined by the central trench 61 and the peripheral trench 62, and becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50. As a result, the channel region of the drift layer 30 is pinched off, significantly suppressing leakage current when a reverse voltage is applied.
  • the drift layer 30 further includes a trench 63 that is ring-shaped and surrounds the anode electrode 40 in a plan view from the stacking direction.
  • the trench 63 reaches the semiconductor substrate 20, and the semiconductor substrate 20 is exposed at the bottom of the trench 63.
  • the top surface 21 of the semiconductor substrate 20 is exposed at the bottom of the trench 63.
  • the inner and outer peripheral walls of the trench 63 have a generally rectangular shape with curved corners in a plan view from the stacking direction. In the example shown in FIG. 1, a portion of the outer peripheral wall of the trench 63 is exposed to the outside.
  • a conductive member 90 is embedded in the trench 63.
  • the material of the conductive member 90 may be made of a metal material such as Al, Au, Ni, Cu, Pt, or Ti, or may be made of a semiconductor material such as polysilicon.
  • a portion of the conductive member 90 may be made of the same metal material as the anode electrode 40. If at least a portion of the conductive member 90 is made of the same metal material as the anode electrode 40, then at least a portion of the conductive member 90 can be formed simultaneously with the anode electrode 40.
  • the conductive member 90 embedded in the trench 63 is exposed from the field insulating film 80, and a part of it is located on the field insulating film 80. As a result, the conductive member 90 contacts the field insulating film 80 and also contacts the peripheral region 31B of the upper surface 31 of the drift layer 30 covered by the field insulating film 80.
  • the distance T between the conductive member 90 on the field insulating film 80 and the anode electrode 40 is not particularly limited, but by making it 100 ⁇ m or more, the lateral spread of the depletion layer is suppressed, resulting in a higher withstand voltage. Since the trench 63 reaches the semiconductor substrate 20, the conductive member 90 is electrically connected to the semiconductor substrate 20.
  • the charge accumulated in the field insulating film 80 when a reverse voltage is applied flows to the semiconductor substrate 20 via the conductive member 90.
  • a reverse voltage when a reverse voltage is applied, positive charges are accumulated near the upper surface 31 of the drift layer 30, and negative charges are induced in the field insulating film 80 made of a dielectric material.
  • the negative charges induced in the field insulating film 80 are drawn to the semiconductor substrate 20 via the conductive member 90 in contact with the field insulating film 80, and as a result, the electric field applied to the drift layer 30 is relaxed.
  • the trench 63 reaching the semiconductor substrate 20 is provided in the drift layer 30, and the conductive member 90 embedded in the trench 63 is in contact with the field insulating film 80, so that the charge induced when a reverse voltage is applied is extracted to the semiconductor substrate 20.
  • the trench 63 is provided in a ring shape, so that the charge can be efficiently extracted to the semiconductor substrate 20.
  • the conductive member 90 embedded in the trench 63 is exposed from the side of the drift layer 30, so that the heat dissipation characteristics are also improved.
  • FIG. 16(b) is a schematic cross-sectional view taken along line A-A shown in FIG. 16(a). This makes it possible to accurately perform characteristic tests on the junction barrier Schottky diodes without being affected by other junction barrier Schottky diodes on the same wafer.
  • the trenches 63 and the conductive members 90 embedded therein may be formed in a lattice shape.
  • FIG. 3 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 3 according to a third embodiment of the technique disclosed herein.
  • the conductive member 90 has a portion 91 located at the bottom of the trench 63 and a portion 92 located at the top of the trench 63, which are made of different metal materials. Since the other basic configuration is the same as that of the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. In this way, if the conductive member 90 is made of multiple metal materials, it may be possible to reduce manufacturing costs.
  • the portion 91 located at the bottom of the trench 63 can be formed by electrolytic plating, and the portion 92 located at the top of the trench 63 can be formed by vapor deposition at the same time as the anode electrode 40.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a junction barrier Schottky diode 4 according to a fourth embodiment of the technique disclosed herein.
  • the junction barrier Schottky diode 4 according to the fourth embodiment differs from the junction barrier Schottky diode 1 according to the first embodiment in that the trench 63 is formed deeper. Since the other basic configuration is the same as that of the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. In this way, by forming a deeper trench 63 beyond the interface between the semiconductor substrate 20 and the drift layer 30, it is possible to reliably bring the conductive member 90 into contact with the semiconductor substrate 20 even if the depth of the trench 63 is shallower than designed due to manufacturing variations.
  • Fig. 5(a) is a schematic plan view showing a configuration of a junction barrier Schottky diode 5 according to a fifth embodiment of the technique disclosed herein
  • Fig. 5(b) is a schematic cross-sectional view taken along line AA shown in Fig. 5(a).
  • the outer peripheral wall of the trench 63 is not exposed to the outside, and the drift layer 30 exists further outside than the outer peripheral wall of the trench 63.
  • the upper surface 31 of the drift layer 30 has an outermost region 31C located further outside than the outer peripheral region 31B, and the outermost region 31C is covered with a field insulating film 80. Since the other basic configuration is the same as that of the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. In this way, a structure in which the drift layer 30 exists further outside than the outer peripheral wall of the trench 63 is also acceptable.
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 6 according to a sixth embodiment of the technique disclosed herein.
  • the junction barrier Schottky diode 6 according to the sixth embodiment differs from the junction barrier Schottky diode 5 according to the fifth embodiment in that the outer periphery of the anode electrode 40 and the exposed portions of the field insulating film 80 and conductive member 90 are covered with a protective film 81 made of an insulating material. Since the other basic configuration is the same as that of the junction barrier Schottky diode 5 according to the fifth embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. By providing such a protective film 81, it is possible to further improve the reliability of the product.
  • FIG. 7 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 7 according to a seventh embodiment of the technique disclosed herein.
  • the junction barrier Schottky diode 7 according to the seventh embodiment differs from the junction barrier Schottky diode 5 according to the fifth embodiment in that the outermost region 31C is not covered with the field insulating film 80. Since the other basic configurations are the same as those of the junction barrier Schottky diode 5 according to the fifth embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. In this way, the outermost region 31C does not have to be covered with the field insulating film 80.
  • FIG. 8 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 8 according to an eighth embodiment of the technique disclosed herein.
  • the junction barrier Schottky diode 8 according to the eighth embodiment differs from the junction barrier Schottky diode 7 according to the seventh embodiment in that the outer peripheral portion of the anode electrode 40, the exposed portions of the field insulating film 80 and the conductive member 90, and the outermost peripheral region 31C are covered with a protective film 81 made of an insulating material. Since the other basic configuration is the same as that of the junction barrier Schottky diode 7 according to the seventh embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. By providing such a protective film 81, it is possible to further improve the reliability of the product.
  • FIG. 9 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 9 according to a ninth embodiment of the technique related to the present disclosure.
  • the junction barrier Schottky diode 9 according to the ninth embodiment differs from the junction barrier Schottky diode 8 according to the eighth embodiment in that a portion of the protective film 81 is embedded in the trench 63. Since the other basic configuration is the same as that of the junction barrier Schottky diode 8 according to the eighth embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. In this way, a member other than the conductive member 90, such as the protective film 81, may be embedded in a portion of the trench 63.
  • FIG. 10 is a schematic plan view showing a configuration of a junction barrier Schottky diode 10 according to a tenth embodiment of the technique related to the present disclosure.
  • the junction barrier Schottky diode 10 according to the tenth embodiment differs from the junction barrier Schottky diode 1 according to the first embodiment in that the outer peripheral wall of the trench 63 is rectangular and the corners of the inner peripheral wall of the trench 63 are curved in a plan view seen from the stacking direction. Since the other basic configurations are the same as those of the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations are omitted. In this way, the outer peripheral wall and inner peripheral wall of the trench 63 may have different planar shapes when viewed from the stacking direction.
  • FIG. 11 is a schematic plan view showing a configuration of a junction barrier Schottky diode 11 according to an eleventh embodiment of the technique related to the present disclosure.
  • the junction barrier Schottky diode 11 according to the eleventh embodiment differs from the junction barrier Schottky diode 1 according to the first embodiment in that, in a plan view seen from the stacking direction, the outer and inner walls of the trench 63 are both rectangular, and none of the corners are curved. Since the other basic configuration is the same as that of the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals, and duplicated explanations will be omitted. In this way, the corners of the trench 63 seen from the stacking direction do not need to be curved.
  • FIG. 12 is a schematic plan view showing a configuration of a junction barrier Schottky diode 12 according to a twelfth embodiment of the technique related to the present disclosure.
  • the junction barrier Schottky diode 12 according to the twelfth embodiment differs from the junction barrier Schottky diode 1 according to the first embodiment in that the trench 63 is not ring-shaped in plan view from the stacking direction, but is provided in two locations. Since the other basic configuration is the same as the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations are omitted. In this way, the planar shape of the trench 63 does not need to be ring-shaped, and it may be provided at any location in the outer circumferential region 31B.
  • FIG. 13 is a schematic cross-sectional view showing a configuration of a junction barrier Schottky diode 13 according to a thirteenth embodiment of the technique related to the present disclosure.
  • the junction barrier Schottky diode 13 according to the thirteenth embodiment differs from the junction barrier Schottky diode 1 according to the first embodiment in that the p-type semiconductor layer 41 is provided only on the inner walls of the central trench 61 and the peripheral trench 62, and other areas in the central trench 61 and the peripheral trench 62 are filled with the same metal material as the anode electrode 40. Since the other basic configuration is the same as that of the junction barrier Schottky diode 1 according to the first embodiment, the same elements are given the same reference numerals and duplicated explanations are omitted. In this way, the p-type semiconductor layer 41 may be provided only on the inner walls of the central trench 61 and the peripheral trench 62.
  • FIG. 14 is a schematic cross-sectional view showing the configuration of a junction barrier Schottky diode 14 according to a fourteenth embodiment of the technique related to the present disclosure.
  • the junction barrier Schottky diode 14 according to the 14th embodiment differs from the junction barrier Schottky diode 13 according to the 13th embodiment in that an n-type semiconductor layer 42 is embedded in the central trench 61 and the peripheral trench 62, and a metal layer 43 is provided between the p-type semiconductor layer 41 and the n-type semiconductor layer 42. Since the other basic configuration is the same as that of the junction barrier Schottky diode 13 according to the 13th embodiment, the same elements are given the same reference numerals and redundant explanations are omitted.
  • the n-type semiconductor layer 42 is in Schottky contact with the anode electrode 40, and also serves to reduce the contact resistance that occurs when the anode electrode 40 and the p-type semiconductor layer 41 are in direct contact with each other.
  • the material for the n-type semiconductor layer 42 can be a semiconductor material with a small band gap that allows both pn conductivity types to be obtained, for example, a material in which an n-type dopant is introduced into the same material as the p-type semiconductor layer 41.
  • n-type Ge or n-type Si can be selected for the n-type semiconductor layer 42.
  • the metal layer 43 is provided between the p-type semiconductor layer 41 and the n-type semiconductor layer 42, and serves to prevent the formation of a depletion layer due to direct contact between the p-type semiconductor layer 41 and the n-type semiconductor layer 42.
  • Materials that can be used for the metal layer 43 include Al, Pt, Pd, and the like.
  • Al As an example, when the n-type semiconductor layer 42 is made of n-type Si and the p-type semiconductor layer 41 is made of p-type Si, Al with a thickness of about 100 nm can be selected for the metal layer 43.
  • the n-type semiconductor layer 42 and the metal layer 43 are interposed between the anode electrode 40 and the p-type semiconductor layer 41, so that the resistance between the anode electrode 40 and the p-type semiconductor layer 41 is reduced, making it possible to obtain a large surge resistance.
  • gallium oxide is used as the material for the semiconductor substrate 20 and the drift layer 30, but the material for the semiconductor substrate 20 and the drift layer 30 is not limited to gallium oxide, and materials such as silicon carbide (SiC), gallium nitride (GaN), aluminum nitride (AlN), diamond (C), silicon (Si), germanium (Ge), silicon germanium (SiGe), and gallium arsenide (GaAs) may also be used. Even when these materials are used as the materials for the semiconductor substrate 20 and the drift layer 30, it is possible to obtain the same effect by the same principle as when gallium oxide is used.
  • a central trench 61 and a peripheral trench 62 are provided in the drift layer 30, but one of the central trench 61 and the peripheral trench 62 may be omitted.
  • a junction barrier Schottky diode includes a semiconductor substrate, a drift layer provided on the semiconductor substrate, a field insulating film covering an annular peripheral region of the upper surface of the drift layer, an anode electrode in Schottky contact with a central region of the upper surface of the drift layer surrounded by the peripheral region and an end portion located on the field insulating film, a cathode electrode in ohmic contact with the semiconductor substrate, a p-type semiconductor layer embedded in a first trench provided in the central region of the drift layer and in contact with the anode electrode and the drift layer, and a conductive member in contact with the field insulating film and electrically connected to the semiconductor substrate. This reduces the charge that accumulates in the drift layer when a reverse voltage is applied, thereby preventing dielectric breakdown due to charge accumulation.
  • a portion of the conductive member may be located on the field insulating film. This allows the charge to be extracted more efficiently.
  • the drift layer may further have a second trench that reaches the semiconductor substrate, and the conductive member may be embedded in the second trench. This makes it possible to hold the conductive member within the second trench.
  • the second trench may be formed in a ring shape surrounding the anode electrode when viewed in a plan view from the stacking direction. This allows charges to be extracted more efficiently.
  • the conductive member may be made of different metal materials at the portion located at the bottom of the second trench and at the portion located at the top of the second trench. This makes it easier to form the conductive member.
  • the conductive member may be made of the same metal material as the anode electrode. This makes it easier to form the conductive member.
  • Example 1 Two simulation models having the same structure as the junction barrier Schottky diodes 13 and 15 shown in FIG. 13 and FIG. 15 were assumed, and the amount of space charge accumulated in the drift layer 30 directly under the field insulating film 80 when a reverse voltage of 1200 V was applied between the anode electrode 40 and the cathode electrode 50 was simulated.
  • the dopant concentration of the semiconductor substrate 20 was set to 1 ⁇ 10 18 cm ⁇ 3
  • the dopant concentration of the drift layer 30 was set to 1 ⁇ 10 16 cm ⁇ 3
  • the thickness of the drift layer 30 was set to 10 ⁇ m.
  • the depths of the central trench 61 and the peripheral trench 62 were both set to 2 ⁇ m.
  • the widths of the central trench 61 and the peripheral trench 62 in the cross section shown in FIG. 1(b) and the width of the upper surface 31 of the drift layer 30 (the width of the mesa region M) were both set to 1.0 ⁇ m.
  • the material of the anode electrode 40 was Ni
  • the material of the cathode electrode 50 was a laminated film of Ti and Au.
  • the material of the p-type semiconductor layer 41 was NiO, and the film thickness was 200 nm.
  • the field insulating film 80 was SiO2 with a thickness of 300 nm.
  • the trench 63 was located 14 ⁇ m away from the outer peripheral wall of the outer peripheral trench 62, and had a width of 50 ⁇ m and a depth of 10 ⁇ m.
  • the material of the conductive member 90 embedded in the trench 63 was the same as that of the anode electrode 40.
  • the distance T between the conductive member 90 and the anode electrode 40 was 8 ⁇ m.
  • the horizontal axis is the distance X based on the outer peripheral wall of the outer peripheral trench 62 (see Figure 1).
  • the solid line shows the characteristics of the junction barrier Schottky diode 13
  • the dashed line shows the characteristics of the junction barrier Schottky diode 15.
  • the space charge amount is 1 ⁇ 10 16 cm -2 in a region up to about 8 ⁇ m from the outer circumferential wall of the outer circumferential trench 62, and although there are regions where the space charge amount decreases moving further outward from this region, the space charge amount increases again as the conductive member 90 is approached, and the space charge amount in the vicinity of the conductive member 90 is 4.5 ⁇ 10 15 cm -2 . This shows that the charge is drawn out by the conductive member 90.
  • the amount of space charge is 1 ⁇ 10 16 cm -2 in the region up to about 8 ⁇ m from the outer circumferential wall of the outer circumferential trench 62, but the amount of space charge decreases significantly from this region toward the outside, and the amount of space charge falls to 1 ⁇ 10 8 cm -2 or less in a region more than about 12 ⁇ m away from the outer circumferential wall of the outer circumferential trench 62.
  • the charge has nowhere to escape and accumulates.
  • the electric field strength applied to the field insulating film 80 was 11.9 MV/cm for the junction barrier Schottky diode 13 and 12.1 MV/cm for the junction barrier Schottky diode 15.
  • Example 2 13 a simulation model having the same structure as the junction barrier Schottky diode 13 shown in FIG. 13 was assumed, and the amount of space charge accumulated in the drift layer 30 directly below the field insulating film 80 was simulated when the distance T between the conductive member 90 and the anode electrode 40 was set to 8 ⁇ m, 50 ⁇ m, 100 ⁇ m, 150 ⁇ m, or 200 ⁇ m. The other conditions were the same as those in Example 1.
  • Reference Signs List 1 to 15 Junction barrier Schottky diode 20 Semiconductor substrate 21 Top surface of semiconductor substrate 22 Back surface of semiconductor substrate 30 Drift layer 31 Top surface of drift layer 31A Central region 31B Peripheral region 31C Outermost region 40 Anode electrode 41 P-type semiconductor layer 42 N-type semiconductor layer 43 Metal layer 50 Cathode electrode 61 Central trench 62 Peripheral trench 63 Trench 70 Insulating film 80 Field insulating film 81 Protective film 90 Conductive member 91 Bottom of trench 92 Top of trench 100 Wafer M Mesa regions P1, P2 Current path

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ジャンクションバリアショットキーダイオードにおいて、電荷の蓄積に起因する絶縁破壊を防止する。 【解決手段】ジャンクションバリアショットキーダイオード１は、半導体基板２０及びドリフト層３０と、ドリフト層３０の上面３１のうち外周領域３１Ｂを覆うフィールド絶縁膜８０と、ドリフト層３０の上面３１のうち中央領域３１Ａとショットキー接触し、端部がフィールド絶縁膜８０上に位置するアノード電極４０と、半導体基板２０とオーミック接触するカソード電極５０と、アノード電極４０及びドリフト層３０と接するｐ型半導体層４１と、フィールド絶縁膜８０と接するとともに、半導体基板２０に電気的に接続された導電部材９０とを備える。これにより、逆方向電圧が印加された場合にドリフト層３０に蓄積する電荷が緩和されることから、電荷の蓄積に起因する絶縁破壊を防止することができる。

Description

ジャンクションバリアショットキーダイオード
　本開示はジャンクションバリアショットキーダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１に記載されている。
　特許文献１には、酸化ガリウム層に設けられた複数のトレンチにｐ型の半導体材料を埋め込んだ構造を有するジャンクションバリアショットキーダイオードが開示されている。このように、酸化ガリウム層に複数のトレンチを設けるとともに、複数のトレンチにｐ型の半導体材料を埋め込めば、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
　また、特許文献１には、ドリフト層の上面にフィールド絶縁膜を設け、アノード電極の端部をフィールド絶縁膜上に配置した構造も開示されている。このように、アノード電極をフィールドプレート構造とすれば、逆方向電圧が印加された場合にドリフト層に印加される電界が緩和される。
特開２０１９－０３６５９３号公報
　しかしながら、特許文献１に記載されたジャンクションバリアショットキーダイオードにおいては、逆方向電圧が印加されるとドリフト層に電荷が蓄積し、フィールド絶縁膜の直下に位置する部分において絶縁破壊が生じることがあった。
　本開示においては、ジャンクションバリアショットキーダイオードにおいて、電荷の蓄積に起因する絶縁破壊を防止する技術が説明される。
　本開示の一側面によるジャンクションバリアショットキーダイオードは、半導体基板と、半導体基板上に設けられたドリフト層と、ドリフト層の上面のうち環状の外周領域を覆うフィールド絶縁膜と、ドリフト層の上面のうち外周領域に囲まれた中央領域とショットキー接触し、端部がフィールド絶縁膜上に位置するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層の中央領域に設けられた第１のトレンチに埋め込まれ、アノード電極及びドリフト層と接するｐ型半導体層と、フィールド絶縁膜と接するとともに、半導体基板に電気的に接続された導電部材とを備える。
　本開示によれば、ジャンクションバリアショットキーダイオードにおいて、電荷の蓄積に起因する絶縁破壊を防止する技術が提供される。
図１（ａ）は、本開示に係る技術の第１の実施形態によるジャンクションバリアショットキーダイオード１の構成を示す模式的な平面図である。また、図１（ｂ）は、図１（ａ）に示すＡ－Ａ線に沿った略断面図である。 図２は、本開示に係る技術の第２の実施形態によるジャンクションバリアショットキーダイオード２の構成を示す略断面図である。 図３は、本開示に係る技術の第３の実施形態によるジャンクションバリアショットキーダイオード３の構成を示す略断面図である。 図４は、本開示に係る技術の第４の実施形態によるジャンクションバリアショットキーダイオード４の構成を示す略断面図である。 図５（ａ）は、本開示に係る技術の第５の実施形態によるジャンクションバリアショットキーダイオード５の構成を示す模式的な平面図である。また、図５（ｂ）は、図５（ａ）に示すＡ－Ａ線に沿った略断面図である。 図６は、本開示に係る技術の第６の実施形態によるジャンクションバリアショットキーダイオード６の構成を示す略断面図である。 図７は、本開示に係る技術の第７の実施形態によるジャンクションバリアショットキーダイオード７の構成を示す略断面図である。 図８は、本開示に係る技術の第８の実施形態によるジャンクションバリアショットキーダイオード８の構成を示す略断面図である。 図９は、本開示に係る技術の第９の実施形態によるジャンクションバリアショットキーダイオード９の構成を示す略断面図である。 図１０は、本開示に係る技術の第１０の実施形態によるジャンクションバリアショットキーダイオード１０の構成を示す模式的な平面図である。 図１１は、本開示に係る技術の第１１の実施形態によるジャンクションバリアショットキーダイオード１１の構成を示す模式的な平面図である。 図１２は、本開示に係る技術の第１２の実施形態によるジャンクションバリアショットキーダイオード１２の構成を示す模式的な平面図である。 図１３は、本開示に係る技術の第１３の実施形態によるジャンクションバリアショットキーダイオード１３の構成を示す略断面図である。 図１４は、本開示に係る技術の第１４の実施形態によるジャンクションバリアショットキーダイオード１４の構成を示す略断面図である。 図１５は、比較例によるジャンクションバリアショットキーダイオード１５の構成を示す略断面図である。 図１６（ａ）は、ダイシング前のウェーハ１００を示す模式的な平面図である。また、図１６（ｂ）は、図１６（ａ）に示すＡ－Ａ線に沿った略断面図である。 図１７は、変形例によるウェーハ１００を示す模式的な平面図である。 実施例１の結果を示すグラフである。 実施例２の結果を示すグラフである。
　以下、添付図面を参照しながら、本開示に係る技術の実施形態について詳細に説明する。
＜第１の実施形態＞
　図１（ａ）は、本開示に係る技術の第１の実施形態によるジャンクションバリアショットキーダイオード１の構成を示す模式的な平面図である。また、図１（ｂ）は、図１（ａ）に示すＡ－Ａ線に沿った略断面図である。
　図１に示すように、第１の実施形態によるジャンクションバリアショットキーダイオード１は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば１０μｍ程度とすればよい。
　ドリフト層３０の上面３１は、環状の外周領域３１Ｂと、外周領域３１Ｂに囲まれた中央領域３１Ａを有している。ドリフト層３０の上面３１のうち外周領域３１Ｂは、酸化シリコンなどからなるフィールド絶縁膜８０で覆われている。また、ドリフト層３０の上面３１のうち中央領域３１Ａには、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０の外周端部は、フィールド絶縁膜８０上に位置する。このようなフィールドプレート構造を採用すれば、ドリフト層３０に印加される電界を緩和することが可能となる。
　アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　本実施形態においては、ドリフト層３０に中心トレンチ６１及び外周トレンチ６２が設けられている。中心トレンチ６１及び外周トレンチ６２は、いずれも中央領域３１Ａ、つまり平面視でアノード電極４０と重なる位置に設けられており、その内部にはドリフト層３０とｐｎ接合するｐ型半導体層４１が埋め込まれている。これにより、ｐ型半導体層４１はアノード電極４０及びドリフト層３０の両方と接する。ｐ型半導体層４１の材料としては、Ｓｉ、ＧａＡｓ、ＧａＮ、ＳｉＣ、Ｇｅ、ＺｎＳｅ、ＣｄＳ、ＩｎＰ、ＳｉＧｅ、ＡｌＮ、ＢＮ、ＡｌＧａＮ、ＮｉＯ、Ｃｕ２Ｏ、Ｉｒ２Ｏ３、Ａｇ２Ｏなどを用いることができる。
　本実施形態によるジャンクションバリアショットキーダイオード１に順方向電圧を印加すると、アノード電極４０からドリフト層３０へ向けて２つの電流パスが形成される。第１の電流パスは、図１（ｂ）において符号Ｐ１で示すように、ｐ型半導体層４１を経由することなく、アノード電極４０からドリフト層３０へ電流が直接流れるパスである。第２の電流パスは、図１（ｂ）において符号Ｐ２で示すように、ｐ型半導体層４１を経由するパスである。このため、第１の電流パスＰ１に電流が流れた後、より高い順方向電圧が印加されると第２の電流パスＰ２がオンする。その結果、オン抵抗が大幅に低減される。
　中心トレンチ６１は、ドリフト層３０の一部であるメサ領域Ｍに挟まれている。外周トレンチ６２は、メサ領域Ｍ及び中心トレンチ６１をリング状に囲んでいる。中心トレンチ６１と外周トレンチ６２が完全に分離されている必要はなく、中心トレンチ６１と外周トレンチ６２が繋がっていても構わない。中心トレンチ６１と外周トレンチ６２の深さは同じであっても構わないし、異なっていても構わない。メサ領域Ｍは、中心トレンチ６１及び外周トレンチ６２によって区画されるドリフト層３０の一部であり、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となる。これにより、ドリフト層３０のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　また、ドリフト層３０には、積層方向から見た平面視でアノード電極４０を囲むようリング状に設けられたトレンチ６３がさらに設けられている。トレンチ６３は半導体基板２０に達しており、これによりトレンチ６３の底面には半導体基板２０が露出している。図１に示す例では、トレンチ６３の底面に半導体基板２０の上面２１が露出している。トレンチ６３の内周壁及び外周壁は、積層方向から見た平面視で、角部が湾曲した略矩形状を有している。図１に示す例では、トレンチ６３の外周壁の一部が外部に露出している。
　トレンチ６３には導電部材９０が埋め込まれている。導電部材９０の材料については特に限定されず、Ａｌ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、Ｔｉなどの金属材料からなるものであっても構わないし、ポリシリコンなどの半導体材料からなるものであっても構わない。導電部材９０の一部は、アノード電極４０と同じ金属材料からなるものであっても構わない。導電部材９０の少なくとも一部をアノード電極４０と同じ金属材料によって構成すれば、導電部材９０の少なくとも一部をアノード電極４０と同時に形成することができる。
　トレンチ６３に埋め込まれた導電部材９０は、フィールド絶縁膜８０から露出し、その一部がフィールド絶縁膜８０上に位置している。これにより、導電部材９０は、フィールド絶縁膜８０と接するとともに、フィールド絶縁膜８０に覆われたドリフト層３０の上面３１の外周領域３１Ｂと接する。フィールド絶縁膜８０上の導電部材９０とアノード電極４０の距離Ｔについては特に限定されないが、１００μｍ以上とすることにより空乏層の横方向への広がりが抑制されるため、より高耐圧となる。そして、トレンチ６３は半導体基板２０に達していることから、導電部材９０は半導体基板２０に電気的に接続される。これにより、逆方向電圧が印加された場合にフィールド絶縁膜８０に蓄積する電荷は、導電部材９０を介して半導体基板２０に流れる。つまり、逆方向電圧が印加されるとドリフト層３０の上面３１近傍にはプラスの電荷が蓄積するため、誘電体材料からなるフィールド絶縁膜８０にマイナスの電荷が誘起される。フィールド絶縁膜８０において誘起されたマイナスの電荷は、フィールド絶縁膜８０と接する導電部材９０を介して半導体基板２０に引き抜かれ、その結果、ドリフト層３０に加わる電界が緩和される。
　このように、本実施形態によるジャンクションバリアショットキーダイオード１は、半導体基板２０に達するトレンチ６３がドリフト層３０に設けられ、トレンチ６３に埋め込まれた導電部材９０がフィールド絶縁膜８０と接していることから、逆方向電圧が印加された場合に誘起される電荷が半導体基板２０に引き抜かれる。これにより、図１５に示す比較例によるジャンクションバリアショットキーダイオード１５のように、トレンチ６３及び導電部材９０を設けない場合と比べ、逆方向電圧が印加された場合の耐圧を高めることが可能となる。しかも、本実施形態においては、トレンチ６３がリング状に設けられていることから、電荷を効率よく半導体基板２０に引き抜くことが可能となる。さらに、トレンチ６３に埋め込まれた導電部材９０がドリフト層３０の側面から露出していることから、放熱特性も高められる。
　また、トレンチ６３がリング状に設けられていることから、図１６（ａ）に示すウェーハ１００のように、ダイシング前の状態においては、個々のジャンクションバリアショットキーダイオード１に含まれるアノード電極４０及びその直下に位置するドリフト層３０がそれぞれ導電部材９０で囲まれる。図１６（ｂ）は、図１６（ａ）に示すＡ－Ａ線に沿った略断面図である。このため、同一ウェーハ上の他のジャンクションバリアショットキーダイオードの影響を受けることなく、ジャンクションバリアショットキーダイオードの特性試験を正確に実行することも可能となる。トレンチ６３及びこれに埋め込まれた導電部材９０をジャンクションバリアショットキーダイオード１ごとに個々に設ける必要はなく、図１７に示すように、トレンチ６３及びこれに埋め込まれた導電部材９０を格子状に形成しても構わない。
＜第２の実施形態＞
　図２は、本開示に係る技術の第２の実施形態によるジャンクションバリアショットキーダイオード２の構成を示す略断面図である。
　図２に示すように、第２の実施形態によるジャンクションバリアショットキーダイオード２は、アノード電極４０の外周部分、並びに、フィールド絶縁膜８０及び導電部材９０の露出部分が絶縁材料からなる保護膜８１で覆われている点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このような保護膜８１を設ければ、製品の信頼性をより高めることが可能となる。
＜第３の実施形態＞
　図３は、本開示に係る技術の第３の実施形態によるジャンクションバリアショットキーダイオード３の構成を示す略断面図である。
　図３に示すように、第３の実施形態によるジャンクションバリアショットキーダイオード３においては、導電部材９０がトレンチ６３の底部に位置する部分９１とトレンチ６３の上部に位置する部分９２を有し、これらが互いに異なる金属材料からなる。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、複数の金属材料を用いて導電部材９０を構成すれば、製造コストを低減することができる場合がある。例えば、トレンチ６３の底部に位置する部分９１については電解メッキによって形成し、トレンチ６３の上部に位置する部分９２については蒸着によってアノード電極４０と同時に形成することができる。
＜第４の実施形態＞
　図４は、本開示に係る技術の第４の実施形態によるジャンクションバリアショットキーダイオード４の構成を示す略断面図である。
　図４に示すように、第４の実施形態によるジャンクションバリアショットキーダイオード４は、トレンチ６３がより深く形成されている点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、半導体基板２０とドリフト層３０の界面を超えてより深いトレンチ６３を形成すれば、製造ばらつきによってトレンチ６３の深さが設計よりも浅くなった場合であっても、導電部材９０を確実に半導体基板２０に接触させることが可能となる。
＜第５の実施形態＞
　図５（ａ）は、本開示に係る技術の第５の実施形態によるジャンクションバリアショットキーダイオード５の構成を示す模式的な平面図である。また、図５（ｂ）は、図５（ａ）に示すＡ－Ａ線に沿った略断面図である。
　図５に示すように、第５の実施形態によるジャンクションバリアショットキーダイオード５においては、トレンチ６３の外周壁が外部に露出しておらず、トレンチ６３の外周壁よりもさらに外側にもドリフト層３０が存在している。また、ドリフト層３０の上面３１は、外周領域３１Ｂよりもさらに外側に位置する最外周領域３１Ｃを有しており、最外周領域３１Ｃがフィールド絶縁膜８０で覆われている。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、トレンチ６３の外周壁よりもさらに外側にもドリフト層３０が存在する構造であっても構わない。
＜第６の実施形態＞
　図６は、本開示に係る技術の第６の実施形態によるジャンクションバリアショットキーダイオード６の構成を示す略断面図である。
　図６に示すように、第６の実施形態によるジャンクションバリアショットキーダイオード６は、アノード電極４０の外周部分、並びに、フィールド絶縁膜８０及び導電部材９０の露出部分が絶縁材料からなる保護膜８１で覆われている点において、第５の実施形態によるジャンクションバリアショットキーダイオード５と相違している。その他の基本的な構成は第５の実施形態によるジャンクションバリアショットキーダイオード５と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このような保護膜８１を設ければ、製品の信頼性をより高めることが可能となる。
＜第７の実施形態＞
　図７は、本開示に係る技術の第７の実施形態によるジャンクションバリアショットキーダイオード７の構成を示す略断面図である。
　図７に示すように、第７の実施形態によるジャンクションバリアショットキーダイオード７は、最外周領域３１Ｃがフィールド絶縁膜８０で覆われていない点において、第５の実施形態によるジャンクションバリアショットキーダイオード５と相違している。その他の基本的な構成は第５の実施形態によるジャンクションバリアショットキーダイオード５と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、最外周領域３１Ｃについてはフィールド絶縁膜８０で覆われていなくても構わない。
＜第８の実施形態＞
　図８は、本開示に係る技術の第８の実施形態によるジャンクションバリアショットキーダイオード８の構成を示す略断面図である。
　図８に示すように、第８の実施形態によるジャンクションバリアショットキーダイオード８は、アノード電極４０の外周部分、フィールド絶縁膜８０及び導電部材９０の露出部分、並びに、最外周領域３１Ｃが絶縁材料からなる保護膜８１で覆われている点において、第７の実施形態によるジャンクションバリアショットキーダイオード７と相違している。その他の基本的な構成は第７の実施形態によるジャンクションバリアショットキーダイオード７と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このような保護膜８１を設ければ、製品の信頼性をより高めることが可能となる。
＜第９の実施形態＞
　図９は、本開示に係る技術の第９の実施形態によるジャンクションバリアショットキーダイオード９の構成を示す略断面図である。
　図９に示すように、第９の実施形態によるジャンクションバリアショットキーダイオード９は、保護膜８１の一部がトレンチ６３内に埋め込まれている点において、第８の実施形態によるジャンクションバリアショットキーダイオード８と相違している。その他の基本的な構成は第８の実施形態によるジャンクションバリアショットキーダイオード８と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、トレンチ６３内の一部に保護膜８１など導電部材９０以外の部材が埋め込まれていても構わない。
＜第１０の実施形態＞
　図１０は、本開示に係る技術の第１０の実施形態によるジャンクションバリアショットキーダイオード１０の構成を示す模式的な平面図である。
　図１０に示すように、第１０の実施形態によるジャンクションバリアショットキーダイオード１０は、積層方向から見た平面視で、トレンチ６３の外周壁が矩形であり、トレンチ６３の内周壁の角部が湾曲している点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、トレンチ６３の外周壁と内周壁は、積層方向から見た平面視で互いに異なる平面形状を有していても構わない。
＜第１１の実施形態＞
　図１１は、本開示に係る技術の第１１の実施形態によるジャンクションバリアショットキーダイオード１１の構成を示す模式的な平面図である。
　図１１に示すように、第１１の実施形態によるジャンクションバリアショットキーダイオード１１は、積層方向から見た平面視で、トレンチ６３の外周壁及び内周壁がいずれも矩形であり、角部がいずれも湾曲していない点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、積層方向から見たトレンチ６３の角部が湾曲している必要はない。
＜第１２の実施形態＞
　図１２は、本開示に係る技術の第１２の実施形態によるジャンクションバリアショットキーダイオード１２の構成を示す模式的な平面図である。
　図１２に示すように、第１２の実施形態によるジャンクションバリアショットキーダイオード１２は、積層方向から見た平面視でトレンチ６３がリング状ではなく、部分的に２箇所設けられている点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、トレンチ６３の平面形状がリング状である必要はなく、外周領域３１Ｂの任意の箇所に設けても構わない。
＜第１３の実施形態＞
　図１３は、本開示に係る技術の第１３の実施形態によるジャンクションバリアショットキーダイオード１３の構成を示す略断面図である。
　図１３に示すように、第１３の実施形態によるジャンクションバリアショットキーダイオード１３は、ｐ型半導体層４１が中心トレンチ６１及び外周トレンチ６２の内壁にのみ設けられており、中心トレンチ６１及び外周トレンチ６２内の他の領域がアノード電極４０と同じ金属材料で埋め込まれている点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。このように、ｐ型半導体層４１を中心トレンチ６１及び外周トレンチ６２の内壁にのみ設けても構わない。
＜第１４の実施形態＞
　図１４は、本開示に係る技術の第１４の実施形態によるジャンクションバリアショットキーダイオード１４の構成を示す略断面図である。
　図１４に示すように、第１４の実施形態によるジャンクションバリアショットキーダイオード１４は、中心トレンチ６１及び外周トレンチ６２にｎ型半導体層４２が埋め込まれているとともに、ｐ型半導体層４１とｎ型半導体層４２の間に金属層４３が設けられている点において、第１３の実施形態によるジャンクションバリアショットキーダイオード１３と相違している。その他の基本的な構成は第１３の実施形態によるジャンクションバリアショットキーダイオード１３と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　ｎ型半導体層４２はアノード電極４０に対してショットキー接触するとともに、アノード電極４０とｐ型半導体層４１が直接接する場合に生じる接触抵抗を低減する役割を果たす。ｎ型半導体層４２の材料としては、バンドギャップが小さくｐｎ両方の導電型が得られる半導体材料、例えば、ｐ型半導体層４１と同様の材料にｎ型ドーパントが導入された材料を用いることができる。一例として、ｎ型半導体層４２としては、ｎ型のＧｅやｎ型のＳｉを選択することができる。
　金属層４３は、ｐ型半導体層４１とｎ型半導体層４２の間に設けられ、ｐ型半導体層４１とｎ型半導体層４２が直接接触することによる空乏層の形成を防止する役割を果たす。金属層４３の材料としては、Ａｌ、Ｐｔ、Ｐｄ等を用いることができる。一例として、ｎ型半導体層４２がｎ型のＳｉからなり、ｐ型半導体層４１がｐ型のＳｉからなる場合、金属層４３としては、厚さが１００ｎｍ程度のＡｌを選択することができる。
　このように、本実施形態によるジャンクションバリアショットキーダイオード１４は、アノード電極４０とｐ型半導体層４１の間にｎ型半導体層４２及び金属層４３が介在していることから、アノード電極４０とｐ型半導体層４１の間の抵抗値が低減され、これにより大きなサージ耐量を得ることが可能となる。
　以上、本開示に係る技術の実施形態について説明したが、本開示に係る技術は、上記の実施形態に限定されることなく、その主旨を逸脱しない範囲で種々の変更が可能であり、それらも本開示に係る技術の範囲内に包含されるものであることはいうまでもない。
　例えば、上記の各実施形態では、半導体基板２０及びドリフト層３０の材料として酸化ガリウムを用いたが、半導体基板２０及びドリフト層３０の材料が酸化ガリウムに限られるものではなく、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンド（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）などの材料を用いても構わない。半導体基板２０及びドリフト層３０の材料としてこれらの材料を用いた場合であっても、酸化ガリウムを用いた場合と同じ原理により同様の効果を得ることが可能である。
　また、上述した各実施形態では、ドリフト層３０に中心トレンチ６１及び外周トレンチ６２が設けられているが、中心トレンチ６１及び外周トレンチ６２の一方を省略しても構わない。
　本開示に係る技術には、以下の構成例が含まれるが、これに限定されるものではない。
　本開示の一側面によるジャンクションバリアショットキーダイオードは、半導体基板と、半導体基板上に設けられたドリフト層と、ドリフト層の上面のうち環状の外周領域を覆うフィールド絶縁膜と、ドリフト層の上面のうち外周領域に囲まれた中央領域とショットキー接触し、端部がフィールド絶縁膜上に位置するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層の中央領域に設けられた第１のトレンチに埋め込まれ、アノード電極及びドリフト層と接するｐ型半導体層と、フィールド絶縁膜と接するとともに、半導体基板に電気的に接続された導電部材とを備える。これによれば、逆方向電圧が印加された場合にドリフト層に蓄積する電荷が緩和されることから、電荷の蓄積に起因する絶縁破壊を防止することができる。
　上記のジャンクションバリアショットキーダイオードにおいて、導電部材の一部はフィールド絶縁膜上に位置しても構わない。これによれば、電荷をより効率よく引き抜くことが可能となる。
　上記のジャンクションバリアショットキーダイオードにおいて、ドリフト層は半導体基板に達する第２のトレンチをさらに有し、導電部材は第２のトレンチに埋め込まれても構わない。これによれば、第２のトレンチ内に導電部材を保持することが可能となる。
　上記のジャンクションバリアショットキーダイオードにおいて、第２のトレンチは、積層方向から見た平面視でアノード電極を囲むようリング状に設けられても構わない。これによれば、電荷をより効率よく引き抜くことが可能となる。
　上記のジャンクションバリアショットキーダイオードにおいて、導電部材は、第２のトレンチの底部に位置する部分と第２のトレンチの上部に位置する部分が異なる金属材料からなるものであっても構わない。これによれば、導電部材の形成が容易となる。
　上記のジャンクションバリアショットキーダイオードにおいて、導電部材の少なくとも一部は、アノード電極と同じ金属材料からなるものであっても構わない。これによれば、導電部材の形成が容易となる。
＜実施例１＞
　図１３及び図１５に示したジャンクションバリアショットキーダイオード１３，１５とそれぞれ同じ構造を有する２つのシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に１２００Ｖの逆方向電圧を印加した場合にフィールド絶縁膜８０の直下におけるドリフト層３０に蓄積される空間電荷量をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度については１×１０１６ｃｍ－３とした。ドリフト層３０の厚みは１０μｍとした。また、中心トレンチ６１及び外周トレンチ６２の深さはいずれも２μｍとした。図１（ｂ）に示す断面における中心トレンチ６１及び外周トレンチ６２の幅、並びに、ドリフト層３０の上面３１の幅（メサ領域Ｍの幅）については、いずれも１．０μｍとした。アノード電極４０の材料はＮｉとし、カソード電極５０の材料はＴｉとＡｕの積層膜とした。ｐ型半導体層４１の材料はＮｉＯとし、その膜厚は２００ｎｍとした。フィールド絶縁膜８０については厚さ３００ｎｍのＳｉＯ２とした。トレンチ６３は、外周トレンチ６２の外周壁から１４μｍ離れた位置とし、その幅は５０μｍ、深さは１０μｍとした。トレンチ６３に埋め込まれる導電部材９０の材料は、アノード電極４０と同じとした。導電部材９０とアノード電極４０の距離Ｔについては８μｍとした。
　シミュレーションの結果を図１８に示す。図１８において横軸は、外周トレンチ６２の外周壁を基準とした距離Ｘである（図１参照）。また、実線はジャンクションバリアショットキーダイオード１３の特性を示し、破線はジャンクションバリアショットキーダイオード１５の特性を示す。
　図１８に示すように、導電部材９０を有するジャンクションバリアショットキーダイオード１３においては、外周トレンチ６２の外周壁から約８μｍまでの領域においては空間電荷量が１×１０１６ｃｍ－２であり、この領域からより外側に向かうにつれて空間電荷量が低下する領域が現れるものの、導電部材９０に近づくにつれて空間電荷量が再び上昇し、導電部材９０の近傍においては空間電荷量が４．５×１０１５ｃｍ－２であった。これにより、導電部材９０によって電荷が引き抜かれていることが分かる。
　一方、導電部材９０を有さないジャンクションバリアショットキーダイオード１５においては、外周トレンチ６２の外周壁から約８μｍまでの領域においては空間電荷量が１×１０１６ｃｍ－２であるものの、この領域からより外側に向かうにつれて空間電荷量が大幅に減少し、外周トレンチ６２の外周壁から約１２μｍ以上離れた領域においては空間電荷量が１×１０８ｃｍ－２以下に低下した。このように、導電部材９０を有さないジャンクションバリアショットキーダイオード１５においては、電荷の逃げ場がなく、蓄積されることが分かる。
　また、フィールド絶縁膜８０に印加される電界強度は、ジャンクションバリアショットキーダイオード１３では１１．９ＭＶ／ｃｍ、ジャンクションバリアショットキーダイオード１５では１２．１ＭＶ／ｃｍであった。
＜実施例２＞
　図１３に示したジャンクションバリアショットキーダイオード１３と同じ構造を有するシミュレーションモデルを想定し、導電部材９０とアノード電極４０の距離Ｔを８μｍ、５０μｍ、１００μｍ、１５０μｍ又は２００μｍに設定した場合において、フィールド絶縁膜８０の直下におけるドリフト層３０に蓄積される空間電荷量をシミュレーションした。他の条件は、実施例１と同じである。
　シミュレーションの結果を図１９に示す。図１９に示すように、距離Ｔによって電荷の分布は変わらず、導電部材９０のエッジ近傍を除いて高い空間電荷量が維持されることが分かった。
１～１５　　ジャンクションバリアショットキーダイオード
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
３１Ａ　　中央領域
３１Ｂ　　外周領域
３１Ｃ　　最外周領域
４０　　アノード電極
４１　　ｐ型半導体層
４２　　ｎ型半導体層
４３　　金属層
５０　　カソード電極
６１　　中心トレンチ
６２　　外周トレンチ
６３　　トレンチ
７０　　絶縁膜
８０　　フィールド絶縁膜
８１　　保護膜
９０　　導電部材
９１　　トレンチの底部
９２　　トレンチの上部
１００　　ウェーハ
Ｍ　　メサ領域
Ｐ１，Ｐ２　　電流パス

Claims (6)

  1. 　半導体基板と、
    　前記半導体基板上に設けられたドリフト層と、
    　前記ドリフト層の上面のうち環状の外周領域を覆うフィールド絶縁膜と、
    　前記ドリフト層の上面のうち前記外周領域に囲まれた中央領域とショットキー接触し、端部が前記フィールド絶縁膜上に位置するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、
    　前記ドリフト層の前記中央領域に設けられた第１のトレンチに埋め込まれ、前記アノード電極及び前記ドリフト層と接するｐ型半導体層と、
    　前記フィールド絶縁膜と接するとともに、前記半導体基板に電気的に接続された導電部材と、を備えるジャンクションバリアショットキーダイオード。
  2. 　前記導電部材の一部は、前記フィールド絶縁膜上に位置する、請求項１に記載のジャンクションバリアショットキーダイオード。
  3. 　前記ドリフト層は、前記半導体基板に達する第２のトレンチをさらに有し、
    　前記導電部材は、前記第２のトレンチに埋め込まれる、請求項１に記載のジャンクションバリアショットキーダイオード。
  4. 　前記トレンチは、積層方向から見た平面視で前記アノード電極を囲むようリング状に設けられる、請求項３に記載のジャンクションバリアショットキーダイオード。
  5. 　前記導電部材は、前記第２のトレンチの底部に位置する部分と前記第２のトレンチの上部に位置する部分が異なる金属材料からなる、請求項３に記載のジャンクションバリアショットキーダイオード。
  6. 　前記導電部材の少なくとも一部は、前記アノード電極と同じ金属材料からなる、請求項１乃至５のいずれか一項に記載のジャンクションバリアショットキーダイオード。
PCT/JP2023/044801 2023-03-14 2023-12-14 ジャンクションバリアショットキーダイオード WO2024190024A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW113101627A TW202504094A (zh) 2023-03-14 2024-01-16 接面位障肖特基二極體

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-039939 2023-03-14
JP2023039939 2023-03-14

Publications (1)

Publication Number Publication Date
WO2024190024A1 true WO2024190024A1 (ja) 2024-09-19

Family

ID=92754634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/044801 WO2024190024A1 (ja) 2023-03-14 2023-12-14 ジャンクションバリアショットキーダイオード

Country Status (2)

Country Link
TW (1) TW202504094A (ja)
WO (1) WO2024190024A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363302A (ja) * 2003-06-04 2004-12-24 Toshiba Corp Ｍｏｓｆｅｔ
JP2008251772A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP2016208030A (ja) * 2015-04-22 2016-12-08 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法
JP2020136479A (ja) * 2019-02-19 2020-08-31 パナソニックＩｐマネジメント株式会社 半導体素子
WO2020208761A1 (ja) * 2019-04-11 2020-10-15 三菱電機株式会社 半導体装置および電力変換装置
JP2021118192A (ja) * 2020-01-22 2021-08-10 富士電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363302A (ja) * 2003-06-04 2004-12-24 Toshiba Corp Ｍｏｓｆｅｔ
JP2008251772A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP2016208030A (ja) * 2015-04-22 2016-12-08 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法
JP2020136479A (ja) * 2019-02-19 2020-08-31 パナソニックＩｐマネジメント株式会社 半導体素子
WO2020208761A1 (ja) * 2019-04-11 2020-10-15 三菱電機株式会社 半導体装置および電力変換装置
JP2021118192A (ja) * 2020-01-22 2021-08-10 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
TW202504094A (zh) 2025-01-16

Similar Documents

Publication Publication Date Title
US11626522B2 (en) Schottky barrier diode
TWI798402B (zh) 肖特基能障二極體
US11621357B2 (en) Schottky barrier diode
US11557681B2 (en) Schottky barrier diode
US20240313130A1 (en) Junction barrier schottky diode
US11699766B2 (en) Schottky barrier diode
US20240313129A1 (en) Schottky barrier diode
JP7456220B2 (ja) ショットキーバリアダイオード
WO2024190024A1 (ja) ジャンクションバリアショットキーダイオード
WO2024190023A1 (ja) ショットキーバリアダイオード
US20240055536A1 (en) Schottky barrier diode
US20250081485A1 (en) Junction barrier schottky diode
US20250015201A1 (en) Junction barrier schottky diode
WO2025063076A1 (ja) 半導体装置
WO2025063077A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23927627

Country of ref document: EP

Kind code of ref document: A1