[go: up one dir, main page]

WO2016031638A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2016031638A1
WO2016031638A1 PCT/JP2015/073183 JP2015073183W WO2016031638A1 WO 2016031638 A1 WO2016031638 A1 WO 2016031638A1 JP 2015073183 W JP2015073183 W JP 2015073183W WO 2016031638 A1 WO2016031638 A1 WO 2016031638A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
pixel
pixel electrodes
electrode
substrate
Prior art date
Application number
PCT/JP2015/073183
Other languages
English (en)
French (fr)
Inventor
村田　充弘
洋典 岩田
聡 松村
吉田　秀史
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/506,580 priority Critical patent/US20170269441A1/en
Publication of WO2016031638A1 publication Critical patent/WO2016031638A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Definitions

  • the present invention relates to a liquid crystal display device. More specifically, the present invention relates to a liquid crystal display device suitable for a horizontal alignment mode liquid crystal display device.
  • Liquid crystal display devices have been actively developed because they have advantages such as light weight, thinness, and low power consumption.
  • an FFS (Fringe Field Switching) mode is known as a liquid crystal mode of a liquid crystal display device that is often used in portable electronic devices such as smartphones and tablet PCs.
  • An FFS mode liquid crystal display device usually includes a substrate having a two-layer electrode structure, a substrate disposed opposite to the substrate, and a horizontal alignment type liquid crystal layer sandwiched between the substrates.
  • the two-layer electrode structure includes lower and upper electrodes formed from a transparent conductive material such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and these electrodes. And an insulating layer sandwiched between the electrodes. Then, a fringe electric field is generated between the upper electrode and the lower electrode, and the liquid crystal layer is driven by the fringe electric field.
  • One of the upper layer electrode and the lower layer electrode functions as a pixel electrode, and the other functions as a counter electrode (common electrode).
  • liquid crystal display devices of various liquid crystal modes have been studied.
  • a liquid crystal layer made of a liquid crystal having a positive dielectric anisotropy is sandwiched between a pair of substrates arranged opposite to each other.
  • a pixel electrode and a common electrode for applying a vertical electric field to the liquid crystal layer are provided on the counter substrate, respectively, and above the pixel electrode on the element substrate, laterally to the liquid crystal layer with the pixel electrode.
  • a liquid crystal display device in which comb-like electrodes for applying an electric field are provided via an insulating film is disclosed (for example, see Patent Document 1).
  • the liquid crystal display device has an array substrate on which thin film transistors are arranged and a color filter substrate at each intersection of signal lines and scanning lines arranged in a matrix, and is projected on a planarization film on the array substrate side.
  • a liquid crystal display device having a portion and a recess is disclosed (for example, see Patent Document 2).
  • a state where the pixel electrode and the counter electrode are set to the same potential is referred to as an off state, and a state where a voltage higher than the threshold is applied between the pixel electrode and the counter electrode is referred to as an on state.
  • Patent Document 1 discloses a liquid crystal display device capable of improving the response speed and improves the response speed from the on-state to the off-state, but improves the response speed from the off-state to the on-state. Absent.
  • Patent Document 2 describes that it is possible to realize high-speed response by providing convex portions and concave portions on the planarizing film on the array substrate side, but this technique also uses a high-viscosity liquid crystal material. In such a case, a sufficient response speed cannot be achieved, and the liquid crystal display device of Patent Document 2 has room for further improvement in response characteristics.
  • the present invention has been made in view of the above-described present situation, and an object of the present invention is to provide a liquid crystal display device capable of improving the response speed from an off state to an on state.
  • One embodiment of the present invention includes a first substrate, a second substrate facing the first substrate, a horizontal alignment type liquid crystal layer provided between the first substrate and the second substrate, and including liquid crystal molecules.
  • the first substrate has a planar first counter electrode, each of which is linear, a plurality of first pixel electrodes provided in parallel to each other in the pixel, the first counter electrode, and the plurality of first electrodes.
  • a first insulating layer provided between one pixel electrode
  • the second substrate has a planar second counter electrode opposed to the first counter electrode, each of which is linear, and a plurality of the second substrates provided in the pixel corresponding to the plurality of first pixel electrodes.
  • a second pixel electrode, and a second insulating layer provided between the second counter electrode and the plurality of second pixel electrodes Each of the plurality of second pixel electrodes is provided in parallel with the corresponding first pixel electrode, A voltage is applied between each of the plurality of first pixel electrodes and the first counter electrode, and a voltage is applied between each of the plurality of second pixel electrodes and the second counter electrode.
  • the liquid crystal display device may change the alignment of the liquid crystal molecules.
  • this liquid crystal display device is also referred to as a liquid crystal display device according to the present invention.
  • Two pixel electrodes including two first pixel electrodes, two second pixel electrodes, and one first pixel electrode and one second pixel electrode). More specifically, being parallel to each other means that the angle formed by the extending direction (longitudinal direction) of the two pixel electrodes is 0 ° or more and 1 ° or less.
  • the upper limit is preferably 0.5 ° or less, and more preferably 0.2 ° or less. If the angle formed is shifted by 1 ° or more, the contrast may be remarkably lowered.
  • the liquid crystal molecules may have a negative dielectric anisotropy.
  • At least one of the plurality of first pixel electrodes and the corresponding second pixel electrode may be driven at timings different from those of the other first and second pixel electrodes.
  • the plurality of first pixel electrodes include three adjacent first pixel electrodes
  • the plurality of second pixel electrodes include three second pixel electrodes corresponding to the three first pixel electrodes
  • the liquid crystal display device according to the present invention includes a first pixel electrode located in the center of the three first pixel electrodes and a second pixel electrode corresponding to the first pixel electrode than the other first and second pixel electrodes. You may drive with a late timing.
  • the first substrate includes a plurality of first switching elements provided corresponding to the plurality of first pixel electrodes, Each of the plurality of first switching elements is connected to a corresponding first pixel electrode,
  • the second substrate includes a plurality of second switching elements provided corresponding to the plurality of second pixel electrodes, Each of the plurality of second switching elements may be connected to a corresponding second pixel electrode.
  • a liquid crystal display device capable of improving the response speed from an off state to an on state can be realized.
  • FIG. 3 is a schematic plan view showing sub-pixels of the liquid crystal display device of Embodiment 1.
  • FIG. 2 is a schematic cross-sectional view of the liquid crystal display device of Embodiment 1 and corresponds to a cross section taken along line AB in FIG. 3 is a schematic diagram illustrating a circuit configuration of an array substrate of the liquid crystal display device of Embodiment 1.
  • FIG. 3 is a schematic diagram illustrating a circuit configuration of a counter substrate of the liquid crystal display device of Embodiment 1.
  • FIG. It is a plane schematic diagram which shows the sub pixel of the liquid crystal display device of the comparative form 1.
  • FIG. 6 is a schematic cross-sectional view of a liquid crystal display device according to comparative form 1, and corresponds to a cross section taken along line CD in FIG.
  • FIG. 2 is a schematic cross-sectional view of a model used in Example 1.
  • FIG. The timing chart of the signal applied to a pixel electrode in each Example and each comparative example is shown.
  • the electric field distribution and liquid crystal director of Example 1 in an ON state are shown.
  • 6 is a schematic cross-sectional view of a model used in Comparative Example 1.
  • FIG. The electric field distribution and liquid crystal director of the comparative example 1 in an ON state are shown.
  • 6 is a graph showing a change in transmittance ratio in Examples 1 to 5 and Comparative Examples 1 and 2.
  • 12 is a graph showing changes in the transmittance ratio of Examples 1 to 5 and Comparative Examples 1 and 2, and a part of FIG. 12 is enlarged to make it easy to determine the response characteristics at the time of rising.
  • the liquid crystal display device of this embodiment is an active matrix type liquid crystal display device of a horizontal electric field type, and has a display area where an image (screen) is displayed, and the display area includes a plurality of pixels arranged in a matrix. Each pixel is composed of a plurality of (typically 3 to 6) sub-pixels of different colors.
  • FIG. 1 is a schematic plan view illustrating sub-pixels of the liquid crystal display device according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view of the liquid crystal display device of Embodiment 1, and corresponds to a cross section taken along line AB in FIG.
  • the liquid crystal display device of the present embodiment drives the liquid crystal panel 1, the backlight unit 2 provided behind the liquid crystal panel 1, the liquid crystal panel 1 and the backlight unit 2, and And a control unit (not shown) for controlling.
  • the liquid crystal panel 1 includes an array substrate (active matrix substrate) 10 corresponding to the first substrate, a counter substrate 30 corresponding to the second substrate and facing the array substrate 10, and a horizontal sandwiched therebetween.
  • An alignment type liquid crystal layer 50 and a pair of polarizing plates 61 and 62 provided on the opposite side of the substrates 10 and 30 from the liquid crystal layer 50 are provided.
  • the substrates 10 and 30 are provided on the back side and the viewer side of the liquid crystal display device of the present embodiment, respectively.
  • the polarizing plates 61 and 62 are arranged in crossed Nicols.
  • the substrates 10 and 30 are bonded together by a sealing material (not shown) provided so as to surround the display area.
  • the substrates 10 and 30 are opposed to each other via a spacer (not shown) such as a columnar spacer.
  • a nematic liquid crystal is sealed in the gap between the substrates 10 and 30 to form a liquid crystal layer 50 as an optical modulation layer.
  • the array substrate 10 includes a colorless and transparent first insulating substrate 11 such as a glass substrate or a plastic substrate, and the first insulating substrate 11 has a planar first surface on the liquid crystal layer 50 side.
  • the counter electrode 15, the first insulating layer 16 on the first counter electrode 15, the plurality of first pixel electrodes 17 provided in each subpixel 3 on the first insulating layer 16, and the first pixel electrode 17 are covered.
  • a first horizontal alignment film 18 is formed.
  • the first horizontal alignment film 18 is formed without a break so as to cover at least the entire display area.
  • the first counter electrode 15 is formed so as to cover the display area except for a first contact hole forming portion to be described later, and is provided in common to all the pixels, that is, all the sub-pixels 3.
  • the first counter electrode 15 does not necessarily need to be completely flat.
  • the first pixel electrodes 17 are formed in a comb shape and are arranged side by side in a direction orthogonal to the extending direction (longitudinal direction).
  • the first pixel electrodes 17 run parallel to each other, and each first pixel electrode 17 is formed, for example, in a straight line in the vertical direction.
  • Each first pixel electrode 17 overlaps the first counter electrode 15 via the first insulating layer 16, and each first pixel electrode 17 and the first counter electrode 15 are electrically connected to each other by the first insulating layer 16. Is insulated.
  • FIG. 3 is a schematic diagram illustrating a circuit configuration of the array substrate of the liquid crystal display device according to the first embodiment.
  • the array substrate 10 intersects the plurality of first gate bus lines 12 and the first gate bus lines 12 that are parallel to each other between the first insulating substrate 11 and the first counter electrode 15 (for example, a plurality of first source bus lines 13 that are orthogonal to each other, a plurality of first thin film transistors (TFTs) 14 that are switching elements and are provided in each sub-pixel 3, and a first interlayer insulating film (not shown) Is further included.
  • the first counter electrode 15 is provided on the first interlayer insulating film.
  • first gate bus line 12 two gate bus lines 12a and 12b are provided for each group of sub-pixels composed of sub-pixels 3 (sub-pixels 3 arranged in the horizontal direction) in the same row.
  • first source bus line 13 the number of first pixel electrodes 17 per one sub-pixel 3 is the same for each sub-pixel grape composed of sub-pixels 3 (sub-pixels 3 arranged in the vertical direction) in the same column.
  • three source bus lines 13a, 13b and 13c are provided.
  • the first TFT 14 for each sub-pixel 3, the same number as the number of the first pixel electrodes 17 per one sub-pixel 3, for example, three TFTs 14a, 14b and 14c are provided.
  • the TFT 14a is provided in the vicinity of the intersection of the gate bus line 12a and the source bus line 13a
  • the TFT 14b is provided in the vicinity of the intersection of the gate bus line 12a and the source bus line 13b
  • the TFT 14c is provided in the vicinity of the gate bus line 12b and the source bus.
  • the gates of the TFTs 14a and 14b are electrically connected to the gate bus line 12a
  • the gate of the TFT 14c is electrically connected to the gate bus line 12b
  • the TFTs 14a, 14b and 14c The sources are electrically connected to the source bus lines 13a, 13b and 13c, respectively.
  • the drains of the TFTs 14a, 14b and 14c are connected to the pixel electrodes 17a, 17c and 17b through the first contact holes 19a, 19b and 19c, respectively. Electrical It is connected.
  • the pixel electrodes 17a, 17b and 17c are driven by the TFTs 14a, 14c and 14b, respectively, and are controlled independently of each other.
  • the first source bus line 13 is connected to a first source driver (not shown) outside the display area, and the first gate bus line 12 is connected to a first gate driver (not shown) outside the display area. Yes.
  • a scanning signal is applied to each first gate bus line 12 by a line sequential method at a predetermined timing from the first gate driver.
  • a channel is generated in the first TFT connected to the first gate bus line to which the scanning signal is applied while the scanning signal is applied, and in the meantime, the first source connected to the first TFT is connected to the first TFT.
  • a signal corresponding to display data (gradation) is applied from the bus line to the first pixel electrode connected to the first TFT through the first TFT.
  • timing for driving the first pixel electrodes 17 of the same subpixel 3 is not particularly limited as long as it is within one frame, and can be set as appropriate.
  • a common signal (a DC signal or an AC signal, for example, a DC signal of 0V) that does not change according to display data (gradation) is applied to the first counter electrode 15. It functions as a so-called common electrode.
  • the counter substrate 30 has the same circuit configuration as the array substrate 10. That is, as shown in FIGS. 1 and 2, the counter substrate 30 includes a colorless and transparent second insulating substrate 31 such as a glass substrate or a plastic substrate, and the second insulating substrate 31 has a planar shape on the liquid crystal layer 50 side.
  • a second horizontal alignment film 38 is formed.
  • the second horizontal alignment film 38 is formed without a break so as to cover at least the entire display area.
  • a color filter layer 40 is provided as the second insulating layer 36.
  • the second counter electrode 35 is formed so as to cover the display area except for a second contact hole forming portion described later, and is provided in common to all the pixels, that is, all the sub-pixels 3.
  • the second counter electrode 35 does not necessarily need to be completely flat.
  • the second pixel electrodes 37 are formed in a comb shape and are arranged side by side in a direction orthogonal to the extending direction (longitudinal direction).
  • the second pixel electrodes 37 run parallel to each other, and each second pixel electrode 37 is formed, for example, in a straight line in the vertical direction.
  • Each second pixel electrode 37 overlaps the second counter electrode 35 via the second insulating layer 36, and each second pixel electrode 37 and the second counter electrode 35 are electrically connected to each other by the second insulating layer 36. Is insulated.
  • the second pixel electrode 37 the same number as the first pixel electrode 17, for example, three pixel electrodes 37 a, 37 b, and 37 c are provided for each sub-pixel 3.
  • the second pixel electrode 37 is provided corresponding to the first pixel electrode 17, and each second pixel electrode 37 is disposed in parallel with the corresponding first pixel electrode 17, and is connected to the corresponding first pixel electrode 17. Opposite. When the liquid crystal panel 1 is viewed in plan, each second pixel electrode 37 overlaps the corresponding first pixel electrode 17, but does not overlap the other first pixel electrode 17.
  • FIG. 4 is a schematic diagram illustrating a circuit configuration of the counter substrate of the liquid crystal display device according to the first embodiment.
  • the counter substrate 30 includes a plurality of second gate bus lines 32 parallel to each other and a second gate between the second insulating substrate 31 and the second counter electrode 35, similarly to the array substrate 10.
  • the second counter electrode 35 is provided on the second interlayer insulating film.
  • the second gate bus line 32 two gate bus lines 32a and 32b are provided for each group of sub-pixels composed of sub-pixels 3 (sub-pixels 3 arranged in the horizontal direction) in the same row.
  • the second source bus line 33 the same number of second pixel electrodes 37 per one sub-pixel 3 is provided for each sub-pixel grape composed of sub-pixels 3 (sub-pixels 3 arranged in the vertical direction) in the same column.
  • three source bus lines 33a, 33b and 33c are provided.
  • the second TFT 34 the same number of second pixel electrodes 37 per one subpixel 3, for example, three TFTs 34 a, 34 b and 34 c are provided for each subpixel 3.
  • the TFT 34a is provided in the vicinity of the intersection of the gate bus line 32a and the source bus line 33a
  • the TFT 34b is provided in the vicinity of the intersection of the gate bus line 32a and the source bus line 33b
  • the TFT 34c is provided in the vicinity of the gate bus line 32b and the source bus.
  • the gates of the TFTs 34a and 34b are electrically connected to the gate bus line 32a
  • the gate of the TFT 34c is electrically connected to the gate bus line 32b
  • the TFTs 34a, 34b and 34c The sources are electrically connected to the source bus lines 33a, 33b, and 33c, respectively, and the drains of the TFTs 34a, 34b, and 34c are connected to the pixel electrodes 37a, 37c, and 37b through the second contact holes 39a, 39b, and 39c, respectively. Electrical It is connected.
  • the pixel electrodes 37a, 37b, and 37c are driven by the TFTs 34a, 34c, and 34b, respectively, and are controlled independently of each other.
  • the second source bus line 33 is connected to a second source driver (not shown) outside the display area, and the second gate bus line 32 is connected to a second gate driver (not shown) outside the display area. Yes.
  • a scanning signal is applied to each second gate bus line 32 from the second gate driver at a predetermined timing by a line sequential method.
  • a channel is generated in the second TFT connected to the second gate bus line to which the scanning signal is applied while the scanning signal is applied, and a second source connected to the second TFT in the meantime.
  • a signal corresponding to display data (gradation) is applied from the bus line to the second pixel electrode connected to the second TFT through the second TFT.
  • timing for driving the second pixel electrodes 37 of the same subpixel 3 is not particularly limited as long as it is within one frame, and can be set as appropriate.
  • Each second pixel electrode 37 is driven at the same timing as the corresponding first pixel electrode 17, and a signal is applied to each second pixel electrode 37 at the same timing as the corresponding first pixel electrode 17.
  • the first and second pixel electrodes 17 and 37 of the same sub-pixel 3 are preferably driven in order in the direction of liquid crystal flow. In this way, by driving the upper and lower corresponding pixel electrodes in accordance with the flow of the liquid crystal, it is possible to make the response from the off state to the on state faster.
  • a common signal (a DC signal or an AC signal, for example, a DC signal of 0V) that does not change according to display data (gradation) is applied to the second counter electrode 35, It functions as a so-called common electrode.
  • a common signal is applied to the first and second counter electrodes 15 and 35.
  • the liquid crystal layer 50 is a layer exhibiting a nematic phase and includes at least liquid crystal molecules 51 having a positive or negative dielectric anisotropy ( ⁇ ).
  • Each of the horizontal alignment films 18 and 38 aligns adjacent liquid crystal molecules 51 in a direction substantially parallel to the film surface by the alignment regulating force.
  • the liquid crystal molecules 51 of the entire liquid crystal layer 50 are parallel. Alignment (horizontal alignment, homeotropic alignment) is indicated, and each liquid crystal molecule 51 is aligned such that its major axis is substantially parallel to the surface of each substrate 10, 30.
  • the angle is preferably within a range of 97 ° ⁇ 1 °, and within a range of 97 ° ⁇ 0.5 °, as shown in FIG. More preferably, it is more preferably within the range of 97 ° ⁇ 0.2 °, and when the dielectric anisotropy of the liquid crystal molecules 51 is positive, it is within the range of 7 ° ⁇ 1 °.
  • the liquid crystal molecules 51 are shown as being disposed on both the first pixel electrode 17 and the second pixel electrode 37, but actually, in FIG. 2. As shown, it exists in the liquid crystal layer 50 between the first and second pixel electrodes 17 and 37.
  • one transmission axis 63 of the polarizing plates 61 and 62 arranged in crossed Nicols is parallel to the initial orientation azimuth 52, and the other transmission axis 64 is orthogonal to the initial orientation azimuth 52. .
  • the present embodiment realizes a normally black mode, and in the off state, the transmittance is minimum, that is, a black screen is displayed.
  • the light emitted from the backlight unit 2 is converted into polarized light, for example, linearly polarized light, by passing through the polarizing plate 61, and the polarized light passes through the liquid crystal layer 50 with almost no change in the polarization state. And is blocked by the polarizing plate 62.
  • the ON state that is, a voltage greater than the threshold value is applied between each first pixel electrode 17 and the first counter electrode 15, and greater than the threshold value between each second pixel electrode 37 and the second counter electrode 35.
  • a fringe electric field is generated in a parabolic shape between each first pixel electrode 17 and the first counter electrode 15, and each second pixel electrode 37 and each first electrode are connected to each other.
  • a fringe electric field is generated parabola-like between the two counter electrodes 35, and these fringe electric fields are applied to the liquid crystal layer 50.
  • Each fringe electric field is generated in a direction substantially orthogonal to the extending direction (longitudinal direction) of each pixel electrode 17, 37.
  • the orientation of the liquid crystal molecules 51 changes. More specifically, when the dielectric anisotropy is negative, the liquid crystal molecules 51 to which the fringe electric field is applied rotate so that the major axis direction is away from the direction of the fringe electric field, as shown in FIG. When the dielectric anisotropy is positive, it rotates so that its major axis direction approaches the direction of the fringe electric field. In either case, the liquid crystal molecules 51 rotate so that the major axis direction is away from the initial alignment azimuth 52. Therefore, the polarization state of polarized light that has entered the liquid crystal layer 50, for example, linearly polarized light changes, and at least a part of the polarized light is transmitted through the polarizing plate 62. In this way, in the on state, the light emitted from the backlight unit 2 is transmitted through the liquid crystal panel 1.
  • each fringe electric field is proportional to the voltage applied between the pixel electrode that generates it and the counter electrode facing the pixel electrode.
  • the stronger the fringe electric field applied to the liquid crystal molecules 51 the more the liquid crystal The molecule 51 rotates more greatly. Therefore, the amount of light transmitted through the liquid crystal panel 1 (transmittance) depends on the magnitude of each voltage applied between each first pixel electrode 17 and the first counter electrode 15, and each second pixel electrode 37. It is possible to control by appropriately changing the magnitude of each voltage applied between the second counter electrode 35 and the second counter electrode 35. Therefore, the transmittance of light from the backlight unit 2 can be controlled for each sub-pixel 3 by controlling the magnitude of each applied voltage in each sub-pixel 3, and as a result, a desired image is displayed in the display area. be able to.
  • the liquid crystal display device includes the array substrate (first substrate) 10, the counter substrate (second substrate) 30 facing the array substrate 10, and the array substrate 10 and the counter substrate 30.
  • the array substrate 10 is provided with a horizontal alignment type liquid crystal layer 50 including liquid crystal molecules 51 and the sub-pixel 3, and the array substrate 10 has a planar first counter electrode 15, each of which is linear, 3, a plurality of first pixel electrodes 17 provided in parallel to each other, and a first counter electrode 15 and a first insulating layer 16 provided between the plurality of first pixel electrodes 17.
  • a plurality of second pixels provided in the sub-pixel 3 so as to correspond to the plurality of first pixel electrodes 17, each having a planar shape, opposed to the first counter electrode 15.
  • Each of the plurality of second pixel electrodes 37 is provided in parallel with the corresponding first pixel electrode 17, and the liquid crystal display device of the present embodiment includes a plurality of first pixels. A voltage is applied between each of the electrodes 17 and the first counter electrode 15, and a voltage is applied between each of the plurality of second pixel electrodes 37 and the second counter electrode 35. Change the orientation.
  • the array substrate 10 includes the planar first counter electrode 15, the plurality of first pixel electrodes 17 that are each linear, and are provided in parallel within the sub-pixel 3, and the first counter electrode. 15 and the first insulating layer 16 provided between the plurality of first pixel electrodes 17, the counter substrate 30 includes a planar second counter electrode 35 facing the first counter electrode 15, each of which is a line.
  • a plurality of second pixel electrodes 37 provided corresponding to the plurality of first pixel electrodes 17 in the sub-pixel 3, and provided between the second counter electrode 35 and the plurality of second pixel electrodes 37.
  • Each of the plurality of second pixel electrodes 37 is provided in parallel with the corresponding first pixel electrode 17, and the liquid crystal display device of the present embodiment includes the plurality of first pixel electrodes 17.
  • a voltage is applied between each of the first counter electrodes 15 and a plurality of second pixel electrodes. 7 is applied between the second counter electrode 35 and the second counter electrode 35, the liquid crystal display device according to the present embodiment is provided between the first pixel electrode 17 and the first counter electrode 15 (near the array substrate 10). Further, it is possible to generate a fringe electric field, and it is also possible to generate a fringe electric field between each second pixel electrode 37 and the second counter electrode 35 (in the vicinity of the counter substrate 30).
  • the liquid crystal display device of this embodiment can change the orientation of the liquid crystal molecules 51 by the upper and lower fringe electric fields that form the pair.
  • the liquid crystal display device is more active than the general FFS mode liquid crystal display device in which only the liquid crystal molecules near the substrate are driven only by the fringe electric field near one substrate. It is possible to drive, and the response from the off state to the on state can be made faster. Further, since the liquid crystal display device of the present embodiment can effectively drive the liquid crystal molecules 51 in the entire liquid crystal layer 50 by the upper and lower fringe electric fields, compared with the above general FFS mode liquid crystal display device, It is possible to achieve higher transmittance.
  • the liquid crystal display device of the present embodiment may be a monochrome liquid crystal display device, and each pixel may not be divided into a plurality of sub-pixels 3.
  • the members for example, the first and second pixel electrodes 17 and 37
  • the color filter layer 40 can be omitted.
  • the liquid crystal molecules 51 preferably have a negative dielectric anisotropy, whereby higher transmittance can be realized as compared with a case where the liquid crystal molecules 51 have a positive dielectric anisotropy.
  • the liquid crystal molecules 51 can be driven by the upper and lower fringe electric fields as described above, a high-speed response can be achieved even when using a negative type liquid crystal.
  • At least one of the plurality of first pixel electrodes 17 and the corresponding second pixel electrode 37 are driven at a timing different from that of the other first and second pixel electrodes 17 and 37.
  • the response speed from the off state to the on state can be further improved.
  • the plurality of first pixel electrodes 17 includes three adjacent pixel electrodes (first pixel electrodes) 17a, 17b, and 17c
  • the plurality of second pixel electrodes 37 includes three pixel electrodes (first pixels).
  • the pixel electrode) includes three second pixel electrodes 37a, 37b, and 37c corresponding to 17a, 17b, and 17c
  • the liquid crystal display device of the present embodiment is arranged at the center of the three first pixel electrodes 17a, 17b, and 17c. It is preferable that the first pixel electrode 17b and the corresponding second pixel electrode 37b are driven at a later timing than the other first and second pixel electrodes 17a, 17c, 37a, and 37c.
  • the drive timing shift (gap) in this case is not particularly limited as long as it is within one frame, and can be set as appropriate.
  • the array substrate 10 includes a plurality of first TFTs (first switching elements) 14 provided corresponding to the plurality of first pixel electrodes 17, and each of the plurality of first TFTs 14 is connected to the corresponding first pixel electrode 17.
  • the counter substrate 30 includes a plurality of second TFTs (first switching elements) 34 provided corresponding to the plurality of second pixel electrodes 37, and each of the plurality of second TFTs 34 corresponds to the corresponding second pixel electrode 37. It is preferable that the timing of driving the pixel electrodes 17 and 37 can be set as appropriate.
  • the number of the first pixel electrodes 17 per one sub-pixel 3 is not particularly limited as long as it is 2 or more, and the size of the sub-pixel 3 and the extending direction (longitudinal direction) of the first pixel electrode 17 are taken into consideration. And it can set suitably.
  • the number of the second pixel electrodes 37 per one subpixel 3 is not particularly limited as long as it is 2 or more, and the size of the subpixel 3 and the extending direction of the second pixel electrode 37 (longitudinal direction). ) Can be set as appropriate.
  • each pixel electrode 17, 37 is not particularly limited, but normally, as shown in FIGS. 3 and 4, each pixel electrode 17, 37 is along each source bus line 13, 33. Or arranged along the gate bus line.
  • Each distance S1 between the adjacent first pixel electrodes 17 and each distance S2 between the adjacent second pixel electrodes 37 are not particularly limited, but are preferably 3 ⁇ m or more and 8 ⁇ m or less, preferably 3 ⁇ m or more and 5 ⁇ m. The following is more preferable.
  • Each interval S1 can be appropriately set independently of the other intervals S1, but each interval S2 is normally set substantially the same as the corresponding interval S1.
  • each first pixel electrode 17 and the width L2 of each second pixel electrode 37 are not particularly limited, but are preferably 2 ⁇ m or more and 5 ⁇ m or less.
  • Each width L1 can be appropriately set independently of the other width L1, but each width L2 is normally set to be substantially the same as the corresponding width L1.
  • the width of the pixel electrode means the length of the pixel electrode in a direction orthogonal to the extending direction (longitudinal direction).
  • the pretilt angle of the liquid crystal layer 50 is preferably 0 ° or more and 3 ° or less, and more preferably 0 ° or more and 2 ° or less. If it is 0 ° or more, a photo-alignment film can be used as the first and second horizontal alignment films 18 and 38. This is because the pretilt angle of a photo-alignment film that has been used in the manufacture of liquid crystal display devices in recent years is 0 ° or more. If the pretilt angle exceeds 2 °, the viewing angle characteristics may be deteriorated. As the pretilt angle is smaller, the deterioration of the viewing angle characteristic in the oblique direction can be improved.
  • the pretilt angle of the liquid crystal layer 50 is usually larger than 0 °.
  • the pretilt angle can be measured using an ellipsometer (trade name: OPTIPRO) manufactured by Shintech.
  • the liquid crystal molecules 51 are aligned in a predetermined direction in the off state, and the major axis direction of the liquid crystal molecules 51 substantially coincides with the direction of alignment treatment (for example, the rubbing direction) in the off state. .
  • the specific value of the dielectric anisotropy of the liquid crystal molecules 51 is not particularly limited, but is preferably ⁇ 3 to ⁇ 5 when negative, and 3 to 8 when positive.
  • the product (panel retardation) of the cell thickness d and the refractive index anisotropy ⁇ n of the liquid crystal molecules 51 is not particularly limited and can be set as appropriate. Further, the viscosity of the liquid crystal in the liquid crystal layer 50 is not particularly limited, and can be set as appropriate.
  • backlight unit 2 and the control unit general ones can be used as appropriate.
  • polarizing plates 61 and 62 a pair of linear polarizing plates can be used.
  • the absorption axes of the pair of linearly polarizing plates are substantially orthogonal to each other.
  • Each linearly polarizing plate includes a linearly polarizing element.
  • a linearly polarizing element a material obtained by adsorbing and orienting an anisotropic material such as an iodine complex having dichroism on a polyvinyl alcohol (PVA) film is typically mentioned.
  • PVA polyvinyl alcohol
  • each linearly polarizing plate usually further includes a protective film such as a triacetyl cellulose (TAC) film laminated on both sides of the PVA film via an adhesive layer.
  • TAC triacetyl cellulose
  • An optical film such as a phase difference plate may be provided between at least one of the array substrate 10 and the polarizing plate 61 and between the counter substrate 30 and the polarizing plate 62 for the purpose of further improving the viewing angle characteristics. Good.
  • the material of the first and second horizontal alignment films 18 and 38 is not particularly limited, and examples thereof include an alignment film material used for a general FFS mode.
  • Each of the horizontal alignment films 18 and 38 may be an organic alignment film formed using an organic material including polyimide or the like, or an inorganic alignment film formed using an inorganic material including silicon oxide or the like. It may be.
  • the method for the alignment treatment of the horizontal alignment films 18 and 38 is not particularly limited, and for example, rubbing treatment or photo-alignment treatment may be used.
  • the material of the first pixel electrode 17, the first counter electrode 15, the second pixel electrode 37, and the second counter electrode 35 is not particularly limited, and a general conductive material can be used.
  • a general conductive material can be used.
  • transparent materials such as ITO and IZO can be used.
  • Examples include conductive materials. All the first pixel electrodes 17 are formed from the same conductive film in the same process, and all the second pixel electrodes 37 are formed from the same conductive film in the same process.
  • the material of the first insulating layer 16 is not particularly limited.
  • the dielectric constant ⁇ of silicon nitride (SiNx) or the like is 3 or more and 4 or less, and the dielectric constant ⁇ of a photosensitive acrylic resin, photosensitive polyimide, or the like.
  • the organic insulating material include 7 or more and 7 or less.
  • the color filter layer 40 includes a plurality of color layers (color filters) provided corresponding to the sub-pixels 3.
  • the color layer is used for color display, and is formed from a transparent organic insulating film such as an acrylic resin containing a pigment, and is mainly formed in the opening region. As a result, color display is possible.
  • Each pixel is composed of, for example, three sub-pixels that output each color light of R (red), G (green), and B (blue).
  • the type and number of colors of the sub-pixels 3 constituting each pixel are not particularly limited and can be set as appropriate.
  • each pixel may be composed of, for example, sub-pixels of three colors of cyan, magenta, and yellow, or sub-pixels of four or more colors (for example, four colors of R, G, B, and Y (yellow)). May be configured.
  • the color filter layer 40 may further include a black matrix (BM) layer that shields a region between adjacent sub-pixels 3.
  • BM black matrix
  • the BM layer can be formed from an opaque metal film (for example, a chromium film) and / or an opaque organic film (for example, an acrylic resin containing carbon).
  • a transparent overcoat layer 41 is further provided as the second insulating layer 36 between the color filter layer 40 and the second horizontal alignment film 38.
  • the material of the overcoat layer 41 is not particularly limited, and examples thereof include organic insulating materials having a dielectric constant ⁇ of 3 or more and 4 or less such as acrylic resin and polyimide.
  • the thickness of the overcoat layer 41 is preferably 1 to 3 ⁇ m.
  • a protrusion may be provided on the surface of the overcoat layer 41, and this protrusion may function as a columnar spacer.
  • a photolithography method using a multi-tone photomask may be used as a method for providing the protrusion on the overcoat layer 41.
  • FIG. 5 is a schematic plan view showing sub-pixels of the liquid crystal display device according to comparative embodiment 1.
  • FIG. 6 is a schematic cross-sectional view of the liquid crystal display device of Comparative Embodiment 1, and corresponds to a cross section taken along line CD in FIG.
  • the liquid crystal display device of this comparative embodiment is an FFS mode liquid crystal display device.
  • the liquid crystal panel 101 includes an array substrate (active matrix substrate) 110, a counter substrate 130 facing the array substrate 110, a horizontal alignment type liquid crystal layer 150 sandwiched between them, and the liquid crystal layers of the substrates 110 and 130.
  • 150 has a pair of polarizing plates 161 and 162 provided on the main surface opposite to 150.
  • the polarizing plates 161 and 162 are arranged in crossed Nicols.
  • the substrates 110 and 130 are bonded together by a sealing material (not shown) provided so as to surround the display area.
  • the substrates 110 and 130 are opposed to each other via a spacer (not shown) such as a columnar spacer.
  • a nematic liquid crystal is sealed in the gap between the substrates 110 and 130, whereby a liquid crystal layer 150 as an optical modulation layer is formed.
  • the array substrate 110 includes a colorless and transparent first insulating substrate 111 such as a glass substrate or a plastic substrate, and a planar counter electrode is provided on the liquid crystal layer 150 side of the first insulating substrate 111. 115, a first insulating layer 116 on the counter electrode 115, a pixel electrode 117 provided in each subpixel 103 on the first insulating layer 116, and a first horizontal alignment film 118 covering the pixel electrode 117. ing.
  • the first horizontal alignment film 118 is formed without a break so as to cover at least the entire display area.
  • a plurality of slits 117 ⁇ / b> S extending in the vertical direction are formed in the pixel electrode 117, and the pixel electrode 117 has a plurality of linear portions 120 that are spaced from each other.
  • the pixel electrode 117 may be a comb pixel.
  • a dielectric constant ⁇ of silicon nitride (SiNx) or the like is 3 or more and 4 or less, a dielectric constant ⁇ of 7 or more, such as a photosensitive acrylic resin or photosensitive polyimide, A material such as an organic insulating material of 7 or less can be used.
  • the counter substrate 130 includes a colorless and transparent second insulating substrate 131 such as a glass substrate or a plastic substrate, and the second insulating substrate 131 has a second insulating layer on the liquid crystal layer 150 side.
  • the color filter layer 140 and a second horizontal alignment film 138 covering the color filter layer 140 are formed.
  • the second horizontal alignment film 138 is formed without a break so as to cover at least the entire display area.
  • Each of the horizontal alignment films 118 and 138 may be an organic alignment film formed using an organic material containing polyimide or the like, or may be an inorganic alignment film formed using an inorganic material including silicon oxide or the like. May be.
  • the method for the alignment treatment of the horizontal alignment films 118 and 138 is not particularly limited, and for example, rubbing treatment or photo-alignment treatment may be used.
  • the liquid crystal layer 150 is a layer exhibiting a nematic phase and contains at least liquid crystal molecules 151 having a negative dielectric anisotropy ( ⁇ ).
  • Each of the horizontal alignment films 118 and 138 aligns neighboring liquid crystal molecules 151 in a direction substantially parallel to the film surface by the alignment regulating force.
  • the liquid crystal molecules 151 of the entire liquid crystal layer 150 exhibit parallel alignment (horizontal alignment, homeotropic alignment), and each liquid crystal molecule 151.
  • the major axis direction of the liquid crystal molecules 151 when the liquid crystal panel 101 is viewed in a plan view in the off state is an initial orientation direction 152
  • the initial orientation direction 152 and the extending direction (longitudinal direction) of each linear portion 120 of the pixel electrode 117 Is usually in the range of 97 ° ⁇ 1 °.
  • a fringe is formed in a parabolic shape between each linear portion 120 and the counter electrode 115.
  • An electric field is generated, and these fringe electric fields are applied to the liquid crystal layer 150.
  • Each fringe electric field is generated in a direction substantially orthogonal to the extending direction (longitudinal direction) of each linear portion 120.
  • the alignment of the liquid crystal molecules 151 changes. More specifically, as shown in FIG. 5, the liquid crystal molecules 151 to which the fringe electric field is applied rotate so that the major axis direction is away from the direction of the fringe electric field. Rotate away.
  • the polarization state of the polarized light that has entered the liquid crystal layer 150 for example, linearly polarized light is changed, and at least a part of the polarized light is transmitted through the polarizing plate 162. In this way, in the on state, the light emitted from the backlight unit 102 is transmitted through the liquid crystal panel 101.
  • Example 1 A simulation was performed on the liquid crystal panel having the structure shown in FIGS.
  • FIG. 7 is a schematic cross-sectional view of the model used in Example 1.
  • the liquid crystal layer 50 was formed using a negative liquid crystal having a refractive index anisotropy ⁇ n of 0.1, a dielectric anisotropy ⁇ of ⁇ 2.5, and a viscosity of 120 cP.
  • the cell thickness was 3.2 ⁇ m, and the panel retardation Re was set to 320 nm. Assuming that a horizontal alignment film was disposed on each surface of the array substrate and the counter substrate on the liquid crystal layer 50 side, the initial alignment of the liquid crystal molecules was parallel alignment.
  • the first counter electrode 15 was disposed in a rectangular shape without any breaks in the entire area of the sub-pixel.
  • the first insulating layer 16 has a dielectric constant of 6.9 and a film thickness of 0.3 ⁇ m.
  • Each of the pixel electrodes 17a, 17b, and 17c has a linear shape extending in the vertical direction (direction perpendicular to the paper surface of FIG.
  • each pixel electrode 17a, 17b, 17c was arranged in parallel to each other.
  • the width L1 of each pixel electrode 17a, 17b, 17c was 3 ⁇ m, and each spacing S1 between adjacent pixel electrodes was 3 ⁇ m.
  • a second counter electrode 35, a second insulating layer 36 on the second counter electrode 35, and a pixel as a second pixel electrode on the second insulating layer 36 Electrodes 37a, 37b and 37c were arranged.
  • the pixel electrodes 37a, 37b, and 37c are disposed corresponding to the pixel electrodes 17a, 17b, and 17c, respectively.
  • the second counter electrode 35 was disposed in a rectangular shape without any breaks in the entire area of the sub-pixel.
  • the second insulating layer 36 has a dielectric constant of 3.4 and a film thickness of 1.5 ⁇ m.
  • Each pixel electrode 37a, 37b, 37c was made into the linear form extended in the vertical direction (direction perpendicular
  • Each pixel electrode 37a, 37b, 37c was disposed immediately above the corresponding pixel electrode 17a, 17b, 17c.
  • the width L2 of each pixel electrode 37a, 37b, 37c was 3 ⁇ m, and each spacing S2 between adjacent pixel electrodes was 3 ⁇ m.
  • each pixel electrode 37a, 37b, 37c were made to correspond with the position and shape of corresponding pixel electrode 17a, 17b, 17c.
  • the angle between the initial orientation direction and the extending direction of each pixel electrode 17a, 17b, 17c, 37a, 37b, 37c was set to 97 °.
  • a pair of polarizing plates are arranged in a cross in a coll, one transmission axis is arranged parallel to the initial orientation direction, and the other transmission axis is arranged perpendicular to the initial orientation direction, and the liquid crystal panel of this embodiment is normally Set to black mode.
  • FIG. 8 is a timing chart of signals applied to the pixel electrodes in each example and each comparative example. All the pixel electrodes 17a, 17b, 17c, 37a, 37b and 37c were set so as to be driven independently of each other. As shown in FIG. 8 and Table 1 below, in this embodiment, the same signal V1 is applied to each pixel electrode 17a, 17b, 17c, 37a, 37b, 37c. In Table 1 below, the pixel electrodes 17a, 17b, 17c, 37a, 37b, and 37c are denoted as A, B, C, D, E, and F, respectively.
  • FIG. 9 shows the electric field distribution and liquid crystal director of Example 1 in the on state.
  • the liquid crystal molecules 51 in the ON state, between each first pixel electrode 17a, 17b, 17c and the first counter electrode 15 below it, each second pixel electrode 37a, 37b, 37c, and its Since a fringe electric field is generated between the upper second counter electrodes 35, the liquid crystal molecules 51 can be rotated.
  • the liquid crystal molecules 51 rotate away from the initial alignment direction, and optical modulation occurs from black display (low gradation) to white display (high gradation).
  • Example 2 As shown in FIG. 8 and Table 1 above, the present embodiment is the same as the first embodiment except that the same signal V2 is applied to the pixel electrode 17b and the pixel electrode 37b.
  • Example 3 As shown in FIG. 8 and Table 1 above, the present embodiment is the same as the first embodiment except that the same signal V3 is applied to the pixel electrode 17b and the pixel electrode 37b.
  • Example 4 As shown in FIG. 8 and Table 1 above, the present embodiment is the same as the first embodiment except that the same signal V2 is applied to the pixel electrode 17b and the pixel electrode 37b and the same signal V3 is applied to the pixel electrode 17c and the pixel electrode 37c. Same as Example 1.
  • FIG. 10 is a schematic cross-sectional view of the model used in Comparative Example 1.
  • the liquid crystal panel of this comparative example is an FFS mode liquid crystal panel.
  • the liquid crystal layer 150 was formed using a negative liquid crystal having a refractive index anisotropy ⁇ n of 0.1, a dielectric anisotropy ⁇ of ⁇ 2.5, and a viscosity of 120 cP.
  • the cell thickness was 3.2 ⁇ m, and the panel retardation Re was set to 320 nm. Assuming that a horizontal alignment film was disposed on each surface of the array substrate and the counter substrate on the liquid crystal layer 150 side, the initial alignment of the liquid crystal molecules was parallel alignment.
  • the pixel electrode 117 and the counter electrode 115 are disposed on the liquid crystal layer 150 side of the first insulating substrate 111 of the array substrate.
  • the pixel electrode 117 is disposed in the upper layer
  • the counter electrode 115 is disposed in the lower layer
  • the first insulating layer 116 having a dielectric constant of 6.9 and a film thickness of 0.3 ⁇ m is disposed between the pixel electrode 117 and the counter electrode 115.
  • the counter electrode 115 was disposed in a rectangular shape without any breaks in the entire area of the sub-pixel.
  • three slits 117S extending in the vertical direction (a direction perpendicular to the paper surface of FIG.
  • each linear portion 120 was all 3 ⁇ m, and the interval S between adjacent linear portions 120 (that is, the width of each slit 117S) was 3 ⁇ m.
  • a pair of polarizing plates are arranged in a cross in a coll, one transmission axis is arranged parallel to the initial orientation direction, and the other transmission axis is arranged perpendicular to the initial orientation direction, and the liquid crystal panel of this comparative example is normally Set to black mode.
  • the signal V1 was applied to the pixel electrode 117 (each linear portion 120).
  • the pixel electrode 117 is indicated as A.
  • FIG. 11 shows the electric field distribution and liquid crystal director of Comparative Example 1 in the on state.
  • a fringe electric field is generated between the pixel electrode 117 and the counter electrode 115 below it, so that the liquid crystal molecules 151 can be rotated.
  • the liquid crystal molecules 151 rotate away from the initial alignment direction, and optical modulation occurs from black display (low gradation) to white display (high gradation).
  • black display low gradation
  • white display high gradation
  • FIGS. 12 and 13 are graphs showing changes in the transmittance ratio of Examples 1 to 5 and Comparative Examples 1 and 2, and FIG. 13 is a part of FIG. Is an enlarged version.
  • the rise time was defined as the time during which the transmittance ratio (that is, the transmittance when the maximum transmittance was 100%) was changed from 10% to 90%. In each example, driving started from 6 ms.
  • Table 2 shows the rise times and maximum transmittances of Examples 1 to 5 and Comparative Examples 1 and 2. The maximum transmittance was expressed as a percentage with respect to the maximum transmittance of Comparative Example 1.
  • Examples 1 to 5 had a shorter rise time and a faster response from the off state to the on state than Comparative Example 1. In addition, it was confirmed that Examples 1 to 5 can achieve higher transmittance than Comparative Example 1. By generating a fringe electric field in the vicinity of each of the array substrate and the counter substrate, the liquid crystal molecules were actively operated, and as a result, high speed and high transmittance could be achieved.
  • the speed for driving the pixel electrodes 17b and 37b that are separated from the pixel electrodes 17a, 17c, 37a, and 37c by a distance substantially equal to the cell thickness is greatly delayed, the speed can be increased.
  • the effect was improved. That is, in consideration of the flow of the liquid crystal molecules that operate first, the drive timing of the pixel electrodes 17b and 37b located at the center is shifted from the drive timing of the pixel electrodes 17a, 17c, 37a, and 37c located at both ends. As a result, it was confirmed that the speed-up effect was improved.
  • Subpixel 10 Array substrate 11: First insulating substrate 12: First gate bus line 12a, 12b: Gate bus line 13: First source bus lines 13a, 13b, 13c: Source bus line 14: first thin film transistor (TFT) 14a, 14b, 14c: Thin film transistor (TFT) 15: 1st counter electrode 16: 1st insulating layer 17: 1st pixel electrode 17a, 17b, 17c: Pixel electrode (1st pixel electrode) 18: first horizontal alignment films 19a, 19b, 19c: first contact hole 30: counter substrate 31: second insulating substrate 32: second gate bus line 32a, 32b: gate bus line 33: second source bus line 33a, 33b, 33c: source bus line 34: second thin film transistor (TFT) 34a, 34b, 34c: Thin film transistors (TFTs) 35: second counter electrode 36: second insulating layer 37: second pixel electrodes 37a, 37b, 37c: pixel electrode (second pixel electrode (TFT)

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本発明は、オフ状態からオン状態への応答速度を向上することが可能な液晶表示装置を提供する。本発明は第１基板と、第２基板と、第１及び第２基板の間に設けられた水平配向型の液晶層と、画素とを備え、第１基板は、平面状の第１対向電極と、各々が線状であり、画素内に互いに平行に設けられた複数の第１画素電極と、第１対向電極及び複数の第１画素電極の間に設けられた第１絶縁層とを含み、第２基板は、第１対向電極に対向する平面状の第２対向電極と、各々が線状であり、画素内に複数の第１画素電極に対応して設けられた複数の第２画素電極と、第２対向電極及び複数の第２画素電極の間に設けられた第２絶縁層とを含み、各第２画素電極は、対応する第１画素電極と平行に設けられ、各第１画素電極と第１対向電極との間に電圧を印可し、かつ、各第２画素電極と第２対向電極との間に電圧を印可して、液晶分子の配向を変化させる液晶表示装置である。

Description

液晶表示装置
本発明は、液晶表示装置に関する。より詳しくは、水平配向モードの液晶表示装置に好適な液晶表示装置に関するものである。
液晶表示装置は、軽量、薄型、低消費電力等の利点を有するため、盛んに開発されている。近年、スマートフォンやタブレットＰＣ等の携帯電子機器に多く使用されている液晶表示装置の液晶モードとして、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードが知られている。
ＦＦＳモードの液晶表示装置は、通常、２層の電極構造を有する基板と、この基板に対向して配置された基板と、これらの基板間に挟持された水平配向型の液晶層とを備えている。２層の電極構造は、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ：インジウム－スズ酸化物）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ：インジウム－亜鉛酸化物）等の透明導電材料から形成された下層及び上層の電極と、これらの電極間に挟まれた絶縁層とを含んでいる。そして、上層の電極と下層の電極との間でフリンジ電界を発生させ、このフリンジ電界によって液晶層を駆動する。上層の電極及び下層の電極の一方が画素電極として機能し、他方が対向電極（共通電極）として機能する。
他にも種々の液晶モードの液晶表示装置が検討されており、例えば、互いに対向配置された一対の基板間に誘電率異方性が正の液晶からなる液晶層が挟持されており、素子基板上、対向基板上に液晶層に対して縦電界を印加する画素電極、共通電極がそれぞれ設けられるとともに、素子基板上の画素電極の上方には、画素電極との間で液晶層に対して横電界を印加するための櫛歯状電極が絶縁膜を介して設けられている液晶表示装置が開示されている（例えば、特許文献１参照。）。
また、マトリクス状に配置された信号線と走査線の各交点部分に、薄膜トランジスタが配置されたアレイ基板とカラーフィルタ基板とを有した液晶表示装置であって、アレイ基板側の平坦化膜に凸部及び凹部を有している液晶表示装置が開示されている（例えば、特許文献２参照。）。
特許第３９００８５９号公報 特開２００９－８６５７６号公報
ＦＦＳモードにおいて液晶材料としてネガ型液晶を使用すると透過率が向上する。しかしながら、ＦＦＳモードにおいてネガ型液晶を使用すると、ポジ型液晶を使用した場合と比較して、オフ状態からオン状態への応答速度が遅くなるという課題があった。これは、ネガ型液晶の粘度がポジ型液晶の粘度よりも高く、オフ状態からオン状態への応答がネガ型液晶の粘度の影響を受けるためと考えられる。
なお、本明細書において、画素電極及び対向電極が同じ電位に設定されている状態をオフ状態とし、画素電極及び対向電極の間に閾値より大きい電圧が印加さている状態をオン状態とする。
特許文献１は、応答速度の向上が可能な液晶表示装置を開示しており、オン状態からオフ状態への応答速度を改善しているが、オフ状態からオン状態への応答速度は改善していない。
特許文献２には、アレイ基板側の平坦化膜に凸部及び凹部を設けることによって高速応答性の実現が可能であることが記載されているが、この技術によっても高粘度の液晶材料を用いた場合は充分な応答速度を達成することはできず、特許文献２の液晶表示装置では応答特性に更なる改善の余地があった。
本発明は、上記現状に鑑みてなされたものであり、オフ状態からオン状態への応答速度を向上することが可能な液晶表示装置を提供することを目的とするものである。
本発明の一態様は、第１基板と、前記第１基板に対向する第２基板と、前記第１基板及び前記第２基板の間に設けられ、液晶分子を含む水平配向型の液晶層と、画素とを備え、
前記第１基板は、平面状の第１対向電極と、各々が線状であり、前記画素内に互いに平行に設けられた複数の第１画素電極と、前記第１対向電極及び前記複数の第１画素電極の間に設けられた第１絶縁層とを含み、
前記第２基板は、前記第１対向電極に対向する平面状の第２対向電極と、各々が線状であり、前記画素内に前記複数の第１画素電極に対応して設けられた複数の第２画素電極と、前記第２対向電極及び前記複数の第２画素電極の間に設けられた第２絶縁層とを含み、
前記複数の第２画素電極の各々は、対応する第１画素電極と平行に設けられ、
前記複数の第１画素電極の各々と前記第１対向電極との間に電圧を印可し、かつ、前記複数の第２画素電極の各々と前記第２対向電極との間に電圧を印可して、前記液晶分子の配向を変化させる液晶表示装置であってもよい。
以下、この液晶表示装置を本発明に係る液晶表示装置とも言う。
なお、２つの画素電極（２つの第１画素電極の場合、２つの第２画素電極の場合、及び、１つの第１画素電極と１つの第２画素電極の場合のいずれの場合も含む。）が互いに平行であるとは、より具体的には、２つの画素電極の延在方向（長手方向）のなす角が０°以上、１°以下であることを意味する。上限に関しては、好ましくは０．５°以下であり、より好ましくは０．２°以下である。なす角が１°以上ずれるとコントラストが著しく低下するおそれがある。
本発明に係る液晶表示装置における好ましい実施形態について以下に説明する。なお、以下の好ましい実施形態は、適宜、互いに組み合わされてもよく、以下の２以上の好ましい実施形態を互いに組み合わせた実施形態もまた、好ましい実施形態の一つである。
前記液晶分子は、負の誘電率異方性を有してもよい。
本発明に係る液晶表示装置は、前記複数の第１画素電極の少なくとも一つと、それに対応する第２画素電極とを、他の第１及び第２画素電極とは異なるタイミングで駆動してもよい。
前記複数の第１画素電極は、隣り合う３つの第１画素電極を含み、
前記複数の第２画素電極は、前記３つの第１画素電極に対応する３つの第２画素電極を含み、
本発明に係る液晶表示装置は、前記３つの第１画素電極のうちの中央に位置する第１画素電極と、それに対応する第２画素電極とを、他の第１及び第２画素電極よりも遅いタイミングで駆動してもよい。
前記第１基板は、前記複数の第１画素電極に対応して設けられた複数の第１スイッチング素子を含み、
前記複数の第１スイッチング素子の各々は、対応する第１画素電極に接続され、
前記第２基板は、前記複数の第２画素電極に対応して設けられた複数の第２スイッチング素子を含み、
前記複数の第２スイッチング素子の各々は、対応する第２画素電極に接続されてもよい。
本発明によれば、オフ状態からオン状態への応答速度を向上することが可能な液晶表示装置を実現することができる。
実施形態１の液晶表示装置のサブ画素を示す平面模式図である。 実施形態１の液晶表示装置の断面模式図であり、図１中のＡ－Ｂ線における断面に相当する。 実施形態１の液晶表示装置のアレイ基板の回路構成を示す模式図である。 実施形態１の液晶表示装置の対向基板の回路構成を示す模式図である。 比較形態１の液晶表示装置のサブ画素を示す平面模式図である。 比較形態１の液晶表示装置の断面模式図であり、図５中のＣ－Ｄ線における断面に相当する。 実施例１で用いたモデルの断面模式図である。 各実施例及び各比較例において画素電極に印加される信号のタイミングチャートを示す。 オン状態における実施例１の電界分布と液晶ダイレクターを示す。 比較例１で用いたモデルの断面模式図である。 オン状態における比較例１の電界分布と液晶ダイレクターを示す。 実施例１～５及び比較例１～２の透過率比の変化を示すグラフである。 実施例１～５及び比較例１～２の透過率比の変化を示すグラフであり、立ち上がり時の応答特性を判別しやすくするために図１２の一部を拡大したものである。
以下、図面を参照しながら本発明の実施形態及び実施例を説明するが、本発明は、以下の実施形態及び実施例に限定されるものではない。また、各実施形態及び実施例の構成は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。なお、各図面において、同様の機能を発揮する部材には同じ符号を付している。
（実施形態１）
本実施形態の液晶表示装置は、横電界方式のアクティブマトリックス型液晶表示装置であり、映像（画面）が表示される表示領域を有し、表示領域は、マトリクス状に配列された複数の画素から構成され、各画素は、互いに異なる色の複数（通常は３～６個）のサブ画素から構成されている。
図１は、実施形態１の液晶表示装置のサブ画素を示す平面模式図である。図２は、実施形態１の液晶表示装置の断面模式図であり、図１中のＡ－Ｂ線における断面に相当する。
図２に示すように、本実施形態の液晶表示装置は、液晶パネル１と、液晶パネル１の後方に設けられたバックライトユニット２と、液晶パネル１、及び、バックライトユニット２を駆動、及び、制御する制御部（図示せず）とを備えている。
液晶パネル１は、上記第１基板に相当するアレイ基板（アクティブマトリクス基板）１０と、上記第２基板に相当し、アレイ基板１０に対向する対向基板３０と、これらの間に狭持された水平配向型の液晶層５０と、基板１０及び３０の液晶層５０と反対側にそれぞれ設けられた一対の偏光板６１及び６２とを有している。基板１０及び３０は、それぞれ、本実施形態の液晶表示装置の背面側及び観察者側に設けられている。偏光板６１及び６２は、クロスニコルに配置されている。
基板１０及び３０は、表示領域を取り囲むように設けられたシール材（図示せず）によって貼り合わされている。また、基板１０及び３０は、柱状スペーサ等のスペーサ（図示せず）を介して互いに対向している。そして、基板１０及び３０の間の空隙にネマチック液晶が封入されることにより、光学変調層としての液晶層５０が形成されている。
図１及び２に示すように、アレイ基板１０は、ガラス基板、プラスチック基板等の無色透明の第１絶縁基板１１を含み、第１絶縁基板１１の液晶層５０側には、平面状の第１対向電極１５と、第１対向電極１５上の第１絶縁層１６と、第１絶縁層１６上に各サブ画素３に設けられた複数の第１画素電極１７と、第１画素電極１７を覆う第１水平配向膜１８とが形成されている。第１水平配向膜１８は、表示領域の全域を少なくとも覆うように切れ目なく形成されている。
第１対向電極１５は、後述する第１コンタクトホールの形成部を除いて表示領域を覆うように形成されており、全ての画素、すなわち全てのサブ画素３に共通して設けられている。なお、第１対向電極１５は、必ずしも完全に平坦である必要はない。
第１画素電極１７は、櫛歯状に形成され、延在方向（長手方向）に対して直交する方向に並んで配置されている。第１画素電極１７は、互いに平行に並走しており、各第１画素電極１７は、例えば、縦方向に直線状に形成されている。各第１画素電極１７は、第１絶縁層１６を介して第１対向電極１５に重なっており、各第１画素電極１７と第１対向電極１５とは、第１絶縁層１６によって互いに電気的に絶縁されている。第１画素電極１７として、サブ画素３毎に、例えば、３つの画素電極１７ａ、１７ｂ及び１７ｃが設けられている。
図３は、実施形態１の液晶表示装置のアレイ基板の回路構成を示す模式図である。
図３に示すように、アレイ基板１０は、第１絶縁基板１１及び第１対向電極１５の間に、互い平行な複数の第１ゲートバスライン１２と、第１ゲートバスライン１２に交差する（例えば、直交する）複数の第１ソースバスライン１３と、スイッチング素子であり、各サブ画素３に設けられた複数の第１薄膜トランジスタ（ＴＦＴ）１４と、第１層間絶縁膜（図示せず）とを更に含んでいる。第１対向電極１５は、第１層間絶縁膜上に設けられている。
第１ゲートバスライン１２として、同じ行のサブ画素３（横方向に並ぶサブ画素３）から構成されるサブ画素のグループ毎に、２本のゲートバスライン１２ａ及び１２ｂが設けられている。第１ソースバスライン１３として、同じ列のサブ画素３（縦方向に並ぶサブ画素３）から構成されるサブ画素のグレープ毎に、一つのサブ画素３当たりの第１画素電極１７の数と同じ数、例えば３本のソースバスライン１３ａ、１３ｂ及び１３ｃが設けられている。第１ＴＦＴ１４として、サブ画素３毎に、一つのサブ画素３当たりの第１画素電極１７の数と同じ数、例えば３つのＴＦＴ１４ａ、１４ｂ及び１４ｃが設けられている。
ＴＦＴ１４ａは、ゲートバスライン１２ａ及びソースバスライン１３ａの交差部近傍に設けられ、ＴＦＴ１４ｂは、ゲートバスライン１２ａ及びソースバスライン１３ｂの交差部近傍に設けられ、ＴＦＴ１４ｃは、ゲートバスライン１２ｂ及びソースバスライン１３ｃの交差部近傍に設けられ、ＴＦＴ１４ａ及び１４ｂのゲートは、ゲートバスライン１２ａに電気的に接続され、ＴＦＴ１４ｃのゲートは、ゲートバスライン１２ｂに電気的に接続され、ＴＦＴ１４ａ、１４ｂ及び１４ｃのソースは、それぞれ、ソースバスライン１３ａ、１３ｂ及び１３ｃに電気的に接続され、ＴＦＴ１４ａ、１４ｂ及び１４ｃのドレインは、それぞれ、第１コンタクトホール１９ａ、１９ｂ及び１９ｃを通して、画素電極１７ａ、１７ｃ及び１７ｂに電気的に接続されている。このように、画素電極１７ａ、１７ｂ及び１７ｃは、それぞれ、ＴＦＴ１４ａ、１４ｃ及び１４ｂによって駆動され、互いに独立して制御される。
第１ソースバスライン１３は、表示領域外で第１ソースドライバ（図示せず）に接続され、第１ゲートバスライン１２は、表示領域外で第１ゲートドライバ（図示せず）に接続されている。各第１ゲートバスライン１２には、第１ゲートドライバから所定のタイミングで走査信号が線順次方式により印加される。
走査信号が印加された第１ゲートバスラインに接続された第１ＴＦＴには、その走査信号が印加されている間、チャネルが発生し、そして、その間に、該第１ＴＦＴに接続された第１ソースバスラインから、表示データ（階調）に応じた信号が、該第１ＴＦＴを通して該第１ＴＦＴに接続された第１画素電極に印加される。
同じサブ画素３の第１画素電極１７を駆動するタイミング（それらの第１画素電極１７に信号を印可するタイミング）は、１フレーム内であれば特に限定されず、適宜設定可能である。
他方、第１対向電極１５には、表示データ（階調）に応じて変化しない共通信号（直流信号、又は、交流信号、例えば、０Ｖの直流信号）が印加され、第１対向電極１５は、所謂共通電極として機能している。
対向基板３０は、アレイ基板１０と同じ回路構成を備えている。すなわち、図１及び２に示すように、対向基板３０は、ガラス基板、プラスチック基板等の無色透明の第２絶縁基板３１を含み、第２絶縁基板３１の液晶層５０側には、平面状の第２対向電極３５と、第２対向電極３５上の第２絶縁層３６と、第２絶縁層３６上に各サブ画素３に設けられた複数の第２画素電極３７と、第２画素電極３７を覆う第２水平配向膜３８とが形成されている。第２水平配向膜３８は、表示領域の全域を少なくとも覆うように切れ目なく形成されている。第２絶縁層３６としては、カラーフィルタ層４０が設けられている。
第２対向電極３５は、後述する第２コンタクトホールの形成部を除いて表示領域を覆うように形成されており、全ての画素、すなわち全てのサブ画素３に共通して設けられている。なお、第２対向電極３５は、必ずしも完全に平坦である必要はない。
第２画素電極３７は、櫛歯状に形成され、延在方向（長手方向）に対して直交する方向に並んで配置されている。第２画素電極３７は、互いに平行に並走しており、各第２画素電極３７は、例えば、縦方向に直線状に形成されている。各第２画素電極３７は、第２絶縁層３６を介して第２対向電極３５に重なっており、各第２画素電極３７と第２対向電極３５とは、第２絶縁層３６によって互いに電気的に絶縁されている。第２画素電極３７として、サブ画素３毎に、第１画素電極１７と同じ数、例えば、３つの画素電極３７ａ、３７ｂ及び３７ｃが設けられている。
第２画素電極３７は、第１画素電極１７に対応して設けられており、各第２画素電極３７は、対応する第１画素電極１７と平行に配置され、対応する第１画素電極１７に対向している。液晶パネル１を平面視した時、各第２画素電極３７は、対応する第１画素電極１７と重なっているが、他の第１画素電極１７とは重なっていない。
図４は、実施形態１の液晶表示装置の対向基板の回路構成を示す模式図である。
図４に示すように、対向基板３０は、アレイ基板１０と同様に、第２絶縁基板３１及び第２対向電極３５の間に、互い平行な複数の第２ゲートバスライン３２と、第２ゲートバスライン３２に交差する（例えば、直交する）複数の第２ソースバスライン３３と、スイッチング素子であり、各サブ画素３に設けられた複数の第２薄膜トランジスタ（ＴＦＴ）３４と、第２層間絶縁膜（図示せず）とを更に含んでいる。第２対向電極３５は、第２層間絶縁膜上に設けられている。
第２ゲートバスライン３２として、同じ行のサブ画素３（横方向に並ぶサブ画素３）から構成されるサブ画素のグループ毎に、２本のゲートバスライン３２ａ及び３２ｂが設けられている。第２ソースバスライン３３として、同じ列のサブ画素３（縦方向に並ぶサブ画素３）から構成されるサブ画素のグレープ毎に、一つのサブ画素３当たりの第２画素電極３７の数と同じ数、例えば３本のソースバスライン３３ａ、３３ｂ及び３３ｃが設けられている。第２ＴＦＴ３４として、サブ画素３毎に、一つのサブ画素３当たりの第２画素電極３７の数と同じ数、例えば３つのＴＦＴ３４ａ、３４ｂ及び３４ｃが設けられている。
ＴＦＴ３４ａは、ゲートバスライン３２ａ及びソースバスライン３３ａの交差部近傍に設けられ、ＴＦＴ３４ｂは、ゲートバスライン３２ａ及びソースバスライン３３ｂの交差部近傍に設けられ、ＴＦＴ３４ｃは、ゲートバスライン３２ｂ及びソースバスライン３３ｃの交差部近傍に設けられ、ＴＦＴ３４ａ及び３４ｂのゲートは、ゲートバスライン３２ａに電気的に接続され、ＴＦＴ３４ｃのゲートは、ゲートバスライン３２ｂに電気的に接続され、ＴＦＴ３４ａ、３４ｂ及び３４ｃのソースは、それぞれ、ソースバスライン３３ａ、３３ｂ及び３３ｃに電気的に接続され、ＴＦＴ３４ａ、３４ｂ及び３４ｃのドレインは、それぞれ、第２コンタクトホール３９ａ、３９ｂ及び３９ｃを通して、画素電極３７ａ、３７ｃ及び３７ｂに電気的に接続されている。このように、画素電極３７ａ、３７ｂ及び３７ｃは、それぞれ、ＴＦＴ３４ａ、３４ｃ及び３４ｂによって駆動され、互いに独立して制御される。
第２ソースバスライン３３は、表示領域外で第２ソースドライバ（図示せず）に接続され、第２ゲートバスライン３２は、表示領域外で第２ゲートドライバ（図示せず）に接続されている。各第２ゲートバスライン３２には、第２ゲートドライバから所定のタイミングで走査信号が線順次方式により印加される。
走査信号が印加された第２ゲートバスラインに接続された第２ＴＦＴには、その走査信号が印加されている間、チャネルが発生し、そして、その間に、該第２ＴＦＴに接続された第２ソースバスラインから、表示データ（階調）に応じた信号が、該第２ＴＦＴを通して該第２ＴＦＴに接続された第２画素電極に印加される。
同じサブ画素３の第２画素電極３７を駆動するタイミング（それらの第２画素電極３７に信号を印可するタイミング）は、１フレーム内であれば特に限定されず、適宜設定可能であるが、通常、各第２画素電極３７は、対応する第１画素電極１７と同じタイミングで駆動され、各第２画素電極３７には、対応する第１画素電極１７と同じタイミングで信号が印加される。
同じサブ画素３の第１及び第２画素電極１７及び３７は、液晶の流動（フロー）の方向に順番に駆動されることが好ましい。このように上下の互いに対応する画素電極を液晶の流動に合わせて駆動することによって、オフ状態からオン状態への応答をより速くすることが可能である。
他方、第２対向電極３５には、表示データ（階調）に応じて変化しない共通信号（直流信号、又は、交流信号、例えば、０Ｖの直流信号）が印加され、第２対向電極３５は、所謂共通電極として機能している。第１及び第２対向電極１５及び３５には、通常、同じ共通信号が印加される。
液晶層５０は、ネマチック相を呈する層であり、誘電率異方性（Δε）が正又は負の液晶分子５１を少なくとも含有している。各水平配向膜１８、３８は、その配向規制力により、近傍の液晶分子５１を膜表面に対して略平行な方向に配向している。オフ状態、すなわち、第１画素電極１７、第２画素電極３７、第１対向電極１５及び第２対向電極３５が同じ電位に設定されている状態では、液晶層５０全体の液晶分子５１が、平行配向（水平配向、ホメオトロピック配向）を示し、各液晶分子５１は、その長軸が各基板１０、３０の表面に略平行となるように配向している。
オフ状態において液晶パネル１を平面視した時の液晶分子５１の長軸方向を初期配向方位５２とすると、初期配向方位５２と、各画素電極１７、３７の延在方向（長手方向）とのなす角は、液晶分子５１の誘電率異方性が負の場合は、図１に示すように、９７°±１°の範囲内であることが好ましく、９７°±０．５°の範囲内であることがより好ましく、９７°±０．２°の範囲内であることが更に好ましく、液晶分子５１の誘電率異方性が正の場合は、７°±１°の範囲内であることが好ましく、７°±０．５°の範囲内であることがより好ましく、７°±０．２°の範囲内であることが更に好ましい。９７°±１°又は７°±１°の範囲を外れると、コントラストが著しく低下するおそれがある。なお、図１では、説明の便宜上、液晶分子５１は、第１画素電極１７及び第２画素電極３７の両方の上に配置されているように示されているが、実際には、図２に示すように、第１及び第２画素電極１７及び３７の間の液晶層５０内に存在している。
液晶パネル１を平面視した時、クロスニコルに配置された偏光板６１及び６２の一方の透過軸６３が初期配向方位５２と平行となり、かつ、他方の透過軸６４が初期配向方位５２と直交する。このため、本実施形態は、ノーマリーブラックモードを実現しており、オフ状態において、透過率が最低となる、すなわち黒色画面が表示される。オフ状態において、バックライトユニット２から射出された光は、偏光板６１を透過することによって偏光、例えば直線偏光に変換され、該偏光は、その偏光状態をほとんど変えることなく液晶層５０を透過し、そして、偏光板６２によって遮断される。
次に、オン状態について説明する。
オン状態、すなわち、各第１画素電極１７と第１対向電極１５との間に閾値より大きい電圧が印加されるとともに、各第２画素電極３７と第２対向電極３５との間に閾値より大きい電圧が印加されている状態では、図２に示すように、各第１画素電極１７と第１対向電極１５との間に放物線状にフリンジ電界が発生するとともに、各第２画素電極３７と第２対向電極３５との間にも放物線状にフリンジ電界が発生し、これらのフリンジ電界が液晶層５０に印加される。各フリンジ電界は、各画素電極１７、３７の延在方向（長手方向）に対して略直交する方向に発生する。この結果、液晶分子５１の配向が変化する。より詳細には、フリンジ電界が印加された液晶分子５１は、誘電率異方性が負の場合、図１に示すように、その長軸方向が該フリンジ電界の方向から離れるように回転し、誘電率異方性が正の場合、その長軸方向が該フリンジ電界の方向に近づくように回転する。いずれの場合も、液晶分子５１は、その長軸方向が初期配向方位５２から離れるように回転する。そのため、液晶層５０に進入した偏光、例えば直線偏光の偏光状態が変化し、偏光の少なくとも一部が偏光板６２を透過する。このようにして、オン状態では、バックライトユニット２から射出された光が液晶パネル１を透過する。
各フリンジ電界の強さは、それを生じる画素電極と、該画素電極に対向する対向電極との間に印加される電圧に比例し、液晶分子５１に印加されるフリンジ電界が強くなるほど、その液晶分子５１は、より大きく回転する。そのため、液晶パネル１を透過する光の量（透過率）は、各第１画素電極１７と第１対向電極１５との間に印加される電圧の各々の大きさと、各第２画素電極３７と第２対向電極３５との間に印加される電圧の各々の大きさとを適宜変更することよって、制御することが可能である。したがって、各サブ画素３において各印加電圧の大きさを制御することによって、バックライトユニット２からの光の透過率をサブ画素３毎に制御でき、その結果、表示領域に所望の画像を表示することができる。
以上、説明したように、本実施形態の液晶表示装置は、アレイ基板（第１基板）１０と、アレイ基板１０に対向する対向基板（第２基板）３０と、アレイ基板１０及び対向基板３０の間に設けられ、液晶分子５１を含む水平配向型の液晶層５０と、サブ画素３とを備え、アレイ基板１０は、平面状の第１対向電極１５と、各々が線状であり、サブ画素３内に互いに平行に設けられた複数の第１画素電極１７と、第１対向電極１５及び複数の第１画素電極１７の間に設けられた第１絶縁層１６とを含み、対向基板３０は、第１対向電極１５に対向する平面状の第２対向電極３５と、各々が線状であり、サブ画素３内に複数の第１画素電極１７に対応して設けられた複数の第２画素電極３７と、第２対向電極３５及び複数の第２画素電極３７の間に設けられた第２絶縁層３６とを含み、複数の第２画素電極３７の各々は、対応する第１画素電極１７と平行に設けられ、本実施形態の液晶表示装置は、複数の第１画素電極１７の各々と第１対向電極１５との間に電圧を印可し、かつ、複数の第２画素電極３７の各々と第２対向電極３５との間に電圧を印可して、液晶分子５１の配向を変化させる。
このように、アレイ基板１０は、平面状の第１対向電極１５と、各々が線状であり、サブ画素３内に互いに平行に設けられた複数の第１画素電極１７と、第１対向電極１５及び複数の第１画素電極１７の間に設けられた第１絶縁層１６とを含み、対向基板３０は、第１対向電極１５に対向する平面状の第２対向電極３５と、各々が線状であり、サブ画素３内に複数の第１画素電極１７に対応して設けられた複数の第２画素電極３７と、第２対向電極３５及び複数の第２画素電極３７の間に設けられた第２絶縁層３６とを含み、複数の第２画素電極３７の各々は、対応する第１画素電極１７と平行に設けられ、本実施形態の液晶表示装置は、複数の第１画素電極１７の各々と第１対向電極１５との間に電圧を印可し、かつ、複数の第２画素電極３７の各々と第２対向電極３５との間に電圧を印可することから、本実施形態の液晶表示装置は、各第１画素電極１７と第１対向電極１５との間（アレイ基板１０近傍）に、フリンジ電界を発生させることが可能であり、更に、各第２画素電極３７と第２対向電極３５との間（対向基板３０近傍）にも、フリンジ電界を発生させることが可能である。そして、本実施形態の液晶表示装置は、この対となる上下のフリンジ電界によって液晶分子５１の配向を変化させることが可能である。したがって、本実施形態の液晶表示装置は、一方の基板近傍のフリンジ電界のみによって該基板近傍の液晶分子のみを駆動する一般的なＦＦＳモードの液晶表示装置に比べ、より積極的に液晶分子５１を駆動することが可能であり、オフ状態からオン状態への応答をより速くすることが可能である。また、本実施形態の液晶表示装置は、上下のフリンジ電界によって液晶層５０全体において液晶分子５１を効果的に駆動することが可能であるため、上記一般的なＦＦＳモードの液晶表示装置に比べ、より高い透過率を実現することが可能である。
なお、本実施形態の液晶表示装置は、モノクロの液晶表示装置であってもよく、各画素は複数のサブ画素３に分割されていなくてもよい。その場合、上述のサブ画素３毎に設けられた部材（例えば、第１及び第２画素電極１７及び３７等）は、画素毎に設けられ、カラーフィルタ層４０は、省略することが可能である。
液晶分子５１は、負の誘電率異方性を有することが好ましく、これにより、正の誘電率異方性を有する場合に比べて、より高い透過率を実現することが可能である。なお、本実施形態では、上述のように上下のフリンジ電界によって液晶分子５１を駆動可能であることから、ネガ型液晶を用いた場合でも、高速応答を達成することが可能である。
本実施形態の液晶表示装置は、複数の第１画素電極１７の少なくとも一つと、それに対応する第２画素電極３７とを、他の第１及び第２画素電極１７及び３７とは異なるタイミングで駆動することが好ましく、これにより、オフ状態からオン状態への応答速度をより向上することが可能である。
同様の観点から、複数の第１画素電極１７は、隣り合う３つの画素電極（第１画素電極）１７ａ、１７ｂ及び１７ｃを含み、複数の第２画素電極３７は、３つの画素電極（第１画素電極）１７ａ、１７ｂ及び１７ｃに対応する３つの第２画素電極３７ａ、３７ｂ及び３７ｃを含み、本実施形態の液晶表示装置は、３つの第１画素電極１７ａ、１７ｂ及び１７ｃのうちの中央に位置する第１画素電極１７ｂと、それに対応する第２画素電極３７ｂとを、他の第１及び第２画素電極１７ａ、１７ｃ、３７ａ及び３７ｃよりも遅いタイミングで駆動することが好ましい。なお、この場合の駆動のタイミングのずれ（ギャップ）は、１フレーム内であれば特に限定されず、適宜設定可能である。
アレイ基板１０は、複数の第１画素電極１７に対応して設けられた複数の第１ＴＦＴ（第１スイッチング素子）１４を含み、複数の第１ＴＦＴ１４の各々は、対応する第１画素電極１７に接続され、対向基板３０は、複数の第２画素電極３７に対応して設けられた複数の第２ＴＦＴ（第１スイッチング素子）３４を含み、複数の第２ＴＦＴ３４の各々は、対応する第２画素電極３７に接続されることが好ましく、これにより、各画素電極１７、３７を駆動するタイミングを適宜設定することが可能となる。
第１画素電極１７の１つのサブ画素３当たりの数は、２以上であれば特に限定されず、サブ画素３の大きさ、及び、第１画素電極１７の延在方向（長手方向）を考慮して、適宜設定することができる。同様に、第２画素電極３７の１つのサブ画素３当たりの数は、２以上であれば特に限定されず、サブ画素３の大きさ、及び、第２画素電極３７の延在方向（長手方向）を考慮して、適宜設定することができる。
各画素電極１７、３７の延在方向（長手方向）は、特に限定されないが、通常、図３及び４に示したように、各画素電極１７、３７は、各ソースバスライン１３、３３に沿って配置されるか、又は、ゲートバスラインに沿って配置される。
隣り合う第１画素電極１７の間の各間隔Ｓ１と、隣り合う第２画素電極３７の間の各間隔Ｓ２は、特に限定されないが、３μｍ以上、８μｍ以下であることが好ましく、３μｍ以上、５μｍ以下であることがより好ましい。各間隔Ｓ１は、他の間隔Ｓ１から独立して適宜設定することができるが、各間隔Ｓ２は、通常、対応する間隔Ｓ１と実質的に同じに設定される。
各第１画素電極１７の幅Ｌ１と、各第２画素電極３７の幅Ｌ２は特に限定されないが、２μｍ以上、５μｍ以下であることが好ましい。各幅Ｌ１は、他の幅Ｌ１から独立して適宜設定することができるが、各幅Ｌ２は、通常、対応する幅Ｌ１と実質的に同じに設定される。
なお、本明細書において、画素電極の幅とは、延在方向（長手方向）に対して直交する方向における画素電極の長さを意味する。
液晶層５０（液晶分子５１）のプレチルト角は、０°以上、３°以下であることが好ましく、０°以上、２°以下であることが更に好ましい。０°以上であれば、第１及び第２水平配向膜１８及び３８として光配向膜を使用することが可能となる。これは、近年、液晶表示装置の製造に使用されるようになっている光配向膜のプレチルト角が０°以上であるためである。プレチルト角が２°を超えると、視野角特性が悪化するおそれがある。プレチルト角が小さければ小さいほど、斜め方向における視野角特性の悪化を改善することができる。第１及び第２水平配向膜１８及び３８としては、ラビング処理が施される配向膜を使用することも可能であり、この場合、液晶層５０のプレチルト角は通常、０°よりも大きくなる。プレチルト角は、シンテック社製の偏光解析装置（商品名：ＯＰＴＩＰＲＯ）を用いて測定することが可能である。また、液晶分子５１は、オフ状態において、所定の方向に配向しており、液晶分子５１の長軸方向は、オフ状態において、配向処理の方向（例えば、ラビングの方向）と略一致している。
液晶分子５１の誘電率異方性の具体的な値は特に限定されないが、負である場合は、－３～－５が好ましく、正である場合は、３～８が好ましい。
セル厚ｄと、液晶分子５１の屈折率異方性Δｎ（波長λの光に対する値）との積（パネルリタデーション）は、特に限定されず、適宜設定することができる。また、液晶層５０中の液晶の粘度は、特に限定されず、適宜設定することができる。
バックライトユニット２、及び、制御部としては、一般的なものを適宜使用することができる。
偏光板６１及び６２としては、一対の直線偏光板を用いることができる。この場合、一対の直線偏光板の吸収軸は、互いに略直交する。
なお、各直線偏光板は、直線偏光素子を含む。直線偏光素子としては、典型的にはポリビニルアルコール（ＰＶＡ）フィルムに二色性を有するヨウ素錯体等の異方性材料を吸着配向させたものが挙げられる。機械強度、及び、耐湿熱性を確保するために、各直線偏光板は、通常、ＰＶＡフィルムの両面に接着層を介してラミネートされた、トリアセチルセルロース（ＴＡＣ）フィルム等の保護フィルムを更に含む。
アレイ基板１０及び偏光板６１の間と、対向基板３０及び偏光板６２の間との少なくとも一方には、視野角特性の更なる向上を目的に、位相差板等の光学フィルムが設けられてもよい。
第１及び第２水平配向膜１８及び３８の材料としては特に限定されず、例えば、一般的なＦＦＳモードに使用される配向膜材料を挙げることができる。また、各水平配向膜１８、３８は、ポリイミド等を含む有機材料を用いて形成された有機配向膜であってもよいし、シリコン酸化物等を含む無機材料を用いて形成された無機配向膜であってもよい。各水平配向膜１８、３８の配向処理の方法は特に限定されず、例えば、ラビング処理であってもよいし、光配向処理であってもよい。
第１画素電極１７、第１対向電極１５、第２画素電極３７及び第２対向電極３５の材料は特に限定されず、一般的な導電材料を用いることができ、例えば、ＩＴＯ、ＩＺＯ等の透明導電材料が挙げられる。全ての第１画素電極１７は、同じ工程で同じ導電膜から形成され、全ての第２画素電極３７は、同じ工程で同じ導電膜から形成されている。
第１絶縁層１６の材料は特に限定されず、例えば、窒化シリコン（ＳｉＮｘ）等の誘電率εが３以上、４以下の無機絶縁材料、感光性アクリル樹脂、感光性ポリイミド等の誘電率εが７以上、７以下の有機絶縁材料等が挙げられる。
上述したもの以外のＴＦＴアレイ基板１０の構成要素の材料としては、一般的なものを使用することができる。
カラーフィルタ層４０は、サブ画素３に対応して各々設けられた複数の色層（カラーフィルタ）を含む。色層は、カラー表示を行うために用いられるものであり、顔料を含有するアクリル樹脂等の透明な有機絶縁膜等から形成され、開口領域内に主に形成されている。これにより、カラー表示が可能となる。各画素は、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色光を出力する３個のサブ画素から構成される。各画素を構成するサブ画素３の色の種類及び数は特に限定されず、適宜設定することができる。すなわち、各画素は、例えば、シアン、マゼンタ及びイエローの３色のサブ画素から構成されてもよいし、４色以上（例えば、Ｒ、Ｇ、Ｂ、Ｙ（イエロー）の４色）のサブ画素から構成されてもよい。
カラーフィルタ層４０は、隣り合うサブ画素３の間の領域を遮光するブラックマトリクス（ＢＭ）層を更に含んでもよい。ＢＭ層は、不透明な金属膜（例えばクロム膜）、及び／又は、不透明な有機膜（例えば炭素を含有するアクリル樹脂）から形成することができる。
なお、図２では、説明の便宜上、１つのサブ画素３内に３色の色層が図示されているが、実際には、１つのサブ画素３には、１色のみの色層が形成される。
図２に示すように、カラーフィルタ層４０及び第２水平配向膜３８の間には、第２絶縁層３６として、透明なオーバーコート層４１が更に設けられることが好ましい。これにより、対向基板３０の液晶層５０側の表面を平坦にすることができる。オーバーコート層４１の材料は特に限定されず、例えば、アクリル樹脂、ポリイミド等の誘電率εが３以上、４以下の有機絶縁材料等が挙げられる。オーバーコート層４１の厚みは、１～３μｍであることが好ましい。なお、オーバーコート層４１の表面に突起部を設け、この突起部を柱状スペーサとして機能させてもよい。オーバーコート層４１に突起部を設ける方法としては、多階調のフォトマスクを用いたフォトリソグラフィー法が挙げられる。
（比較形態１）
図５は、比較形態１の液晶表示装置のサブ画素を示す平面模式図である。図６は、比較形態１の液晶表示装置の断面模式図であり、図５中のＣ－Ｄ線における断面に相当する。
本比較形態の液晶表示装置は、ＦＦＳモードの液晶表示装置であり、図７に示すように、液晶パネル１０１と、液晶パネル１０１の後方に設けられたバックライトユニット１０２と、液晶パネル１０１、及び、バックライトユニット１０２を駆動、及び、制御する制御部（図示せず）とを備えている。
液晶パネル１０１は、アレイ基板（アクティブマトリクス基板）１１０と、アレイ基板１１０に対向する対向基板１３０と、これらの間に狭持された水平配向型の液晶層１５０と、基板１１０及び１３０の液晶層１５０と反対側の主面上にそれぞれ設けられた一対の偏光板１６１及び１６２とを有している。偏光板１６１及び１６２、クロスニコルに配置されている。
基板１１０及び１３０は、表示領域を取り囲むように設けられたシール材（図示せず）によって貼り合わされている。また、基板１１０及び１３０は、柱状スペーサ等のスペーサ（図示せず）を介して互いに対向している。そして、基板１１０及び１３０の間の空隙にネマチック液晶が封入されることにより、光学変調層としての液晶層１５０が形成されている。
図５及び６に示すように、アレイ基板１１０は、ガラス基板、プラスチック基板等の無色透明の第１絶縁基板１１１を含み、第１絶縁基板１１１の液晶層１５０側には、平面状の対向電極１１５と、対向電極１１５上の第１絶縁層１１６と、第１絶縁層１１６上に各サブ画素１０３に設けられた画素電極１１７と、画素電極１１７を覆う第１水平配向膜１１８とが形成されている。第１水平配向膜１１８は、表示領域の全域を少なくとも覆うように切れ目なく形成されている。
画素電極１１７には、縦方向に延在する複数のスリット１１７Ｓが形成されており、画素電極１１７は、互いに間隔を空けて配置された複数の線状部分１２０を有している。画素電極１１７は、櫛型の画素であってもよい。
第１絶縁層１１６の材料としては、例えば、窒化シリコン（ＳｉＮｘ）等の誘電率εが３以上、４以下の無機絶縁材料、感光性アクリル樹脂、感光性ポリイミド等の誘電率εが７以上、７以下の有機絶縁材料等の材料を用いることができる。
図５及び６に示すように、対向基板１３０は、ガラス基板、プラスチック基板等の無色透明の第２絶縁基板１３１を含み、第２絶縁基板１３１の液晶層１５０側には、第２絶縁層としてのカラーフィルタ層１４０と、カラーフィルタ層１４０を覆う第２水平配向膜１３８とが形成されている。第２水平配向膜１３８は、表示領域の全域を少なくとも覆うように切れ目なく形成されている。
各水平配向膜１１８、１３８は、ポリイミド等を含む有機材料を用いて形成された有機配向膜であってもよいし、シリコン酸化物等を含む無機材料を用いて形成された無機配向膜であってもよい。各水平配向膜１１８、１３８の配向処理の方法は特に限定されず、例えば、ラビング処理であってもよいし、光配向処理であってもよい。
液晶層１５０は、ネマチック相を呈する層であり、誘電率異方性（Δε）が負の液晶分子１５１を少なくとも含有している。各水平配向膜１１８、１３８は、その配向規制力により、近傍の液晶分子１５１を膜表面に対して略平行な方向に配向している。オフ状態、すなわち、画素電極１１７及び対向電極１１５が同じ電位に設定されている状態では、液晶層１５０全体の液晶分子１５１が、平行配向（水平配向、ホメオトロピック配向）を示し、各液晶分子１５１は、その長軸が各基板１１０、１３０の表面に略平行となるように配向している。
オフ状態において液晶パネル１０１を平面視した時の液晶分子１５１の長軸方向を初期配向方位１５２とすると、初期配向方位１５２と、画素電極１１７の各線状部分１２０の延在方向（長手方向）とのなす角は、通常、９７°±１°の範囲内である。
液晶パネル１０１を平面視した時、クロスニコルに配置された偏光板１６１及び１６２の一方の透過軸１６３が初期配向方位１５２と平行となり、かつ、他方の透過軸１６４が初期配向方位１５２と直交する。このため、本比較形態は、ノーマリーブラックモードを実現しており、オフ状態において、透過率が最低となる、すなわち黒色画面が表示される。
オン状態、すなわち画素電極１１７と対向電極１１５との間に閾値より大きい電圧が印加されている状態では、図６に示すように、各線状部分１２０と対向電極１１５との間に放物線状にフリンジ電界が発生し、これらのフリンジ電界が液晶層１５０に印加される。各フリンジ電界は、各線状部分１２０の延在方向（長手方向）に対して略直交する方向に発生する。この結果、液晶分子１５１の配向が変化する。より詳細には、フリンジ電界が印加された液晶分子１５１は、図５に示すように、その長軸方向が該フリンジ電界の方向から離れるように回転し、その長軸方向が初期配向方位１５２から離れるように回転する。そのため、液晶層１５０に進入した偏光、例えば直線偏光の偏光状態が変化し、偏光の少なくとも一部が偏光板１６２を透過する。このようにして、オン状態では、バックライトユニット１０２から射出された光が液晶パネル１０１を透過する。
以下、実施形態１及び比較形態１の液晶表示装置について、シミュレーションを行った結果について説明する。本明細書において、各シミュレーションは、シンテック社製のＬＣＤＭａｓｔｅｒ　２Ｆを用いて行った。
（実施例１）
図１及び２で示した構造を有する液晶パネルについてシミュレーションを行った。図７は、実施例１で用いたモデルの断面模式図である。
屈折率異方性Δｎが０．１、誘電率異方性Δεが－２．５、粘度が１２０ｃＰのネガ型液晶を用いて液晶層５０を形成した。セル厚は、３．２μｍとし、パネルリタデーションＲｅは、３２０ｎｍに設定した。アレイ基板及び対向基板の液晶層５０側の各表面に水平配向膜を配置したことを想定し、液晶分子の初期配向は、平行配向とした。アレイ基板の第１絶縁基板１１の液晶層５０側に、第１対向電極１５と、第１対向電極１５上の第１絶縁層１６と、第１絶縁層１６上の第１画素電極としての画素電極１７ａ、１７ｂ及び１７ｃとを配置した。第１対向電極１５は、サブ画素の全領域に矩形状に切れ目なく配置した。第１絶縁層１６の誘電率は６．９とし、その膜厚は０．３μｍとした。各画素電極１７ａ、１７ｂ、１７ｃは、縦方向（図５の紙面に垂直な方向）に延在する直線状とし、画素電極１７ａ、１７ｂ及び１７ｃは、互いに平行に配置した。各画素電極１７ａ、１７ｂ、１７ｃの幅Ｌ１は、３μｍとし、隣接する画素電極間の各間隔Ｓ１は、３μｍとした。対向基板の第２絶縁基板３１の液晶層５０側に、第２対向電極３５と、第２対向電極３５上の第２絶縁層３６と、第２絶縁層３６上の第２画素電極としての画素電極３７ａ、３７ｂ及び３７ｃとを配置した。画素電極３７ａ、３７ｂ及び３７ｃは、それぞれ、画素電極１７ａ、１７ｂ及び１７ｃに対応して配置した。第２対向電極３５は、サブ画素の全領域に矩形状に切れ目なく配置した。第２絶縁層３６の誘電率は３．４とし、その膜厚は１．５μｍとした。各画素電極３７ａ、３７ｂ、３７ｃは、縦方向（図５の紙面に垂直な方向）に延在する直線状とし、画素電極３７ａ、３７ｂ及び３７ｃは、互いに平行に配置した。各画素電極３７ａ、３７ｂ、３７ｃは、対応する画素電極１７ａ、１７ｂ、１７ｃの真上に配置した。各画素電極３７ａ、３７ｂ、３７ｃの幅Ｌ２は、３μｍとし、隣接する画素電極間の各間隔Ｓ２は、３μｍとした。このように、各画素電極３７ａ、３７ｂ、３７ｃの位置及び形状は、対応する画素電極１７ａ、１７ｂ、１７ｃの位置及び形状と一致させた。初期配向方位と、各画素電極１７ａ、１７ｂ、１７ｃ、３７ａ、３７ｂ、３７ｃの延在方向とのなす角は、９７°に設定した。一対の偏光板をクロスにコルに配置し、一方の透過軸を初期配向方位と平行に配置し、他方の透過軸を初期配向方位と直交して配置し、本実施例の液晶パネルをノーマリーブラックモードに設定した。
図８は、各実施例及び各比較例において画素電極に印加される信号のタイミングチャートを示す。
全ての画素電極１７ａ、１７ｂ、１７ｃ、３７ａ、３７ｂ及び３７ｃは、互いに独立して駆動可能なように設定した。図８及び下記表１に示すように、本実施例では、各画素電極１７ａ、１７ｂ、１７ｃ、３７ａ、３７ｂ、３７ｃに同じ信号Ｖ１を印加した。なお、下記表１において、画素電極１７ａ、１７ｂ、１７ｃ、３７ａ、３７ｂ及び３７ｃは、それぞれ、Ａ、Ｂ、Ｃ、Ｄ、Ｅ及びＦと表記した。信号Ｖ１は、６ｍｓ後までローレベル（＝０Ｖ）に維持され、６ｍｓ後からハイレベル（＝６Ｖ）に変化する。なお、６ｍｓ後からフレーム（≒１６．７ｓｍ、６０Ｈｚ）が開始するとする。また、第１及び第２対向電極１５及び３５には、ローレベル（＝０Ｖ）の信号を印加し続けた。
Figure JPOXMLDOC01-appb-T000001
図９は、オン状態における実施例１の電界分布と液晶ダイレクターを示す。
図９に示すように、オン状態では、各第１画素電極１７ａ、１７ｂ、１７ｃ、及び、その下層の第１対向電極１５の間と、各第２画素電極３７ａ、３７ｂ、３７ｃ、及び、その上層の第２対向電極３５の間とにフリンジ電界が発生するため、液晶分子５１を回転させることが可能である。オフ状態からオン状態に変化すると、液晶分子５１は初期配向方位から遠ざかるように回転し、黒表示（低階調）から白表示（高階調）へと光学変調が生じる。液晶分子５１をより積極的に駆動する観点からは、アレイ基板及び対向基板の各々の近傍にフリンジ電界を発生させ、これらの上下のフリンジ電界により液晶分子５１を駆動することが好ましい。
（実施例２）
図８及び上記表１に示すように、画素電極１７ｂ及び画素電極３７ｂに同じ信号Ｖ２を印加したことを除いて、本実施例は、実施例１と同じである。
信号Ｖ２は、８ｍｓ後までローレベル（＝０Ｖ）に維持され、８ｍｓ後からハイレベル（＝６Ｖ）に変化する。
（実施例３）
図８及び上記表１に示すように、画素電極１７ｂ及び画素電極３７ｂに同じ信号Ｖ３を印加したことを除いて、本実施例は、実施例１と同じである。
信号Ｖ３は、１０ｍｓ後までローレベル（＝０Ｖ）に維持され、１０ｍｓ後からハイレベル（＝６Ｖ）に変化する。
（実施例４）
図８及び上記表１に示すように、画素電極１７ｂ及び画素電極３７ｂに同じ信号Ｖ２を印加し、画素電極１７ｃ及び画素電極３７ｃに同じ信号Ｖ３を印加したことを除いて、本実施例は、実施例１と同じである。
（実施例５）
図８及び上記表１に示すように、画素電極１７ｂ及び画素電極３７ｂに同じ信号Ｖ２を印加し、画素電極１７ｃ及び画素電極３７ｃに同じ信号Ｖ４を印加したことを除いて、本実施例は、実施例１と同じである。
信号Ｖ４は、１４ｍｓ後までローレベル（＝０Ｖ）に維持され、１４ｍｓ後からハイレベル（＝６Ｖ）に変化する。
（比較例１）
図１０は、比較例１で用いたモデルの断面模式図である。
図１０に示すように、本比較例の液晶パネルは、ＦＦＳモードの液晶パネルである。屈折率異方性Δｎが０．１、誘電率異方性Δεが－２．５、粘度が１２０ｃＰのネガ型液晶を用いて液晶層１５０を形成した。セル厚は、３．２μｍとし、パネルリタデーションＲｅは、３２０ｎｍに設定した。アレイ基板及び対向基板の液晶層１５０側の各表面に水平配向膜を配置したことを想定し、液晶分子の初期配向は、平行配向とした。アレイ基板の第１絶縁基板１１１の液晶層１５０側に、画素電極１１７及び対向電極１１５を配置した。画素電極１１７を上層に、対向電極１１５を下層に配置し、画素電極１１７及び対向電極１１５の間には、誘電率が６．９、膜厚が０．３μｍの第１絶縁層１１６を配置した。対向電極１１５は、サブ画素の全領域に矩形状に切れ目なく配置した。画素電極１１７には、縦方向（図１０の紙面に垂直な方向）に延在する３本のスリット１１７Ｓを形成し、画素電極１１７の４本の線状部分１２０を間隔を空けて配置した。各線状部分１２０の幅Ｌは、全て３μｍとし、隣り合う線状部分１２０の間の間隔Ｓ（すなわち各スリット１１７Ｓの幅）は、いずれも３μｍとした。対向基板の第２絶縁基板１３１の液晶層１５０側に、誘電率が３．４、膜厚が１．５μｍの第２絶縁層１３６を配置した。初期配向方位と、各線状部分１２０の延在方向とのなす角は、９７°に設定した。一対の偏光板をクロスにコルに配置し、一方の透過軸を初期配向方位と平行に配置し、他方の透過軸を初期配向方位と直交して配置し、本比較例の液晶パネルをノーマリーブラックモードに設定した。
図８及び上記表１に示すように、本比較例では、画素電極１１７（各線状部分１２０）に信号Ｖ１を印加した。なお、上記表１において、画素電極１１７は、Ａと表記した。
図１１は、オン状態における比較例１の電界分布と液晶ダイレクターを示す。
図１１に示すように、オン状態では、画素電極１１７と、その下層の対向電極１１５との間にフリンジ電界が発生するため、液晶分子１５１を回転させることが可能である。オフ状態からオン状態に変化すると、液晶分子１５１は初期配向方位から遠ざかるように回転し、黒表示（低階調）から白表示（高階調）へと光学変調が生じる。本比較例では、実施例１とは異なり、対向基板近傍の液晶分子１５１が動作していないことが確認できる。
（比較例２）
図８及び上記表１に示すように、対向基板の画素電極３７ａ、３７ｂ及び３７ｃにローレベル（＝０Ｖ）の同じ信号を印加し続けたことを除いて、本比較例は、実施例２と同じである。
本比較例では、アレイ基板の第１画素電極１７ａ、１７ｂ及び１７ｃのみを駆動した。
ここで、実施例１～５及び比較例１～２について、光学的な性能、具体的には、立ち上がり時間と、最大透過率とを比較した結果を示す。図１２及び１３は、実施例１～５及び比較例１～２の透過率比の変化を示すグラフであり、図１３は、立ち上がり時の応答特性を判別しやすくするために図１２の一部を拡大したものである。
立ち上がり時間（立ち上がり応答）は、透過率比（すなわち最大透過率を１００％としたときの透過率）が１０％から９０％に変化する時間で定義した。各例において、駆動は６ｍｓから開始した。下記表２に、実施例１～５及び比較例１～２の立ち上がり時間と、最大透過率とを示す。なお、最大透過率は、比較例１の最大透過率に対する百分率で表した。
Figure JPOXMLDOC01-appb-T000002
図１２及び１３と、表２とに示すように、実施例１～５は、比較例１に比べ、立ち上がり時間が短く、オフ状態からオン状態への応答がより速いことが確認できた。また、実施例１～５は、比較例１よりも高い透過率を達成できることが確認できた。アレイ基板及び対向基板の各々の近傍にフリンジ電界を発生させることで、積極的に液晶分子が動作し、その結果、高速化及び高透過率化を達成することができた。
また、実施例２及び３に見られるように、画素電極１７ａ、１７ｃ、３７ａ及び３７ｃからセル厚と略同等の距離だけ離れた画素電極１７ｂ及び３７ｂを駆動するタイミングを大きく遅らすと、高速化の効果が向上した。すなわち、最初に動作する液晶分子の流動（フロー）を鑑み、中央に位置する画素電極１７ｂ及び３７ｂの駆動のタイミングを、両端に位置する画素電極１７ａ、１７ｃ、３７ａ及び３７ｃの駆動のタイミングからずらすことによって、高速化の効果が向上することが確認された。
なお、比較例２に関しては、対向基板の電極を駆動していないため、液晶分子の動きが悪く、高速化も見込めなかった。
１：液晶パネル
２：バックライトユニット
３：サブ画素
１０：アレイ基板
１１：第１絶縁基板
１２：第１ゲートバスライン
１２ａ、１２ｂ：ゲートバスライン
１３：第１ソースバスライン
１３ａ、１３ｂ、１３ｃ：ソースバスライン
１４：第１薄膜トランジスタ（ＴＦＴ）
１４ａ、１４ｂ、１４ｃ：薄膜トランジスタ（ＴＦＴ）
１５：第１対向電極
１６：第１絶縁層
１７：第１画素電極
１７ａ、１７ｂ、１７ｃ：画素電極（第１画素電極）
１８：第１水平配向膜
１９ａ、１９ｂ、１９ｃ：第１コンタクトホール
３０：対向基板
３１：第２絶縁基板
３２：第２ゲートバスライン
３２ａ、３２ｂ：ゲートバスライン
３３：第２ソースバスライン
３３ａ、３３ｂ、３３ｃ：ソースバスライン
３４：第２薄膜トランジスタ（ＴＦＴ）
３４ａ、３４ｂ、３４ｃ：薄膜トランジスタ（ＴＦＴ）
３５：第２対向電極
３６：第２絶縁層
３７：第２画素電極
３７ａ、３７ｂ、３７ｃ：画素電極（第２画素電極）
３８：第２水平配向膜
３９ａ、３９ｂ、３９ｃ：第２コンタクトホール
４０：カラーフィルタ層
４１：オーバーコート層
５０：液晶層
５１：液晶分子
５２：初期配向方位
６１、６２：偏光板
６３、６４：透過軸

Claims (5)

  1. 第１基板と、前記第１基板に対向する第２基板と、前記第１基板及び前記第２基板の間に設けられ、液晶分子を含む水平配向型の液晶層と、画素とを備え、
    前記第１基板は、平面状の第１対向電極と、各々が線状であり、前記画素内に互いに平行に設けられた複数の第１画素電極と、前記第１対向電極及び前記複数の第１画素電極の間に設けられた第１絶縁層とを含み、
    前記第２基板は、前記第１対向電極に対向する平面状の第２対向電極と、各々が線状であり、前記画素内に前記複数の第１画素電極に対応して設けられた複数の第２画素電極と、前記第２対向電極及び前記複数の第２画素電極の間に設けられた第２絶縁層とを含み、
    前記複数の第２画素電極の各々は、対応する第１画素電極と平行に設けられ、
    前記複数の第１画素電極の各々と前記第１対向電極との間に電圧を印可し、かつ、前記複数の第２画素電極の各々と前記第２対向電極との間に電圧を印可して、前記液晶分子の配向を変化させる液晶表示装置。
  2. 前記液晶分子は、負の誘電率異方性を有する請求項１記載の液晶表示装置。
  3. 前記複数の第１画素電極の少なくとも一つと、それに対応する第２画素電極とを、他の第１及び第２画素電極とは異なるタイミングで駆動する請求項１又は２記載の液晶表示装置。
  4. 前記複数の第１画素電極は、隣り合う３つの第１画素電極を含み、
    前記複数の第２画素電極は、前記３つの第１画素電極に対応する３つの第２画素電極を含み、
    前記３つの第１画素電極のうちの中央に位置する第１画素電極と、それに対応する第２画素電極とを、他の第１及び第２画素電極よりも遅いタイミングで駆動する請求項１～３のいずれかに記載の液晶表示装置。
  5. 前記第１基板は、前記複数の第１画素電極に対応して設けられた複数の第１スイッチング素子を含み、
    前記複数の第１スイッチング素子の各々は、対応する第１画素電極に接続され、
    前記第２基板は、前記複数の第２画素電極に対応して設けられた複数の第２スイッチング素子を含み、
    前記複数の第２スイッチング素子の各々は、対応する第２画素電極に接続される請求項１～４のいずれかに記載の液晶表示装置。
PCT/JP2015/073183 2014-08-25 2015-08-19 液晶表示装置 WO2016031638A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/506,580 US20170269441A1 (en) 2014-08-25 2015-08-19 Liquid-crystal display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-170586 2014-08-25
JP2014170586 2014-08-25

Publications (1)

Publication Number Publication Date
WO2016031638A1 true WO2016031638A1 (ja) 2016-03-03

Family

ID=55399533

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/073183 WO2016031638A1 (ja) 2014-08-25 2015-08-19 液晶表示装置

Country Status (2)

Country Link
US (1) US20170269441A1 (ja)
WO (1) WO2016031638A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206584146U (zh) * 2017-03-23 2017-10-24 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置
US20210011353A1 (en) * 2019-07-09 2021-01-14 Kent State University Optical phase control elements based on pancharatnam phase
TWI721803B (zh) * 2020-03-02 2021-03-11 友達光電股份有限公司 顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149664A (ja) * 2001-11-16 2003-05-21 Hitachi Ltd 液晶表示装置
US20040263749A1 (en) * 2003-04-19 2004-12-30 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and method of manufacturing the same
US7369204B1 (en) * 2006-07-21 2008-05-06 Research Foundation Of The University Of Central Florida Fast response liquid crystal mode
JP2010060857A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 液晶表示装置
JP2010066645A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp 液晶装置及び電子機器
US7965364B2 (en) * 2006-12-11 2011-06-21 Chimel Innolux Corporation Liquid crystal display having common and floating electrodes on one of substrates thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4586869B2 (ja) * 2008-03-13 2010-11-24 ソニー株式会社 液晶表示装置及び電子機器
TWI428900B (zh) * 2011-08-17 2014-03-01 Au Optronics Corp 顯示子像素電路、顯示面板及面板的驅動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149664A (ja) * 2001-11-16 2003-05-21 Hitachi Ltd 液晶表示装置
US20040263749A1 (en) * 2003-04-19 2004-12-30 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and method of manufacturing the same
US7369204B1 (en) * 2006-07-21 2008-05-06 Research Foundation Of The University Of Central Florida Fast response liquid crystal mode
US7965364B2 (en) * 2006-12-11 2011-06-21 Chimel Innolux Corporation Liquid crystal display having common and floating electrodes on one of substrates thereof
JP2010060857A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 液晶表示装置
JP2010066645A (ja) * 2008-09-12 2010-03-25 Seiko Epson Corp 液晶装置及び電子機器

Also Published As

Publication number Publication date
US20170269441A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP4543006B2 (ja) 液晶表示素子及びその製造方法
TWI480640B (zh) Liquid crystal display device
US8836900B2 (en) Array substrate and liquid crystal display device
WO2009139199A1 (ja) 液晶表示装置
WO2011058804A1 (ja) 液晶表示装置
US20160018704A1 (en) Liquid crystal display panel, display apparatus and method for driving the display apparatus
JP2009150925A (ja) 液晶表示装置
WO2009139198A1 (ja) 液晶表示装置
KR101236520B1 (ko) 액정 표시장치
US20130300962A1 (en) Liquid crystal display device
JP2009122212A (ja) 液晶表示装置
WO2016031638A1 (ja) 液晶表示装置
KR101157975B1 (ko) 액정표시소자의 구동방법
US9568781B2 (en) Liquid crystal display device
WO2015012092A1 (ja) 液晶表示装置
WO2012090838A1 (ja) 液晶パネル、及び、液晶ディスプレイ
JP2015052730A (ja) 液晶表示装置
KR101652866B1 (ko) 액정표시장치
JP2014186137A (ja) 液晶表示装置
JP5879212B2 (ja) 液晶表示装置
JP4636626B2 (ja) 液晶表示素子
JP7398926B2 (ja) 液晶表示装置
JP5450741B2 (ja) 液晶表示装置
JP2015114415A (ja) 液晶表示装置
JP2009025638A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15836546

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15506580

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15836546

Country of ref document: EP

Kind code of ref document: A1