[go: up one dir, main page]

WO2012102011A1 - 窒化ガリウム系半導体装置および半導体装置の製造方法 - Google Patents

窒化ガリウム系半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2012102011A1
WO2012102011A1 PCT/JP2012/000404 JP2012000404W WO2012102011A1 WO 2012102011 A1 WO2012102011 A1 WO 2012102011A1 JP 2012000404 W JP2012000404 W JP 2012000404W WO 2012102011 A1 WO2012102011 A1 WO 2012102011A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
semiconductor layer
semiconductor
recess
Prior art date
Application number
PCT/JP2012/000404
Other languages
English (en)
French (fr)
Inventor
宏 神林
寺本　章伸
大見　忠弘
Original Assignee
次世代パワーデバイス技術研究組合
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 次世代パワーデバイス技術研究組合, 国立大学法人東北大学 filed Critical 次世代パワーデバイス技術研究組合
Priority to EP12739117.5A priority Critical patent/EP2669933A4/en
Priority to CN2012800049252A priority patent/CN103299405A/zh
Publication of WO2012102011A1 publication Critical patent/WO2012102011A1/ja
Priority to US13/950,079 priority patent/US8999788B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Definitions

  • the present invention relates to a gallium nitride (GaN) semiconductor device and a method for manufacturing the semiconductor device.
  • GaN gallium nitride
  • Non-Patent Document 1 IEICE Technical Report, IEICE, 2009, ED2009-43
  • inductively coupled plasma has a high electron temperature.
  • ICP-RIE a high-energy ion species collides with the surface of the semiconductor, and the etched surface is not flat but uneven, and the semiconductor device is damaged to deteriorate the electrical characteristics of the semiconductor device.
  • a chlorine-based gas such as chlorine (Cl 2 ) or boron trichloride (BCl 3 ) is used as an etching gas, chloride or the like is formed on the surface, and the etched surface Chlorine remains. Residual chlorine, as an impurity, deteriorates electrical characteristics by inhibiting carrier flow in the GaN-based semiconductor device.
  • an object of one aspect of the present invention is to provide a gallium nitride semiconductor device and a method for manufacturing the semiconductor device that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • the first sacrificial layer is in contact with at least a part of the first semiconductor layer and has a higher solid solubility of impurities contained in the first semiconductor layer than the first semiconductor layer.
  • An electrode forming step of forming an electrode layer is provided.
  • a first semiconductor layer a recess from which a part of the first semiconductor layer has been removed, and a first GaN-based semiconductor formed under the first semiconductor layer.
  • a GaN-based semiconductor device including two semiconductor layers, wherein the halogen present in the recess surface of the second semiconductor layer in the recess portion is 3 atom% or less.
  • a method for manufacturing a semiconductor device for manufacturing a GaN-based semiconductor device including a recess portion forming step of performing dry etching by a plasma process to form a recess portion.
  • FIG. 1 is a cross-sectional view of a semiconductor device according to the present invention.
  • the manufacturing method which concerns on 1st Embodiment of the semiconductor device which concerns on 1st Embodiment shown in FIG. 1 is shown.
  • the manufacturing method which concerns on 1st Embodiment of the semiconductor device which concerns on 1st Embodiment shown in FIG. 1 is shown.
  • the manufacturing method which concerns on 1st Embodiment of the semiconductor device which concerns on 1st Embodiment shown in FIG. 1 is shown.
  • It is sectional drawing of a microwave plasma apparatus.
  • a manufacturing method according to a second embodiment of the semiconductor device according to the first embodiment shown in FIG. 1 will be described.
  • a manufacturing method according to a second embodiment of the semiconductor device according to the first embodiment shown in FIG. 1 will be described.
  • a manufacturing method according to a second embodiment of the semiconductor device according to the first embodiment shown in FIG. 1 will be described.
  • a manufacturing method according to a second embodiment of the semiconductor device according to the first embodiment shown in FIG. 1 will be described.
  • a manufacturing method according to a second embodiment of the semiconductor device according to the first embodiment shown in FIG. 1 will be described.
  • It is an AFM image of the surface of the semiconductor device manufactured with the manufacturing method concerning a 2nd embodiment. 6 shows CV characteristics of a semiconductor device manufactured by the manufacturing method according to the first and second embodiments.
  • the JE characteristic of the semiconductor device manufactured by the manufacturing method according to the first and second embodiments is shown.
  • the transfer characteristic of the semiconductor device manufactured with the manufacturing method concerning the 1st and 2nd embodiment is shown.
  • the field effect mobility of a carrier of the semiconductor device manufactured with the manufacturing method concerning the 1st and 2nd embodiments is shown.
  • the SIMS measurement result of the semiconductor substrate shown in FIG. 13 is shown.
  • the SIMS measurement result of the semiconductor substrate shown in FIG. 14 is shown.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device 100 manufactured by a manufacturing method according to the first or second embodiment of the present invention.
  • the semiconductor device 100 is, for example, a GaN-based MOS field effect transistor.
  • the semiconductor device 100 includes a substrate 102, a buffer layer 104, a channel layer 106, a drift layer 108, an electron supply layer 110, a gate insulating film 120, a source electrode 122, a drain electrode 124, and a gate electrode 126.
  • the substrate 102 may be a silicon substrate having a (111) plane as a main surface.
  • the substrate 102 may be a sapphire substrate having a (0001) c-plane as a main surface. Further, the substrate 102 may be a SiC substrate or a GaN substrate.
  • the buffer layer 104 is formed on the substrate 102.
  • the buffer layer 104 is a semiconductor layer in which, for example, a semiconductor layer made of GaN and a semiconductor layer made of AlN are alternately stacked by 8 layers each.
  • the thickness of the semiconductor layer made of GaN is, for example, 200 nm.
  • the thickness of the semiconductor layer made of AlN is, for example, 20 nm.
  • the channel layer 106 is formed on the buffer layer 104.
  • the channel layer 106 is, for example, a semiconductor layer made of p-type GaN having a thickness of 500 nm doped with Mg to about 1 ⁇ 10 17 cm ⁇ 3 .
  • the dopant in the channel layer 106 may be Zn or Be.
  • the drift layer 108 is formed on the channel layer 106.
  • the drift layer 108 is a semiconductor layer (u-GaN layer) made of undoped GaN having a thickness of 20 nm, for example.
  • As the drift layer 108 a semiconductor layer made of GaN having a p-type impurity concentration lower than that of the channel layer 106 may be used.
  • the electron supply layer 110 is formed on the drift layer 108.
  • the Al composition ratio in the electron supply layer 110 may be set in a range of 0 ⁇ Y ⁇ 1.
  • Al Y Ga 1-Y N has a larger band gap than GaN. Due to the difference in the band gap and the piezoelectric effect, a two-dimensional electron gas is formed in the vicinity of the interface between the drift layer 108 and the electron supply layer 110.
  • a recess 116 is formed in a part between the source electrode 122 and the drain electrode 124.
  • the electron supply layer 110 and a part of the drift layer 108 are removed.
  • a part of the surface of the channel layer 106 formed under the electron supply layer 110 and the drift layer 108 is removed to form a recess surface 128.
  • the gate insulating film 120 is formed in contact with and covering the recess surface 128 of the channel layer 106, the side surface of the drift layer 108, and the side surface and the surface of the electron supply layer 110.
  • the gate insulating film 120 is a SiO 2 film having a thickness of 60 nm, for example. However, the gate insulating film 120 is removed in a portion where the source electrode 122 and the drain electrode 124 are formed.
  • the source electrode 122 and the drain electrode 124 are formed on a part of the electron supply layer 110.
  • Each of the source electrode 122 and the drain electrode 124 is a composite layer in which, for example, an Al layer having a thickness of 300 nm is formed on a Ti layer having a thickness of 25 nm.
  • the source electrode 122 and the drain electrode 124 may be formed over the entire electron supply layer 110.
  • the source electrode 122 and the drain electrode 124 may be other metal materials having a high work function, and may be, for example, a composite layer made of Ti / AlSi / Mo.
  • the gate electrode 126 is formed on the gate insulating film 120 in the recess portion 116.
  • the gate electrode 126 is, for example, a composite layer in which an Al layer having a thickness of 300 nm is formed on a Ti layer having a thickness of 25 nm.
  • the gate electrode 126 may be a composite layer made of Ti / Au.
  • the electron supply layer 110 and the drift layer 108 are removed at the end of the semiconductor device 100 and insulated from other adjacent elements. Further, all or part of the channel layer 106 and the buffer layer 104 may be removed at the end portion of the semiconductor device 100 to improve insulation from other adjacent elements.
  • FIG. 2A to 2C show a method of manufacturing the semiconductor device 100 shown in FIG. 1 according to the first embodiment of the present invention.
  • the elements denoted by the same reference numerals as those in FIG. 1 may have the same functions and configurations as the elements described in FIG.
  • FIG. 2A shows a state where the buffer layer 104, the channel layer 106, the drift layer 108, and the electron supply layer 110 are formed on the substrate 102.
  • a buffer layer 104 in which a plurality of GaN layers and AlN layers are stacked on a substrate 102 and a channel layer 106 made of p-type GaN are formed using trimethylgallium (TMGa), trimethylaluminum (TMAl), and ammonia (NH 3 ). Then, it may be epitaxially grown by the MOCVD method.
  • Bis (cyclopentadienyl) magnesium (Cp 2 Mg) may be used as a Mg doping source of the channel layer 106.
  • a drift layer 108 made of u-GaN may be epitaxially grown on the channel layer 106 by MOCVD using TMGa and NH 3 . Further, an electron supply layer made of Al Y Ga 1-Y N may be epitaxially grown on the drift layer 108 by MOCVD using TMGa, TMAl, and NH 3 .
  • the growth temperature of the buffer layer 104, the channel layer 106, the drift layer 108, and the electron supply layer 110 may be 1050 ° C., and hydrogen gas may be used as a carrier gas.
  • FIG. 2B shows a state in which a mask layer 114 is formed on the electron supply layer 110 shown in FIG. 2A.
  • the mask layer 114 is made of amorphous silicon, for example.
  • An amorphous silicon (a-Si) layer having a thickness of 500 nm is formed on the electron supply layer 110 by plasma enhanced chemical vapor deposition (PCVD).
  • PCVD plasma enhanced chemical vapor deposition
  • the formed a-Si layer is patterned by photolithography and dry etching using CF 4 gas to form a mask layer 114.
  • FIG. 2C shows a state in which the recess 116 is formed.
  • the recess 116 is formed by dry etching using a bromine-based gas by a microwave plasma process.
  • the microwave plasma process is a process of etching an object with an etching gas that has been turned into plasma by microwaves.
  • Portions of the electron supply layer 110 and the drift layer 108 that are not covered with the mask layer 114 are dry-etched to penetrate in the depth direction, and the channel layer 106 that is formed under the drift layer 108 includes the portions.
  • the recess surface 128 may be formed by being partially exposed. Further, a recess surface 128 of the channel layer 106 may be formed by dry etching a part of the surface of the channel layer 106.
  • the bromine-based etching gas is, for example, hydrogen bromide (HBr).
  • the bromine-based etching gas may be bromine (Br 2 ), boron tribromide (BBr 3 ), or a mixed gas thereof.
  • the gate insulating film 120 made of SiO 2 may be formed by PCVD using SiH 4 and N 2 O as source gases. A part of the gate insulating film 120 may be removed with hydrofluoric acid to expose the electron supply layer 110.
  • the source electrode 122 and the drain electrode 124 may be formed on the exposed portion of the electron supply layer 110 by a lift-off method.
  • the gate electrode 126 may be formed on the gate insulating film 120 of the recess portion 116 by a lift-off method.
  • FIG. 3 is a schematic cross-sectional view of a microwave plasma apparatus 250 that performs dry etching by a microwave plasma process.
  • the microwave plasma apparatus 250 includes a stage 254, an antenna 262 that supplies a microwave, a dielectric 256 that introduces a microwave, a shower head 260 that introduces an etching gas between the dielectric and the processing substrate, and plasma.
  • a processing chamber 258 for performing the processing used is provided.
  • a processing substrate 252 is disposed on the stage 254.
  • the bromine-based gas introduced from the shower head 260 is turned into plasma by the microwave introduced from the dielectric 256, and the semiconductor layer formed on the processing substrate 252 is dry-etched.
  • the antenna 262 is, for example, a planar antenna having a plurality of slot-shaped holes.
  • the antenna 262 may be an RLSA (radian line slot antenna).
  • a microwave having a frequency of 915 MHz is used.
  • a microwave having a frequency between 900 MHz and 2.5 GHz can be used.
  • a microwave of 1.98 GHz or 2.45 GHz can be used.
  • FIG. 4 is an AFM photograph of the recess surface 128 of the channel layer 106 formed by the process shown in FIG. 2C. Since the microwave plasma process is excellent in uniformity, the arithmetic average roughness Ra of the recess surface 128 of the channel layer 106 is 1 nm or less, and the difference PV between the maximum peak height and the maximum valley depth of the cross section curve of the recess surface 128 is 15 nm. The root mean square roughness RMS of the recess surface 128 is 1.4 nm or less.
  • the arithmetic average roughness Ra of the recess surface 128 is 0.6773 nm, and the difference PV between the maximum peak height and the maximum valley depth of the sectional curve is 11.61 nm.
  • the root mean square RMS was 1.235 nm.
  • FIG. 5 shows, as a comparative example, when the etching of a part of the electron supply layer 110 and the drift layer 108 and the etching of a part of the surface of the channel layer 106 are performed by ICP-RIE to obtain the state of FIG. It is an AFM photograph of the recess surface 128.
  • the arithmetic mean roughness Ra of the recess surface 128 was 1.1112 nm
  • the difference PV between the maximum peak height and the maximum valley depth of the sectional curve was 16.27 nm
  • the root mean square roughness RMS was 1.436 nm.
  • Dielectrically coupled plasma has a high electron temperature, and high energy ion species collide with the recess surface 128, so that the unevenness of the etched surface becomes large.
  • Table 1 shows the results of analyzing the elemental composition of the recess surface 128 shown in FIG. 4 by X-ray photoelectron spectroscopy (XPS).
  • XPS X-ray photoelectron spectroscopy
  • part of the electron supply layer 110 and the drift layer 108 and part of the surface of the channel layer 106 are dry-etched by a microwave plasma process using chlorine gas (Cl 2 ) to obtain the state of FIG. 2C.
  • the surface composition of the recess surface 128 is shown.
  • the element described as 0.0 atom% was below the lower limit of detection by XPS analysis.
  • the halogen present on the recess surface 128 of the channel layer is 3 atom% or less.
  • HBr is used as an etching gas
  • the halogen present in the recess surface 128 is 0.2 atom%.
  • a chlorine-based gas is used as an etching gas
  • a large amount of halogen remains on the surface of the GaN-based semiconductor after the etching.
  • 4.6 atom% of chlorine remained on the recess surface 128. This is because chlorine tends to remain on the semiconductor surface. If halogen atoms remain on the surface of the channel layer 106, the field-effect mobility of carriers decreases. Therefore, it is preferable to reduce halogen remaining on the surface of the channel layer 106.
  • FIG. 6A to 6E show a method for manufacturing the semiconductor device 100 of FIG. 1 according to the second embodiment of the present invention.
  • the same reference numerals as those in FIG. 1 or 2A to 2C may have the same functions and configurations as the elements described in FIG. 1 or 2A to 2C.
  • FIG. 6A shows a state in which the buffer layer 104, the channel layer 106, the drift layer 108, and the electron supply layer 110 are formed on the substrate 102.
  • FIG. 6B shows a state in which the first sacrificial layer 112 is formed in contact with the electron supply layer 110 shown in FIG. 6A.
  • the first sacrificial layer 112 has a higher solid solubility of impurities contained in the electron supply layer 110, which is a semiconductor layer formed in contact with the first sacrificial layer 112, than the electron supply layer 110.
  • the impurities in the semiconductor layer include an oxide formed by oxidizing the surface of the semiconductor layer and other impurities present on the surface of the semiconductor layer.
  • the electron supply layer 110 may be formed of Al Y Ga 1-Y N. Nitrogen having a high vapor pressure is selectively released from the surface of the electron supply layer 110 made of Al Y Ga 1-Y N, and Al and Ga are present in an amount larger than the stoichiometric amount and become impurities. Further, gallium oxide, aluminum oxide, or the like is present as an impurity on the surface of the electron supply layer 110 made of Al Y Ga 1-Y N.
  • SiO 2 has a higher solid solubility of the impurities than Al Y Ga 1-Y N. Accordingly, the first sacrificial layer 112 may be made of SiO 2.
  • the first sacrificial layer 112 may be in contact with the entire surface of the electron supply layer 110. Alternatively, the first sacrificial layer 112 may be formed in contact with a part of the electron supply layer 110 in order to process a part of the electron supply layer 110.
  • the first sacrificial layer 112 made of SiO 2 is formed by PCVD using SiH 4 and N 2 O as source gases.
  • the film thickness of the first sacrificial layer 112 is, for example, 60 nm.
  • the first sacrificial layer 112 and the electron supply layer 110 may be annealed.
  • the annealing temperature may be 600 ° C. or higher.
  • the first sacrificial layer 112 and the electron supply layer 110 are annealed at 800 ° C. for 30 minutes in a nitrogen atmosphere.
  • An electric furnace may be used for annealing. Since the impurity solubility of the electron supply layer 110 is higher than that of the electron supply layer 110 with respect to the first sacrificial layer 112, the impurities diffuse from the electron supply layer 110 to the first sacrificial layer 112 during annealing. To do.
  • gallium and gallium oxide on the surface of the electron supply layer 110 which are impurities of the electron supply layer 110 made of Al Y Ga 1-Y N, diffuse into the first sacrificial layer 112.
  • the first sacrificial layer 112 is removed by a wet process.
  • an etchant that can selectively wet-etch the first sacrificial layer 112 with respect to the electron supply layer 110 is used.
  • An etchant of hydrofluoric acid that can selectively etch SiO 2 can be used.
  • buffered hydrofluoric acid controlled at a liquid temperature of 23 ° C. is used.
  • the impurities in the electron supply layer 110 diffused into the first sacrificial layer 112 are removed together with the first sacrificial layer 112 by wet etching. Thereby, a clean and flat surface of the electron supply layer 110 is obtained.
  • the step of forming the first sacrificial layer 112, the step of annealing the first sacrificial layer 112 and the electron supply layer 110, and the step of removing the first sacrificial layer 112 may be repeated two or more times. Good. Thereby, the surface of the electron supply layer 110 can be further cleaned.
  • FIG. 6C shows a state in which the mask layer 114 is formed on the electron supply layer 110 shown in FIG. 6B.
  • the mask layer 114 may be formed of a-Si.
  • the mask layer 114 may be formed by the same method as the mask layer 114 shown in FIG. 2B.
  • FIG. 6D shows a state in which the recess 116 is formed.
  • the recess 116 in this example may be formed by the same method as the recess 116 in FIG. 2C.
  • a part of the channel layer 106 may be exposed to form a recess surface 128. Since the impurities on the surface of the electron supply layer 110 are removed before dry-etching a part of the electron supply layer 110 and the drift layer 108, a flat recess surface 128 can be formed.
  • FIG. 6E shows a state in which the second sacrificial layer 118 is formed.
  • the second sacrificial layer 118 is formed in contact with the exposed recess surface 128 of the channel layer 106.
  • the second sacrificial layer 118 has a higher solid solubility of impurities contained in the channel layer 106, which is a semiconductor layer formed in contact with the second sacrificial layer 118, than the channel layer 106.
  • the channel layer 106 may be formed of p-type GaN.
  • nitrogen having a high vapor pressure is selectively separated, and Ga is present in an amount larger than the stoichiometric amount, which is an impurity.
  • gallium oxide or the like is present as an impurity on the surface of the channel layer 106 made of p-type GaN.
  • the impurity in the channel layer here does not include a p-type GaN dopant.
  • SiO 2 has a higher solid solubility of the impurities than p-type GaN.
  • the second sacrificial layer 118 may consist of SiO 2.
  • the second sacrificial layer 118 is in contact with the recess surface 128 where the channel layer 106 is exposed.
  • the second sacrificial layer 118 may also cover the patterned drift layer 108 and the electron supply layer 110.
  • the second sacrificial layer 118 made of SiO 2 is formed by PCVD using SiH 4 and N 2 O as source gases.
  • the film thickness of the second sacrificial layer 118 is, for example, 60 nm.
  • annealing of the second sacrificial layer 118 and the channel layer 106 and removal of the second sacrificial layer 118 are performed in the same manner as the first sacrificial layer 112. Impurities on the recess surface 128 of the channel layer 106 are diffused into the second sacrificial layer 118 by the annealing of the second sacrificial layer 118 and the channel layer.
  • the annealing Ga, Ga oxide, and the like, which are impurities in the channel layer 106, diffuse into the second sacrificial layer 118.
  • the impurities are removed together with the second sacrificial layer 118 when the second sacrificial layer 118 is removed by a wet process, and a clean and flat recess surface 128 of the channel layer 106 is obtained.
  • the gate insulating film 120 may be formed in contact with and covering the recess surface 128 of the channel layer 106, the side surface of the drift layer 108, and the side surface and surface of the electron supply layer 110.
  • the gate insulating film 120 is removed from a part of the surface of the electron supply layer 110, the source electrode 122 and the drain electrode 124 are formed in the portion where the gate insulating film 120 is removed, and the semiconductor device 100 of FIG. 1 is manufactured. Good.
  • the step of forming the second sacrificial layer 118, the step of annealing the second sacrificial layer 118 and the channel layer 106, and the step of removing the second sacrificial layer 118 may be repeated twice or more.
  • the manufacturing method other than the above is the same as the manufacturing method according to the first embodiment.
  • the semiconductor device 100 of FIG. 1 is obtained.
  • the first sacrificial layer 112 and the second sacrificial layer 118 are preferably formed at a temperature of the substrate 102 of 500 ° C. or lower.
  • nitrogen (N) is detached from the GaN-based semiconductor, and the composition may deviate from the stoichiometry.
  • the first sacrificial layer 112 and the second sacrificial layer 118 are not limited to SiO 2 formed by CVD, and are formed by CVD, sputtering, or vapor deposition, SiO X (0 ⁇ X ⁇ 2), AlO X.
  • It may be a film made of at least one of TiO X (0 ⁇ X ⁇ 2), NiO X (0 ⁇ X ⁇ 1.5), and vanadium (V). This is because the solid solubility of impurities in GaN-based semiconductors is higher for these materials than GaN-based impurities.
  • the sacrificial layer 112 or the second sacrificial layer 118 may be formed by a CVD method. Further, the first sacrificial layer 112 or the second sacrificial layer 118 made of any one or more of Ta, Ti, Ni, and V may be formed by a sputtering method or an evaporation method.
  • FIG. 7 is an AFM photograph of the recess surface 128 of the channel layer 106 formed by the process shown in FIG. 6D.
  • Microwave plasma process has excellent uniformity.
  • the surface of the electron supply layer 110 is cleaned and flattened by the pretreatment using the first sacrificial layer 112.
  • the arithmetic average roughness Ra of the recess surface 128 of the channel layer 106 is 0.5 nm or less
  • the difference PV between the maximum peak height and the maximum valley depth of the sectional surface 128 is 10 nm or less
  • the root mean square roughness RMS is either 1.1 nm or less. Therefore, dry etching of part of the electron supply layer 110 and the drift layer 108 can be performed uniformly.
  • the arithmetic mean roughness Ra of the recess surface 128 is 0.4322 nm, and the difference PV between the maximum peak height and the maximum valley depth of the sectional curve is 5.618 nm.
  • the root mean square RMS was 0.5494 nm.
  • FIG. 8 shows voltage-capacitance characteristics (CV characteristics) between the gate electrode 126 of the semiconductor device 100 manufactured by the manufacturing method according to the first and second embodiments and the channel layer 106.
  • a broken line corresponds to the semiconductor device 100 manufactured in the first embodiment
  • a solid line corresponds to the semiconductor device 100 manufactured in the second embodiment.
  • the CV characteristic was measured at 1 MHz.
  • the gate voltage (Vg) is 0 V
  • C / Cox is 0.9.
  • C / Cox exceeds 0.95.
  • the slope of the CV characteristic curve is larger in the semiconductor device 100 manufactured in the second embodiment than in the semiconductor device 100 manufactured in the first embodiment. This indicates that the interface state density at the interface between the channel layer 106 and the gate insulating film 120 is lower in the semiconductor device 100 manufactured in the second embodiment than in the semiconductor device 100 manufactured in the first embodiment. .
  • FIG. 9 shows the JE characteristics of the semiconductor device 100 manufactured by the manufacturing method according to the first and second embodiments.
  • the horizontal axis represents the channel field strength
  • the vertical axis represents the channel current density.
  • a broken line corresponds to the semiconductor device 100 manufactured in the first embodiment
  • a solid line corresponds to the semiconductor device 100 manufactured in the second embodiment.
  • the electric field intensity is started the current density rises from 4.5 MV / cm 2 around, breakdown phenomenon occurs at 11 MV / cm 2.
  • the electric field strength is the current density from 6.5 MV / cm 2 near, the breakdown phenomenon occurs, the electric field strength is from beyond 12 MV / cm 2 .
  • FIG. 10 shows transfer characteristics of the semiconductor device 100 manufactured by the manufacturing method according to the first and second embodiments.
  • a broken line corresponds to the semiconductor device 100 manufactured in the first embodiment
  • a solid line corresponds to the semiconductor device 100 manufactured in the second embodiment.
  • the voltage (V ds ) between the source electrode 122 and the drain electrode 124 was 0.1 V
  • the channel length was 6 ⁇ m
  • the channel width was 0.84 mm.
  • the channel lengths are the end portion of the drift layer 108 formed under the source electrode 122 near the gate electrode 126 side and the end portion of the drift layer 108 formed under the drain electrode 124 near the gate electrode 126 side. It corresponds to the length between.
  • the gate voltage is 10 V
  • the drain current is 0.37 mA
  • the gate voltage is 15 V
  • the drain current is 0.7 mA
  • the gate voltage is 10 V
  • the drain current is 0.5 mA
  • the gate voltage is 15 V
  • the drain current is 0.9 mA.
  • FIG. 11 shows the field effect mobility of carriers in the semiconductor device 100 manufactured by the manufacturing method according to the first and second embodiments.
  • a black square corresponds to the semiconductor device 100 manufactured in the first embodiment
  • a white square in the black square corresponds to the semiconductor device 100 manufactured in the second embodiment.
  • the voltage (V ds ) between the source electrode 122 and the drain electrode 124 was set to 0.1V.
  • the channel length is 30 ⁇ m or more
  • the carrier field-effect mobility exceeds 140 cm 2 / Vs
  • the channel length is 50 ⁇ m
  • the field-effect mobility is 160 cm 2 / Vs.
  • the carrier field-effect mobility exceeds 140 cm 2 / Vs when the channel length is 15 ⁇ m or more, and the channel length is 30 ⁇ m and the field-effect mobility is 170 cm 2 / Vs. As described above, the channel length is 50 ⁇ m and the field-effect mobility is 190 cm 2 / Vs.
  • FIG. 12 is a schematic cross-sectional view of an HFET 130 (GaN-based heterojunction field effect transistor) according to the third embodiment of the present invention.
  • the HFET 130 includes a substrate 102, a buffer layer 104, an electron transit layer 132, an electron supply layer 110, an insulating layer 134, a source electrode 122, a drain electrode 124, and a gate electrode 126.
  • the substrate 102 a silicon substrate having a (111) plane as a main surface may be used.
  • a sapphire substrate, a SiC substrate, or a GaN substrate can also be used.
  • the buffer layer 104 is formed on the substrate 102.
  • the buffer layer 104 may be a semiconductor layer made of AlGaN.
  • the electron transit layer 132 is formed on the buffer layer 104.
  • the electron transit layer 132 may be a semiconductor layer made of GaN.
  • the electron supply layer 110 is formed on the electron transit layer 132.
  • the electron supply layer 110 may be a semiconductor layer made of Al 0.25 Ga 0.75 N. Two-dimensional electron gas is formed near the interface between the electron transit layer 132 and the electron supply layer 110.
  • the source electrode 122, the drain electrode 124, and the gate electrode 126 are formed on part of the electron supply layer 110.
  • the HFET 130 may be formed as follows. In the following description, elements described using the same reference numerals as in FIGS. 6A to 6E may have the same functions and configurations as the elements described in FIGS. 6A to 6E.
  • the buffer layer 104, the electron transit layer 132, and the electron supply layer 110 are formed on the substrate 102. Thereafter, a first sacrificial layer having a higher solubility of impurities in the electron supply layer 110 than the electron supply layer 110 is formed in contact with the electron supply layer 110. After the electron supply layer 110 and the first sacrificial layer are annealed, the first sacrificial layer is removed by a wet process. Thereby, impurities in the electron supply layer 110 are removed, and the surface of the electron supply layer 110 is flattened.
  • the pretreatment using the first sacrificial layer may be performed in the same manner as the manufacturing method according to the second embodiment.
  • an insulating layer 134 is formed on the electron supply layer 110.
  • the insulating layer 134 may be a SiO 2 film formed by a CVD method.
  • the insulating layer 134 where the source electrode 122, the drain electrode 124, and the gate electrode 126 are to be formed is removed.
  • the removal may be performed by dry etching using a microwave plasma process using a bromine-based etching gas.
  • the microwave plasma process may be performed in the same manner as the manufacturing method according to the first embodiment. By the microwave plasma process using a bromine-based etching gas, the surface of the electron supply layer 110 is flattened, and the amount of halogen remaining on the surface is reduced.
  • a source electrode 122, a drain electrode 124, and a gate electrode 126 are formed on the portion of the electron supply layer 110 from which the insulating layer 134 has been removed.
  • the source electrode 122, the drain electrode 124, and the gate electrode 126 may be Ti / Al / Au formed by an evaporation method.
  • the method for manufacturing the GaN-based MOS field effect transistor and the GaN-based heterojunction field effect transistor has been described.
  • the present invention is not limited thereto, and other semiconductors including III-V group compound semiconductors are used.
  • the sacrificial layer described in the manufacturing methods according to the first and second embodiments can also be applied to the MOS field effect transistor and the heterojunction field effect transistor.
  • GaAs-based semiconductor devices such as GaAs and AlGaAs
  • As is present on the surface of the GaAs-based semiconductor layer in excess of the stoichiometry and becomes an impurity.
  • As oxide is present on the surface of the GaAs-based semiconductor layer.
  • a sacrificial layer in which the solid solubility of impurities in the GaAs-based semiconductor layer is higher than that of the GaAs-based semiconductor layer may be formed on the GaAs-based semiconductor layer. After annealing the GaAs-based semiconductor layer and the sacrificial layer, the sacrificial layer can be removed by a wet process. Therefore, the surface of the GaAs-based semiconductor layer can be pretreated with the sacrificial layer, and the surface of the GaAs-based semiconductor layer can be made clean and flat.
  • the sacrificial layer used for the GaAs-based semiconductor layer may be, for example, a polysilicon film or an amorphous silicon film in which the solid solubility of As is higher than that of the GaAs-based semiconductor layer.
  • etching using microwave plasma and pretreatment using a sacrificial layer can be used in a manufacturing method of a semiconductor device such as a MISFET, a bipolar transistor, a Schottky diode, or the like.
  • FIG. 13 shows a state in which the buffer layer 104, the channel layer 106, the drift layer 108, the electron supply layer 110, and the first sacrificial layer 112 are formed on the substrate 102. 13 that have the same reference numerals as those in FIG. 6B may have the same functions and configurations as the elements described in FIG. 6B.
  • the buffer layer 104 is a composite layer in which GaN layers and AlN layers are alternately stacked.
  • the channel layer 106 is made of p-type GaN.
  • the drift layer 108 is made of u-GaN.
  • the electron supply layer 110 is made of Al Y Ga 1-Y N (0 ⁇ Y ⁇ 1).
  • the first sacrificial layer 112 is made of SiO 2 having a thickness of 60 nm. This configuration corresponds to a state in which the first sacrificial layer 112 is formed on the electron supply layer 110 illustrated in FIG. 6B.
  • the graph of FIG. 14 shows the result of measuring the distribution in the depth direction of silicon, oxygen and gallium atoms by SIMS analysis in the state shown in FIG. Cesium ions were used as primary ions for SIMS analysis.
  • the horizontal axis of the graph represents the depth from the surface, and the vertical axis represents the ion count.
  • an alternate long and two short dashes line indicates a result measured before the first sacrificial layer 112 is formed and annealed.
  • the alternate long and short dash line shows the result of measurement in a state where the first sacrificial layer 112 was formed and annealed at 800 ° C. for 30 minutes in a nitrogen atmosphere.
  • the first sacrificial layer 112 is removed with buffered hydrofluoric acid, the first sacrificial layer 112 is formed once again, and the result of SIMS analysis is shown by a solid line. Thereafter, the results of SIMS analysis after annealing in a nitrogen atmosphere at 800 ° C. for 30 minutes are shown by broken lines.
  • the SIMS analysis result shown in FIG. 14 shows that the first sacrificial layer 112 is formed, the first sacrificial layer 112 and the electron supply layer 110 are annealed, and then the first sacrificial layer 112 is removed. Thus, the oxide on the surface of the electron supply layer 110 is removed.
  • the result shows that by repeating the pretreatment using the first sacrificial layer 112, removal of impurities of Al Y Ga 1 -YN proceeds and the surface of the electron supply layer 110 becomes clean.
  • FIG. 15 shows that a buffer layer 104 in which GaN layers and AlN layers are alternately stacked, a channel layer 106 made of p-type GaN, and a second sacrificial layer 118 made of SiO 2 having a thickness of 60 nm are formed on a substrate 102. Shows the state.
  • elements denoted by the same reference numerals as those in FIG. 6E may have the same functions and configurations as the elements described in FIG. 6E.
  • This structure corresponds to a state in which the second sacrificial layer 118 is formed on the recess surface 128 of the channel layer 106 shown in FIG. 6E.
  • the graph of FIG. 16 shows the result of measuring the depth direction distribution of silicon, oxygen and gallium atoms by SIMS in the state shown in FIG.
  • the SIMS analysis was performed in the same manner as the analysis shown in FIG.
  • An alternate long and two short dashes line indicates a result of measurement before forming the second sacrificial layer 118 and performing annealing.
  • the alternate long and short dash line shows the result of measurement with the second sacrificial layer 118 formed and annealed at 800 ° C. for 30 minutes in a nitrogen atmosphere.
  • the second sacrificial layer 118 is removed with buffered hydrofluoric acid, and the second sacrificial layer 118 is formed once again.
  • the result of SIMS analysis is shown by a solid line. Thereafter, the results of SIMS analysis after annealing in a nitrogen atmosphere at 800 ° C. for 30 minutes are shown by broken lines.
  • the second sacrificial layer 118 is formed, the second sacrificial layer 118 and the channel layer 106 are annealed, and then the second sacrificial layer 118 is removed. This shows that the oxide on the surface of the channel layer 106 is removed.
  • 100 semiconductor device 102 substrate, 104 buffer layer, 106 channel layer, 108 drift layer, 110 electron supply layer, 112 sacrificial layer, 114 mask layer, 116 recess portion, 118 sacrificial layer, 120 gate insulating film, 122 source electrode, 124 Drain electrode, 126 gate electrode, 128 recess surface, 130 HFET, 132 electron transit layer, 134 insulating layer, 250 microwave plasma device, 252 processing substrate, 254 stage, 256 dielectric, 258 processing chamber, 260 shower head, 262 antenna

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Materials Engineering (AREA)

Abstract

　窒化ガリウム系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備え、窒化ガリウム系半導体装置を製造する半導体装置の製造方法を提供する。

Description

窒化ガリウム系半導体装置および半導体装置の製造方法
　本発明は、窒化ガリウム（ＧａＮ）系半導体装置および半導体装置の製造方法に関する。
　ＧａＮ系半導体のドライエッチングに、塩素系ガスを用いたＩＣＰ－ＲＩＥ（誘電結合型プラズマ反応性イオンエッチング）を用いることができる。（例えば、非特許文献１参照）。
　非特許文献１　信学技報、電子情報通信学会、２００９年、ＥＤ２００９－４３
　しかし、誘電結合型プラズマは、電子温度が高い。ＩＣＰ－ＲＩＥでは、半導体の表面に、高エネルギーのイオン種が衝突して、エッチングされた面が平坦にならずに凹凸ができ、また、半導体にダメージを与えて半導体装置の電気特性が低下する。また、ＧａＮ系半導体のエッチングにおいて、塩素（Ｃｌ２）あるいは三塩化ホウ素（ＢＣｌ３）などの塩素系ガスをエッチング用ガスに用いると、表面に塩化物などが形成されて、エッチングされた面に塩素が残留する。残留した塩素が、不純物として、ＧａＮ系半導体装置において、キャリアの流れを阻害するなどして、電気特性を低下させる。
　そこで本発明の１つの側面においては、上記の課題を解決することのできる窒化ガリウム系半導体装置および半導体装置の製造方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　本発明の第１の態様によると、第１の半導体層の少なくとも一部に接し、第１の半導体層に含まれる不純物の固溶度が、第１の半導体層より高い第１の犠牲層を形成する第１犠牲層形成工程と、第１の犠牲層および第１の半導体層をアニールするアニール工程と、第１の犠牲層をウェットプロセスで除去する除去工程と、除去工程の後に、第１の半導体層の少なくとも一部を覆う絶縁層を形成する絶縁層形成工程および第１の半導体層の一部をエッチングするエッチング工程の少なくとも一の工程と、第１の半導体層に電気的に接続された電極層を形成する電極形成工程と、を備える半導体装置の製造方法を提供する。
　本発明の第２の態様においては、第１の半導体層と、第１の半導体層の一部が除去されたリセス部と、第１の半導体層の下に形成され、ＧａＮ系半導体からなる第２の半導体層と、を備え、リセス部における、第２の半導体層のリセス面に存在するハロゲンが３ａｔｏｍ％以下であるＧａＮ系半導体装置を提供する。
　本発明の第３の態様においては、ＧａＮ系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備えるＧａＮ系半導体装置を製造する半導体装置の製造方法を提供する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明に係る半導体装置の断面図である。 図１に示した第１の実施形態に係る半導体装置の、第１の実施形態に係る製造方法を示す。 図１に示した第１の実施形態に係る半導体装置の、第１の実施形態に係る製造方法を示す。 図１に示した第１の実施形態に係る半導体装置の、第１の実施形態に係る製造方法を示す。 マイクロ波プラズマ装置の断面図である。 第１の実施形態に係る製造方法で製造した半導体装置の表面のＡＦＭ像である。 比較例の半導体装置の表面のＡＦＭ像である。 図１に示した第１の実施形態に係る半導体装置の、第２の実施形態に係る製造方法を示す。 図１に示した第１の実施形態に係る半導体装置の、第２の実施形態に係る製造方法を示す。 図１に示した第１の実施形態に係る半導体装置の、第２の実施形態に係る製造方法を示す。 図１に示した第１の実施形態に係る半導体装置の、第２の実施形態に係る製造方法を示す。 図１に示した第１の実施形態に係る半導体装置の、第２の実施形態に係る製造方法を示す。 第２の実施形態に係る製造方法で製造した半導体装置の表面のＡＦＭ像である。 第１および第２の実施形態に係る製造方法で製造した半導体装置のＣ－Ｖ特性を示す。 第１および第２の実施形態に係る製造方法で製造した半導体装置のＪ－Ｅ特性を示す。 第１および第２の実施形態に係る製造方法で製造した半導体装置の伝達特性を示す。 第１および第２の実施形態に係る製造方法で製造した半導体装置の、キャリアの電界効果移動度を示す。 第３の実施形態に係るＨＦＥＴの断面図である。 基板上に、バッファ層、チャネル層、ドリフト層、電子供給層、および第１の犠牲層を形成した半導体基板の断面図である。 図１３に示した半導体基板のＳＩＭＳ測定結果を示す。 基板上に、バッファ層、チャネル層、および第２の犠牲層を、形成した半導体基板の断面図である。 図１４に示した半導体基板のＳＩＭＳ測定結果を示す。
　以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本発明の第１または第２の実施形態に係る製造方法で製造した半導体装置１００の模式的な断面図である。半導体装置１００は、例えば、ＧａＮ系ＭＯＳ型電界効果トランジスタである。半導体装置１００は、基板１０２、バッファ層１０４、チャネル層１０６、ドリフト層１０８、電子供給層１１０、ゲート絶縁膜１２０、ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６を備える。
　基板１０２は、（１１１）面を主表面とするシリコン基板であってよい。また、基板１０２は、（０００１）ｃ面を主表面とするサファイア基板であってもよい。さらに、基板１０２は、ＳｉＣ基板、または、ＧａＮ基板であってもよい。バッファ層１０４は、基板１０２上に形成される。バッファ層１０４は、例えば、ＧａＮからなる半導体層と、ＡｌＮからなる半導体層とを、交互に、それぞれ８層ずつ積層した半導体層である。ＧａＮからなる半導体層の厚さは、例えば、２００ｎｍである。ＡｌＮからなる半導体層の厚さは、例えば、２０ｎｍである。チャネル層１０６はバッファ層１０４上に形成される。チャネル層１０６は、例えば、Ｍｇが１×１０１７ｃｍ－３程度にドープされた、厚さ５００ｎｍのｐ型ＧａＮからなる半導体層である。チャネル層１０６におけるドーパントは、ＺｎあるいはＢｅでもよい。
　ドリフト層１０８は、チャネル層１０６上に形成される。ドリフト層１０８は、例えば、厚さ２０ｎｍのアンドープのＧａＮからなる半導体層（ｕ－ＧａＮ層）である。ドリフト層１０８には、チャネル層１０６よりもｐ型の不純物濃度が低いＧａＮからなる半導体層を用いてもよい。電子供給層１１０は、ドリフト層１０８上に形成される。電子供給層１１０は、例えば、厚さ２０ｎｍのＡｌＹＧａ１－ＹＮ（Ｙ＝０．２５）からなる半導体層である。電子供給層１１０におけるＡｌの組成比は、０＜Ｙ＜１の範囲で設定してよい。ＡｌＹＧａ１－ＹＮは、ＧａＮよりバンドギャップが大きい。バンドギャップの差とピエゾ効果によって、ドリフト層１０８の、電子供給層１１０との界面付近に、２次元電子ガスが形成される。
　ソース電極１２２とドレイン電極１２４との間の一部に、リセス部１１６が形成されている。リセス部１１６では、電子供給層１１０およびドリフト層１０８の一部が、除去されている。また、電子供給層１１０およびドリフト層１０８の下に形成された、チャネル層１０６の表面の一部が除去され、リセス面１２８を形成している。
　ゲート絶縁膜１２０は、チャネル層１０６のリセス面１２８、ドリフト層１０８の側面、および、電子供給層１１０の側面と表面に接して、これらを覆って形成される。ゲート絶縁膜１２０は、例えば、厚さ６０ｎｍのＳｉＯ２膜である。ただし、ソース電極１２２およびドレイン電極１２４が形成される部分では、ゲート絶縁膜１２０は除去されている。
　ソース電極１２２およびドレイン電極１２４は、電子供給層１１０上の一部分に形成される。ソース電極１２２およびドレイン電極１２４は、例えば、いずれも厚さ２５ｎｍのＴｉ層上に、厚さ３００ｎｍのＡｌ層を形成した複合層である。ソース電極１２２およびドレイン電極１２４は電子供給層１１０上の全体にわたって形成されていてもよい。ソース電極１２２およびドレイン電極１２４は、仕事関数の大きい他の金属材料でよく、例えば、Ｔｉ／ＡｌＳｉ／Ｍｏからなる複合層であってもよい。
　ゲート電極１２６は、リセス部１１６における、ゲート絶縁膜１２０上に形成される。ゲート電極１２６は、例えば、厚さ２５ｎｍのＴｉ層上に、厚さ３００ｎｍのＡｌ層を形成した複合層である。ゲート電極１２６はＴｉ／Ａｕからなる複合層であってもよい。
　電子供給層１１０およびドリフト層１０８は、半導体装置１００の端部で除去され、隣接する他の素子と絶縁されている。さらに、チャネル層１０６およびバッファ層１０４の全部又は一部を、半導体装置１００の端部で除去して、隣接する他の素子との絶縁性を高めてもよい。
　図２Ａ～図２Ｃは、図１に示した半導体装置１００の、本発明の第１の実施形態に係る製造方法を示す。図２Ａ～図２Ｃにおいて図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。図２Ａは、基板１０２上に、バッファ層１０４、チャネル層１０６、ドリフト層１０８、および、電子供給層１１０が形成された状態を示す。
　基板１０２上に、ＧａＮ層とＡｌＮ層が複数積層されたバッファ層１０４、およびｐ型ＧａＮからなるチャネル層１０６を、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、およびアンモニア（ＮＨ３）を用いて、ＭＯＣＶＤ法によりエピタキシャル成長してよい。チャネル層１０６のＭｇのドーピング源として、ビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）を用いてよい。
　チャネル層１０６上に、ｕ－ＧａＮからなるドリフト層１０８を、ＴＭＧａおよびＮＨ３を用いて、ＭＯＣＶＤ法によりエピタキシャル成長してよい。また、ドリフト層１０８上に、ＡｌＹＧａ１－ＹＮからなる電子供給層を、ＴＭＧａ、ＴＭＡｌおよびＮＨ３を用いて、ＭＯＣＶＤ法によりエピタキシャル成長してよい。バッファ層１０４、チャネル層１０６、ドリフト層１０８および電子供給層１１０の成長温度は１０５０℃とし、キャリアガスに水素ガスを使用してよい。
　図２Ｂは、図２Ａに示した電子供給層１１０上にマスク層１１４を形成した状態を示す。マスク層１１４は、例えば、アモルファスシリコンからなる。電子供給層１１０上に、プラズマ化学気相成長（ＰＣＶＤ）法を用いて、厚さ５００ｎｍのアモルファスシリコン（ａ－Ｓｉ）層を形成する。形成したａ－Ｓｉ層を、フォトリソグラフィーおよびＣＦ４ガスを用いたドライエッチングによってパターニングして、マスク層１１４とする。
　図２Ｃは、リセス部１１６を形成した状態を示す。図２Ｂに示したマスク層１１４を形成した後に、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングし、リセス部１１６を形成する。マイクロ波プラズマプロセスとは、マイクロ波によりプラズマ化されたエッチング用ガスで、対象をエッチングするプロセスである。電子供給層１１０およびドリフト層１０８の、マスク層１１４で覆われていない部分が、ドライエッチングされて、深さ方向に貫通し、ドリフト層１０８の下に形成されているチャネル層１０６が、当該部分で部分的に露出して、リセス面１２８を形成してよい。さらに、チャネル層１０６の表面の一部分を、ドライエッチングして、チャネル層１０６のリセス面１２８を形成してよい。
　ドライエッチングによって、マスク層１１４も同時にエッチングされるので、電子供給層１１０およびドリフト層１０８のエッチング中に、マスク層１１４がすべてエッチングされてしまわないように、マスク層１１４が十分な厚さを有することが好ましい。臭素系のエッチング用ガスは、例えば、臭化水素（ＨＢｒ）である。臭素系のエッチング用ガスは、臭素（Ｂｒ２）、三臭化ホウ素（ＢＢｒ３）あるいはこれらの混合ガスでもよい。
　その後、残ったマスク層１１４を除去し、ゲート絶縁膜１２０、ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６を形成して、半導体装置１００とする。ＳｉＯ２からなるゲート絶縁膜１２０は、ＳｉＨ４およびＮ２Ｏを原料ガスとして、ＰＣＶＤ法で形成してよい。ゲート絶縁膜１２０の一部分をフッ酸で除去して、電子供給層１１０を露出してよい。電子供給層１１０が露出した部分にソース電極１２２およびドレイン電極１２４を、リフトオフ法により、形成してよい。リセス部１１６のゲート絶縁膜１２０上にゲート電極１２６を、リフトオフ法により形成してよい。
　図３は、マイクロ波プラズマプロセスによるドライエッチングを行う、マイクロ波プラズマ装置２５０の模式的な断面図である。マイクロ波プラズマ装置２５０は、ステージ２５４、マイクロ波を供給するアンテナ２６２、マイクロ波を導入する誘電体２５６、誘電体と処理基板との間にエッチング用ガスを導入するシャワーヘッド２６０、および、プラズマを用いた処理を行う処理室２５８を備える。ステージ２５４上に、処理基板２５２を配置する。
　誘電体２５６から導入したマイクロ波により、シャワーヘッド２６０から導入された臭素系ガスがプラズマ化して、処理基板２５２上に形成された半導体層をドライエッチングする。アンテナ２６２は、例えば、複数のスロット形状の孔を有する平面アンテナである。アンテナ２６２は、ＲＬＳＡ（ラジアンラインスロットアンテナ）でよい。
　マイクロ波プラズマプロセスには、例えば、周波数９１５ＭＨｚのマイクロ波を用いる。他に、周波数９００ＭＨｚから２．５ＧＨｚの間の周波数のマイクロ波を用いることができる。例えば、１．９８ＧＨｚ、または、２．４５ＧＨｚのマイクロ波を用いることができる。
　図４は、図２Ｃに示すプロセスにより形成された、チャネル層１０６のリセス面１２８のＡＦＭ写真である。マイクロ波プラズマプロセスは、均一性に優れるので、チャネル層１０６のリセス面１２８の算術平均粗さＲａが１ｎｍ以下、リセス面１２８の断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが１５ｎｍ以下、および、リセス面１２８の二乗平均粗さＲＭＳが１．４ｎｍ以下のいずれかとなる。第１の実施形態に係る製造方法で製造した半導体装置においては、リセス面１２８の算術平均粗さＲａが０．６７７３ｎｍ、断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが１１．６１ｎｍ、二乗平均粗さＲＭＳが１．２３５ｎｍとなった。
　図５は、比較例として、電子供給層１１０およびドリフト層１０８の一部のエッチング、およびチャネル層１０６の表面の一部のエッチングを、ＩＣＰ－ＲＩＥで行って図２Ｃの状態にしたときの、リセス面１２８のＡＦＭ写真である。リセス面１２８の算術平均粗さＲａが１．１１１２ｎｍ、断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが１６．２７ｎｍ、二乗平均粗さＲＭＳが１．４３６ｎｍとなった。誘電結合プラズマは電子温度が高く、リセス面１２８に高エネルギーのイオン種が衝突するので、エッチングされた表面の凹凸が大きくなる。
　表１は、図４に示したリセス面１２８の元素の組成を、Ｘ線光電子分光（ＸＰＳ）で分析した結果である。比較例として、電子供給層１１０およびドリフト層１０８の一部、並びにチャネル層１０６の表面の一部を、塩素ガス（Ｃｌ２）を用いたマイクロ波プラズマプロセスでドライエッチングし、図２Ｃの状態にしたときの、リセス面１２８の表面組成を示す。表１において、０．０ａｔｏｍ％と記載されている元素は、ＸＰＳ分析で検出下限以下であった。
Figure JPOXMLDOC01-appb-T000001
　臭素系のガスをエッチング用ガスに使用すると、チャネル層のリセス面１２８に存在するハロゲンが３ａｔｏｍ％以下となる。第１の実施形態に係る製造方法では、ＨＢｒをエッチング用ガスに用いて、リセス面１２８に存在するハロゲンが０．２ａｔｏｍ％となった。これに対して、塩素系のガスをエッチング用ガスに使用すると、エッチング後にＧａＮ系半導体の表面に、多くのハロゲンが残留する。表１の比較例では、リセス面１２８に４．６ａｔｏｍ％の塩素が残留した。これは、塩素が半導体表面に残留しやすいことによる。チャネル層１０６の表面にハロゲン原子が残留していると、キャリアの電界効果移動度が低下する。したがって、チャネル層１０６の表面に残留するハロゲンを少なくすることが好ましい。
　図６Ａ～図６Ｅは、図１の半導体装置１００の、本発明の第２の実施形態に係る製造方法を示す。図６Ａ～図６Ｅにおいて図１または図２Ａ～図２Ｃと同一の符号を付した要素は、図１または図２Ａ～図２Ｃにおいて説明した要素と同一の機能および構成を有してよい。図６Ａは、基板１０２上に、バッファ層１０４、チャネル層１０６、ドリフト層１０８、および、電子供給層１１０を形成した状態である。
　図６Ｂは、図６Ａに示した電子供給層１１０上に接して、第１の犠牲層１１２を形成した状態を示す。第１の犠牲層１１２は、第１の犠牲層１１２の下に接して形成されている半導体層である電子供給層１１０に含まれる不純物の固溶度が、電子供給層１１０より高い。ここで半導体層の不純物には、半導体層の表面が酸化されて形成された酸化物、その他、半導体層の表面に存在する不純物が含まれる。
　電子供給層１１０はＡｌＹＧａ１－ＹＮで形成してよい。ＡｌＹＧａ１－ＹＮからなる電子供給層１１０の表面には、蒸気圧の高い窒素が選択的に離脱して、ＡｌおよびＧａが化学量論よりも多く存在し、不純物となっている。また、ＡｌＹＧａ１－ＹＮからなる電子供給層１１０の表面に、ガリウム酸化物、アルミニウム酸化物などが不純物として存在する。ここで、例えば、ＳｉＯ２は、当該不純物の固溶度が、ＡｌＹＧａ１－ＹＮより高い。したがって、第１の犠牲層１１２はＳｉＯ２からなってよい。
　第１の犠牲層１１２は、電子供給層１１０の全面に接してよい。または、電子供給層１１０の一部を処理するために、第１の犠牲層１１２を電子供給層１１０の一部に接して形成してよい。例えば、ＳｉＯ２からなる第１の犠牲層１１２を、ＳｉＨ４およびＮ２Ｏを原料ガスとして、ＰＣＶＤ法で形成する。第１の犠牲層１１２の膜厚は、例えば、６０ｎｍである。
　第１の犠牲層１１２および電子供給層１１０をアニールしてよい。アニールの温度は６００℃以上であってよい。例えば、窒素雰囲気中において、第１の犠牲層１１２および電子供給層１１０を８００℃で３０分間、アニールする。アニールには電気炉を使用してよい。電子供給層１１０の不純物の固溶度が、電子供給層１１０よりも、第１の犠牲層１１２に対して高いので、アニール中に電子供給層１１０から第１の犠牲層１１２に当該不純物が拡散する。例えば、ＡｌＹＧａ１－ＹＮからなる電子供給層１１０の不純物である、電子供給層１１０の表面のガリウムおよびガリウム酸化物が第１の犠牲層１１２に拡散する。
　第１の犠牲層１１２および電子供給層１１０をアニールした後、第１の犠牲層１１２をウェットプロセスで除去する。当該ウェットプロセスでは、電子供給層１１０に対して、第１の犠牲層１１２を選択的にウェットエッチングできるエッチャントを使用する。ＳｉＯ２を選択的にエッチングできるフッ酸をエッチャントして用いることができる。例えば、液温２３℃に制御したバッファードフッ酸を用いる。ウェットエッチングによって、第１の犠牲層１１２に拡散した電子供給層１１０の不純物が、第１の犠牲層１１２と共に除去される。これにより、清浄でかつ平坦な、電子供給層１１０の表面が得られる。
　変形例として、第１の犠牲層１１２を形成する工程、第１の犠牲層１１２と電子供給層１１０をアニールする工程、および第１の犠牲層１１２を除去する工程を、２回以上繰り返してもよい。これにより、電子供給層１１０の表面をさらに清浄にすることができる。
　図６Ｃは、図６Ｂに示した電子供給層１１０上に、マスク層１１４を形成した状態を示す。マスク層１１４はａ－Ｓｉで形成してよい。マスク層１１４は、図２Ｂに示したマスク層１１４と同一の方法で形成してよい。図６Ｄは、リセス部１１６を形成した状態を示す。本例のリセス部１１６は、図２Ｃのリセス部１１６と同一の方法で形成してよい。チャネル層１０６の一部が露出して、リセス面１２８を形成してよい。電子供給層１１０およびドリフト層１０８の一部をドライエッチングする前に、電子供給層１１０の表面における不純物を除去したので、平坦なリセス面１２８を形成することができる。
　図６Ｅは、第２の犠牲層１１８を形成した状態を示す。第２の犠牲層１１８は、チャネル層１０６の、露出しているリセス面１２８に接して形成される。第２の犠牲層１１８は、第２の犠牲層１１８の下に接して形成されている半導体層であるチャネル層１０６に含まれる不純物の固溶度が、チャネル層１０６より高い。
　チャネル層１０６はｐ型ＧａＮで形成してよい。ｐ型ＧａＮからなるチャネル層１０６の表面には、蒸気圧の高い窒素が選択的に離脱して、Ｇａが化学量論よりも多く存在し、不純物となっている。また、ｐ型ＧａＮからなるチャネル層１０６の表面に、ガリウム酸化物などが不純物として存在する。なお、ここでいうチャネル層の不純物は、ｐ型ＧａＮのドーパントを含まない。例えば、ＳｉＯ２は、当該不純物の固溶度が、ｐ型ＧａＮより高い。したがって、第２の犠牲層１１８はＳｉＯ２からなってよい。
　第２の犠牲層１１８は、チャネル層１０６が露出しているリセス面１２８に接する。第２の犠牲層１１８は、パターニングされたドリフト層１０８および電子供給層１１０も覆ってよい。例えば、ＳｉＯ２からなる第２の犠牲層１１８を、ＳｉＨ４およびＮ２Ｏを原料ガスとして、ＰＣＶＤ法で形成する。第２の犠牲層１１８の膜厚は、例えば、６０ｎｍである。
　その後、第２の犠牲層１１８およびチャネル層１０６のアニール、および第２の犠牲層１１８の除去を、第１の犠牲層１１２と同様に行う。チャネル層１０６のリセス面１２８の不純物が、第２の犠牲層１１８およびチャネル層のアニールで第２の犠牲層１１８に拡散する。当該アニールで、チャネル層１０６の不純物であるＧａおよびＧａ酸化物などが、第２の犠牲層１１８に拡散する。当該不純物が、第２の犠牲層１１８をウェットプロセスで除去するときに、第２の犠牲層１１８と共に除去され、清浄で、かつ、平坦な、チャネル層１０６のリセス面１２８が得られる。その後、ゲート絶縁膜１２０を、チャネル層１０６のリセス面１２８、ドリフト層１０８の側面、および、電子供給層１１０の側面と表面に接して、これらを覆って形成してよい。電子供給層１１０の表面の一部でゲート絶縁膜１２０を除去して、ゲート絶縁膜１２０が除去された部分にソース電極１２２およびドレイン電極１２４を形成し、図１の半導体装置１００を製造してよい。
　変形例として、第２の犠牲層１１８を形成する工程、第２犠牲層１１８とチャネル層１０６をアニールする工程、および第２の犠牲層１１８を除去する工程を、２回以上繰り返してもよい。
　上記以外の製造方法は、第１の実施形態に係る製造方法と同様である。こうして、図１の半導体装置１００が得られる。
　第１の犠牲層１１２および第２の犠牲層１１８は、基板１０２の温度が５００℃以下で形成するのが好ましい。基板１０２の温度が５００℃を超えると、ＧａＮ系半導体から窒素（Ｎ）が離脱して、組成が化学量論からずれることがある。
　第１の犠牲層１１２および第２の犠牲層１１８は、ＣＶＤで成膜したＳｉＯ２に限られず、ＣＶＤ法、スパッタリング、又は蒸着により成膜した、ＳｉＯＸ（０＜Ｘ≦２）、ＡｌＯＸ（０＜Ｘ≦１．５）、ＳｉＮＸ（０＜Ｘ≦４／３）、ＧａＯＸ（０＜Ｘ≦１．５）、ＨｆＯＸ（０＜Ｘ≦２）、ＧｄＯＸ（０＜Ｘ≦１．５）、ＭｇＯＸ（０＜Ｘ≦１）、ＳｃＯＸ（０＜Ｘ≦１．５）、ＺｒＯＸ（０＜Ｘ≦２）、ＴａＯＸ（０≦Ｘ≦２．５）、ＴｉＯＸ（０≦Ｘ≦２）、ＮｉＯＸ（０≦Ｘ≦１．５）、およびバナジウム（Ｖ）のいずれか一つ以上からなる膜でよい。ＧａＮ系半導体の不純物の固溶度は、ＧａＮ系不純物よりも、これらの材料に対して高いためである。
　さらに好ましくは、ＳｉＯＸ（０＜Ｘ≦２）、ＡｌＯＸ（０＜Ｘ≦１．５）、ＳｉＮＸ（０＜Ｘ≦４／３）、ＧａＯＸ（０＜Ｘ≦１．５）、ＨｆＯＸ（０＜Ｘ≦２）、ＧｄＯＸ（０＜Ｘ≦１．５）、ＭｇＯＸ（０＜Ｘ≦１）、ＳｃＯＸ（０＜Ｘ≦１．５）、ＺｒＯＸ（０＜Ｘ≦２）、ＴａＯＸ（０＜Ｘ≦２．５）、ＴｉＯＸ（０＜Ｘ≦２）、およびＮｉＯＸ（０＜Ｘ≦１．５）のいずれか一つ以上からなる、第１の犠牲層１１２または第２の犠牲層１１８は、ＣＶＤ法により形成してよい。また、Ｔａ、Ｔｉ、Ｎｉ、およびＶのいずれか一つ以上からなる、第１の犠牲層１１２または第２の犠牲層１１８は、スパッタ法あるいは蒸着法により形成してよい。
　図７は、図６Ｄに示したプロセスで形成された、チャネル層１０６のリセス面１２８のＡＦＭ写真である。マイクロ波プラズマプロセスが均一性に優れる。また、第１の犠牲層１１２を用いた前処理によって電子供給層１１０の表面が清浄かつ平坦になる。これによって、チャネル層１０６のリセス面１２８の算術平均粗さＲａが０．５ｎｍ以下、リセス面１２８の断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが１０ｎｍ以下、および、リセス面１２８の二乗平均粗さＲＭＳが１．１ｎｍ以下のいずれかとなる。したがって、電子供給層１１０およびドリフト層１０８の一部分のドライエッチングを、均一に行うことができる。第２の実施形態に係る製造方法で製造した半導体装置においては、リセス面１２８の算術平均粗さＲａが０．４３２２ｎｍ、断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが５．６１８ｎｍ、二乗平均粗さＲＭＳが０．５４９４ｎｍとなった。
　図８は、第１および第２の実施形態に係る製造方法で製造した半導体装置１００のゲート電極１２６と、チャネル層１０６の間の電圧－容量特性（Ｃ－Ｖ特性）を示す。破線が第１の実施形態、実線が第２の実施形態で製造した半導体装置１００に、それぞれ対応する。Ｃ－Ｖ特性の測定は、１ＭＨｚで行った。ゲート電圧（Ｖｇ）が０Ｖのとき、第１の実施形態で製造した半導体装置１００では、Ｃ／Ｃｏｘが０．９である。第２の実施形態で製造した半導体装置１００では、Ｃ／Ｃｏｘが０．９５を超えている。Ｃ－Ｖ特性曲線の傾きが、第１の実施形態で製造した半導体装置１００より、第２の実施形態で製造した半導体装置１００で大きい。これは、第１の実施形態で製造した半導体装置１００より、第２の実施形態で製造した半導体装置１００で、チャネル層１０６とゲート絶縁膜１２０の界面の、界面準位密度が小さいことを示す。
　図９は、第１および第２の実施形態に係る製造方法で製造した半導体装置１００のＪ－Ｅ特性を示す。横軸はチャネルの電界強度、縦軸はチャネルの電流密度を表す。破線が第１の実施形態、実線が第２の実施形態で製造した半導体装置１００に、それぞれ対応する。第１の実施形態で製造した半導体装置１００では、電界強度が４．５ＭＶ／ｃｍ２近辺から電流密度が立ち上がり始め、１１ＭＶ／ｃｍ２で降伏現象が起こる。第２の実施形態で製造した半導体装置１００では、電界強度が６．５ＭＶ／ｃｍ２近辺から電流密度が立ち上がり始め、降伏現象が起こるのは、電界強度が１２ＭＶ／ｃｍ２を超えてからである。
　図１０は、第１および第２の実施形態に係る製造方法で製造した半導体装置１００の伝達特性を示す。破線が第１の実施形態、実線が第２の実施形態で製造した半導体装置１００に、それぞれ対応する。ソース電極１２２と、ドレイン電極１２４との間の電圧（Ｖｄｓ）を０．１Ｖ、チャネル長を６μｍ、チャネル幅を０．８４ｍｍとした。チャネル長は、図１において、ソース電極１２２下に形成されたドリフト層１０８のゲート電極１２６側に近い端部と、ドレイン電極１２４下に形成されたドリフト層１０８のゲート電極１２６側に近い端部との、間の長さに対応する。第１の実施形態で製造した半導体装置１００では、ゲート電圧が１０Ｖでドレイン電流が０．３７ｍＡ、ゲート電圧が１５Ｖでドレイン電流が０．７ｍＡである。第２の実施形態で製造した半導体装置１００では、ゲート電圧が１０Ｖでドレイン電流が０．５ｍＡ、ゲート電圧が１５Ｖでドレイン電流が０．９ｍＡである。
　図１１は、第１および第２の実施形態に係る製造方法で製造した半導体装置１００の、キャリアの電界効果移動度を示す。黒い四角形が第１の実施形態、中の白い四角形が第２の実施形態で製造した半導体装置１００に、それぞれ対応する。ソース電極１２２と、ドレイン電極１２４との間の電圧（Ｖｄｓ）を０．１Ｖとした。第１の実施形態で製造した半導体装置１００は、チャネル長が３０μｍ以上で、キャリアの電界効果移動度が１４０ｃｍ２／Ｖｓを超えており、チャネル長が５０μｍで、電界効果移動度が１６０ｃｍ２／Ｖｓとなる。第２の実施形態で製造した半導体装置１００では、チャネル長が１５μｍ以上となるとキャリアの電界効果移動度が１４０ｃｍ２／Ｖｓを超えており、チャネル長が３０μｍで電界効果移動度が１７０ｃｍ２／Ｖｓ以上、チャネル長が５０μｍで電界効果移動度が１９０ｃｍ２／Ｖｓとなる。
　図１２は、本発明の第３の実施形態に係るＨＦＥＴ１３０（ＧａＮ系ヘテロ接合電界効果トランジスタ）の模式的な断面図である。図１２において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。ＨＦＥＴ１３０は、基板１０２、バッファ層１０４、電子走行層１３２、電子供給層１１０、絶縁層１３４、ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６を備える。基板１０２として、（１１１）面を主表面とするシリコン基板を用いてよい。サファイア基板、ＳｉＣ基板、または、ＧａＮ基板を用いることもできる。バッファ層１０４は、基板１０２上に形成される。バッファ層１０４は、ＡｌＧａＮからなる半導体層でよい。電子走行層１３２は、バッファ層１０４上に形成される。電子走行層１３２は、ＧａＮからなる半導体層でよい。電子供給層１１０は、電子走行層１３２上に形成される。電子供給層１１０は、Ａｌ０．２５Ｇａ０．７５Ｎからなる半導体層であってよい。電子走行層１３２の、電子供給層１１０との界面付近に、２次元電子ガスが形成される。ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６は、電子供給層１１０上の一部分に形成される。
　ＨＦＥＴ１３０は以下のようにして形成してよい。以下の説明において、図６Ａ～図６Ｅと同一の符号を用いて説明した要素は、図６Ａ～図６Ｅにおいて説明した要素と同一の機能および構成を有してよい。まず、基板１０２上に、バッファ層１０４、電子走行層１３２、および電子供給層１１０を形成する。その後、電子供給層１１０に接して、電子供給層１１０の不純物の固溶度が、電子供給層１１０より高い第１の犠牲層を形成する。電子供給層１１０および第１の犠牲層をアニールした後、第１の犠牲層をウェットプロセスで除去する。これにより、電子供給層１１０の不純物を除去し、電子供給層１１０の表面を平坦にする。第１の犠牲層を用いた前処理は、第２の実施形態に係る製造方法と同様に行ってよい。
　電子供給層１１０の表面を、第１の犠牲層で前処理した後に、絶縁層１３４を、電子供給層１１０上に形成する。絶縁層１３４は、ＣＶＤ法で形成したＳｉＯ２膜でよい。ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６を形成する部分の絶縁層１３４を除去する。当該除去は、臭素系のエッチング用ガスを用いた、マイクロ波プラズマプロセスによるドライエッチングで行ってよい。マイクロ波プラズマプロセスは第１の実施形態に係る製造方法と同様に行ってよい。臭素系のエッチング用ガスを用いたマイクロ波プラズマプロセスによって、電子供給層１１０の表面が平坦となり、表面に残留するハロゲンの量が少なくなる。絶縁層１３４を除去した部分の電子供給層１１０上に、ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６が形成される。ソース電極１２２、ドレイン電極１２４、およびゲート電極１２６は、蒸着法で形成したＴｉ／Ａｌ／Ａｕであってよい。
　以上の実施形態では、ＧａＮ系のＭＯＳ型電界効果トランジスタおよびＧａＮ系ヘテロ接合電界効果トランジスタの製造方法を説明したが、これに限られず、ＩＩＩ－Ｖ族化合物半導体を含む、他の半導体を用いたＭＯＳ型電界効果トランジスタおよびヘテロ接合電界効果トランジスタにも、第１および第２の実施形態に係る製造方法で説明した犠牲層を適用することができる。例えば、ＧａＡｓおよびＡｌＧａＡｓなどのＧａＡｓ系半導体装置において、ＧａＡｓ系半導体層の表面に、Ａｓが化学量論よりも過剰に存在し、不純物となる。また、Ａｓ酸化物がＧａＡｓ系半導体層の表面に存在する。そこで、ＧａＡｓ系半導体層の不純物の固溶度が、ＧａＡｓ系半導体層よりも高い犠牲層を、ＧａＡｓ系半導体層上に形成してよい。ＧａＡｓ系半導体層および当該犠牲層をアニールした後、当該犠牲層をウェットプロセスで除去することができる。したがって、ＧａＡｓ系半導体層の表面を、犠牲層で前処理して、ＧａＡｓ系半導体層の表面を清浄でかつ平坦にすることができる。ＧａＡｓ系半導体層に用いる当該犠牲層は、例えば、Ａｓの固溶度が、ＧａＡｓ系半導体層より高いポリシリコン膜、あるいはアモルファスシリコン膜でよい。
　また、マイクロ波プラズマを用いたエッチング、および犠牲層を用いた前処理を、ＭＩＳＦＥＴ、バイポーラトランジスタ、ショットキーダイオードその他の半導体デバイスの製造方法に用いることができる。
　図１３は、基板１０２上に、バッファ層１０４、チャネル層１０６、ドリフト層１０８、電子供給層１１０、および第１の犠牲層１１２を形成した状態を示す。図１３において図６Ｂと同一の符号を付した要素は、図６Ｂにおいて説明した要素と同一の機能および構成を有してよい。本例においては、バッファ層１０４はＧａＮ層およびＡｌＮ層を交互に積層した複合層である。チャネル層１０６は、ｐ型ＧａＮからなる。ドリフト層１０８は、ｕ－ＧａＮからなる。電子供給層１１０は、ＡｌＹＧａ１－ＹＮ（０＜Ｙ＜１）からなる。第１の犠牲層１１２は厚さ６０ｎｍのＳｉＯ２からなる。この構成は、図６Ｂに示す電子供給層１１０上に第１の犠牲層１１２を形成した状態に相当する。
　図１４のグラフは、図１３に示した状態で、シリコン、酸素およびガリウムの原子の深さ方向分布をＳＩＭＳ分析により測定した結果を示す。ＳＩＭＳ分析の一次イオンにはセシウムイオンを用いた。グラフの横軸が表面からの深さ、縦軸がイオンカウントを表す。グラフにおいて、二点鎖線は、第１の犠牲層１１２を形成して、アニールを行う前に測定した結果を示す。一点鎖線は、第１の犠牲層１１２を形成して、８００℃で３０分間、窒素雰囲気中でアニールした状態で測定した結果を示す。アニール後に、バッファードフッ酸で第１の犠牲層１１２を除去し、もう一度、第１の犠牲層１１２を形成して、ＳＩＭＳ分析を行った結果を、実線で示す。その後、８００℃で３０分間、窒素雰囲気中でアニールして、ＳＩＭＳ分析を行った結果を破線で示す。
　ＳＩＭＳ分析の結果から、アニールにより、ＡｌＹＧａ１－ＹＮからなる電子供給層１１０の表面から、ＳｉＯ２からなる第１の犠牲層１１２に、Ｇａ原子が拡散していることがわかる。ここで、電子供給層１１０の表面には、化学量論より過剰なＧａが不純物として存在し、また、Ｇａの酸化物が不純物として存在する。ＳＩＭＳ分析の結果は、第１の犠牲層１１２に、当該不純物がゲッタリングされたことを示す。これは、Ｇａの固溶度が、ＡｌＹＧａ１－ＹＮよりも、ＳｉＯ２に対して高いことによる。
　また、図１４に示したＳＩＭＳ分析の結果は、第１の犠牲層１１２を形成して、第１の犠牲層１１２および電子供給層１１０をアニールし、その後、第１の犠牲層１１２を除去することにより、電子供給層１１０の表面の酸化物が除去されていることを示す。当該結果は、第１の犠牲層１１２を用いた前処理を繰り返すことによって、ＡｌＹＧａ１－ＹＮの不純物の除去が進んで、電子供給層１１０の表面が、清浄になることを示す。
　図１５は、基板１０２上に、ＧａＮ層およびＡｌＮ層を交互に積層したバッファ層１０４、ｐ型ＧａＮからなるチャネル層１０６、および厚さ６０ｎｍのＳｉＯ２からなる第２の犠牲層１１８を、形成した状態を示す。図１５において図６Ｅと同一の符号を付した要素は、図６Ｅにおいて説明した要素と同一の機能および構成を有してよい。この構成は、図６Ｅに示すチャネル層１０６のリセス面１２８上に第２の犠牲層１１８を形成した状態に相当する。
　図１６のグラフは、図１５に示した状態で、シリコン、酸素およびガリウムの原子の深さ方向分布をＳＩＭＳで測定した結果を示す。ＳＩＭＳ分析は図１４に示した分析と同様に行った。二点鎖線は、第２の犠牲層１１８を形成し、アニールを行う前に測定した結果を示す。一点鎖線は、第２の犠牲層１１８を形成して、８００℃で３０分間、窒素雰囲気中でアニールした状態で測定した結果を示す。アニール後に、バッファードフッ酸で第２の犠牲層１１８を除去し、もう一度、第２の犠牲層１１８を形成して、ＳＩＭＳ分析を行った結果を実線で示す。その後、８００℃で３０分間、窒素雰囲気中でアニールして、ＳＩＭＳ分析を行った結果を、破線で示す。
　ＳＩＭＳ分析の結果から、アニールにより、ｐ型ＧａＮからなるチャネル層１０６の表面から、ＳｉＯ２からなる第２の犠牲層１１８に、Ｇａ原子が拡散していることがわかる。ここで、チャネル層１０６の表面には、化学量論より過剰なＧａが不純物として存在し、また、Ｇａの酸化物が不純物として存在する。ＳＩＭＳ分析の結果は、第２の犠牲層１１８に、当該不純物がゲッタリングされたことを示す。これは、Ｇａの固溶度が、ｐ型ＧａＮよりも、ＳｉＯ２に対して高いことによる。また、図１６に示したＳＩＭＳ分析の結果は、第２の犠牲層１１８を形成して、第２の犠牲層１１８およびチャネル層１０６をアニールし、その後第２の犠牲層１１８を除去することにより、チャネル層１０６の表面の酸化物が除去されていることを示す。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
　１００　半導体装置、１０２　基板、１０４　バッファ層、１０６　チャネル層、１０８　ドリフト層、１１０　電子供給層、１１２　犠牲層、１１４　マスク層、１１６　リセス部、１１８　犠牲層、１２０　ゲート絶縁膜、１２２　ソース電極、１２４　ドレイン電極、１２６　ゲート電極、１２８　リセス面、１３０　ＨＦＥＴ、１３２　電子走行層、１３４　絶縁層、２５０　マイクロ波プラズマ装置、２５２　処理基板、２５４　ステージ、２５６　誘電体、２５８　処理室、２６０　シャワーヘッド、２６２　アンテナ

Claims (16)

  1. 　第１の半導体層と、
    　前記第１の半導体層の一部が除去されたリセス部と、
    　前記第１の半導体層の下に形成され、窒化ガリウム系半導体からなる第２の半導体層と、を備え、
    　前記リセス部における、前記第２の半導体層のリセス面に存在するハロゲンが３ａｔｏｍ％以下である
    窒化ガリウム系半導体装置。
  2. 　前記第２の半導体層の、前記リセス面の算術平均粗さＲａが１ｎｍ以下、前記リセス面の断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが１５ｎｍ以下、および、前記リセス面の二乗平均粗さＲＭＳが１．４ｎｍ以下のいずれかである請求項１に記載の窒化ガリウム系半導体装置。
  3. 　前記第２の半導体層の、前記リセス面の算術平均粗さＲａが０．５ｎｍ以下、前記リセス面の断面曲線の最大山高さと最大谷深さの差Ｐ－Ｖが１０ｎｍ以下、および、前記リセス面の二乗平均粗さＲＭＳが１．１ｎｍ以下のいずれかである請求項２に記載の窒化ガリウム系半導体装置。
  4. 　前記第２の半導体層の前記リセス面に接して、絶縁層が形成された請求項１から３のいずれか一項に記載の窒化ガリウム系半導体装置。
  5. 　前記第２の半導体層がチャネル層であり、前記絶縁層がゲート絶縁膜である請求項４に記載の窒化ガリウム系半導体装置。
  6. 　窒化ガリウム系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、
    　前記第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備える
    窒化ガリウム系半導体装置を製造する半導体装置の製造方法。
  7. 　前記マイクロ波プラズマプロセスが、プラズマを用いた処理を行う処理室と、マイクロ波を導入する誘電体と、前記誘電体と前記第１の半導体層との間にエッチング用ガスを導入するシャワーヘッドとを備えたマイクロ波プラズマ装置で行われる、請求項６に記載の半導体装置の製造方法。
  8. 　前記第１の半導体層に接して、前記第１の半導体層に含まれる不純物の固溶度が、前記第１の半導体層より高い、第１の犠牲層を形成する第１犠牲層形成工程と、
    　前記第１の犠牲層および前記第１の半導体層をアニールする第１アニール工程と、
    　前記第１の犠牲層をウェットプロセスで除去する第１除去工程と、を更に備え、
    　前記第１の犠牲層が除去された領域を、前記リセス部形成工程において、前記マイクロ波プラズマプロセスでエッチングする請求項６または７に記載の半導体装置の製造方法。
  9. 　前記第１の犠牲層が５００℃以下で形成される請求項８に記載の半導体装置の製造方法。
  10. 　前記第１の犠牲層が、ＳｉＯＸ（０＜Ｘ≦２）、ＡｌＯＸ（０＜Ｘ≦１．５）、ＳｉＮＸ（０＜Ｘ≦４／３）、ＧａＯＸ（０＜Ｘ≦１．５）、ＨｆＯＸ（０＜Ｘ≦２）、ＧｄＯＸ（０＜Ｘ≦１．５）、ＭｇＯＸ（０＜Ｘ≦１）、ＳｃＯＸ（０＜Ｘ≦１．５）、ＺｒＯＸ（０＜Ｘ≦２）、ＴａＯＸ（０≦Ｘ≦２．５）、ＴｉＯＸ（０≦Ｘ≦２）、ＮｉＯＸ（０≦Ｘ≦１．５）、およびＶのいずれか一つ以上からなる請求項８または９に記載の半導体装置の製造方法。
  11. 　前記第１の半導体層の下に第２の半導体層を形成する第２半導体層形成工程を更に備え、
    　前記リセス部形成工程で形成される前記リセス部が、前記第１の半導体層を深さ方向に貫通し、前記第２の半導体層が前記リセス部で部分的に露出し、
    　前記リセス部における、前記第２の半導体層の露出面に接して、前記第２の半導体層に含まれる不純物の固溶度が、前記第２の半導体層より高い第２の犠牲層を形成する第２犠牲層形成工程と、
    　前記第２の犠牲層および前記第２の半導体層をアニールする第２アニール工程と、
    　前記第２の犠牲層をウェットプロセスで除去する第２除去工程と、を更に備える請求項６から１０のいずれか一項に記載の半導体装置の製造方法。
  12. 　前記第２の半導体層が、窒化ガリウム系半導体からなる請求項１１に記載の半導体装置の製造方法。
  13. 　前記第１の半導体層に電気的に接続された、ソース電極、およびドレイン電極を形成する電極層形成工程を更に備える請求項１２に記載の半導体装置の製造方法。
  14. 　前記第２の犠牲層が５００℃以下で形成される請求項１２または１３に記載の半導体装置の製造方法。
  15. 　前記第２の犠牲層が、ＳｉＯＸ（０＜Ｘ≦２）、ＡｌＯＸ（０＜Ｘ≦１．５）、ＳｉＮＸ（０＜Ｘ≦４／３）、ＧａＯＸ（０＜Ｘ≦１．５）、ＨｆＯＸ（０＜Ｘ≦２）、ＧｄＯＸ（０＜Ｘ≦１．５）、ＭｇＯＸ（０＜Ｘ≦１）、ＳｃＯＸ（０＜Ｘ≦１．５）、ＺｒＯＸ（０＜Ｘ≦２）、ＴａＯＸ（０≦Ｘ≦２．５）、ＴｉＯＸ（０≦Ｘ≦２）、ＮｉＯＸ（０≦Ｘ≦１．５）、およびＶのいずれか一つ以上からなる請求項１２から１４のいずれか一項に記載の半導体装置の製造方法。
  16. 　前記第２の犠牲層を形成する工程において、ＣＶＤ法、スパッタリング、又は蒸着によりにより、前記第２の犠牲層を成膜する請求項１１から１５のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2012/000404 2011-01-25 2012-01-23 窒化ガリウム系半導体装置および半導体装置の製造方法 WO2012102011A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP12739117.5A EP2669933A4 (en) 2011-01-25 2012-01-23 SEMICONDUCTOR DEVICE ON GALLIUM NITRIDE BASE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
CN2012800049252A CN103299405A (zh) 2011-01-25 2012-01-23 氮化镓系半导体装置及半导体装置的制造方法
US13/950,079 US8999788B2 (en) 2011-01-25 2013-07-24 Manufacturing method of GaN-based semiconductor device and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-013425 2011-01-25
JP2011013425A JP5841726B2 (ja) 2011-01-25 2011-01-25 窒化ガリウム系半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/950,079 Continuation US8999788B2 (en) 2011-01-25 2013-07-24 Manufacturing method of GaN-based semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
WO2012102011A1 true WO2012102011A1 (ja) 2012-08-02

Family

ID=46580587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000404 WO2012102011A1 (ja) 2011-01-25 2012-01-23 窒化ガリウム系半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8999788B2 (ja)
EP (1) EP2669933A4 (ja)
JP (1) JP5841726B2 (ja)
CN (1) CN103299405A (ja)
WO (1) WO2012102011A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455283B1 (ko) * 2013-08-09 2014-10-31 홍익대학교 산학협력단 패시베이션막 형성방법 및 이를 포함하는 AlGaN/GaN HFET의 제조방법
US9966519B2 (en) * 2014-05-15 2018-05-08 The Hong Kong University Of Science And Technology Gallium nitride flip-chip light emitting diode
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
JP7112857B2 (ja) * 2018-03-02 2022-08-04 株式会社サイオクス ＧａＮ材料および半導体装置の製造方法
JP7071893B2 (ja) * 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法
JP7107106B2 (ja) * 2018-08-30 2022-07-27 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
JP7084371B2 (ja) * 2019-11-13 2022-06-14 株式会社サイオクス 半導体装置、および、構造体の製造方法
CN113005409B (zh) * 2021-02-22 2022-09-13 延边大学 一种复合金属薄膜制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567592A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体装置の製造方法
JPH0823152A (ja) * 1994-07-08 1996-01-23 Mitsubishi Materials Corp パターニング方法
JP2007115752A (ja) * 2005-10-18 2007-05-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体領域にパターンを形成する方法
JP2007235000A (ja) * 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
JP2010170974A (ja) * 2008-12-22 2010-08-05 Tokyo Electron Ltd プラズマ源およびプラズマ処理装置
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566670B2 (ja) * 2008-12-16 2014-08-06 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567592A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体装置の製造方法
JPH0823152A (ja) * 1994-07-08 1996-01-23 Mitsubishi Materials Corp パターニング方法
JP2007115752A (ja) * 2005-10-18 2007-05-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体領域にパターンを形成する方法
JP2007235000A (ja) * 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
JP2010170974A (ja) * 2008-12-22 2010-08-05 Tokyo Electron Ltd プラズマ源およびプラズマ処理装置
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2669933A4 *

Also Published As

Publication number Publication date
US8999788B2 (en) 2015-04-07
JP2012156263A (ja) 2012-08-16
US20130307063A1 (en) 2013-11-21
CN103299405A (zh) 2013-09-11
JP5841726B2 (ja) 2016-01-13
EP2669933A4 (en) 2015-05-13
EP2669933A1 (en) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5841726B2 (ja) 窒化ガリウム系半導体装置の製造方法
CN107946358B (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
JP5697012B2 (ja) 溝の形成方法、および電界効果トランジスタの製造方法
CN105655395B (zh) 一种增强型高电子迁移率晶体管及其制作方法
KR101439015B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN109037323A (zh) 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法
CN101211969A (zh) 高速大功率氮化物半导体器件及其制造方法
CN103035703A (zh) 化合物半导体器件及其制造方法
CN103035522A (zh) 制造化合物半导体器件的方法
CN106257686A (zh) 半导体器件及其制造方法
JP2005183733A (ja) 高電子移動度トランジスタ
JP2009231458A (ja) 電界効果トランジスタ
JP5506055B2 (ja) 半導体装置の製造方法
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
CN117199124A (zh) 功率器件外延结构及其制备方法、功率器件
JP6152700B2 (ja) 半導体装置の製造方法
CN114521293B (zh) 半导体装置及半导体装置的制造方法
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
CN116845111A (zh) 一种双终端氮化镓基二极管及其制备方法
CN106409901B (zh) 一种半导体器件及其制备方法
KR20160114924A (ko) 반도체 소자 제조방법
JP6019558B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
KR101952176B1 (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
JP2013187285A (ja) エピタキシャルウェハの製造方法
JP5619854B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12739117

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012739117

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE