[go: up one dir, main page]

JP5697012B2 - 溝の形成方法、および電界効果トランジスタの製造方法 - Google Patents

溝の形成方法、および電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP5697012B2
JP5697012B2 JP2010083173A JP2010083173A JP5697012B2 JP 5697012 B2 JP5697012 B2 JP 5697012B2 JP 2010083173 A JP2010083173 A JP 2010083173A JP 2010083173 A JP2010083173 A JP 2010083173A JP 5697012 B2 JP5697012 B2 JP 5697012B2
Authority
JP
Japan
Prior art keywords
layer
forming
field effect
effect transistor
metamorphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010083173A
Other languages
English (en)
Other versions
JP2010258442A5 (ja
JP2010258442A (ja
Inventor
佐藤　義浩
義浩 佐藤
剛彦 野村
剛彦 野村
池田　成明
成明 池田
拓也 古川
拓也 古川
正之 岩見
正之 岩見
禎宏 加藤
禎宏 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2010083173A priority Critical patent/JP5697012B2/ja
Publication of JP2010258442A publication Critical patent/JP2010258442A/ja
Priority to US13/075,843 priority patent/US8450782B2/en
Publication of JP2010258442A5 publication Critical patent/JP2010258442A5/ja
Application granted granted Critical
Publication of JP5697012B2 publication Critical patent/JP5697012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法に関するものである。
化学式ＡｌxＩｎyＧａ1-x-yＡｓuＰvＮ1-u-v（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）で表されるＩＩＩ−Ｖ族窒化物系化合物に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）は、ピエゾ効果によって、ヘテロ接合界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有しているため、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合ＦＥＴ（ＨＦＥＴ）は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、パワースイッチング応用に非常に好適である。
通常のＡｌＧａＮ／ＧａＮ ＨＦＥＴは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリオン型デバイスである。一方、パワースイッチング応用においては、デバイスが壊れたときの安全性確保のために、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。そこで、ノーマリオフ型デバイスを実現するためにＭＯＳ構造を採用した電界効果トランジスタ（以下、適宜ＭＯＳＦＥＴと記載する）が開示されている（特許文献１参照）。特許文献１に示す電界効果トランジスタは、ゲート領域に、深さが約１２０〜１５０ｎｍのリセス部（溝部）が形成されたものである。
特開２００９−１８８３９７号公報
特許文献１に記載の電界効果トランジスタは、リセス部の底面を形成してチャネルが形成される下部半導体層（チャネル層）がｐ−ＧａＮからなる。このチャネル層は、原料ガスとしてトリメチルガリウム（ＴＭＧａ）を５８μｍｏｌ／ｍｉｎの流量で導入することによって成長させたものである。その結果、このチャネル層は、ＴＭＧａに含まれる炭素のオートドーピングによって比較的高濃度の炭素が添加されているため、電子の移動度が低くなっている。
ここで、オン抵抗が低い高電力効率の電界効果トランジスタを実現するためには、チャネル層における電子の移動度がより高いことが望ましい。ところが、電子の移動度を高くするためにチャネル層の炭素濃度を低くすると、十分な耐圧を実現できなくなるという問題があった。
本発明は、上記に鑑みてなされたものであって、低いオン抵抗と高い耐圧性とを有する電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成された、炭素濃度が１×１０１８ｃｍ−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下であるチャネル層を含む半導体動作層と、前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部と、前記半導体動作層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備えることを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記リセス部の底面から前記チャネル層の下面までの厚さは１０ｎｍ以上であることを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層は、炭素濃度が１×１０１８ｃｍ−３より大きいことを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする。
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、前記基板上に高抵抗層を形成する高抵抗層形成工程と、前記高抵抗層上に、炭素濃度が１×１０１８ｃｍ−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが１０ｎｍ以上となる深さに当該リセス部を形成することを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記リセス部形成工程は、前記半導体動作層の上面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した半導体動作層の上面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって前記リセス部を形成する溝形成工程と、を含むことを特徴とする。
また、本発明に係る溝の形成方法は、窒化物系化合物半導体に溝を形成する方法であって、窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする。
本発明によれば、低いオン抵抗と高い耐圧性とを有する電界効果トランジスタを実現できるという効果を奏する。
図１は、実施の形態１に係るＭＯＳＦＥＴの模式的な断面図である。 図２は、ＧａＮからなる半導体層における炭素濃度と電子の移動度との関係を示す図である。 図３は、チャネル層の層厚と耐圧との関係を示す図である。 図４は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図５は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図６は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図７は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図８は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図９は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。 図１０は、リセス部形成工程のエッチング条件を示す図である。 図１１は、エッチング時間とエッチング深さとの関係を示す図である。 図１２は、エッチング特性を示す図である。 図１３は、実施例１、比較例１に係るＭＯＳＦＥＴのチャネル層の炭素濃度とデバイス特性とを示す図である。 図１４は、実施の形態２に係るＭＯＳＦＥＴの模式的な断面図である。
以下に、図面を参照して本発明に係る電界効果トランジスタの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
（実施の形態１）
図１は、本発明の実施の形態１に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ１００は、（１１１）面を主表面とするＳｉからなる基板１０１上に、ＡｌＮ／ＧａＮの積層構造からなるバッファ層１０２と、バッファ層１０２上に形成された高抵抗層１０３と、高抵抗層１０３上に形成されたキャリア走行層でもあるチャネル層１０４と、チャネル層１０４上に形成されたキャリア供給層１０５ａ、１０５ｂとを備えている。チャネル層１０４と、キャリア供給層１０５ａ、１０５ｂとは、半導体動作層１０６を構成している。また、これらのキャリア供給層１０５ａ、１０５ｂは、チャネル層１０４の内部に到る深さまで形成されたリセス部１０７によって離隔している。
さらに、ＭＯＳＦＥＴ１００は、キャリア供給層１０５ｂ、１０５ａ上に、リセス部１０７を挟んで形成されたソース電極１０８およびドレイン電極１０９を備えている。さらに、ＭＯＳＦＥＴ１００は、キャリア供給層１０５ａ、１０５ｂ上にわたって、リセス部１０７内を覆うように形成された、ＳｉＯ２などからなるゲート絶縁膜１１０を備えるとともに、リセス部１０７においてゲート絶縁膜１１０上に形成されたゲート電極１１１を備えており、ＭＯＳ構造を構成している。
高抵抗層１０３は、チャネル層１０４よりも電気抵抗が高い、たとえば炭素濃度が１×１０１８ｃｍ−３より大きなＧａＮからなる。また、チャネル層１０４は、炭素濃度が１×１０１８ｃｍ−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下のＧａＮからなる。また、キャリア供給層１０５ａ、１０５ｂは、チャネル層１０４を構成するＧａＮよりもバンドギャップエネルギーが高いＡｌＧａＮからなり、たとえば層厚が１〜５０ｎｍ、好ましくは２０〜２５ｎｍのものである。また、キャリア供給層１０５ａ、１０５ｂは、Ａｌ組成が２５％であるが、Ａｌ組成については特に限定されず、たとえば１〜９９％とできる。
また、チャネル層１０４とキャリア供給層１０５ａ、１０５ｂとのエネルギーバンドギャップの違いに起因して、チャネル層１０４内において、キャリア供給層１０５ａ、１０５ｂとのヘテロ接合界面に、移動度が高い２次元電子ガスＧａ、Ｇｂが発生している。この２次元電子ガスＧａ、Ｇｂのキャリア濃度は、１×１０１２〜２×１０１３ｃｍ−２程度が好ましい。２次元電子ガスＧａ、Ｇｂはリセス部１０７によって分離しているため、このＭＯＳＦＥＴ１００はノーマリオフ型であるが、デバイスの動作時には、チャネル層１０４内のリセス部１０７下部の領域にチャネルが形成されてドレイン電流が流れる。
このＭＯＳＦＥＴ１００は、高抵抗層１０３上に形成したチャネル層１０４の炭素濃度が１×１０１８ｃｍ−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下であることによって、以下に説明するように、低いオン抵抗と高い耐圧性とを有するものとなる。
図２は、ＧａＮからなる半導体層における炭素濃度と電子の移動度との関係を求めた実験結果を示す図である。図２に示すように、炭素濃度が１×１０１８ｃｍ−３以下では、移動度はほぼ一定であるが、炭素濃度が１×１０１８ｃｍ−３より大きくなると、移動度は急激に減少し、炭素濃度が１×１０１９ｃｍ−３では１×１０１８ｃｍ−３の場合の１／５程度の値となる。また、オン抵抗は、チャネル層におけるキャリアの移動度に反比例するため、炭素濃度が１×１０１９ｃｍ−３では、オン抵抗が１×１０１８ｃｍ−３の場合の５倍程度の値となる。
本実施の形態１に係るＭＯＳＦＥＴ１００は、上記のチャネル層１０４の炭素濃度が１×１０１８ｃｍ−３以下なので、図２に示すように電子の移動度が高く、オン抵抗が低いものとなる。なお、チャネル層１０４の炭素濃度は低いほど好ましいが、１×１０１6ｃｍ−３以上が好ましい。
しかしながら、このようにチャネル層１０４の炭素濃度が低いと、チャネル層１０４が低電気抵抗になってリーク部分となるおそれがある。そこで、本実施の形態１に係るＭＯＳＦＥＴ１００は、チャネル層１０４を高抵抗層１０３上に形成し、且つチャネル層１０４の層厚を１０ｎｍより厚く、１００ｎｍ以下とすることによって、チャネル層１０４の電子の移動度を高くして低オン抵抗を実現しつつ、チャネル層１０４およびその下部層の電気抵抗を高めてリークの発生を抑制し、耐圧性を高めている。
図３は、図１に示すＭＯＳＦＥＴ１００と同様の基板／バッファ層／高抵抗層／チャネル層の積層構造を有するがリセス部を形成していない積層半導体層の上面に２つの電極を設け、これに電圧を印加した場合の、チャネル層の層厚と耐圧との関係を測定した実験結果を示す図である。なお、チャネル層の炭素濃度は１×１０１８ｃｍ−３とし、高抵抗層のシート抵抗は体積抵抗率にして１×１０５Ωｃｍとしている。図３に示すように、チャネル層の層厚が２００ｎｍ以上の場合は、耐圧は約６８０Ｖで略一定であるが、層厚が１００ｎｍでは耐圧は約８５０Ｖに上昇し、さらに層厚が５０ｎｍでは、耐圧が１８５０Ｖとさらに急激に上昇する。
本実施の形態１に係るＭＯＳＦＥＴ１００は、チャネル層１０４の層厚が１００ｎｍ以下であるので、図３に示す結果と同様に耐圧性が高いものとなる。また、図３に示す結果から判るように、チャネル層１０４の層厚はより好ましくは５０ｎｍ以下とすることで、更に耐圧を高くすることができる。なお、チャネル層１０４の直下の高抵抗層１０３の影響による移動度の低下を抑制するためには、リセス部１０７の底面からチャネル層１０４の下面（すなわち高抵抗層１０３との界面）までの厚さが１０ｎｍ以上であることが好ましいので、チャネル層１０４の層厚としては「チャネル層における必要なリセスの深さ＋１０ｎｍ」より厚い方が好ましい。
以上説明したように、本実施の形態１に係るＭＯＳＦＥＴ１００は、低いオン抵抗と高い耐圧性を有するものとなる。
（製造方法）
つぎに、このＭＯＳＦＥＴ１００の製造方法について説明する。図４〜９は、ＭＯＳＦＥ Ｔ１００の製造方法の一例を説明する説明図である。なお、以下では、有機金属気相成長（ＭＯＣＶＤ）法を用いた場合について説明するが、結晶の成長方法は特に限定はされない。
はじめに、図４に示すように、（１１１）面を主表面とするＳｉからなる基板１０１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とＮＨ３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１００μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で適宜組み合わせて導入し、成長温度１０５０℃、成長圧力５０Ｔｏｒｒで、基板１０１上に、バッファ層１０２と、ＧａＮからなる高抵抗層１０３とを順次エピタキシャル成長させる。つぎに、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃、成長圧力２００Ｔｏｒｒで、高抵抗層１０３上にＧａＮからなるチャネル層１０４をエピタキシャル成長させる。このとき、ＴＭＧａに含まれる炭素のオートドーピングによって、高抵抗層１０３とチャネル層１０４とに炭素が添加される。添加される炭素の濃度はＴＭＧａの流量、装置内の真空度、または成長速度等の成長条件によって調整できる。たとえば、上記のＴＭＧａの流量の場合には、高抵抗層１０３の炭素濃度を３×１０−１９ｃｍ−３とでき、チャネル層１０４の炭素濃度を５×１０−１７ｃｍ−３とできる。
その後、さらに、ＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１２５μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、チャネル層１０４上にＡｌ組成が２５％のＡｌＧａＮからなるキャリア供給層１０５をエピタキシャル成長させ、半導体動作層１０６を形成する。
なお、各半導体層の層厚を例示すると、バッファ層１０２は、層厚１００ｎｍのＡｌＮ層上に、層厚２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層だけ積層したものである。また、高抵抗層１０３の層厚は５００ｎｍであり、キャリア供給層１０５の層厚は２０ｎｍである。また、チャネル層１０４の層厚は１００ｎｍ以下かつ、１０ｎｍより厚いものであり、好ましくは５０ｎｍ以下で、たとえば３０ｎｍである。この後、形成するリセス部１０７がチャネル層１０４の直下の高抵抗層１０３の影響による移動度の低下を抑制するためには、リセス部１０７の底面からチャネル層１０４の下面（すなわち高抵抗層１０３との界面）までの厚さが１０ｎｍ以上であることが好ましく、チャネル層１０４は、１０ｎｍより厚いものが好ましい。また、チャネル層１０４にはリセス部１０７が形成されるため、当然、チャネル層１０４の層厚としては「チャネル層における必要なリセスの深さ＋１０ｎｍ」より厚い方が好ましい。
その後、キャリア供給層１０５の表面にフォトレジストを塗布し、フォトリソグラフィを用いて素子分離用のパターンを形成した後、誘導結合型反応イオンエッチング（ＩＣＰ−ＲＩＥ）等のドライエッチングを用いて、素子分離用の溝ｇを形成する。その後、フォトレジストを除去する。
つぎに、図５に示すように、プラズマ化学気相成長（ＰＣＶＤ）法を用いて、キャリア供給層１０５上に、ＳｉＯ２からなるマスク層Ｍを層厚５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、開口部Ｍａを形成する。
つぎに、図６に示すように、マスク層Ｍをマスクとして、エッチングガスとして例えば塩素（Ｃｌ２）ガスを用いて、ＩＣＰ−ＲＩＥにより半導体動作層１０６の上面であるキャリア供給層１０５の上面からチャネル層１０４の内部に到る深さまでエッチング除去してリセス部１０７を形成する。これによってキャリア供給層１０５ａ、１０５ｂが形成される。
ここで、チャネル層１０４の層厚は１０ｎｍより厚く、１００ｎｍ以下と薄い。また、高抵抗層１０３の影響による移動度の低下を抑制するためには、リセス部１０７の底面からチャネル層１０４の下面までの厚さを１０ｎｍ以上とすることが好ましい。したがって、リセス部１０７の深さを精度良く制御する必要があるが、従来のエッチング条件では、リセス部の深さを精度良く制御することが困難であった。
本発明者らがその原因について精査したところ、窒化物系化合物半導体において、その露出した表面には酸化層等からなると考えられる変成層が形成されており、この変成層がエッチングされにくいため、変成層の状態によってその除去に要する時間にばらつきが発生し、その結果、エッチング時間が同じであっても、リセス部の深さにもばらつきが発生することを見出した。
そこで、本発明者らは、鋭意検討の結果、リセス部形成のための好ましい方法として、以下に説明するように、ドライエッチングにより変成層を除去する変成層除去工程と、変成層を除去した表面に、変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なってリセス部を形成する溝形成工程とを行うことによって、精度の良いリセス部の深さの制御を実現している。
以下、具体的に説明する。図７に示すように、半導体動作層１０６の上面であるキャリア供給層１０５の上面には変成層１０５ｃが形成されている。この変成層１０５ｃは、キャリア供給層１０５の成長後の工程の間に形成されたものと考えられる。そこで、本工程では、まずエピタキシャル層を形成した基板１０１をＩＣＰ−ＲＩＥ装置のチャンバー内にセットし、エッチングガスとして塩素ガスを導入する。つぎに、チャンバー内の高周波アンテナに所定のアンテナパワーを供給して、エッチングガスのプラズマを発生させる。さらに下部電極にバイアスパワーを供給して、エッチングガスのイオンＥ１を基板１０１側に引き込んでキャリア供給層１０５に衝突させ、変成層１０５ｃをエッチング除去する（変成層除去工程）。この時、例えばアンテナパワーを６００Ｗ、バイアスパワーを７５Ｗと比較的高いパワーに設定しておく。これによって、変成層１０５ｃは迅速に除去される。なお、この変成層除去工程でのエッチングは、上述したアンテナパワー、バイアスパワーの他に、自己バイアス電圧が１００Ｖ以上であればよい。
つぎに、アンテナパワーを３００Ｗ、バイアスパワーを２５Ｗと低く設定して、エッチングガスのイオンＥ２を引き込んで変成層１０５ｃが除去されたＡｌＧａＮからなるキャリア供給層１０５に衝突させ、変成層１０５ｃをエッチング除去し、所望の深さまで溝を形成してリセス部１０７を形成する（溝形成工程）。なお、この変成層除去工程でのエッチングは、上述したアンテナパワー、バイアスパワーの他に、自己バイアス電圧が１００Ｖ未満であればよい。
このように、はじめに比較的高いアンテナパワーおよびバイアスパワーにて変成層除去工程を行い、つぎにアンテナパワーおよびバイアスパワーを低くして溝形成工程を行なうことによって、変成層１０５ｃを迅速に、かつ再現性良く除去できる。その結果、その後の溝形成工程のエッチング時間の調整によって、リセス部１０７の深さを、ばらつき無く精度良く制御できるようになる。
なお、仮に変成層除去工程のパワーの設定でリセス部１０７の全てを形成しようとすると、変成層１０５ｃが除去されたキャリア供給層１０５およびチャネル層１０４に対してはエッチングのパワーが高すぎるため、エッチング速度が速くなって深さの制御が困難になるとともに、エッチングした表面に粗れが発生しやすくなる。また、溝形成工程のパワーの設定でリセス部１０７の全てを形成しようとすると、上述したように変成層１０５ｃの除去に要する時間が相対的に長くなるとともにばらつくため、リセス部１０７の深さにもばらつきが発生する。したがって深さの制御が困難になる。
また、本工程では、変成層除去工程において、アンテナパワーとバイアスパワーとを高くしているが、少なくともバイアスパワーを高くすれば、変成層１０５ｃの除去を迅速に再現性良く行うことができる。また、変成層除去工程から溝形成工程への切り替えについては、変成層除去工程におけるエッチングの開始後、予備実験等で求めた変成層除去に要する所定の時間が経過したときに、溝形成工程への切り替を行なえばよい。また、たとえばキャリア供給層１０５の表面状態等をモニタし、変成層１０５ｃが除去されたことが確認できたときに、溝形成工程への切り替を行なってもよい。
以上のようにしてリセス部１０７を形成した後、図８に示すように、マスク層Ｍを除去し、ＳｉＨ４とＮ２Ｏを原料ガスとしたＰＣＶＤ法を用いて、キャリア供給層１０５ａ、１０５ｂの露出した表面およびリセス部１０７内におけるチャネル層１０４の表面にＳｉＯ２からなる例えば層厚が６０ｎｍのゲート絶縁膜１１０を形成する。
つぎに、図９に示すように、ゲート絶縁膜１１０の一部をフッ酸で除去し、リフトオフ法を用いて、リセス部１０７を挟んでキャリア供給層１０５ａ、１０５ｂ上にソース電極１０８、ドレイン電極１０９を形成する。なお、ソース電極１０８、ドレイン電極１０９は、いずれも層厚２５ｎｍ／３００ｎｍのＴｉ／Ａｌ構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極１０８、ドレイン電極１０９を形成後、６００℃、１０分のアニールを行なう。
最後に、リフトオフ法を用いて、リセス部１０７のゲート絶縁膜１１０上にＴｉ／Ａｌ／Ｔｉ構造のゲート電極１１１を形成し、図１に示すＭＯＳＦＥＴ１００が完成する。
（実施例、比較例）
つぎに、本発明の実施例１、２、比較例１、２を用いて、本発明についてさらに具体的に説明する。実施例１、２、比較例１、２として、上述した製造方法によって、図１に示すものと同様の構造のＭＯＳＦＥＴを製造した。なお、実施例１のＭＯＳＦＥＴについては、チャネル層の層厚を１００ｎｍ、炭素濃度を１．００×１０１８ｃｍ−３に設定し、実施例２のＭＯＳＦＥＴについては、チャネル層の層厚を５０ｎｍ、炭素濃度を５．００×１０１７ｃｍ−３に設定した。また、比較例１のＭＯＳＦＥＴについては、チャネル層の層厚を２００ｎｍ、炭素濃度を２．００×１０１９ｃｍ−３に設定し、比較例２のＭＯＳＦＥＴについては、チャネル層の層厚を８００ｎｍ、炭素濃度を７．００×１０１９ｃｍ−３に設定した。
ここで、実施例１、２、比較例１、２に係るＭＯＳＦＥＴを製造する際には、上述した変成層除去工程と溝形成工程とを行なう本発明のリセス部形成工程を用いて、リセス部を形成した。以下に、本発明のリセス部形成工程によって、深さが精度良く制御されたリセス部を形成できることを、エッチングのパワーを一定にして行なう従来のリセス部形成工程との比較により説明する。
図１０は、リセス部形成工程のエッチング条件を示す図である。図１０に示すように、本発明のリセス部形成工程の条件、従来のリセス部形成工程の条件とも、エッチングガス種を塩素ガスとして、ＩＣＰ−ＲＩＥ装置のチャンバー内の圧力は１Ｐａとし、基板温度は２０℃とした。また、本発明の条件としては、変成層除去工程の条件として、ＩＣＰ−ＲＩＥ装置のアンテナパワーを６００Ｗ、バイアスパワーを７５Ｗに設定し、溝形成工程の条件として、アンテナパワーを３００Ｗ、バイアスパワーを２５Ｗに設定した。なお、変成層除去工程から溝形成工程への切り替えは、変成層除去条件にてエッチング開始後１０秒後に行なった。また、従来条件としては、アンテナパワーを３００Ｗ、バイアスパワーを３５Ｗに設定した。また、本発明の条件および従来条件のいずれも、複数のサンプルに対してリセス部の形成を行なった。
図１１は、本発明の条件と従来条件とについての、エッチング時間とエッチング深さ（リセス部の深さ）との関係を示す図である。図１１に示すように、従来条件では、エッチング時間が６００秒程度までは、エッチング深さはほぼ零であり、６００秒を超えてからエッチングが始まったが、そのエッチング深さには大きなばらつきがみられた。この従来条件では、エッチング時間が６００秒程度までは変成層の除去が行なわれていると考えられる。
これに対して、本発明の条件では、溝形成工程への切り替え後にすぐにエッチング深さが増加し、３００秒後には略２５０ｎｍに達した。また、エッチング深さのばらつきも小さかった。
図１２は、本発明の条件と従来条件とについてのエッチング特性を示す図である。図１２に示すように、本発明の条件によりリセス部形成工程を行なえば、従来条件の場合と比較して、平均エッチングレートが速いとともに、エッチングレートのばらつきが小さいためにエッチング深さの制御性が高いため、より好ましいことが確認された。
つぎに、図１３は、実施例１、２、比較例１、２に係るＭＯＳＦＥＴのチャネル層の炭素濃度とデバイス特性（オン抵抗および耐圧）とを示す図である。なお、炭素濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定したものである。
図１３に示すように、実施例１、２に係るＭＯＳＦＥＴは、低いオン抵抗と高い耐圧性とを有するものであった。一方、比較例１、２に係るＭＯＳＦＥＴは、チャネル層の炭素濃度が高いため、オン抵抗が高く、かつ層厚が厚いため、耐圧が低いものとなった。比較例では、チャネル層の厚さを２００ｎｍ、８００ｎｍと変化させても耐圧はほとんど変化しなかった一方、比較例１から実施例１へ、チャネル層を１００ｎｍ変化させただけで、耐圧が大きく向上した。
（実施の形態２）
つぎに、本発明の実施の形態２について説明する。図１４は、本実施の形態２に係るＭＯＳＦＥＴの模式的な断面図である。図１４に示すように、このＭＯＳＦＥＴ２００は、図１に示すＭＯＳＦＥＴ１００において、キャリア供給層１０５ａ、１０５ｂをｎ-−ＧａＮからなるｎ型リサーフ層２０５ａ、２０５ｂに置き換えて半導体動作層２０６を構成し、この半導体動作層２０６において、チャネル層１０４の内部に到る深さまでリセス部２０７を形成したものである。なお、ｎ型リサーフ層２０５ａ、２０５ｂは、たとえば層厚が１００ｎｍであり、ｎ型ドーパントであるＳｉが５×１０１７ｃｍ−３程度の濃度で添加されたものである。
本実施の形態２に係るＭＯＳＦＥＴ２００も、チャネル層１０４の層厚が１００ｎｍ以下かつ、１０ｎｍより厚く、好ましくは５０ｎｍ以下で、かつ炭素濃度が１×１０１８ｃｍ−３以下であるので、低いオン抵抗と高い耐圧性とを有するものとなる。
また、本実施の形態２に係るＭＯＳＦＥＴ２００は、上述した実施の形態１に係るＭＯＳＦＥＴ１００と同様の方法にて製造することができる。
なお、上記実施の形態では、ＭＯＳＦＥＴを構成する半導体層がＧａＮまたはＡｌＧａＮからなるものであるが、他の窒化物系化合物半導体からなるものとしてもよい。また、基板についても、Ｓｉ基板に限らず、ＳｉＣ基板、サファイア基板、ＧａＮ基板、ＭｇＯ基板、ＺｎＯ基板などの、窒化物系化合物半導体を結晶成長させることが可能な基板を用いることができる。
また、本発明に係る電界効果トランジスタは、上記実施の形態のものに限定されない。たとえば、実施の形態１、２の構造から、高抵抗層１０３を削除して、絶縁層であるＡｌＮを含む高抵抗のバッファ層１０２の上に、直接チャネル層１０４を形成するようにしてもよい。
また、上述した、窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、変成層を除去した窒化物系化合物半導体の表面に、変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含む溝の形成方法は、ＭＯＳＦＥＴにおけるリセス部の形成だけでなく、他のあらゆる溝を精度良く制御された深さで形成する場合にも適用できる。たとえば、上記実施の形態における素子分離用の溝の形成や、光半導体素子における波長選択用のブラッググレーティング構造などの形成にも、特に制限無く適用できる。
１００、２００ ＭＯＳＦＥＴ
１０１ 基板
１０２ バッファ層
１０３ 高抵抗層
１０４ チャネル層
１０５、１０５ａ、１０５ｂ キャリア供給層
１０５ｃ 変成層
１０６、２０６ 半導体動作層
１０７、２０７ リセス部
１０８ ソース電極
１０９ ドレイン電極
１１０ ゲート絶縁膜
１１１ ゲート電極
２０５ａ、２０５ｂ ｎ型リサーフ層
Ｅ１、Ｅ２ イオン
ｇ 溝
Ｇａ、Ｇｂ 次元電子ガス
Ｍ マスク層
Ｍａ 開口部

Claims (8)

  1. 窒化物系化合物半導体に溝を形成する方法であって、
    窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、
    予め求めた前記変成層の除去に要する所定の時間後に前記変成層除去工程から切り替えて、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、
    を含むことを特徴とする溝の形成方法。
  2. 窒化物系化合物半導体に溝を形成する方法であって、
    窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、
    前記窒化物系化合物半導体の表面状態をモニタし、前記変成層が除去されたことが確認できた時に、前記変成層除去工程から切り替えて、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、
    を含むことを特徴とする溝の形成方法。
  3. 窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
    キャリアが移動するためのチャネル層よりも電気抵抗が高い高抵抗層を基板上に形成する高抵抗層形成工程と、
    前記高抵抗層の直上に、炭素濃度が１×１０１８ｃｍ−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下である前記チャネル層を含む半導体動作層を形成する半導体動作層形成工程と、
    前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、
    前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
    前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
    を含み、
    前記リセス部形成工程は、請求項１または請求項２に記載の溝の形成方法を用いてリセス部を形成することを特徴とする電界効果トランジスタの製造方法。
  4. 前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが１０ｎｍ以上となる深さに当該リセス部を形成することを特徴とする請求項３に記載の電界効果トランジスタの製造方法。
  5. 前記高抵抗層は、炭素濃度が１×１０１８ｃｍ−３より大きいことを特徴とする請求項３または４に記載の電界効果トランジスタの製造方法。
  6. 前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする請求項３または４に記載の電界効果トランジスタの製造方法。
  7. 前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする請求項３〜６のいずれか一つに記載の電界効果トランジスタの製造方法。
  8. 前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする請求項３〜６のいずれか一つに記載の電界効果トランジスタの製造方法。
JP2010083173A 2009-03-31 2010-03-31 溝の形成方法、および電界効果トランジスタの製造方法 Active JP5697012B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010083173A JP5697012B2 (ja) 2009-03-31 2010-03-31 溝の形成方法、および電界効果トランジスタの製造方法
US13/075,843 US8450782B2 (en) 2009-03-31 2011-03-30 Field effect transistor, method of manufacturing field effect transistor, and method of forming groove

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009087361 2009-03-31
JP2009087361 2009-03-31
JP2010083173A JP5697012B2 (ja) 2009-03-31 2010-03-31 溝の形成方法、および電界効果トランジスタの製造方法

Publications (3)

Publication Number Publication Date
JP2010258442A JP2010258442A (ja) 2010-11-11
JP2010258442A5 JP2010258442A5 (ja) 2013-03-21
JP5697012B2 true JP5697012B2 (ja) 2015-04-08

Family

ID=43318955

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010083172A Pending JP2010258441A (ja) 2009-03-31 2010-03-31 電界効果トランジスタ
JP2010083173A Active JP5697012B2 (ja) 2009-03-31 2010-03-31 溝の形成方法、および電界効果トランジスタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010083172A Pending JP2010258441A (ja) 2009-03-31 2010-03-31 電界効果トランジスタ

Country Status (2)

Country Link
US (2) US8450782B2 (ja)
JP (2) JP2010258441A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5707767B2 (ja) * 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
US9543391B2 (en) 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
CN102368501B (zh) * 2011-10-20 2013-11-27 中山大学 一种GaN基增强型MOSHFET器件的制备方法
US8884308B2 (en) * 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
CN103545407B (zh) * 2012-07-10 2016-07-06 华夏光股份有限公司 防止漏电流结构及其制造方法
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP6028970B2 (ja) * 2012-08-26 2016-11-24 国立大学法人名古屋大学 半導体装置の製造方法およびエッチング方法
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP6126354B2 (ja) 2012-10-31 2017-05-10 株式会社東芝 半導体装置及びその製造方法
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
JP5920255B2 (ja) * 2013-03-18 2016-05-18 株式会社デンソー 半導体装置の製造方法およびそれに用いられるドライエッチング装置
WO2015004853A1 (ja) * 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP6534993B2 (ja) * 2014-04-04 2019-06-26 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP2016134565A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体装置
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6494361B2 (ja) * 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US9871108B2 (en) * 2015-04-23 2018-01-16 Rohm Co., Ltd. Nitride semiconductor device
JP6539128B2 (ja) * 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
WO2017138398A1 (ja) * 2016-02-08 2017-08-17 パナソニック株式会社 半導体装置
JP6790682B2 (ja) * 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
JP6361800B2 (ja) * 2017-07-18 2018-07-25 富士通株式会社 半導体装置
CN109524454B (zh) * 2017-09-18 2022-04-29 世界先进积体电路股份有限公司 增强型高电子迁移率晶体管及其形成方法
US10068986B1 (en) * 2017-10-27 2018-09-04 Vanguard International Semiconductor Corporation Enhanced-mode high electron mobility transistor and method for forming the same
CN108054208B (zh) * 2017-12-19 2020-07-10 中国电子产品可靠性与环境试验研究所 横向型氮化镓基场效应晶体管及其制作方法
CN108987277A (zh) * 2018-06-04 2018-12-11 北京大学深圳研究生院 一种增强型高电子迁移率晶体管及其制备方法
JP7170433B2 (ja) * 2018-06-19 2022-11-14 株式会社東芝 半導体装置及びその製造方法
JP7263663B2 (ja) * 2019-03-06 2023-04-25 豊田合成株式会社 半導体装置の製造方法
CN111710650B (zh) * 2020-08-20 2020-11-20 浙江集迈科微电子有限公司 基于双沟道栅的GaN器件及其制备方法
CN112713189B (zh) * 2020-12-29 2022-09-13 西安电子科技大学芜湖研究院 一种具有氮化镓高阻层的hemt器件的外延结构及其制备方法
TWI831494B (zh) * 2022-12-01 2024-02-01 世界先進積體電路股份有限公司 高電子遷移率電晶體

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
WO2003071607A1 (en) 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
WO2006001369A1 (ja) * 2004-06-24 2006-01-05 Nec Corporation 半導体装置
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5400266B2 (ja) * 2006-04-17 2014-01-29 パナソニック株式会社 電界効果トランジスタ
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ

Also Published As

Publication number Publication date
US8450782B2 (en) 2013-05-28
US20110241017A1 (en) 2011-10-06
JP2010258441A (ja) 2010-11-11
US20110241088A1 (en) 2011-10-06
JP2010258442A (ja) 2010-11-11
US8569800B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
JP5697012B2 (ja) 溝の形成方法、および電界効果トランジスタの製造方法
JP5653607B2 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
US8072002B2 (en) Field effect transistor
JP5064824B2 (ja) 半導体素子
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US8338862B2 (en) Semiconductor device
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
US20110042719A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN101211969A (zh) 高速大功率氮化物半导体器件及其制造方法
JP2010238838A (ja) 半導体装置及び半導体装置の製造方法
US8999788B2 (en) Manufacturing method of GaN-based semiconductor device and semiconductor device
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
WO2012066701A1 (ja) 窒化物半導体装置
WO2007007589A1 (ja) 電界効果トランジスタおよびその製造方法
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
JP5144326B2 (ja) 電界効果トランジスタ
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
JP6609926B2 (ja) 化合物半導体装置及びその製造方法
JP2010251391A (ja) 半導体装置
JP2007150106A (ja) Ｉｉｉ族窒化物半導体基板
JP5638846B2 (ja) 電界効果トランジスタ
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2011129607A (ja) ＧａＮ系ＭＯＳ型電界効果トランジスタ
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R151 Written notification of patent or utility model registration

Ref document number: 5697012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350