[go: up one dir, main page]

JP2010272728A - ＧａＮ系半導体素子およびその製造方法 - Google Patents

ＧａＮ系半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2010272728A
JP2010272728A JP2009124068A JP2009124068A JP2010272728A JP 2010272728 A JP2010272728 A JP 2010272728A JP 2009124068 A JP2009124068 A JP 2009124068A JP 2009124068 A JP2009124068 A JP 2009124068A JP 2010272728 A JP2010272728 A JP 2010272728A
Authority
JP
Japan
Prior art keywords
gan
sio
film
based semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009124068A
Other languages
English (en)
Inventor
Yoshihiro Sato
義浩 佐藤
Hiroshi Kanbayashi
宏 神林
Takehiko Nomura
剛彦 野村
Shinji Osada
真治 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2009124068A priority Critical patent/JP2010272728A/ja
Priority to US12/943,448 priority patent/US20110049529A1/en
Publication of JP2010272728A publication Critical patent/JP2010272728A/ja
Priority to US13/750,592 priority patent/US20130149828A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ＳｉＯ2からなるゲート絶縁膜を常圧ＣＶＤによって形成することで、十分なノーマリオフ特性が得られるＧａＮ系半導体素子およびその製造方法を提供する。
【解決手段】基板１１上にバッファ層１３を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層１４とゲート電極Ｇとの間にゲート絶縁膜１７が形成されたＧａＮ系半導体素子１において、ゲート絶縁膜１７が、常圧ＣＶＤ法により成膜されたＳｉＯ2膜である。常圧ＣＶＤ法により成膜されたＳｉＯ2膜は、Ｓｉ−Ｈ結合や未結合手の発生が抑制された高品質のＳｉＯ2膜である。このようなＳｉＯ2膜により、ＧａＮ系半導体素子のしきい値の制御に及ぼす悪影響も抑制されるので、十分なノーマリオフ特性が得られる。
【選択図】図１

Description

本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる窒化物系化合物半導体からなるＧａＮ系半導体素子およびその製造方法に関する。
ＩＩＩ−Ｖ族窒化物系化合物半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、ハイパワー用、あるいは高周波用の半導体デバイスの材料として非常に期待されている。たとえば、ＡｌＧａＮ／ＧａＮヘテロ構造は、ピエゾ効果によって、界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有しており、高周波用デバイスとしてすでに実用化されている。また、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合電界効果トランジスタ（ＨＦＥＴ）は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、ハイパワー用スイッチング素子としての応用に非常に好適である。
通常のＡｌＧａＮ／ＧａＮ ＨＦＥＴは、ゲートにバイアスが印加されていないときにドレイン電流が流れ、ゲートに負電圧を印加することによってドレイン電流が遮断されるノーマリオン型デバイスである。一方、ハイパワー用スイッチング素子においては、デバイスが壊れたときの安全性確保（フェイルセーフ）のために、ゲートにバイアス（正電圧）が印加されていないときには電流が流れず、ゲートに正電圧を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。
ノーマリオフ型デバイスを実現するためには、ＭＯＳ構造を採用する必要があり、いくつかの研究機関で検討が進められている（例えば非特許文献１）。
また、特許文献１には、ＡｌＧａＮなどからなる電子供給層をゲート部分においてチャネル層までエッチングし、チャネル層のエッチング表面上に絶縁層を形成したＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が開示されている。この構造では、ゲート−ドレイン間をＡｌＧａＮ／ＧａＮからなるヘテロ接合構造で形成しており、このヘテロ接合構造によって発生する２次元電子ガスは電子移動度が高いため、高耐圧を維持するために必要な低いシートキャリア密度であっても、オン抵抗の増大を防ぐことができる。すなわち、高耐圧と低オン抵抗の両立を実現するのに適した構造である。
通常、Ｓｉ系のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）では、Ｓｉの熱酸化によって、ＳｉＯ2からなるゲート絶縁膜（ゲート酸化膜）を形成している。
一方、ＧａＮ系ＭＯＳＦＥＴを作製する従来技術では、ゲート絶縁膜として、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜したＳｉＯ2膜が用いられていた。
しかしながら、ゲート絶縁膜としてプラズマＣＶＤ法により成膜したＳｉＯ2膜を用いた従来のＧａＮ系ＭＯＳＦＥＴでは、しきい値電圧の制御がうまくできず、十分なノーマリオフ特性が得られなかった。
これについて具体的に説明する。
図１１（Ａ）、（Ｂ）は従来の同一のＧａＮ系ＭＯＳＦＥＴのゲート電圧（Ｖg）-ドレイン電流（Ｉd）特性（Ｖg-Ｉd特性）をそれぞれ示している。図１１（Ａ）のグラフでは、ドレイン電流Ｉd（Ａ）を示す縦軸が線形軸であり、図１１（Ｂ）のグラフでは、Ｉd（Ａ）を示す縦軸が対数軸である。
図１１（Ａ）のグラフでは、Ｖg-Ｉd特性を示す曲線１００を外挿する直線１０１の最下点（Ｉd＝０となるゲート電圧Ｖg）が０（Ｖ）を越えているので、このグラフで示す従来のＧａＮ系ＭＯＳＦＥＴは、一見ノーマリオフ特性が得られているように見える。
しかし、縦軸を対数軸にしてＶg-Ｉd特性を示した図１１（Ｂ）の曲線１０２では、Ｖg＝０（Ｖ）のとき、１×１０-6（Ａ）程度の大きなリーク電流が流れている。ノーマリオフ型のＧａＮ系ＭＯＳＦＥＴで実用上許容されるリーク電流（Ｉd）は１×１０-12（Ａ）以下であるので、Ｖg＝０（Ｖ）のとき、それよりも１０6倍大きい１×１０-6（Ａ）程度の大きなリーク電流が流れていることになる。そのため、図１１（Ｂ）に示すＶg-Ｉd特性を有する従来のＧａＮ系ＭＯＳＦＥＴは、実用上十分なノーマリオフ特性が得られていなかった。
ＷＯ ０３／０７１６０７号公報
Huang W, Khan T, Chow T P: Enhancement-Mode n-Channel GaN MOFETs on p and n- GaN/Sapphire substrates. In: 18th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 2006 (Ita ly),10-1.
ＧａＮ系ＭＯＳＦＥＴにおいてしきい値電圧をずらす方法として、チャネルとして利用されるＧａＮ層に対するＭｇ（ｐ型ドーパント）のドーピング量を変える、ゲート電極の種類（仕事関数）を変える等の方法が知られているが、理論通りのしきい値を得ることができなかった。
そこで、本発明者らは、プラズマＣＶＤ法により成膜したゲート絶縁膜（ＳｉＯ2膜）の特性が、ＧａＮ系ＭＯＳＦＥＴなどのＧａＮ系半導体素子でしきい値を理論通りに変えられない原因ではないかと考え、ゲート絶縁膜（ＳｉＯ2膜）ついて種々の検討を進めてきた。
本発明は、上記従来の問題点に鑑みてなされたものであって、その目的は、ＳｉＯ2からなる高品質のゲート絶縁膜を形成することで、十分なノーマリオフ特性が得られるＧａＮ系半導体素子およびその製造方法を提供することにある。
本発明者らは、ＧａＮ系ＭＯＳＦＥＴなどのＧａＮ系半導体素子において、ゲート絶縁膜として、プラズマＣＶＤ法により成膜したＳｉＯ2膜中の未結合手（ダングリングボンド）が、ＧａＮ系半導体素子のしきい値を理論通りに変えられない原因であることを見出した。つまり、ＳｉＯ2膜は、Ｓｉ原子と酸素（Ｏ）原子とが結合主鎖（結合手）でそれぞれ結合された４つのＳｉ−Ｏ結合から構成される。しかし、プラズマＣＶＤ法で成膜されたＳｉＯ2膜では、４つのＳｉ−Ｏ結合の一部が切れてＳｉに原子が終端していない未結合手が発生するために、ＳｉにＨ（水素）が終端したＳｉ−Ｈ結合が発生する等、ＳｉＯ2膜の結晶構造が乱れ、その部分に正又は負の電荷が発生し、ＧａＮ系半導体素子のしきい値に悪影響を及ぼしていることを見出した。
この発明は上述した知見に基づきなされたものである。
上記課題を解決するために、本発明の第１の態様に係るＧａＮ系半導体素子は、基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子において、前記ゲート絶縁膜が、常圧ＣＶＤ法により成膜されたＳｉＯ2膜であることを特徴とする。
本発明に係るＧａＮ系半導体素子では、ゲート絶縁膜として、プラズマＣＶＤ法により成膜されたＳｉＯ2膜ではなく、常圧ＣＶＤ（Atmospheric Pressure ＣＶＤ
：ＡＰＣＶＤ）法により成膜されたＳｉＯ2膜を用いている。
常圧ＣＶＤ法により成膜されたＳｉＯ2膜は、Ｓｉ−Ｈ結合や未結合手の発生が抑制された高品質のＳｉＯ2膜である。このため、ＧａＮ系半導体素子のしきい値への悪影響も抑制されるので、十分なノーマリオフ特性が得られる。
本発明の他の態様に係るＧａＮ系半導体素子は、前記ＳｉＯ2膜は、フーリエ変換赤外分光法（ＦＴ-ＩＲ）により得られる透過光の吸収スペクトル中に、波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内にＳｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れないことを特徴とする。
上記赤外吸収スペクトル中に、波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内にＳｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れないことから、ＳｉＯ2膜は、Ｓｉ−Ｈ結合や未結合手などの欠陥の発生が抑制されている。このため、ＧａＮ系半導体素子のしきい値への悪影響が抑制されるので、十分なノーマリオフ特性が得られる。
本発明の第２の態様に係るＧａＮ系半導体素子の製造方法は、基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子の製造方法であって、前記ゲート絶縁膜を形成する工程は、ＳｉＯ2膜を常圧ＣＶＤ法により成膜する工程を含むことを特徴とする。
ゲート絶縁膜としてＳｉＯ2膜を常圧ＣＶＤ法により成膜することで、Ｓｉ−Ｏ結合や未結合手が抑制された高品質のＳｉＯ2膜が得られ、十分なノーマリオフ特性が得られる。
本発明によれば、ＳｉＯ2からなる高品質のゲート絶縁膜を形成することで、十分なノーマリオフ特性が得られるＧａＮ系半導体素子を実現することができる。
本発明の一実施形態に係るＧａＮ系半導体素子の概略構成を示す断面図。 図１に示すＧａＮ系半導体素子の製造方法を説明する図。 図１に示すＧａＮ系半導体素子の製造方法を説明する図。 図１に示すＧａＮ系半導体素子の製造方法を説明する図。 図１に示すＧａＮ系半導体素子の製造方法を説明する図。 図１に示すＧａＮ系半導体素子の製造方法を説明する図。 図１に示すＧａＮ系半導体素子の製造方法を説明する図。 図１に示すＧａＮ系半導体素子のＶg-Ｉd特性を示すグラフ。 （Ａ）はＡＰＣＶＤ法により成膜されたＳｉＯ2膜の赤外吸収スペクトルを示すグラフ、（Ｂ）は図９（Ａ）に示す赤外吸収スペクトルを微分した波形を示すグラフ。 （Ａ）はＰ-ＣＶＤ法により成膜されたＳｉＯ2膜の赤外吸収スペクトルを示すグラフ、（Ｂ）は図１０（Ａ）に示す赤外吸収スペクトルを微分した波形を示すグラフ。 （Ａ）、（Ｂ）は従来の同一のＧａＮ系ＭＯＳＦＥＴのＶg-Ｉd特性をそれぞれ示すグラフで、（Ａ）のグラフではドレイン電流Ｉd（Ａ）を示す縦軸が線形軸であり、（Ｂ）のグラフではＩd（Ａ）を示す縦軸が対数軸である。
以下に、図面を参照して本発明に係るＧａＮ系半導体素子を説明する。
（一実施形態）
図１は、本発明の一実施形態に係るＧａＮ系半導体素子１の概略構成を示す断面図である。
ＧａＮ系半導体素子１はＭＯＳ型電界効果トランジスタである。ＧａＮ系半導体素子１は、サファイア、ＳｉＣ、Ｓｉなどからなる基板１１上に、ＡｌＮ層１２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層１３と、ｐ−ＧａＮ層からなるチャネル層１４とが形成されている。
チャネル層１４上には、アンドープＧａＮ（ｕｎ−ＧａＮ）からなる電子走行層１５と、電子走行層１５よりバンドギャップエネルギーが大きいＧａＮ系半導体（ＡｌＧａＮ）からなる電子供給層１６とが順次積層されている。電子走行層１５および電子供給層１６の一部（ゲート電極形成領域）がチャネル層１４に到る深さまで除去され、リセス部１８が形成されている。
電子供給層１６上には、リセス部１８を挟んでソース電極Ｓおよびドレイン電極Ｄが形成されている。電子供給層１６上と、リセス部１８の内表面上とには、ＳｉＯ2からなるゲート絶縁膜１７が形成され、さらにリセス部１８においてゲート絶縁膜１７上にはゲート電極Ｇが形成されている。ゲート絶縁膜１７は、常圧ＣＶＤ（以下、「ＡＰＣＶＤ」という。）法により成膜されたＳｉＯ2膜である。
このように、ＧａＮ系半導体素子１では、電子供給層１６は、ゲート絶縁膜１７直下のチャネル層１４、ゲート絶縁膜１７およびゲート電極Ｇで構成されるＭＯＳ構造のゲート部を挟んで互いに離隔された第１および第２の電子供給層を有する。チャネル層１４と第１の電子供給層（図１で左側の電子供給層）との間およびチャネル層１４と第２の電子供給層（図１で右側の電子供給層）との間に、チャネル層１４より不純物濃度の低いｐ型またはアンドープのＧａＮ系化合物半導体からなる電子走行層１５がそれぞれ形成されている。
このＧａＮ系半導体素子１では、電子走行層１５，１５の表面には、電子供給層１６がそれぞれヘテロ接合しているため、界面近傍には２次元電子ガス層１９が形成される。そのため、２次元電子ガス層１９がキャリアとなって電子走行層１５は低抵抗、高移動度となり、ＧａＮ系半導体素子１のオン抵抗を小さくすることができる。
また、このＧａＮ系半導体素子１では、チャネル層１４のゲート電極Ｇ直下の領域では、電子供給層１６が存在しないため、２次元電子ガス層が形成されていない。ゲート電極Ｇに閾値以上の正電圧を印加すると、ゲート電極Ｇ直下のチャネル層１４に反転層が形成される。この反転層が、ＭＯＳ構造のゲート部の左右に形成された２次元電子ガス層１９と連結されてドレイン電流が流れるようになっている。
このようにして、ノーマリオフ型の電界効果トランジスタの動作が得られる。
つぎに、図１に示すＧａＮ系半導体素子１の製造方法について説明する。
図２〜図７は、ＧａＮ系半導体素子１の製造方法の一例を説明する説明図である。
はじめに、図２に示すように、（１１１）面を主表面とするＳｉからなる基板１１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とアンモニア（ＮＨ3）とをそれぞれ導入し、成長温度１０５０℃で、基板１１上に、ＡｌＮ層１２、バッファ層１３、ｐ−ＧａＮからなるチャネル層１４を順次エピタキシャル成長させる。なお、チャネル層１４に対するｐ型のドーピング源としてビスシクロペンタディエニルマグネシウム（Ｃｐ2Ｍｇ）を用い、Ｍｇの濃度が１×１０17ｃｍ-3程度になるようにＣｐ2Ｍｇの流量を調整する。このＭｇの濃度の測定は、二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）により行われる。
つぎに、ＴＭＧａとＮＨ3とをそれぞれ導入し、成長温度１０５０℃で、チャネル層１４上にアンドープＧａＮからなる電子走行層１５をエピタキシャル成長させる。つぎに、ＴＭＡｌとＴＭＧａとＮＨ3とをそれぞれ導入し、電子走行層１５上にＡｌ組成が２５％程度のＡｌＧａＮからなる電子供給層１６をエピタキシャル成長させる。
なお、上記において、バッファ層１３は、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層積層したものとする。また、ＡｌＮ層１２、チャネル層１４、電子走行層１５、および電子供給層１６の厚さは、それぞれ１００ｎｍ、５００ｎｍ、１００ｎｍ、および２０ｎｍとする。
つぎに、プラズマＣＶＤ（Ｐ-ＣＶＤ）法を用いて、電子供給層１６上に、アモルファスシリコン（ａ−Ｓｉ）或いはＳｉＯ2膜からなるマスク層（図示省略）を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ4ガスを用いてパターニングを行い、ゲート電極形成領域に対応する箇所に開口部（図示省略）を形成する。
つぎに、図３に示すように、上記マスク層（図示省略）をマスクとして、Ｃｌ2ガスを用いて電子走行層１５および電子供給層１６の一部をエッチングにより除去して、チャネル層１４の表面が露出するようにリセス部１８を形成する。
つぎに、上記マスク層（図示省略）を除去する。この後、図４に示すように、電子供給層１６の表面と、チャネル層１４の表面を含むリセス部１８の内表面とにＳｉＯ2からなる厚さ６０ｎｍのゲート絶縁膜１７を形成する。
このゲート絶縁膜１７は、常圧ＣＶＤ（ＡＰＣＶＤ）法によって、電子供給層１６の表面と、チャネル層１４の表面を含むリセス部１８の内表面とに、ＳｉＯ2を厚さ６０ｎｍ成膜する。
このときの成膜温度は４００℃、圧力は常圧（４５０〜１１００ｈＰａ）である。使用ガスは原料としてシラン、酸素を使用し、希釈ガスとして、窒素を流す。これらのガスの流量は各装置の条件に合うように適宜調整する。
つぎに、ソース電極Ｓおよびドレイン電極Ｄが形成される領域以外をマスクした後に、図５に示すように、ソース電極Ｓおよびドレイン電極Ｄが形成される領域のゲート絶縁膜１７をフッ酸で除去する。
つぎに、図６に示すように、ゲート絶縁膜１７を除去した領域に、リフトオフ法を用いて、ソース電極Ｓおよびドレイン電極Ｄを形成する。ソース電極Ｓおよびドレイン電極Ｄは、電子供給層１６の表面側から、Ｔｉ層，Ａｌ層の順に形成されている。
Ｔｉ層の厚さは例えば２５ｎｍであり、Ａｌ層の厚さは例えば３００ｎｍである。Ｔｉ層およびＡｌ層は、スパッタ法または真空蒸着法によって形成される。その後、６００℃、１０分のアニール処理を行う。
その後、図７に示すように、リフトオフ法を用いて、ゲート絶縁膜１７上にゲート電極Ｇを形成する。ゲート電極Ｇは、ゲート絶縁膜１７の表面側から、Ｔｉ層，Ａｕ層の順に形成されている。Ｔｉ層，Ａｕ層の各層は、スパッタ法または真空蒸着法によって形成される。
これにより、図１に示すＧａＮ系半導体素子１が完成する。
以上説明した一実施形態に係るＧａＮ系半導体素子１によれば、次のような作用効果を奏する。
（１）ゲート絶縁膜１７として、ＳｉＯ2膜を、プラズマＣＶＤ（Ｐ-ＣＶＤ）法ではなく、常圧ＣＶＤ（ＡＰＣＶＤ）法により成膜しているので、高品質のＳｉＯ2膜を作製することができる。ＧａＮ系半導体素子１は、そのような高品質のＳｉＯ2膜をゲート絶縁膜１７として有しているので、十分なノーマリオフ特性が得られる。
図８は、ゲート絶縁膜１７として、ＡＰＣＶＤ法により成膜したＳｉＯ2膜を有する、実際に作製した実施例に係るＧａＮ系半導体素子１のＶg-Ｉd特性についての実験データと、ゲート絶縁膜１７として、Ｐ-ＣＶＤ法により成膜したＳｉＯ2膜を有する比較例に係るＧａＮ系半導体素子のＶg-Ｉd特性についての実験データと、を示している。
（実施例と比較例）
まず、次のような構造を有する本発明の実施例に係るＭＯＳＦＥＴを作製した。
（１１１）面を主表面とするＳｉからなる基板上に、厚さ１００ｎｍのＡｌＮ層１２と、厚さ２００ｎｍのＧａＮ層と厚さ２０ｎｍのＡｌＮ層とを交互に積層して形成した厚さがおよそ２μｍのバッファ層１３と、ｐ−ＧａＮ層からなる厚さ５００ｎｍのチャネル層１４とが形成されている。
チャネル層１４上には、アンドープＧａＮ（ｕ−ＧａＮ）からなる厚さ１００ｎｍの電子走行層１５と、ＡｌＧａＮからなる厚さ２０ｎｍの電子供給層１６とが順次積層されている。電子走行層１５および電子供給層１６の一部（ゲート電極形成領域）がチャネル層１４に到る深さまで除去され、リセス部１８が形成されている。
電子供給層１６上には、リセス部１８を挟んでＴｉ／Ａｌからなるソース電極Ｓおよびドレイン電極Ｄが形成されている。電子供給層１６上と、チャネル層１４の表面を底面とするリセス部１８の内表面上とに、ＳｉＯ2からなるゲート絶縁膜１７が形成され、さらにリセス部１８においてゲート絶縁膜１７上にはゲート電極Ｇが形成されている。ゲート絶縁膜１７は、ＡＰＣＶＤ法により成膜した。
ＡＰＣＶＤによるゲート絶縁膜１７の形成条件は、成長温度４００℃、成長圧力は常圧である。原料ガスとしてシラン、酸素を使用し、キャリアガスとして窒素を使用し、６０ｎｍの厚さに形成した。
比較例のＭＯＳＦＥＴは、ゲート絶縁膜１７としてのＳｉＯ2膜をＰ-ＣＶＤ法により成膜した点以外は、ＧａＮ系半導体素子１と同じ構成である。
Ｐ−ＣＶＤによるゲート絶縁膜１７は、シラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を原料ガスとし、温度を３００℃、圧力を１７７Ｐａの条件下で形成した。
（動作条件）
図８の曲線３２は、上記の条件で作製した本発明の実施例に係るＭＯＳＦＥＴのＶg-Ｉd特性を、図８の曲線３０は比較例に係るＭＯＳＦＥＴのＶg-Ｉd特性をそれぞれ示している。実施例および比較例に係るＭＯＳＦＥＴは、ゲート絶縁膜１７としてのＳｉＯ2膜の製法のみ異なり、その他の構成は同じである。
Ｖds（ソース−ドレイン間電圧）を０．１Ｖに固定して、ゲート電圧を−１０Vから１５Vまで変化させた時のドレイン電流を測定した。
図８に示すように、実施例に係るＭＯＳＦＥＴでは、曲線３２を外挿する直線３２ａの最下点（Ｉd＝０となるゲート電圧Ｖg）が７（Ｖ）程度となり、０（Ｖ）を越えていることから、十分なノーマリオフ特性が得られていることが分かる。
これに対して、比較例のＧａＮ系半導体素子では、曲線３０を外挿する直線３０ａの最下点が０（Ｖ）を越えていないことから、十分なノーマリオフ特性が得られていないことが分かる。
＜ＳｉＯ2膜の赤外吸収スペクトル測定＞
次に、ＡＰＣＶＤ法により成膜したＳｉＯ2膜と、Ｐ−ＣＶＤ法によって形成したＳｉＯ2膜との特性について、図９及び図１０に基づいて説明する。
厚さ５００μｍのＳｉ基板上に、ＡＰＣＶＤ法により１μｍ厚のＳｉＯ2膜を成膜したサンプル１を作製した。図９（Ａ）の曲線ａは、このサンプル１のＳｉ基板側から赤外線を照射して、その透過光をフーリエ変換赤外分光法（ＦＴ-ＩＲ）によって測定した赤外吸収スペクトルのうち、２２００ｃｍ-1付近のスペクトルを示している。なお、図９（Ａ）に示すスペクトルは、Ｓｉ基板のみで透過光を測定したスペクトルを基準としたものである。図９（Ｂ）の波形ｂは曲線ａで示す赤外吸収スペクトルを微分した波形を示している。
また、同様に、厚さ５００μｍのＳｉ基板上に、Ｐ−ＣＶＤ法によって1μｍ厚のＳｉＯ2膜を成膜したサンプル２を作製した。図１０（Ａ）の曲線ｃは、このサンプル２のＳｉ基板側から赤外線を照射して、その透過光をフーリエ変換赤外分光法（ＦＴ-ＩＲ）によって測定した赤外吸収スペクトルのうち、２２００ｃｍ-1付近のスペクトルを示している。また、図１０（Ｂ）の波形ｄは曲線ｃで示す赤外吸収スペクトルを微分した波形を示している。
図９、１０の縦軸で示す吸光度は、サンプルを透過する前の赤外線の強度をＡとし、サンプルを透過した後の赤外線の強度をＢとしたとき、下記の式（１）で表される。
吸光度＝ｌｏｇ10（Ａ／Ｂ）・・・式（１）
ＡＰＣＶＤ法により成膜したＳｉＯ2膜の赤外吸収スペクトルは、図９（Ａ）のｅ部および図９（Ｂ）の波形ｂで示すように、照射した赤外線の波数２２４０［ｃｍ-1］付近に（波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内に）、Ｓｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れていないことがわかる。このことから、ＡＰＣＶＤ法で成膜されたＳｉＯ2膜では、Ｓｉ−Ｈ結合の発生が抑制されていることがわかる。このことから、ＡＰＣＶＤ法で成膜されたＳｉＯ2膜には、Ｓｉ−Ｈ結合の原因となる未結合手の発生も抑制されており、これによってＳｉＯ2膜内での電荷の発生が抑制されていると推測される。
これに対して、Ｐ-ＣＶＤ法により成膜したＳｉＯ2膜の赤外吸収スペクトルには、図１０（Ａ）のｆ部および図１０（Ｂ）のｇ部で示すように、波数２２４０［ｃｍ-1］付近に、Ｓｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れていることがわかる。このことから、Ｐ-ＣＶＤ法で成膜されたＳｉＯ2膜では、Ｓｉ−Ｏ結合の一部が切れてＳｉにＨ（水素）が終端したＳｉ−Ｈ結合が発生していることがわかる。さらに、Ｐ-ＣＶＤ法で成膜されたＳｉＯ2膜では、Ｓｉ−Ｈ結合が発生していることから、Ｓｉに原子が終端していない未結合手が発生していることが推測される。ＳｉＯ2化合物に未結合手があり、その部分に正又は負の電荷が発生するために、ＧａＮ系半導体素子のしきい値の制御に悪影響を及ぼしていると考えられる。
これらのことから、ゲート絶縁膜１７として、ＡＰＣＶＤ法によりＳｉＯ2膜を成膜することにより、高品質なＳｉＯ2膜が得られる、しきい値を好適に制御することが可能となる。また、このような高品質なＳｉＯ2膜をゲート絶縁膜１７として有するため、ＧａＮ系半導体素子１では、十分なノーマリオフ特性を得ることができる。
なお、上記実施形態においては、電子供給層と電子走行層の組み合わせとしてＡｌＧａＮ／ＧａＮを例にとって記載したが、これ以外にも、ＡｌＩｎＧａＮ／ＧａＮ、ＧａＮ／ＩｎＧａＮ、ＧａＮ／ＧａＮＡｓ、ＧａＮ／ＧａＩｎＮＡｓＰ、ＧａＮ／ＧａＩｎＮＰ、ＧａＮ／ＧａＮＰ、ＡｌＧａＮＩｎＮＡｓＰ／ＧａＮ、または、ＡｌＧａＮ／ＡｌＩｎＧａＮなどの材料系の組み合わせを適用することが可能である。
１：ＧａＮ系半導体素子
１１：基板
１２：ＡｌＮ層
１３：バッファ層
１４：チャネル層
１５：電子走行層
１６：電子供給層
１７：ＳｉＯ2からなるゲート絶縁膜
１８：リセス部

Claims (3)

  1. 基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子において、
    前記ゲート絶縁膜が、常圧ＣＶＤ法により成膜されたＳｉＯ2膜であることを特徴とするＧａＮ系半導体素子。
  2. 前記ＳｉＯ2膜は、フーリエ変換赤外分光法（ＦＴ-ＩＲ）により得られる透過光の吸収スペクトル中に、波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内にＳｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れないことを特徴とする請求項１に記載のＧａＮ系半導体素子。
  3. 基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子の製造方法であって、
    前記ゲート絶縁膜を形成する工程は、ＳｉＯ2膜を常圧ＣＶＤ法により成膜する工程を含むことを特徴とするＧａＮ系半導体素子の製造方法。
JP2009124068A 2009-05-22 2009-05-22 ＧａＮ系半導体素子およびその製造方法 Pending JP2010272728A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009124068A JP2010272728A (ja) 2009-05-22 2009-05-22 ＧａＮ系半導体素子およびその製造方法
US12/943,448 US20110049529A1 (en) 2009-05-22 2010-11-10 GaN-BASED SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME
US13/750,592 US20130149828A1 (en) 2009-05-22 2013-01-25 GaN-based Semiconductor Element and Method of Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124068A JP2010272728A (ja) 2009-05-22 2009-05-22 ＧａＮ系半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010272728A true JP2010272728A (ja) 2010-12-02

Family

ID=43420513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124068A Pending JP2010272728A (ja) 2009-05-22 2009-05-22 ＧａＮ系半導体素子およびその製造方法

Country Status (2)

Country Link
US (2) US20110049529A1 (ja)
JP (1) JP2010272728A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543730A (zh) * 2010-12-10 2012-07-04 富士通株式会社 半导体器件的制造方法
WO2012102011A1 (ja) * 2011-01-25 2012-08-02 次世代パワーデバイス技術研究組合 窒化ガリウム系半導体装置および半導体装置の製造方法
WO2012102012A1 (ja) * 2011-01-25 2012-08-02 次世代パワーデバイス技術研究組合 半導体装置の製造方法
CN102646587A (zh) * 2011-02-18 2012-08-22 富士通株式会社 制造化合物半导体器件的方法和洗涤剂
WO2012144100A1 (ja) * 2011-04-22 2012-10-26 次世代パワーデバイス技術研究組合 窒化物系半導体装置
JP2013038218A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014045146A (ja) * 2012-08-28 2014-03-13 Advanced Power Device Research Association 半導体素子およびその製造方法
JP2014154729A (ja) * 2013-02-08 2014-08-25 Furukawa Electric Co Ltd:The 電界効果トランジスタ
US8928003B2 (en) 2010-04-23 2015-01-06 Furukawa Electric Co., Ltd. Nitride semiconductor device
US8933446B2 (en) 2012-07-19 2015-01-13 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same
US8963207B2 (en) 2013-02-25 2015-02-24 Renesas Electronics Corporation Semiconductor device
JP2017054852A (ja) * 2015-09-07 2017-03-16 富士電機株式会社 窒化ガリウム半導体装置の製造方法
US9818855B2 (en) 2015-09-14 2017-11-14 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680535B2 (en) 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6304199B2 (ja) * 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184379A (ja) * 1989-12-13 1991-08-12 Toshiba Corp 薄膜トランジスタの製造方法
JPH0661264A (ja) * 1992-08-11 1994-03-04 Sumitomo Electric Ind Ltd 化合物半導体装置の製造方法
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439179B2 (en) * 2005-06-22 2008-10-21 Intel Corporation Healing detrimental bonds in deposited materials
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184379A (ja) * 1989-12-13 1991-08-12 Toshiba Corp 薄膜トランジスタの製造方法
JPH0661264A (ja) * 1992-08-11 1994-03-04 Sumitomo Electric Ind Ltd 化合物半導体装置の製造方法
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928003B2 (en) 2010-04-23 2015-01-06 Furukawa Electric Co., Ltd. Nitride semiconductor device
CN102543730A (zh) * 2010-12-10 2012-07-04 富士通株式会社 半导体器件的制造方法
JP2012156263A (ja) * 2011-01-25 2012-08-16 Advanced Power Device Research Association 窒化ガリウム系半導体装置および半導体装置の製造方法
WO2012102011A1 (ja) * 2011-01-25 2012-08-02 次世代パワーデバイス技術研究組合 窒化ガリウム系半導体装置および半導体装置の製造方法
US8999788B2 (en) * 2011-01-25 2015-04-07 Tohoku University Manufacturing method of GaN-based semiconductor device and semiconductor device
EP2669933A4 (en) * 2011-01-25 2015-05-13 Univ Tohoku Nat Univ Corp SEMICONDUCTOR DEVICE ON GALLIUM NITRIDE BASE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
JP2012156269A (ja) * 2011-01-25 2012-08-16 Advanced Power Device Research Association 半導体装置の製造方法
EP2662886A4 (en) * 2011-01-25 2015-07-29 Furukawa Electric Co Ltd METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
CN103262225A (zh) * 2011-01-25 2013-08-21 先进动力设备技术研究协会 半导体装置的制造方法
US20130307063A1 (en) * 2011-01-25 2013-11-21 Tohoku University MANUFACTURING METHOD OF GaN-BASED SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
WO2012102012A1 (ja) * 2011-01-25 2012-08-02 次世代パワーデバイス技術研究組合 半導体装置の製造方法
US8940622B2 (en) 2011-02-18 2015-01-27 Fujitsu Limited Method for manufacturing compound semiconductor device and detergent
CN102646587A (zh) * 2011-02-18 2012-08-22 富士通株式会社 制造化合物半导体器件的方法和洗涤剂
WO2012144100A1 (ja) * 2011-04-22 2012-10-26 次世代パワーデバイス技術研究組合 窒化物系半導体装置
JP2013038218A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8933446B2 (en) 2012-07-19 2015-01-13 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same
JP2014045146A (ja) * 2012-08-28 2014-03-13 Advanced Power Device Research Association 半導体素子およびその製造方法
JP2014154729A (ja) * 2013-02-08 2014-08-25 Furukawa Electric Co Ltd:The 電界効果トランジスタ
US8963207B2 (en) 2013-02-25 2015-02-24 Renesas Electronics Corporation Semiconductor device
JP2017054852A (ja) * 2015-09-07 2017-03-16 富士電機株式会社 窒化ガリウム半導体装置の製造方法
US9818855B2 (en) 2015-09-14 2017-11-14 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20130149828A1 (en) 2013-06-13
US20110049529A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP2010272728A (ja) ＧａＮ系半導体素子およびその製造方法
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5653607B2 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
JP4530171B2 (ja) 半導体装置
JP5634681B2 (ja) 半導体素子
JP4912604B2 (ja) 窒化物半導体ｈｅｍｔおよびその製造方法。
US8569800B2 (en) Field effect transistor
JP5987288B2 (ja) 半導体装置
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
WO2007097264A1 (ja) 半導体素子
US20090001381A1 (en) Semiconductor device
JP2005286135A (ja) 半導体装置および半導体装置の製造方法
CN103715252A (zh) 化合物半导体器件及其制造方法
JP2007073555A (ja) 半導体素子
TW201230331A (en) Compound semiconductor device and manufacture process thereof
CN103681833A (zh) 化合物半导体器件及其制造方法
JP5144326B2 (ja) 電界効果トランジスタ
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2010225979A (ja) ＧａＮ系電界効果トランジスタ
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
JP2018200932A (ja) 半導体装置の製造方法および半導体装置
JP2010283372A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140206