WO2005034151A1

WO2005034151A1 - 積層セラミック電子部品およびその製造方法

Info

Publication number: WO2005034151A1
Application number: PCT/JP2004/012546
Authority: WO
Inventors: Tomoo Takazawa
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2003-09-30
Filing date: 2004-08-31
Publication date: 2005-04-14
Also published as: KR100678325B1; US20060014303A1; KR20050084553A; US7251120B2; CN1701399A; JPWO2005034151A1

Abstract

　低透磁率セラミックグリーンシートを積み重ねて構成した低透磁率コイル部（１５）の内部には、第１コイル（Ｌａ）と多数の空孔が形成される。一方、高透磁率セラミックグリーンシートを積み重ねて構成した高透磁率コイル部（１６）の内部にも、第２コイル（Ｌｂ）と少数の空孔が形成される。第１コイル（Ｌａ）と第２コイル（Ｌｂ）は電気的に直列に接続して螺旋状コイル（Ｌ）を構成する。空孔の少ないフェライトセラミックスからなるコイル部（１６）は透磁率および誘電率が高く、空孔の多いフェライトセラミックスからなるコイル部（１５）は透磁率および誘電率が低い。

Description

明細書

積層セラミック電子部品およびその製造方法

技術分野

[0001] 本発明は積層セラミック電子部品およびその製造方法、特に、積層インダクタや積層コンデンサ、積層 LC複合部品などの積層セラミック電子部品およびその製造方法に関する。

^景技術

[0002] 従来、チップ型のノイズ対策部品において、広い周波数帯域において高インピーダンスを確保してノイズ低減効果を得るために、高透磁率の磁性体層と低透磁率の磁性体層とを積層して、それぞれの内部にコイルを配置し、これを直列接続したものがめる。

[0003] そのような例として、特許文献 1に記載のように、透磁率の高い磁性体層と透磁率の低レ、磁性体層とを、非磁性体中間層を介して一体的に積層した構造を有する積層インダクタが提案されている。非磁性体中間層は、透磁率の高い磁性体層と透磁率の低い磁性体層の各々の材料が相互拡散するのを防止し、両者の磁気特性が劣化するのを防止する。

[0004] また、特許文献 2に記載のように、コンデンサ部とコイル部をそれぞれ異なる誘電率の誘電体層で構成し、これら異なる誘電率の誘電体層を一体的に積層した構造を有する積層 LC複合部品も知られている。

[0005] し力、しながら、特許文献 1の積層インダクタのように、非磁性体中間層を使用した場合には、磁性体層同士の接合と比較して接合強度が弱くなるという問題があった。また、良好な接合を得るためには、焼成時の磁性体層の収縮率と非磁性体中間層の収縮率とを合わせる必要があり、煩雑な作業や技術が要求される。さらに、中間層のための新たな材料を準備しなければならず、これは製造コストが上昇する一つの要因であった。特許文献 2の積層 LC複合部品の場合も略同様の問題がある。

特許文献 1：特開平 9 - 7835号公報

特許文献 2：特開平 6 - 232005号公報発明の開示

発明が解決しょうとする課題

[0006] そこで、本発明の目的は、中間層を設ける必要がなぐかつ、誘電率や透磁率の制限が少ない積層セラミック電子部品およびその製造方法を提供することにある。課題を解決するための手段

[0007] 前記目的を達成するため、本発明に係る積層セラミック電子部品は、

(a)セラミック層と内部電極とを積み重ねて構成した第 1素子部と、

(b)セラミック層と内部電極とを積み重ねて構成した第 2素子部とを備え、

(c)少なくとも第 1素子部と第 2素子部を積み重ねてセラミック積層体を構成し、第 1 素子部のセラミック層の空孔率と第 2素子部のセラミック層の空孔率とが異なっていること、

を特徴とする。

[0008] そして、例えば、第 1素子部が内部電極を電気的に接続して構成した第 1コイルを内蔵し、第 2素子部が内部電極を電気的に接続して構成した第 2コイルを内蔵し、第 1コイルと第 2コイルが電気的に接続してインダクタを構成している。あるいは、第 1素子部が内部電極を電気的に接続して構成したコイルを内蔵し、第 2素子部がセラミツク層を間に挟んで対向する内部電極にて構成したコンデンサを内蔵し、第 2素子部のセラミック層の空孔率カ S、第 1素子部のセラミック層の空孔率より低ぐコイルとコンデンサが電気的に接続して LCフィルタを構成している。

[0009] セラミック層は、空孔を高い割合で含んでいると、透磁率や誘電率が低くなる。従つて、同一種類の材料であっても、空孔率を異ならせることにより、異なる透磁率や誘電率をもつ第 1素子部および第 2素子部が得られる。

[0010] また、本発明に係る積層セラミック電子部品の製造方法は、

(d)セラミック層と内部電極とを積み重ねて構成した第 1素子部と、セラミック層と内部電極とを積み重ねて構成した第 2素子部とを備え、少なくとも第 1素子部と第 2素子部を積み重ねてセラミック積層体を構成した積層セラミック電子部品の製造方法において、

(e)第 1素子部のセラミック層となるセラミックスラリーへの粒状焼失材の添加量と、第 2素子部のセラミック層となるセラミックスラリーへの粒状焼失材の添加量とを異ならせ、セラミック層の空孔率が互いに異なった第 1素子部および第 2素子部を作製すること、

を特徴とする。

[0011] 前記第 1素子部のセラミック層となるセラミックスラリー又は前記第 2素子部のセラミック層となるセラミックスラリーのいずれかに粒状焼失材は添加されなくてもよい。発明の効果

[0012] 本発明によれば、第 1素子部のセラミック層の空孔率と第 2素子部のセラミック層の空孔率とを異ならせることにより、第 1素子部のセラミック層と第 2素子部のセラミック層が同一種類の材料であっても、第 1素子部と第 2素子部の透磁率や誘電率を異ならせること力 Sできる。この結果、中間層を設ける必要がなぐかつ、誘電率や透磁率の設計の自由度が高い積層セラミック電子部品が得られる。

図面の簡単な説明

[0013] [図 1]本発明に係る積層セラミック電子部品の第 1実施例を示す分解斜視図。

[図 2]図 1に示した積層セラミック電子部品の外観斜視図。

[図 3]図 2に示した積層セラミック電子部品のセラミック積層体の一部を模式的に示す拡大断面図。

[図 4]図 2に示した積層セラミック電子部品を模式的に示す断面図。

[図 5]図 4に示した積層セラミック電子部品の周波数特性を示すグラフ。

[図 6]本発明に係る積層セラミック電子部品の第 3実施例を示す分解斜視図。

[図 7]図 6に示した積層セラミック電子部品を模式的に示す断面図。

発明を実施するための最良の形態

[0014] 以下、本発明に係る積層セラミック電子部品およびその製造方法の実施例について添付の図面を参照して説明する。

[0015] (第 1実施例、図 1一図 5)

図 1に示すように、積層インダクタ 1は、コイル用導体パターン 5や層間接続用ビアホール 6を設けた内層用低透磁率セラミックグリーンシート 12と、引出し用ビアホール

8を設けた外層用低透磁率セラミックグリーンシート 12と、コイル用導体パターン 5や層間接続用ビアホール 6を設けた内層用高透磁率セラミックグリーンシート 13と、引出し用ビアホール 8を設けた外層用高透磁率セラミックグリーンシート 13などで構成されている。

[0016] 高透磁率セラミックグリーンシート 13は、以下のようにして作製される。ニッケノレ、亜鉛および銅の酸化物原料を混合して 800°C、 1時間仮焼した。その後、ボールミルにより粉砕し、乾燥することにより、平均粒径が約の Ni— Zn— Cu系フェライト原料（酸化物混合粉末)を得た。

[0017] 次に、このフェライト原料に、溶媒、結合剤および分散剤を加えて混練し、スラリー状にする。この後、スラリー状のフェライト原料を用いてドクターブレード法などの方法で厚さ 40 μ mの高透磁率セラミックグリーンシート 13を作製した。

[0018] 一方、低透磁率セラミックグリーンシート 12は、以下のようにして作製される。ニッケノレ、亜鉛および銅の酸化物原料を混合して 800°C、 1時間仮焼した。その後、ボールミルにより粉砕し、乾燥することにより、平均粒径が約 2 /i mの Ni— Zn— Cu系フェライト原料 (酸化物混合粉末)を得た。

[0019] 次に、このフェライト原料に、市販の球状ポリマー、例えば平均粒径が 8 μ mの架橋ポリスチレンからなる球状の焼失材を添加し、溶媒、結合剤および分散剤を加えて混練し、スラリー状にする。本第 1実施形態では、焼失材として、積水化成品工業株式会社（SEKISUI PLASTICS CO. , LTD. )製の、商品名がテクポリマー（TEC HPOLYMER)と称する焼失材を用い、空孔率が 60%となるようにフェライト原料に添加した。この後、スラリー状のフェライト原料を用いてドクターブレード法などの方法で厚さ 40 μ ΐηの低透磁率セラミックグリーンシート 12を作製した。焼失材は、後工程の焼成の際に焼失して、その後に空孔を形成することになる。

[0020] コイル用導体パターン 5は、 Ag， Pd， Cu, Auやこれらの合金など力、らなり、スクリーン印刷などの方法により形成される。また、層間接続用ビアホール 6や引出し用ビアホーノレ 8は、レーザビームなどを用いてビアホールの孔をあけ、この孔に Ag， Pd， Cu , Auやこれらの合金などの導電性ペーストを充填することによって形成される。

[0021] コイル用導体パターン 5は層間接続用ビアホール 6を介して電気的に直列に接続され、螺旋状コイル Lを形成する。螺旋状コイル Lの両端部は引出し用ビアホール 8に電気的に接続される。

[0022] 各シート 12， 13は積み重ねられて圧着され、図 2に示すような直方体形状を有するセラミック積層体 20とされる。そして、これを 400°Cで 3時間熱処理 (脱結合剤処理）を行った後、 915°Cで 2時間焼成することにより、焼結セラミック積層体 20を得る。

[0023] これにより、低透磁率セラミックグリーンシート 12を積み重ねて構成した低透磁率コィル部 15の内部には、コイル用導体パターン 5を電気的に直列に接続して構成した第 1コイル Laと多数の空孔 32 (図 3参照）が形成される。空孔 32の平均径は 5 20 μ mであり、低透磁率コイル部 15の空孔の体積含有率（空孔率）は 30— 80%が好ましい。低透磁率コイル部 15の空孔率は以下の式で算出される。ただし、空孔（空気）の比重を Og/cm³とした。

[0024] 低透磁率コィル部15の空孔率= { 1_ ( / ）70} 100 (%)

W:低透磁率コイル部 15のセラミックシート（焼成後） 12のみの総重量 V：低透磁率コイル部 15のセラミックシート（焼成後） 12のみの体積

G：フェライト原料の理論密度

[0025] 空孔率が 30%未満になると、誘電率が高くなり、十分に誘電率を低下させることができないからである。また、空孔率が 80%を超えると、焼成後の低透磁率コイル部 15 の機械的強度が低下し、その後の樹脂含浸加工などが困難になるため好ましくないからである。

[0026] 一方、高透磁率セラミックグリーンシート 13を積み重ねて構成した高透磁率コィノレ部 16の内部にも、コイル用導体パターン 5を電気的に直列に接続して構成した第 2コィル Lbと少数の空孔が形成される。第 2コイル Lbと第 1コイル Laは電気的に直列に接続して螺旋状コイル Lを構成する。空孔は、スラリー状のフヱライト原料を作製する際に抱き込んだ気泡や結合剤および分散剤の揮発性成分によって生じたものである。ただし、高透磁率コイル部 16に形成される空孔は少なぐその空孔率は 10%以下である。高透磁率コイル部 16のそれぞれの空孔率は以下の式で算出される。

[0027] 高透磁率コイル部 16の空孔率 = { 1_ (W1ZV1) /G} X 100 (%)

W1：高透磁率コイル部 16のセラミックシート（焼成後） 13の総重量

VI：高透磁率コイル部 16のセラミックシート（焼成後） 13の体積 G：フェライト原料の理論密度

[0028] なお、低透磁率コイル部 15や高透磁率コイル部 16に形成される空孔は、開空孔（オープンポア）および閉空孔（クローズドポア）を含む。また、高透磁率コイル部 16は低透磁率コイル部 15より相対的に透磁率が高ければよぐ積層インダクタ 1の仕様により、高透磁率コイル部 16のセラミックグリーンシート 13として、焼失材を添加したものを使用してもよい。

[0029] 次に、焼結セラミック積層体 20の左右の端面には、外部電極 21 , 22が形成される。外部電極 21 , 22は引出し用ビアホール 8を介して螺旋状コイル Lに電気的に接続される。外部電極 21， 22の折り返し部は四つの側面にそれぞれ延在している。外部電極 21 , 22は、塗布、焼き付けなどの方法により形成される。

[0030] 次に、焼結セラミック積層体 20を、誘電率 3. 4のエポキシ系樹脂（あるいは、水溶性ガラスでもよい）中に浸漬し、空孔内にエポキシ系樹脂を充填するとともに、焼結セラミック積層体 20の表面にエポキシ系樹脂膜を形成する。この後、 150— 180°C (2 時間）でエポキシ系樹脂を硬化させた。なお、前述の外部電極 21 , 22の焼き付け温度は 850°C前後と高温であるため、樹脂含浸の前に外部電極 21, 22を形成しておくことが好ましい。

[0031] 図 3は、焼結セラミック積層体 20の低透磁率コイル部 15の一部拡大断面図である。

焼結セラミック積層体 20の内部には複数の空孔 32が形成されている。空孔 32には、エポキシ系樹脂 33が充填されており、焼結セラミック積層体 20の表面もエポキシ系樹脂 33によって覆われている。この空孔 32のうち、 30— 70体積％は、樹脂 33で充填されている。すなわち、空孔 32には、その内部全体に樹脂 33が充填されていてもよいが、その内部の一部のみに充填されていてもよぐその場合には、空孔 32内に充填された樹脂 33中にさらに空孔 34が形成される。

[0032] 次に、樹脂を含浸させた焼結セラミック積層体 20をバレル研磨して、外部電極 21 , 22の金属表面をより確実に露出させた後、ニッケルめっきおよび Snめっきを行って、外部電極 21 , 22の表面にめっき層を形成する。こうして、図 4に示すような積層インダクタ 1が得られる。

[0033] 以上の構成からなる積層インダクタ 1において、空孔の少ないフェライトセラミックス力なるコイル部 16は透磁率が高ぐ空孔の多いフェライトセラミックスからなるコイル部 15は透磁率が低レ、。本第 1実施例の場合、高透磁率コイル部 16の初透磁率は 43 0であり、低透磁率コイル部 15の初透磁率は 133であった。

[0034] また、空孔の少ないフェライトセラミックスからなるコイル部 16は透磁率および誘電率が高ぐ空孔の多レ、フェライトセラミックスからなるコイル部 15は透磁率および誘電率が低くなる。従って、コイル部 15の第 1コイル Laのインダクタンスの方がコイル部 16 の第 2コイル Lbのインダクタンスより小さくなる。そして、コイル部 15の第 1コイル Laに並列に形成される浮遊容量 Caが、コイル部 16の第 2コイル Lbに並列に形成される浮遊容量 Cbより小さくなる。従って、第 1コイル Laと浮遊容量 Caとで形成される LC並列共振回路の共振周波数 Fa= lZ2 (LaCa) ^1/2は、第 2コイル Lbと浮遊容量 Cbとで形成される LC並列共振回路の共振周波数 Fb = lZ2 (LbCb) ^V2より高くなる。この結果、広帯域で高インピーダンスの積層インダクタ 1を得ることができる。

[0035] 図 5は、積層インダクタ 1のインピーダンス特性を示すグラフである。図 5において、実線 41が低透磁率コイル部 15のインピーダンス特性を表示し、実線 42が高透磁率コイル部 16のインピーダンス特性を表示し、実線 43が両者の合成インピーダンス特性を表示する。

[0036] この結果、高インピーダンス帯域幅が広帯域にわたってノイズ除去効果をもつ積層インダクタ 1を得ることができる。

[0037] また、フェライトセラミック材料には、同一種類のフェライト材料を用いているので、非磁性体中間層を挟んだ従来の積層インダクタと比較して、低透磁率コイル部 15と高透磁率コイル部 16の接合界面での接合強度が強い。さらに、焼成時の低透磁率コィル部 15の収縮率と高透磁率コイル部 16の収縮率が略等しいので、良好な接合が容易に得られる。また、低透磁率コイル部 15と高透磁率コイル部 16の各々のフヱライトセラミック材料の相互拡散によって、コイル部 15， 16の磁気特性が劣化するという心配もない。

[0038] また、積層インダクタ 1は、いわゆる横卷タイプであり、セラミックグリーンシート 12, 1 3の積み重ね方向が、セラミック積層体 20の実装面と平行であり、かつ、外部電極 21 , 22に対して垂直である。外部電極 21と 22の間には、誘電率の異なるコイル部 15, 16が直列に配置されており、浮遊容量 Ca, Cbは主として対向する外部電極 21と 22 の間で発生する。本第 1実施例の場合、空孔の多いフェライトセラミックスからなるコィル部 15は、空孔の少ないフェライトセラミックスからなるコイル部 16より誘電率が 1/1 0程度となっている。コイル部 15, 16は直列に配置されているから、積層インダクタ 1 全体の浮遊容量は小さくなり、高周波特性は良くなる。

[0039] さらに、必要であれば、コイル部 15， 16にそれぞれ内蔵されている第 1コイル Laの卷回方向と第 2コイル Lbの卷回方向を逆向きにしてもよい。これにより、第 1コイル La と第 2コイル Lbの磁気的結合が抑えられ、低透磁率コイル部 15の第 1コイル Laによる高周波ノイズ除去効果と、高透磁率コイル部 16の第 2コイル Lbによる低周波ノイズ除去効果とが互いに独立に発揮されることになり、より一層ノイズ除去効果に優れた積層インダクタ 1が得られる。

[0040] (第 2実施例）

本第 2実施例は、前記第 1実施例と同様の構成からなる積層インダクタであり、高透磁率セラミックグリーンシートおよび低透磁率セラミックグリーンシートは第 1実施例と同様の材料および同様の工程によって作製される。但し、高透磁率セラミックグリーンシートの作製に際してフェライト原料に焼失材を添加することにより、空孔率 20%の高透磁率コイル部とした。低透磁率セラミックグリーンシートは第 1実施例と同様に作製され、低透磁率コイル部の空孔率は 60%である。

[0041] 本第 2実施例によれば、前記第 1実施例と同様の作用効果を奏するとともに、高透磁率コイル部及び低透磁率コイル部のレ、ずれにも焼失材が添加されてレ、るので、二つのコイル部は焼成時の収縮率が接近し、その接合強度が第 1実施例よりも大きくなる。また、高透磁率コイル部にも樹脂が含浸されるので、積層体の強度も大きくなる。

[0042] (第 3実施例、図 6および図 7)

図 6に示すように、積層 LCフィルタ 51は、コイル部 65, 66の間にコンデンサ部 67 を挟んだ構造を有している。コイル部 65, 66はそれぞれ、コイル用導体パターン 55 や層間接続用ビアホール 56を設けたセラミックグリーンシート 62と、引出し用ビアホール 58を設けたセラミックグリーンシート 62などで構成されている。コンデンサ部 67 は、コンデンサ導体 59や層間接続用ビアホール 56を設けたセラミックグリーンシート 63と、コンデンサ導体 60や層間接続用ビアホール 56を設けたセラミックグリーンシート 63などで構成されている。

[0043] セラミックグリーンシート 63は前記第 1実施例のセラミックグリーンシート 13と同様にして作製されるので、その詳細な説明は省略する。一方、セラミックグリーンシート 62 も、空孔率が 80%となるように焼失材をフェライト原料に添加したこと以外は、前記第 1実施例のセラミックグリーンシート 12と同様にして作製されるので、その詳細な説明は省略する。

[0044] 各シート 62， 63は積み重ねられて圧着された後、焼成され、図 7に示すような直方体形状を有する焼結セラミック積層体 70とされる。これにより、セラミックグリーンシート 62を積み重ねて構成したコイル部 65, 66の内部にはそれぞれコイル用導体パターン 55を電気的に直列に接続してなるコイル Ll， L2と多数の空孔が形成される。

[0045] 一方、セラミックグリーンシート 63を積み重ねて構成したコンデンサ部 67の内部には、コンデンサ電極 59と 60を対向させてなるコンデンサ Cと少数の空孔が形成される。コンデンサ Cとコイル LI , L2は電気的に接続して T型 LCフィルタを構成する。

[0046] 次に、焼結セラミック積層体 70の左右の端面および中央部に、外部電極 71 , 72, 73が形成される。外部電極 71 , 72はそれぞれ、引出し用ビアホール 58を介して螺旋状コイル LI , L2に電気的に接続される。

[0047] 次に、焼結セラミック積層体 70を、誘電率 3. 4のエポキシ系樹脂（あるいは、水溶性ガラス）中に浸潰し、樹脂を含浸させる。樹脂を含浸させた焼結セラミック積層体 7 0をバレル研磨した後、外部電極 71— 73の表面にめっき層を形成する。こうして、積層 LCフィルタ 51が得られる。

[0048] 以上の構成からなる積層 LCフィルタ 51において、空孔の少ないフェライトセラミックスからなるコンデンサ部 67は誘電率および透磁率が高ぐ空孔の多いフェライトセラミックスからなるコイル部 65， 66は誘電率および透磁率が低レ、。本第 3実施例の場合、コンデンサ部 67の初透磁率は 430、比誘電率は 14. 5である。コイル部 65, 66の初透磁率は 65、比誘電率は 4. 0である。

[0049] 従って、コィノレ部 65， 66の誘電率を小さくすることができ、コイル LI , L2のそれぞれと並列に形成される浮遊容量を抑えることができる。この結果、高周波特性の良好な積層 LCフィルタ 51を得ることができる。このように、コイル部 65, 66に空孔を形成することによってコイル部 65, 66の誘電率を低くすることにより、同一種類のフェライトセラミック材料で、浮遊容量の影響の小さい積層 LCフィルタ 51を得ることができる。

[0050] なお、本第 3実施例ではコイル部 65， 66の空孔を多くしている力積層 LCフィルタ 51の仕様によっては、コンデンサ部 67の空孔を多くするものであってもよい。

[0051] (他の実施例）

なお、本発明は、前記実施例に限定されるものではなぐその要旨の範囲内で種々に変更することができる。

[0052] 例えば、空孔率が互いに異なる 3以上の素子部からなる積層セラミック電子部品であってもよレ、。積層セラミック電子部品としては、積層インダクタの他に、例えば積層ィンピーダンス素子、積層 LCフィルタ、積層コンデンサ、積層トランスなどがある。積層コンデンサの場合には、高空孔率の誘電体セラミック層（言い換えると低誘電率の誘電体セラミック層）を積層して構成した第 1素子部と、低空孔率の誘電体セラミック層（高誘電率の誘電体セラミック層）を積層して構成した第 2素子部を備えたものである。さらに、セラミック材料には、磁性体セラミックス、誘電体セラミックス、半導体セラミックス、圧電体セラミックスなどの各種の機能性セラミックスを適用することができる。

[0053] また、前記実施例は個産品の例で説明したが、量産の場合には、複数の積層インダクタを含んだマザ一積層ブロックの状態で製造してもよいことは言うまでもない。

[0054] また、積層セラミック電子部品を製造する場合、導体パターンやビアホールを設けたセラミックシートを積み重ねた後、一体的に焼成する工法に必ずしも限定されない。セラミックシートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層セラミック電子部品を製造してもよい。すなわち、印刷などの手法によりペースト状のセラミック材料を塗布してセラミック層を形成した後、そのセラミック層の上からペースト状の導電性材料を塗布して導体パターンやビアホールを形成する。さらにペースト状のセラミック材料を上から塗布してセラミック層とする。こうして順に重ね塗りをすることにより、積層構造を有するセラミック電子部品が得られる。

産業上の利用可能性

[0055] 以上のように、本発明は、 LC複合部品などの積層セラミック電子部品に有用であり、誘電率や透磁率の異なる素子部を中間層を設けることなく必要な強度で接合できる点で優れている。

Claims

請求の範囲

[1] セラミック層と内部電極とを積み重ねて構成した第 1素子部と、

セラミック層と内部電極とを積み重ねて構成した第 2素子部とを備え、

少なくとも前記第 1素子部と前記第 2素子部を積み重ねてセラミック積層体を構成し

、前記第 1素子部のセラミック層の空孔率と前記第 2素子部のセラミック層の空孔率とが異なっていること、

を特徴とする積層セラミック電子部品。

[2] 前記第 1素子部が内部電極を電気的に接続して構成した第 1コイルを内蔵し、前記第 2素子部が内部電極を電気的に接続して構成した第 2コイルを内蔵し、前記第 1コィルと前記第 2コイルが電気的に接続してインダクタを構成していることを特徴とする請求の範囲第 1項に記載の積層セラミック電子部品。

[3] 前記第 1素子部が内部電極を電気的に接続して構成したコイルを内蔵し、前記第 2 素子部がセラミック層を間に挟んで対向する内部電極にて構成したコンデンサを内蔵し、前記第 2素子部のセラミック層の空孔率が、前記第 1素子部のセラミック層の空孔率より低ぐ前記コイルと前記コンデンサが電気的に接続して LCフィルタを構成していることを特徴とする請求の範囲第 1項に記載の積層セラミック電子部品。

[4] 前記第 1素子部および前記第 2素子部のセラミック層は同一種類のセラミック材料からなることを特徴とする請求の範囲第 1項、第 2項又は第 3項に記載の積層セラミツク電子部品。

[5] セラミック層と内部電極とを積み重ねて構成した第 1素子部と、セラミック層と内部電極とを積み重ねて構成した第 2素子部とを備え、少なくとも前記第 1素子部と前記第 2 素子部を積み重ねてセラミック積層体を構成した積層セラミック電子部品の製造方法において、

前記第 1素子部のセラミック層となるセラミックスラリーへの粒状焼失材の添加量と、前記第 2素子部のセラミック層となるセラミックスラリーへの粒状焼失材の添加量とを異ならせ、セラミック層の空孔率が互いに異なった第 1素子部および第 2素子部を作製すること、

を特徴とする積層セラミック電子部品の製造方法。

[6] 前記第 1素子部のセラミック層となるセラミックスラリー又は前記第 2素子部のセラミック層となるセラミックスラリーのいずれかには粒状焼失材は添加されないことを特徴とする請求の範囲第 5項に記載の積層セラミック電子部品の製造方法。

[7] 前記第 1素子部および前記第 2素子部のセラミック層となるセラミックスラリーは同一種類のセラミック材料を用いることを特徴とする請求の範囲第 5項又は第 6項に記載の積層セラミック電子部品の製造方法。